Electronica digital 2 Introducción al procesador

Ferney Alberto Beltrán Molina



Septiembre 2020

Contacto

Nombre:

Ferney Alberto Beltrán Molina, Ing, MSc, PhD(c)

Email: oficina:

fabeltranm@unal.edu.co

Contenido

Recordando

Hardware Software Interface

ejemplo el procesador J1

ejemplo Arquitectura SoC J1

Índice

Recordando

Hardware Software Interface

ejemplo el procesador Ji


ejemplo Arquitectura SoC J

Antes...

En la clase anterior vimos:

- Se presenta un ejemplo de Contador y se reviso el divisor
- Se establece el proceso realizado:
 - 1. Elabora un diagrama de flujo que describa la funcionalidad deseada.
 - 2. Identificar los componentes del DataPath.
 - 3. Identificar las señales necesarias para controlar el Datapath y la interconexión.
 - 4. Especificar la unidad de control (FSM) utilizando diagramas de estado.
 - 5. Simulación y pruebas.

Recordando



Índice


Recordando

Hardware Software Interface

ejemplo el procesador J1

ejemplo Arquitectura SoC J1


Hardware Software Interface






Hardware Software Interface

La frontera entre el hardware y el software



Cada instrucción es directamente ejecutada por el hardware

Ciclo de instrucción



- Buscar la instrucción en la memoria principal
- Decodificar la instrucción
- Ejecutar la instrucción
- Almacenar o guardar resultados

Abstracción

```
High-level
                            swap(intv[], intk)
language
                            {int temp:
program
                             temp = v[k];
(in C)
                             v[k] = v[k+1];
                             v[k+1] = temp;
                                 Ccompiler
Assembly
                            swap:
                               muli $2, $5,4
language
program
                               add $2, $4,$2
(for MIPS)
                                   $15,0($2)
                                   $16,4($2)
                                   $16,0($2)
                                  $15, 4($2)
                               ir $31
                                 Assembler
Binary machine
                   0\,00\,00\,00\,01\,01\,00\,001\,00\,00\,00\,00\,00\,11\,00\,0
language
                   0000000100011100001100000100001
program
                   10001100011000100000000000000000000
(for MIPS)
                    100011001111001000000000000000100
                   101011001111001000000000000000000
                   101011000110001000000000000000100
```

Diseño el set de instrucciones (ISA)


- Simplicidad favorece la regularidad
- Cuanto más pequeños, más rápido
- Hacer lo común, lo más rápido
- Un buen diseño exige buenos compromisos

Set de instrucciones para arquitecturas basadas en pilas. Set de instrucciones para arquitecturas basadas en registros.

cómo se representa

- Con un formato binario. El hardware solo entiende bits
- Los objetos físicos son bits, bytes, palabras (words).
- Tamaño típico de palabra: 4 u 8 bytes (32 o 64 bits).
- Se identifica por un opcode (código de operación) add \$so,\$s1, \$s2
- Requiere de 0 a 3 operandos.
 identificador de la zona donde estan almacenados memoria, registros, stack

Componentes del procesador




El procesador

Sigue las instrucciones del programa al pie de la letra. Suma y compara números, ordena activarse a los dispositivos de I/O, etc.

El procesador consta de dos componentes:

- ▶ El datapath. Ejecuta operaciones aritméticas y lógicas.
- El control. Ordena al datapath, memoria y dispositivos de I/O lo que hay que hacer de acuerdo al program

Datapath y unidad de control



- El datapath. transferencias de datos requeridas por las instrucciones
- ► El controlador hace que ocurran las transferencias correctas

lógica combinacional

AND-gateY = A & B

Multiplexer

$$\begin{array}{c}
10 \longrightarrow M \\
11 \longrightarrow X
\end{array}$$

Adder






- Arithmetic/Logic Unit
 - Y = F(A, B)




Lógica secuencial




Almacena datos en un circuito Utiliza una señal de reloj para determinar cuándo actualizar el valor almacenado

Flip-flops D



Registro con Control de Escritura




El retardo más largo, en la lógica combinacional, determina el período de reloj

Elementos de Hardware


Mux, decodificadores, ALU





Flipflop, registros, SRAM, DRAM






OpSelect


Result


→ Comp?

Bancos de Registro



Bancos de Registro (implementación)






Banco de Registros

El banco de registros (register file) es un conjunto de registros para guardar y leer datos.

- Cada registro es un vector de flip-flops D.
- 2. Para leer un registro:
 - 2.1 Entrada: número de registro.
 - 2.2 Salida: dato contenido en el registro.
- 3. Para escribir un registro:
 - 3.1 Entrada: número de registro, dato y una señal de reloj para controlar la escritura.



Datapath

Unidad aritmético-lógica


La cual se encarga de realizar las operaciones que requiera el algoritmo.

Lógicamente las arquitecturas no tienen implementadas todas las posibles funciones matemáticas o funciones aritméticas (instrucciones)


Banco de registros

Mantiene almacenada la información o los datos Registros de acceso a memoria, registros programados, registro especiales etc.

Procesador básico




Componentes básicos adicionales



Una memoria para guardar y leer instrucciones Un registro, llamado PC (contador de programa), para guardar la dirección de la instrucción actual.

Un sumador para incrementar el PC.

Componentes básicos adicionales




Obtener la instrucción de la memoria.

Incrementar el PC para preparar la ejecución de la instrucción siguiente.

Ciclos de Ejecución en el procesador

¿Existe una gran variedad de instrucciones, por lo tanto que paso o secuencias tiene en común ?

Ciclos de Ejecución en el procesador



Ciclos de ejecución en el procesador

▶ 1. Fetch:


- La palabra de instrucción debe primero ser recuperada de la memoria (La jerarquía de la memoria caché)
- Se incrementa PC (PC = PC + 4),
- 2. Decode; (decodificar todos los datos de instrucción necesarios)
 - leer el código de operación para determinar el tipo de instrucción y las longitudes de los campos
 - leer datos de todos los registros necesarios

opcode
7
OP
OP


Ciclos de ejecución en el procesador (2)

- 3. Execute: (ALU) la mayoría de las instrucciones se realiza aquí
 - Operaciones lógico Aritméticas
 - loads and stores
 - Saltos condicionales
- 4. Acceso a Memoria (solo para lw y Sw)
 - Etapa adicional debido al la jerarquías de memoria sistema de caché
- Register Write
 - La gran mayoría escribe en registros , pero por ejemplo los saltos no

Ciclo de instrucción




Ciclo de instrucción (2)




- ▶ t1: Memory address Register (MAR) ← PC
- ▶ t2: Memory Buffer Register (MBR) ← Memoria
 - t2: Program Counter (PC) \leftarrow PC+1


Ciclo de instrucción




Multiplexores




Control de Señales



Datapath completo



Lo nuevo, Load/Store




a. Data memory unit

b. Sign extension unit

Calcular la dirección usando desplazamiento de N bits Usar ALU, pero desplazamiento de extensión de signo


31	25 2	24 20	19 15	14 12	11 7	6 0
funct7	, I	rs2	rs1	funct3	$^{\mathrm{rd}}$	opcode
7		5	5	3	5	7
000000	00	src2	src1	ADD/SLT/SLT	U dest	OP
000000	00	src2	src1	AND/OR/XOR	dest	OP

Lo nuevo, Saltos




Calcule la dirección de destino Desplazamiento de extensión de signo Desplazamiento a la izquierda 2 lugares

Lo nuevo, datos de diferentes fuentes



Datapath (stack)



SP: Puntero de la Pila: registro con la dirección de la ultima palabra insertada en la pila TOS, Top od Stack en funcion de Sp se obtiene el próximo registro NOS Next of


Stack

Direccionamiento

Implicito

- El opcode implica la dirección de los operandos.
- ► Ejemplo en una máquina de pila (stack) add
- La instrucción saca (pop) dos valores de la pila, hace la suma y deja (push) el resultado en la pila

DataPath Acumulador



Banco de registros de propósito general $(R_o ... R_{m-1})$ Maquinas de dos (Lectura destructiva) o tres operandos

Direccionamiento

Explícito

- Las direcciones vienen en los operandos.
- Ejemplo de MIPS: add \$so,\$s1, \$s2
- Dos operandos fuentes: s1 y s2
- Un operando destino: s0
- s0 = s1 + s2

Índice


Recordando

Hardware Software Interface


ejemplo el procesador J1

ejemplo Arquitectura SoC J1

Datapath J1 (Componentes básicos)





Datapath (Componentes básicos)



code	operation
0	T
1	N
2	T + N
3	Tand N
4	Tor N
5	Txor N
6	$\sim T$
7	N = T
8	N < T
9	Nrshift T
10	T-1
11	R
12	[T]
13	Nlshift T
14	depth
15	Nu < T

field	width	action
T'	4	ALU op, replaces T , see table II
T o N	1	copy T to N
$R \to PC$	1	copy R to the PC
$T \to R$	1	copy T to R
dstack \pm	2	signed increment data stack
rstack ±	2	signed increment return stack
$N \rightarrow [T]$	1	RAM write





Índice


Recordando

Hardware Software Interface

ejemplo el procesador J1


ejemplo Arquitectura SoC J1

J1 CPU




J1 CPU escritura

Escribir los datos 0x0005 en la dirección 0x6700, 0x0003 en la 0x6702 y 0x0001 en la 0x6704




J1 CPU leer

Leer los datos de las direcciones 0x6706, 0x6708 y la 0x670A



J1 CPU leer

Almacenamiento por bytes




¿Cómo se almacena si el bus es de 32 bits? ¿Cuántos bytes se reservan?


Mapa de memoria Multiplicador



Diagrama de bloques Multiplicador



Lectura



Escritura





Diagrama de Bloques Divisor



Interfaz basada en memoria

