Electronica digital 2

Arquitectura pipeline procesador

Ferney Alberto Beltrán Molina



Agosto 2020

Contacto

Nombre:

Ferney Alberto Beltrán Molina, Ing, MSc, PhD(c)

Email: oficina:

fabeltranm@unal.edu.co

Contenido

Recordando

Arquitectura Pipeline

Índice

Recordando

Arquitectura Pipeline




Antes..

En la clase anterior vimos:


- Se hablar de la frontera Hw/Sw
- Se presenta la arquitectura básica del procesador
- Se presenta los componentes del procesador
- Introducción a la conexión SoC

Hardware Software Interface







Datapath básico




Unidad de control




Procesador




Procesador Multiciclo (Fech Decode Execute)



secuencia (Fech Decode Execute)






Índice

Recordando

Arquitectura Pipeline


Concurrente a Secuencial




Solución:

Dividir el proceso en etapas independientes Mover objetos a través de etapas en secuencia En cualquier momento dado, se procesan varios objetos

concepto



Solución



13


в с

Time


13


Time


(b) Pipeline diagram




Clock








Concepto




Ciclo de instrucción




- Buscar la instrucción en la memoria principal
- Decodificar la instrucción
- Ejecutar la instrucción
- Almacenar o guardar resultados


RISC Pipeline




Pipeline Cortex M0 3 Ciclos



MIPS Pipeline 5 ciclos




LM32 Pipeline



Pipeline


- A *Address*: Se calcula la dirección de la instrucción a ser ejecutada y es enviada al registro de instrucciones.
- F Fetch: La instrucción se lee de la memoria.
- D *Decode*: Se decodifica la instrucción y se toman los operandos del banco de registros o tomados del bypass.
- X Execute: Se realiza la operación especificada por la instrucción. Para instrucciones simples (sumas y operaciones lógicas), la ejecución finaliza en esta etapa, y el resultado se hace disponible para el bypass.
- M Memory: Para instrucciones más complejas como acceso a memoria externa, multiplicación, corrimiento, división, es necesaria otra etapa.
- D *Write back*: Los resultados producidos por la instrucción son escritas al banco de registros.

Limitaciones de Pipeline, no uniforme



Rendimiento limitado por la etapa más lenta. Otras etapas permanecen inactivas la mayor parte del tiempo

Limitaciones de Pipeline, ¿menor rendimiento a mayor pipeline?




Aumenta el tiempo de almacenamiento 3 Estado = 16.67%, 6 estados =28.57%


Limitaciones de Pipeline, Control de Dependencias

El resultado de la instrucción A determina si la instrucción B debe ejecutarse o no.

- 1. Insertar instrucciones que no dependen del efecto de la instrucción anterior.
- El compilador inserte nops, que también toman espacio de memoria
- Mecanismos en Hardware.



Dependencia de datos



Ejemplo

▶ 0×000: movi \$10,\$R1

▶ 0×004: movi \$3,\$R2

▶ 0x008: add \$R1,\$R2



En el ciclo 4, los registros 2 y 3 no se han actualizado.

Data Hazards

El riesgo ocurre cuando el resultado no se retro-alimenta a tiempo para la siguiente operación

Program

```
start: mov r0, #5
ldr r1, [r0]
add r2, r1, #3
mov r3, #0
nop
```

Cycle	Fetch	Decode	Execute	Buffer	Writeback
0	mov r0, #5				
1	ldr r1,[r0]	mov r0, #5			
2	add r2,r1,#3	ldr r1,[r0]	mov r0, #5		
3	mov r3,#0	add r2, r1, #3	ldr r1,[r0]	mov r0, #5	
4	wait	wait	wait	ldr r1,[r0]	mov r0, #5
5		mov r3,#0	add r2, r1, #3	unused	ldr r1,[r0]
6			mov r3,#0	add r2, r1, #3	unused
7				mov r3,#0	add r2, r1, #3
8					mov r3,#0

Structural Hazards

Program

mov r0, #5
ldmia r0, {r1, r2}
add r4, r1, r2
add r4, r4, r3

Cycle	Fetch	Decode	Execute	Buffer	Writeback
0	mov r0, #5				
1	ldmia r0,{r1,r2}	mov r0, #5			
2	add r4,r1,r2	ldmia r0, {r1, r2}	mov r0, #5		
3	wait	wait	ldmia r0,{r1,r2}	mov r0, #5	
4	add r4,r4,r3	add r4,r1,r2	ldmia r0,{r1,r2}	load r1	mov r0, #5
5		add r4,r4,r3	add r4,r1,r2	load r2	update r1
6			add r4,r4,r3	add r4, r1, r2	update r2
7				add r4,r4,r3	add r4,r1,r2
8					add r4,r4,r3

Referencias bibliográficas

- Computer Organization and Design 5th Edition Patterson Hennessy
- 2. Computer Systems: A Programmer'sPerspective, 3th Edition, Bryant and O'Hallaron's