Instrucciones SPARCv8/4 gmunoz@udistrital.edu.co 2024.8.4

	mstrucciones 31 ARC vo/4 gmunoze	-														
SPARC V8	Comentarios	Assembler	PC	R[rd]		mem	icc	31	29 28 27 26	25	23	20	18	16 15 14	13	
	Suma	ADD rd,rs1,rs2cte13	PC<-PC+4			+ r[rs2]cte13		1 0			000			rs1	İ	rs2cte13
106	Y	AND rd,rs1,rs2cte13	PC<-PC+4			AND r[rs2]cte13		1 0			0 0 0			rs1	_	rs2cte13
106	0	OR rd,rs1,rs2cte13	PC<-PC+4			OR r[rs2]cte13		1 (0 0 0			rs1	_	rs2cte13
	O excluyente	XOR rd,rs1,rs2cte13	PC<-PC+4			XOR r[rs2]cte13		1 (000			rs1	-	rs2cte13
	Resta	SUB rd,rs1,rs2cte13	PC<-PC+4			- r[rs2]cte13		1 () rd		0 0 1			rs1	i	rs2cte13
	Y con rs2cte13 negada	ANDN rd,rs1,rs2cte13	PC<-PC+4			AND NOT(r[rs2]cte13)		1 () rd		001			rs1	İ	rs2cte13
106	O con rs2cte13 negada	ORN rd,rs1,rs2cte13	PC<-PC+4		-	OR NOT(r[rs2])cte13		1 0) rd	0	0 0 1	1 1 0		rs1	i	rs2cte13
106	O excluyente negada	XNOR rd,rs1,rs2cte13	PC<-PC+4	r[rd]<-	r[rs1]	XNOR r[rs2]cte13		1 0) rd	0	0 0 1	1 1 1		rs1	i	rs2cte13
108	Suma con acarreo	ADDX rd,rs1,rs2cte13	PC<-PC+4	r[rd]<-	r[rs1]	+ r[rs2]cte13 + c		1 () rd	0	0 1 (0 0		rs1	i	rs2cte13
113	Mult. sin signo	UMUL rd,rs1,rs2cte13	PC<-PC+4	r[rd]<-	r[rs1]	* r[rs2]cte13		1 () rd	0	0 1 (10		rs1	i	rs2cte13
113	Mult. con signo	SMUL rd,rs1,rs2cte13	PC<-PC+4	r[rd]<-	r[rs1]	* r[rs2]cte13		1 () rd	0	0 1 (1 1		rs1	i	rs2cte13
110	Resta con acarreo	SUBX rd,rs1,rs2cte13	PC<-PC+4	r[rd]<-	r[rs1]	- r[rs2]cte13 - c		1 () rd	0	0 1 1	100		rs1	İ	rs2cte13
115	Div. sin signo	UDIV rd,rs1,rs2cte13	PC<-PC+4	r[rd]<-	r[rs1]	/ r[rs2]cte13		1 () rd	0	0 1 1	1 1 0		rs1	i	rs2cte13
115	Div. con signo	SDIV rd,rs1,rs2cte13	PC<-PC+4	r[rd]<-	r[rs1]	/ r[rs2]cte13		1 () rd	0	0 1 1	1 1 1		rs1	i	rs2cte13
	Suma	ADDcc rd,rs1,rs2cte13	PC<-PC+4		-	+ r[rs2]cte13	icc<-icc_x	1 0			100			rs1	İ	rs2cte13
106	Y	ANDcc rd,rs1,rs2cte13	PC<-PC+4			AND r[rs2]cte13	icc<-icc_x	1 0			100			rs1	İ	rs2cte13
	O	ORcc rd,rs1,rs2cte13	PC<-PC+4			OR r[rs2]cte13	icc<-icc_x	1 0			100			rs1	Ì	rs2cte13
	O excluyente	XORcc rd,rs1,rs2cte13	PC<-PC+4			XOR r[rs2]cte13	icc<-icc_x	1 0			100			rs1	İ	rs2cte13
	Resta	SUBcc rd,rs1,rs2cte13	PC<-PC+4			- r[rs2]cte13	icc<-icc_x	1 0			101			rs1	_	rs2cte13
	Y con rs2cte13 negada	ANDNcc rd,rs1,rs2cte13	PC<-PC+4			AND NOT(r[rs2]cte13)	icc<-icc_x	1 0			101			rs1	İ	rs2cte13
	O con rs2cte13 negada	ORNcc rd,rs1,rs2cte13	PC<-PC+4			OR NOT(r[rs2])cte13	icc<-icc_x	1 0		_	101	-		rs1	_	rs2cte13
	O excluyente negada	XNORcc rd, rs1,rs2cte13	PC<-PC+4		-	XNOR r[rs2]cte13	icc<-icc_x	1 0			101			rs1	_	rs2cte13
	Suma con acarreo	ADDXcc rd,rs1,rs2cte13	PC<-PC+4		-	+ r[rs2]cte13 + c	icc<-icc_x	1 0) rd		11(rs1	-	rs2cte13
	Mult. sin signo	UMULcc rd,rs1,rs2cte13	PC<-PC+4			* r[rs2]cte13	icc<-icc_x	1 0			11(rs1	_	rs2cte13
	Mult. con signo	SMULcc rd,rs1,rs2cte13	PC<-PC+4			* r[rs2]cte13	icc<-icc_x	1 0			11(rs1	<u> </u>	rs2cte13
	Resta con acarreo	SUBXcc rd,rs1,rs2cte13	PC<-PC+4			- r[rs2]cte13 - c	icc<-icc_x	1 0) rd		111			rs1	-	rs2cte13
	Div. sin signo	UDIVcc rd,rs1,rs2cte13	PC<-PC+4			/r[rs2]cte13	icc<-icc_x	1 (111			rs1	İ	rs2cte13
115	Div. con signo	SDIVcc rd,rs1,rs2cte13	PC<-PC+4	r[rd]<-	r[rs1]	/ r[rs2]cte13	icc<-icc_x	1 (rd	0	1 1 1	1 1 1		rs1	i	rs2cte13
105	5	1077 1 1 2 12	Inc. no :	L		f 01 - 10		Ļ.,			0.0					
	Desp. a la izq. (llena con ceros)	SLL rd,rs1,rs2cte13	PC<-PC+4			<< r[rs2]cte13		1 (001			rs1	Ļ	rs2cte13
	Desp. a la der. (llena con ceros)	SRL rd,rs1,rs2cte13	PC<-PC+4		-	>> r[rs2]cte13		1 0			001			rs1	ĻĻ	rs2cte13
	Desp. a la der. (llena con signo)	SRA rd,rs1,rs2cte13	PC<-PC+4	r[rd]<-	r[rs1]	/ (2**r[rs2]cte13)		1 () rd	1	0 0 1	1 1 1		rs1	ı	rs2cte13

rs2cte13 es rs2 cuando i=0 sino es cte13

En UMUL y SMUL sólo se usan los primeros 16 bits de rs1 y rs2

SPARC V8	Comentarios	Assembler	PC .	R[rd]	nem	23													
90	Carga en reg. dato de MEM	LD rd,[rs1+rs2]	PC<-PC+4		-m[r[rs1]+r[rs2]]	.i	1 1	6	rd	0	0 0	0 0 0	rs	1 (0 0 0	001	010	→ m c	2
90	Carga en reg. dato de MEM	LD rd,[rs1+cte13]	PC<-PC+4		-m[r[rs1]+cte13]		1 1	t	rd	0	0 0	0 0 0	rs	1	1		cte13		
95	Almacena el reg. en la MEM	ST [rs1+rs2],rd	PC<-PC+4		m[r[rs1]+r[rs2]]<-r[rd]		1 1	t	rd	0	0 0	1 0 0	rs	1 (0 0 0	0 0 1	0 1 0	rs	s2
95	Almacena el reg. en la MEM	ST [rs1+cte13],rd	PC<-PC+4		m[r[rs1]+cte13]<-r[rd]		1 1	t	rd	0	0 0	1 0 0	rs	1 1	1		cte13		
				•		·		•							•				
119	No brinca	BN cte22	PC<-4*cte22	+ PC W	HEN '0'='1' ELSE PC+4		0 0	0 0	0 0	0 0	1 0				cte22				
119	Brinca si son iguales	BE cte22	PC<-4*cte22	+ PC W	HEN z='1' ELSE PC+4		0 0	0 0	0 0	1 0	1 0				cte22				
	Brinca si es menor o igual (S)	BLE cte22			HEN zOR(nXORv)='1' ELSE PC+	-4			0 1		-				cte22				
	Brinca si es menor (S)	BL cte22			HEN nXORv='1' ELSE PC+4				0 1		-				cte22				
119	Brinca si es menor o igual (U)	BLEU cte22			HEN cORz='1' ELSE PC+4				10		-				cte22				
119	Brinca si c es uno (menor (U))	BCS cte22			HEN c='1' ELSE PC+4		0 0	0 0	10	1 0	1 0				cte22				
119	Brinca si es negativo	BNEG cte22	PC<-4*cte22	+ PC W	HEN n='1' ELSE PC+4		0 0	0 0) 11	0 0	1 0				cte22				
119	Brinca si v es uno	BVS cte22	PC<-4*cte22	+ PC W	HEN v='1' ELSE PC+4		0 0	0 0) 11	1 0	1 0				cte22				
119	Brinca siempre	BA cte22			HEN '1'='1' ELSE PC+4		0 0	0 1	0.0	0 0	1 0				cte22				
119	Brinca si no son iguales	BNE cte22			HEN NOTz='1' ELSE PC+4		0 0	0 1	0.0	1 0	1 0			(cte22				
119	Brinca si es mayor (S)	BG cte22	PC<-4*cte22	+ PC W	HEN NOT(zOR(nXORv))='1' ELS	SE PC+4	0 0	0 1	0.1	0 0	1 0			(cte22				
119	Brinca si es mayor o igual (S)	BGE cte22			HEN NOT(nXORv)='1' ELSE PC-		0 0	0 1	0 1	1 0	1 0				cte22				
119	Brinca si es mayor (U)	BGU cte22			HEN NOT(cORz)='1' ELSE PC+4		0 0	0 1	1 0	0 0	1 0				cte22				
119	Brinca si c es cero (may,Igu (U))	BCC cte22	PC<-4*cte22	+ PC W	HEN NOTc='1' ELSE PC+4		0 0	0 1	1 0	1 0	1 0			(cte22				
119	Brinca si es positivo	BPOS cte22			HEN NOTn='1' ELSE PC+4		0 0			0 0					cte22				
119	Brinca si v es cero	BVC cte22	PC<-4*cte22	+ PC W	HEN NOTv='1' ELSE PC+4		0 0	0 1	1 1	1 0	1 0			(cte22				
											-								
125	Llamado a rutina	CALL cte30	PC<-PC+4*ct	e30	%o7<-PC		0 1							cte30					
85	Retorno de rutina	RETL	PC<-%o7+8		<u> </u>		1 0	0 0	0 0	0 1	1 1	0 0 0	0 1 1				0 0 0	0 1 () 0 0
126	Salto con reg.	JMPL rd,rs1+rs2	PC<-r[rs1]+r[r[rd]<-PC		1 0		rd	1	1 1	0 0 0	rs	1	0 0	0 0 0	0 0 0	rs	,2
126	Salto con cte.	JMPL rd,rs1+cte13	PC<-r[rs1]+ct	e13	r[rd]<-PC		1 0		rd	1	1 1	0 0 0	rs	1	1	(ete13		
	rs2cte13 es rs2 cuando i=0 sino es c																		
	Las instrucciones con * requieren m	ultiplicar por 4 la dirección pa	ra mantener la co	mpatib	lidad con el SPARC V8	•													
	Carga cte en parte alta																		
104		SETHI rd,cte22	PC<-PC+4				0 0		rd	1	0 0				cte2	22			
	Para mantener compatibilidad de	el programa hay que coloca	r un NOP desp	ués de	cada salto o brinco												-		

Instrucciones SPARCv8/4 gmunoz@udistrital.edu.co 2024.8.4

Sinónimos

No hace operaciones	NOP	ADD R0,R0,R0
Mueve	MOV rd,rs2cte13	ADD rd,R0,rs2cte13
Compara mayor o menor	CMP rs1,rs2cte13	SUBcc R0,rs1,rs2cte13
Compara con cero	TST rs2	ORcc R0,R0,rs2
Invertir los bits	NOT rd,rs1	XNOR rd,rs1,R0
Complemento a 2	NEG rd,rs2	SUBB rd,R0,rs2
Incrementa en uno	INC rd,rs1	ADD rd,rs1,1
Decrementa en 1	DEC rd,rs1	SUBB rd,rs1,1
Borra un registro	CLR rd	OR rd,R0,R0
Brinca si está n	BnS cte22	BNEG cte22
Brinca si no está n	BnC cte22	BPOS cte22
Brinca si está z	BzS cte22	BE cte22
Brinca si no está z	BzC cte22	BNE cte22
Brinca si está c	BcS cte22	BCS cte22
Brinca si no está c	BcC cte22	BCC cte22
Brinca si está v	BvS cte22	BVS cte22
Brinca si no está v	BvC cte22	BVC cte22

1			