组合逻辑电路设计

李灿辉*

北京大学 物理学院，北京 1000871

1 实验原理

1.1 组合逻辑电路与设计步骤

组合逻辑电路的特点是任一时刻 t_i 的稳态输出 $F_i = f(A_1, A_2, \ldots, A_n)$ 仅由同一时刻的输入决定，与历史状态无关。其一般设计流程为：（1）由功能要求列写真值表；（2）由真值表写出最简逻辑表达式；（3）按表达式画出电路图；（4）搭接电路并验证。本实验以最常用的 2 输入与非门 74LS00 作为基本逻辑单元，设计并实测半加器。

1.2 与非门 74LS00 与半加器真值表

74LS00 内含 4 个独立的 2 输入与非门，引脚分布如图 1：14 脚 V_{CC}，7 脚 GND，其余按 (1,2→3)、(4,5→6)、(9,10→8)、(12,13→11) 配对。与非门的逻辑功能为 $Y = \overline{AB}$，真值表如表 1。




图 1 74LS00 四 2 输入与非门引脚图。

表 1 2 输入与非门真值表

A	B	$Y = \overline{AB}$
0	0	1
0	1	1
1	0	1
1	1	0

半加器实现两个一位二进制数 A_n、B_n 的加法（不考虑低位进位），输出本位和 S_n 与本位进位 C_n，其真值表如表 2。

表 2 半加器真值表

A_n	B_n	S_n	C_n
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

1.3 半加器的与非逻辑函数表达式

由真值表直接写出最简与或式：

$$S_n = A_n\overline{B_n} + \overline{A_n}B_n = A_n \oplus B_n, \quad C_n = A_nB_n. \tag{1}$$

为统一用与非门实现，利用 $X = \overline{\overline{X}}$ 与 De Morgan 律对 S_n 反复套用反号：

$$\begin{aligned} S_n &= \overline{\overline{A_n\overline{B_n} + \overline{A_n}B_n}} = \overline{\overline{A_n\overline{B_n}} \cdot \overline{\overline{A_n}B_n}} \\ &= \overline{\overline{A_n \cdot \overline{A_nB_n}} \cdot \overline{B_n \cdot \overline{A_nB_n}}}, \end{aligned} \tag{2}$$

其中已使用恒等式 $A_n\overline{B_n} = A_n \cdot (\overline{A_n} + \overline{B_n}) = A_n \cdot \overline{A_nB_n}$。同理 $\overline{A_n}B_n = B_n \cdot \overline{A_nB_n}$。进位项写为

$$C_n = A_nB_n = \overline{\overline{A_nB_n}}, \tag{3}$$

即对 $\overline{A_nB_n}$ 再取一次反号。式 (2) 与 (3) 表明，整个半加器只需 **5 个 2 输入与非门**即可实现，且 $\overline{A_nB_n}$ 这一中间量在 S_n 和 C_n 中共用。具体接法如图 2：$G_1 = \overline{A_nB_n}$，$G_2 = \overline{A_n \cdot G_1}$，$G_3 = \overline{B_n \cdot G_1}$，

实验时间: 2026-06-02
报告时间: 2026-06-02
指导教师：党安红
*学号：2200017799
*E-mail：licanhui22@stu.pku.edu.cn

$G_4 = \overline{G_2 \cdot G_3} = S_n$，$G_5 = \overline{G_1 \cdot G_1} = C_n$（$G_5$ 为与非门反相器接法）。5 个门来自两片 74LS00（共 8 个门，剩余 3 个备用）。




图 2 用 5 个 2 输入与非门搭接的半加器电路设计图。$G_1 \sim G_5$ 对应正文表述。

作为延拓，全加器（含低位进位 C_{n-1}）可由两个半加器级联再加一个或门得到，本次实验未实测，仅给出设计图（图 3）作参考。

1.4 74LS161 计数器作为数字信号源

74LS161 是 4 位同步二进制计数器，引脚图如图 4。在 $C_r = L_d = P = T = 1$（实测各置数/使能端悬空被电路视作高电平亦可正常工作）时进入二进制计数态，每来一个 C_p 上升沿，输出 $Q_A Q_B Q_C Q_D$ 加 1。本实验将信号源 5 kHz 的 TTL 方波接入 C_p，则 Q_A, Q_B, Q_C, Q_D 依次为 2、4、8、16 分频（周期 0.4、0.8、1.6、3.2 ms）。

本实验从 $Q_A \sim Q_D$ 中选用 Q_C 和 Q_D 两路作为半加器的输入 $A_n = Q_C$、$B_n = Q_D$，二者周期比 1:2，可在一个 Q_D 周期内完整地遍历 $(A_n B_n) \in \{00, 10, 01, 11\}$ 四种状态，覆盖半加器真值表的全部 4 行。




图 3 用 2 输入与非门实现的全加器设计图（本次未实测）。




图 4 74LS161 四位同步二进制计数器引脚图。

2 实验过程

2.1 电路搭建

电源直流稳压源调至 5.00 V 同时为 74LS00（14 脚 V_{CC}、7 脚 GND）和 74LS161（16 脚 V_{CC}、8 脚 GND）供电。信号源输出 5 kHz、TTL 电平（高 $\approx$ 5 V，低 $\approx$ 0 V，幅度先用示波器确认为标准 TTL 电平后再接入，以避免阻抗失配导致幅值过冲）方波接入 74LS161 的 C_p（2 脚）。按图 2 完成 5 个与非门的连接：A_n、B_n 由 74LS161 的 Q_C（13 脚）和 Q_D（11 脚）引出，并将 S_n、C_n 引至双踪示波器的 CH1，CH2 始终监视 Q_D 作为时间基准。本次实验未接 LED 指示灯，故不出现因二极管导通压降影响输出电平的情形。

2.2 故障诊断与排除

按上述电路接线、上电后，最初测得 S_n 波形与真值表预期不符——在某些 (A_n, B_n) 组合下输出始终为低，怀疑搭建的与非门链中某一级损坏。沿 $G_1 \to G_5$ 逐级用示波器探测：G_1、G_4、G_5 输出正常，而 G_2 和 G_3 的输出始终钉死在低/高电平，与输入无关，可断定是同一片 74LS00 的两个相邻与非门同时失效（可能为静电击穿或先前实验损坏）。将故障芯片整片更换为一片新的 74LS00 后，重新逐级测量，五级输出全部正常，S_n、C_n 与真值表 2 完全吻合。这一过程印证了**用示波器从输入端逐级追溯比仅观测最终输出更利于定位故障**的常规思路。

3 结果与分析

3.1 74LS161 计数器输出 Q_A–Q_C 波形

将示波器 CH2 锁定在 Q_D 作为基准，CH1 依次切换至 Q_A、Q_B、Q_C，结果如图 5–7。各路相对 Q_D 的周期比分别为 1:8、1:4、1:2，与 74LS161 在二进制计数态下的 2、4、8、16 分频关系一致，证明计数器正常工作。

3.2 半加器输入/输出 A_n, B_n, C_n, S_n 波形

将 $A_n = Q_C$、$B_n = Q_D$ 输入半加器后，依次用 CH1 测量 A_n、B_n、C_n、S_n，CH2 仍锁 Q_D，结果如图 8–11。




图 5 Q_A（CH1）与 Q_D（CH2，基准）波形。$T_{Q_A} \approx T_{Q_D}/8$。




图 6 Q_B（CH1）与 Q_D（CH2，基准）波形。$T_{Q_B} \approx T_{Q_D}/4$。




图 7 Q_C（CH1）与 Q_D（CH2，基准）波形。$T_{Q_C} \approx T_{Q_D}/2$。




图 8 A_n（CH1，取自 Q_C）与 Q_D（CH2）。




图 9 B_n（CH1，取自 Q_D）与 Q_D（CH2）重合，确认走线正确。




图 10 C_n（CH1）与 Q_D（CH2）。仅在 $A_n = B_n = 1$ 区间内 $C_n = 1$。




图 11 S_n（CH1）与 Q_D（CH2）。$A_n \neq B_n$ 时 $S_n = 1$，$A_n = B_n$ 时 $S_n = 0$。

3.3 时序与真值表对照

以 Q_D 一个完整周期（≈ 3.2 ms）为窗口，按 Q_D 上升沿对齐，将 $A_n = Q_C$、$B_n = Q_D$ 的四种组合及对应 S_n、C_n 实测电平列于表 3。

表 3 以 Q_D 为基准、在一个 Q_D 周期内 4 个 $T_{Q_C}/2$ 子区间内的 A_n, B_n, S_n, C_n 实测值与预期对照。”实测/预期”一致即为通过。

输入		S_n		C_n	
A_n	B_n	实测	预期	实测	预期
0	0	0	0	0	0
1	0	1	1	0	0
0	1	1	1	0	0
1	1	0	0	1	1

4 行实测与真值表完全一致，验证了**用 5 个 2 输入与非门组成的半加器电路功能正确**。

4 结 论

(1) 由真值表推导出半加器的与非式 $S_n = \overline{\overline{A_n \cdot \overline{A_n B_n}} \cdot \overline{B_n \cdot \overline{A_n B_n}}}$、$C_n = \overline{\overline{A_n B_n}}$，共 5 个 2 输入与非门即可实现，对应 2 片 74LS00。

(2) 用 74LS161 对 5 kHz TTL 时钟分频，取 Q_C、Q_D 作为输入 A_n、B_n，能在一个 Q_D 周期内遍历半加器全部 4 种输入组合。

(3) 实验中发现一片 74LS00 内有两个相邻与非门同时失效，通过沿 $G_1 \to G_5$ 逐级用示波器探测的方法成功定位并整片更换，故障排除后输出与真值表完全一致。

(4) 7 张时序图（Q_A, Q_B, Q_C 与 A_n, B_n, C_n, S_n，均以 Q_D 为 CH2 基准）的逻辑关系符合预期，半加器设计方案得到完整验证。

5 致 谢

感谢党安红老师在调试过程中的耐心指导，以及同组同学协助进行故障排查。

附录 A 思考题

1. 用二输入与非门替代 LM393 实现循迹小车控制逻辑。

题目：理论上用组合逻辑电路可替代模拟比较器 LM393 功能，从而实现运放（一）演示实验循迹小车的控制功能。假设输入为 A、B，输出为 Y_1、Y_2。A、B 取值为 0 或 1 的各种组合，要求的功能为：当 $A=B$ 时，输出 Y_1、Y_2 都是 1；$A<B$ 时，$Y_1=0$、$Y_2=1$；反之 $A>B$ 的时候，$Y_1=1$、$Y_2=0$。要求用二输入与非门实现该逻辑功能，还要求用单片的 74LS00 电路实现，即最后用到的门数量不大于 4 个，请列出真值表，写出逻辑表达式化简，并绘出最终电路图。

解：真值表如表 4。$Y_1=0$ 仅当 $A=0,B=1$，$Y_2=0$ 仅当 $A=1,B=0$，故

$$Y_1=\overline{\overline{A}\cdot B},\qquad Y_2=\overline{A\cdot\overline{B}}. \tag{4}$$

共需 4 个与非门：2 个作反相器得 $\overline{A},\overline{B}$，另 2 个直接输出 Y_1,Y_2，单片 74LS00 即可。电路如图 **??** 所示（用 74LS00 的 4 门按 $A\to\overline{A}$、$B\to\overline{B}$、$(\overline{A},B)\to Y_1$、$(A,\overline{B})\to Y_2$ 接通）。

表 4 比较器替代逻辑真值表

A	B	Y_1	Y_2
0	0	1	1
0	1	0	1
1	0	1	0
1	1	1	1




图 12 比较器电路：4 个与非门组成的单片 74LS00 实现。

2. 用二输入与非门 74LS00 实现三输入或非门。

题目：在实验十一” 环形计数器” 的选作实验第 3 部分” 自启动环形计数器” 里我们用到了一个三输入或非门，这个有现成的芯片 74LS27 或 CD4025 可用。假设由于某种原因，我们手里没有这种芯片，请同学们设计一下如何用最通用的二输入与非门 74LS00 来实现这个三输入或非门的功能，请推导一下逻辑表达式，并绘出相关的电路图。

解：由 De Morgan 律

$$Y=\overline{A+B+C}=\overline{A}\cdot\overline{B}\cdot\overline{C}, \tag{5}$$

即” 三路反相后相与”。用 2 输入与非门（记 NAND 为 |）实现：先用 3 个反相器得 $\overline{A}=A|A$、$\overline{B}=B|B$、$\overline{C}=C|C$；再级联两级与非配合一级反相完成 $\overline{A}\,\overline{B}\,\overline{C}$ 的” 三输入相与”。整体如图 **??**：U16/U17/U18 为三路输入反相器，U15、U14 完成与非级联，U19 为末级反相器输出 Y。共 **6** 个与非门，用 2 片 74LS00 即可实现（剩 2 门备用）。




图 13 2 片 74LS00 共 6 个与非门实现三输入或非门。

应用到自启动环形计数器时，将 A,B,C 接 Q_A,Q_B,Q_C，Y 即为全 0 检测信号。