- 1. What is venlog? - Verilog es un lenguaje de descripción de hardware
- 2. How many values can take an output port? 1/2 - un puerto de salida puede tomar valores peates,
 integers, de 0 o 1. - (x, z)

 3. What is the purpose of a testbench in verilog?
- - Es probar y verificar el funcionamiento del programa mediante pulsaciones simuladas, que permiten errores y/o salidas esperadas.
- 4. How do you instantiate a module in verilog?
 - se manda llamar el modulo mediante su nombre y se colocan ya sean variables del módulo donde se quiere instanciar o variables auxiliares. /

module nombre (.a1(A-1),.b2(B-2), c3(C-3)); nombre variables instancia dentro del modulo "module"

- 5. what is the purpose of a wire in verilog?
 - Debido a que wire es un cable físico que une componentes mediante conexiones, su propósito es la interconexión dentro de módulos.
- 6. Difference between blocking and non-blocking assigments.
 - Los blocking assigments se representan mediante un (=) y los non-blocking mediante (=>). Su principal diferencia es que los non-blocking no interfieren con el flujo del programa. De igual manera, dentro de bloques 'always', su uso se puede observar en la asignación de valores a 'diferentes' flancos de subida de reloj.

Elizabeth Jawegui Zarate (A01253381)


7. Define an always block. / siempre

- un bloque always" se prede entender como un bude que se realizat si la condición dentro de su sensitivity list se comple. Esto se puede ver como el siguiente ejemplo.

always @(posedge olk) begin sensitivity list end

8. I want to areate a module that counts between 0 and 100, what length of bits need in the internal register used to count? - 128 -> debido a que se necesitan 100 valores, se necesita un registro de [0:6] bits.

9. Define a FSM diagram for a bottle packer that performs the following steps:



10. Decine a structure of Finite State Machine Module - Se declararcomo modulo, se introducen parametros

locales que representan los estados de la FSM.

- Se divide en Bloques:
 - 1. Bloque que describe el cambio del estado actual al signiente estado. -> on camente ta le la
- 2. Bioque que describe la salida de cada estado. module nombre (variables);

local parameters IDLE = 0, START_FILLING = 1, --- j

always @ (posedge olk) begin begin end

ler bloque always que cambia el estado de current_state => next_state;

begin 2do bloque always que describe el cambio de end

always @ (posedge clk) 3er bloque always que begin describe las salidas de cada estado.

endmodule

Sum Parcial Cronometro Parcial