基本单周期CPU设计

杨子超 517030910330 F1703013

- 1. 实验目的
- 2. 实验所用仪器及元器件
- 3. 实验任务
 - 3.1 实验内容和任务
 - 3.2 设计过程
 - 3.2.1 采用Verilog HDL在quartusⅡ中实现基本的具有20条MIPS指令的单周期CPU设计
 - 3.2.1.1 填写完善真值表
 - 3.2.1.2 根据真值表完善CU.v文件
 - 3.2.1.3 完善ALU.v文件
 - 3.2.1.3 分频模块half_frequency
 - 3.2.2 实现CPU与外部设备的输入输出端口设计
 - 3.2.2.1 修改sc_computer.v中sc_computer模块
 - 3.2.2.2 sc_computer.v中添加数显的sevenseg模块
 - 3.2.2.3 修改io_output_reg.v文件
 - 3.2.2.4 修改io_input_reg.v文件
 - 3.2.2.5 修改sc_datamem.v文件
 - 3.2.2.6 汇编指令及对应的.mif文件

3.3实验步骤

- 3.3.1 采用Verilog HDL在quartusⅡ中实现基本的具有20条MIPS指令的单周期CPU设计
- 3.3.2 利用实验提供的标准测试程序代码,完成仿真测试。
- 3.3.3 实现CPU与外部设备的输入输出端口设计
- 3.3.4 仿真验证设计
- 3.3.5 在quartusⅡ中,进行系列操作
- 3.3.6 编译, 烧录至DE1-SOC
- 3.4 Verilog代码

实验总结

基本单周期CPU设计

杨子超 517030910330 F1703013

1. 实验目的

- 理解计算机5大组成部分的协调工作原理,理解存储程序自动执行的原理。
- 掌握运算器、存储器、控制器的设计和实现原理。重点掌握控制器设计原理和实现方法。
- 掌握I/O端口的设计方法,理解I/O地址空间的设计方法。
- 会通过设计I/O端口与外部设备进行信息交互。

2. 实验所用仪器及元器件

DE1-SOC实验板 1套

3. 实验任务

3.1 实验内容和任务

- 采用Verilog HDL在quartus 工中实现基本的具有20条MIPS指令的单周期CPU设计。
- 利用实验提供的标准测试程序代码,完成仿真测试。
- 采用I/O统一编址方式,即将输入输出的I/O地址空间,作为数据存取空间的一部分,实现 CPU与外部设备的输入输出端口设计。实验中可采用高端地址。
- 利用设计的I/O端口,通过Iw指令,输入DE2实验板上的按键等输入设备信息。即将外部设备状态、读到CPU内部寄存器。
- 利用设计的I/O端口,通过sw指令,输出对DE2实验板上的LED灯等输出设备的控制信号 (或数据信息)。即将对外部设备的控制数据,从CPU内部的寄存器,写入到外部设备的相应控制寄存器(或可直接连接至外部设备的控制输入信号)。
- 利用自己编写的程序代码,在自己设计的CPU上,实现对板载输入开关或按键的状态输入,并将判别或处理结果,利用板载LED灯或7段LED数码管显示出来。
- 例如,将一路4bit二进制输入与另一路4bit二进制输入相加,利用两组分别2个LED数码管以10进制形式显示"被加数"和"加数",另外一组LED数码管以10进制形式显示"和"等。

(具体任务形式不做严格规定,同学可自由创意)。

- 在实现MIPS基本20条指令的基础上,掌握新指令的扩展方法。
- 在实验报告中,汇报自己的设计思想和方法;并以汇编语言的形式,提供以上指令集全覆盖的测试应用功能的程序设计代码,并提供程序主要流程图。

3.2 设计过程

3.2.1 采用Verilog HDL在quartus 工中实现基本的具有20条MIPS指令的单周期CPU设计

王赓老师已经给出了顶层设计和大部分的文件,需要我做的主要有三部分工作,首先填写完善20条指令的真值表,其次,根据真值表完善CU.v文件,生成相应的控制指令,最后完善ALU.v文件,执行相应的计算。特别地,在实际分配管脚的过程中,我发现不能把DE1-SOC上25HMz的时钟连接到CPU上,所以我更改了相关设计,mem_clk连接的是50MHz的时钟,而clock的则由mem_clk分频产生,这样clock就不是sc_computer的输入信号,而是由一个分频模块half frequency产生。

3.2.1.1 填写完善真值表

输入								-	新pc值来源	alu操作	alu第一操作数是 rs还是saMshift amount	alu第二操作数是 rt还是立即数	立即数0扩 展还是符号 扩展	是否写数 据RAM	是否写寄存器 ,下一个时钟 周期的起作用	要写到寄存器 的数据是Oalu 结果还是读数 据RAM	要写入哪个数 据寄存器,rd 指向的还是rt 指向的	
指令	指令格式	op	rs	rt	rd	sa	func	Z	pcsource	aluc [30]	shift	aluimm	sext	wmem	wreg	m2reg	regrt	call
		000000			,	00000	100000		[10]		,				,	^		0
add	add rd, rs, rt	0000000		rt			100000	x		x 0 0 0	0	0	х	0	1	0	0	0
sub	sub rd, rs, rt	000000	rs	rt	rd rd			х		x 1 0 0	0	0	х	0		0	0	0
and	and rd, rs, rt	000000	rs	rt			100100	X		x 1 0 1	0	0	X	0	1	0	0	0
or	or rd, rs, rt	0000000	rs	rt			100101	X		x 0 1 0	0		x		1	0	0	
xor	xor rd, rs, rt		00000	rt				x			U	0	x	0				0
sll	sll rd, rt, sa	000000			rd		000000 000010	х		0011	1	0	х	0	1	0	0	0
srl	srl rd, rt, sa	000000			rd	sa		x		0 1 1 1	1	0	х	0	1	0	0	
sra	sra rd, rt, sa				rd	sa	000011	X		1111	1	0	х	0	-	0	0	0
jr	jr rs	000000	rs	00000	00000	00000	001000	x	1 0	x x x x	x	x	х	0	0	x	x	х
指令	指令格式	ор	rs	rt					pcsource [10]	aluc [30]	shift	aluimm	sext	wmem	wreg	m2reg	regrt	call jal
addi	addi rt, rs, imm	001000	rs	rt					0.0	x 0 0 0	0	1	1	0	1	0	1	0
andi	andi rt, rs, imm	001100		rt					0.0	x 0 0 1	0	1	0	0	1	0	1	0
ori	ori rt, rs, imm	001101	rs	rt					0.0	x 1 0 1	0	1	0	0	1	0	1	0
xori	xori rt, rs, imm	001110		rt			4012		0.0	x 0 1 0	0	1	0	0	1	0	1	0
lw	lw rt, imm(rs)	100011	rs	rt	ımn	imme diate	1619		0.0	x 0 0 0	0	1	1	0	1	1	1	0
sw	sw rt, imm(rs)	101011	rs	rt					0.0	1000	0	1	1	1	0	x	1	x
beq	beq rs, rt, imm	000100	0 -	rt				0	0 0 0 1	x 1 0 0	0	0	1	0	0	0	0	0
bne	bne rs, rt, imm	000101		rt				0	0 1	x 1 0 0	0	0	1	0	0	0	0	0
lui	lui rt, imm	001111	00000	rt					0 0	x 1 1 0	0	1	х	0	1	0	1	0
j	j addr	000010			dress 26位				1 1	* * * *	x	х	x	0	0	х	x	x
jal	jal addr	000011		uuu1e55 201 <u>y</u>					1 1	* * * *	х	x	х	0	1	x	x	1

3.2.1.2 根据真值表完善CU.v文件

```
5
       output wreq, regrt, jal, m2req, shift, aluimm, sext, wmem;
 6
       output [3:0] aluc;
 7
       output [1:0] pcsource;
 8
       wire r_{type} = \sim |op;
       wire i_add = r_type \& func[5] \& \sim func[4] \& \sim func[3] \&
 9
10
                     ~func[2] & ~func[1] & ~func[0];
                                                                  //100000
       wire i_sub = r_type & func[5] & \simfunc[4] & \simfunc[3] &
11
12
                     ~func[2] & func[1] & ~func[0];
                                                                  //100010
13
14
15
       // R型指令
16
       wire i_and = r_{type} \& func[5] \& \sim func[4] \& \sim func[3] \& func[2] \&
     ~func[1] & ~func[0]; // 100100
       wire i_or = r_type & func[5] & \simfunc[4] & \simfunc[3] & func[2] &
17
     ~func[1] & func[0]; // 100101
18
19
       wire i\_xor = r\_type \& func[5] \& \sim func[4] \& \sim func[3] \& func[2] \&
     func[1] & ~func[0]; // 1000110
20
       wire i_s11 = r_type \& \sim func[5] \& \sim func[4] \& \sim func[3] \& \sim func[2] \&
     ~func[1] & ~func[0]; // 000000
21
       wire i\_srl = r\_type \& \sim func[5] \& \sim func[4] \& \sim func[3] \& \sim func[2] \&
     func[1] & ~func[0]; //000010
22
       wire i_sra = r_type & \simfunc[5] & \simfunc[4] & \simfunc[3] & \simfunc[2] &
     func[1] & func[0]; // 000011
23
       wire i_jr = r_type & ~func[5] & ~func[4] & func[3] & ~func[2] &
     ~func[1] & ~func[0]; //001000
24
25
       // I型指令
26
27
       wire i_addi = op[5] & op[4] & op[3] & op[2] & op[1] & op[0];
    //001000
28
       wire i_andi = -op[5] \& -op[4] \& op[3] \& op[2] \& -op[1] \& -op[0];
    //001100
29
30
       wire i_ori = \sim op[5] \& \sim op[4] \& op[3] \& op[2] \& \sim op[1] \& op[0];
     //001101
31
       wire i_xori = \sim op[5] \& \sim op[4] \& op[3] \& op[2] \& op[1] \& \sim op[0];
     //001110
32
       wire i_1w = op[5] & \sim op[4] & \sim op[3] & \sim op[2] & op[1] & op[0];
    //100011
33
       wire i_sw = op[5] & \simop[4] & op[3] & \simop[2] & op[1] & op[0];
    //101011
```

```
34
      wire i_beg = \sim op[5] \& \sim op[4] \& \sim op[3] \& op[2] \& \sim op[1] \& \sim op[0];
     //000100
35
       wire i_bne = \sim op[5] \& \sim op[4] \& \sim op[3] \& op[2] \& \sim op[1] \& op[0];
    //000101
36
       wire i_1ui = -op[5] \& -op[4] \& op[3] \& op[2] \& op[1] \& op[0];
     //001111
37
38
39
       // ]型指令
      wire i_j = -op[5] \& -op[4] \& -op[3] \& -op[2] \& op[1] \& -op[0];
40
     //000010
       wire i_{jal} = -op[5] \& -op[4] \& -op[3] \& -op[2] \& op[1] \& op[0];
41
     //000011
42
43
44
       assign pcsource[1] = i_jr | i_j | i_jal;
45
       assign pcsource[0] = (i_beq \& z) | (i_bne \& ~z) | i_j | i_jal;
46
47
       assign wreg = i_add | i_sub | i_and | i_or | i_xor |
48
                     i_sll | i_srl | i_sra | i_addi | i_andi |
49
                     i_ori | i_xori | i_lw | i_lui | i_jal;
50
51
       assign aluc[3] = i_sra | i_sw;
52
       assign aluc[2] = i_sub | i_or | i_srl | i_sra | i_ori |i_bne
    |i_beq|i_lui;
53
       assign aluc[1] = i_xor |i_sll | i_srl | i_sra | i_xori|i_lui;
54
       assign aluc[0] = i_and | i_or | i_andi| i_ori |i_sll | i_srl |
    i_sra ;
55
56
57
       assign shift = i_sll | i_srl | i_sra ;
58
       assign aluimm = i_addi| i_ori| i_andi|i_xori| i_lw| i_sw |i_lui;
59
       assign sext
                      = i_addi| i_lw |i_sw |i_beq |i_bne;
       assign wmem
60
                     = i_sw;
61
       assign m2reg = i_1w;
62
       assign regrt = i_addi| i_ori| i_andi|i_xori| i_lw| i_sw| i_lui;
       assign jal
                      = i_ja1;
63
64
65
66
   endmodule
```

3.2.1.3 完善ALU.v文件

```
1
       input [31:0] a,b;
 2
       input [3:0] aluc;
 3
       output [31:0] s;
 4
       output
                     z;
 5
       reg [31:0] s;
 6
       reg
                  z;
 7
 8
       always @ (a or b or aluc)
 9
          begin
                                                    // event
10
             casex (aluc)
                 4'bx000: s = a + b:
11
                                                   //x000 ADD
12
                 4'bx100: s = a - b:
                                                   //x100 SUB
                                                   //x001 AND
13
                 4'bx001: s = a & b;
                                                   //x101 OR
14
                 4'bx101: s = a | b:
15
                 4'bx010: s = a \land b;
                                                   //x010 XOR
16
                 4'bx110: s = b \ll 16;
                                              //x110 LUI: imm << 16bit
17
                 4'b0011: s = b \ll a:
                                                  //0011 SLL: rd <- (rt <<
   sa)
18
                 4'b01111: s = b >> a;
                                                  //0111 SRL: rd <- (rt >>
   sa) (logical)
19
                 4'b1111: s = \$signed(b) >>> a; //1111 SRA: rd <- (rt >>
   sa) (arithmetic)
20
                 default: s = 0;
21
             endcase
22
             if (s == 0) z = 1;
23
                else z = 0;
24
          end
25 endmodule
```

3.2.1.3 分频模块half_frequency

```
module half_frequency(resetn,mem_clk,clock);
input resetn,mem_clk;
output clock;
reg clock;
```

```
5
         initial
         begin
 6
 7
             clock = 0:
 8
         end
         always @(posedge mem_clk)
 9
10
         begin
11
             if(~resetn)
12
                  clock <= 0;
             clock <= ~clock;</pre>
13
14
         end
15
    endmodule
```

3.2.2 实现CPU与外部设备的输入输出端口设计

首先要阅读实验指导书上实验三:外部I/O及接口扩展实验部分的相关内容。对于展示设计,我的想法是完成一个加法器和减法器,当开关置于加法器时,通过八个开关输入两个4位二进制数,计算结果,将被加数,加数和和用LED显示出来;当开关置于减法器时,通过八个开关输入两个4位二进制数,计算结果,将被减数,减数和差用LED显示出来。如果差为负数,那么显示绝对值,同时负数指示灯亮起。

将王赓老师给出的io_output_reg.v 和io_input_reg.v两个文件加入进来,同时对sc_computer.v中的sc_computer模块进行修改,加入端口输入(三个输入即第一操作数,第二操作数,加减控制信号)和输出的信号(六个LED的控制信号和负数指示灯信号),设置LED的输出值,同时添加数显的sevenseg模块;由于有三个输入,同时作差结果为负数时,需要相应的处理,所以io_output_reg.v 也需要相应的修改;相应地,io_input_reg.v文件也需要相应的修改;最后对sc_datamem.v文件进行修改。

最后,要给出对应的程序,实现上述功能。思想是读入第一操作数,读入第二操作数,读入加减控制信号,根据加减控制信号,决定执行加法指令还是减法指令,将结果输出,重复此循环。写出汇编代码,同时使用shawn233学长编写的mif.pv程序即可生成相应的.mif文件。

3.2.2.1 修改sc computer.v中sc computer模块

```
module sc_computer ( resetn, mem_clk, pc, inst,aluout,
in_port0,in_port1,in_port_sub,out_port0,out_port1,out_port2,HEX0,HEX1,
HEX2,HEX3,HEX4,HEX5,LEDR4);

input [3:0] in_port0, in_port1;
```

```
input in_port_sub; // 加减控制信号
   output LEDR4; // 负数指示灯
 5
   output [31:0] out_port0, out_port1, out_port2,aluout;
 6
 7
   output wire [6:0] HEXO, HEX1, HEX2, HEX3, HEX4, HEX5; //六个数显
   input resetn,mem_clk; //复位信号
 8
9
   output [31:0] pc, inst;// pc值和指令
   wire [31:0] data, aluout, memout; // 模块间互联传递数据或控制信息的信号线。
10
   wire wmem, clock; // 模块间互联传递数据或控制信息的信号线。
11
12
13
   half_frequency hf(resetn,mem_clk,clock); //分频信号
14
   sc_cpu cpu (clock,resetn,inst,memout,pc,wmem,aluout,data); // CPU
   module.
15
   sc_instmem imem (pc,inst,clock,mem_clk,imem_clk); // instruction
   memory.
16
17
   wire [3:0] op_0_ge,op_1_ge,op_2_ge,op_0_shi,op_1_shi,op_2_shi; //六个数
   显的输出
18
   assign op_0_ge=out_port0%10;
   assign op_0_shi=out_port0/10;
19
20
   assign op_1_ge=out_port1%10;
21
   assign op_1_shi=out_port1/10;
22
   assign op_2_ge=out_port2%10;
   assign op_2_shi=out_port2/10;
23
24
25
   sc_datamem dmem
    (aluout, data, memout, wmem, clock, mem_clk, dmem_clk, resetn, in_port0, in_por
   t1, in_port_sub, out_port0, out_port1, out_port2, io_read_data, LEDR4); //
   data memory.
26
27
   sevenseg s0(op_2_ge,HEX4); //实例化六个数显
28
   sevenseg s1(op_2_shi,HEX5);
29
30
   sevenseg s2(op_1_ge,HEX2);
   sevenseg s3(op_1_shi,HEX3);
31
32
33
   sevenseg s4(op_0_ge,HEX0);
34
   sevenseg s5(op_0_shi,HEX1);
35
36 endmodule
```

3.2.2.2 sc_computer.v中添加数显的sevenseg模块

```
module sevenseg ( data, ledsegments);
 1
   input [3:0] data;
 2
 3 output ledsegments;
   reg [6:0] ledsegments:
 4
   always @ (*)
   case(data)
 6
 7
   // gfe_dcba // 7段LED数码管的位段编号
   // 654_3210 // DE1-SOC板上的信号位编号
 8
   0: ledsegments = 7'b100_0000; // DE1-SOC板上的数码管为共阳极接法。
9
   1: ledsegments = 7'b111_1001;
10
   2: ledsegments = 7'b010_0100;
11
12
   3: ledsegments = 7'b011_0000;
13
   4: ledsegments = 7'b001_1001;
   5: ledsegments = 7'b001_0010;
14
15
   6: ledsegments = 7'b000_0010;
16
   7: ledsegments = 7'b111_1000;
17
   8: ledsegments = 7'b000_0000;
18
   9: ledsegments = 7'b001_0000;
   default: ledsegments = 7'b111_1111; // 其它值时全灭。
19
20
   endcase
21 endmodule
```

3.2.2.3 修改io_output_reg.v文件

```
1 module
   io_output_reg(addr,datain,write_io_enable,io_clk,clrn,out_port0,out_po
   rt1,out_port2,LEDR4);
2
       input [31:0] addr, datain;
3
4
       input write_io_enable, io_clk;
5
       input clrn; // 输出清0
6
       output [31:0] out_port0, out_port1, out_port2; //第一操作数 第二操作
   数 结果
7
8
       reg [31:0] out_port0, out_port1, out_port2;
       output LEDR4; // 负数指示灯
9
10
       reg LEDR4;
11
       always @(posedge io_clk or negedge clrn)
```

```
begin
12
            if(clrn == 0) // 輸出清0
13
14
            begin
15
                out_port0 <= 0;</pre>
16
                out_port1 <= 0;
17
                out_port2 <= 0;
18
            end
19
            else
20
            begin
21
                if(write_io_enable == 1) // 写到输出端口
22
                case(addr[7:2])
23
                    6'b100000: out_port0 <= datain;//80h
24
                    6'b100001: out_port1 <= datain;//84h
25
                    6'b100010: //88h 增加的输出端口
26
                        begin
27
                             if(datain[31]==1) // 作差结果为负
28
                             begin
29
                                 LEDR4<=1; // 负数指示灯亮
30
                                 out_port2 <= ~datain+1; //取相反数
31
                             end
32
                        else
33
                             begin
34
                                 LEDR4 <= 0;
35
                                 out_port2 <= datain;</pre>
36
                             end
37
                        end
38
                endcase
39
            end
40
        end
   endmodule
41
```

3.2.2.4 修改io_input_reg.v文件

```
1 module io_input_reg
  (addr,io_clk,io_read_data,in_port0,in_port1,in_port_sub);
2 //inport: 外部直接输入进入ioreg
3 input [31:0] addr;
4 input io_clk;
5 input [31:0] in_port0,in_port1,in_port_sub;
6 output [31:0] io_read_data;
```

```
7
 8
                                  // input port0
              [31:0] in_reg0;
       reg
 9
              [31:0] in_reg1;
                                  // input port1
       reg
10
              [31:0]
                      in_reg2;
                                  // input port2
                                                  加减控制信号
       reg
11
12
       io_input_mux
   io_imput_mux2x32(in_reg0,in_reg1,in_reg2,addr[7:2],io_read_data);
13
14
       always @(posedge io_clk)
15
       begin
16
           in_reg0 <= in_port0; // 输入端口在 io_clk 上升沿时进行数据锁存
17
           in_reg1 <= in_port1; // 输入端口在 io_clk 上升沿时进行数据锁存
           in_reg2 <= in_port_sub; // 输入端口在 io_clk 上升沿时进行数据锁存
18
19
       end
20
   endmodule
21
22
23
   module io_input_mux(a0,a1,a2,sel_addr,y);
24
       input
               [31:0] a0,a1,a2;
25
       input
               [ 5:0] sel_addr;
26
       output [31:0] y;
27
               [31:0] y;
       reg
28
       always @ *
29
       case (sel_addr)
30
31
          6'b110000: y = a0;
32
          6'b110001: y = a1;
          6'b110010: y = a2;
33
34
          endcase
35
   endmodule
```

3.2.2.5 修改sc_datamem.v文件

```
module sc_datamem
  (addr,datain,dataout,we,clock,mem_clk,dmem_clk,resetn,in_port0_tmp,in_
  port1_tmp,in_portsub_tmp,out_port0,out_port1,out_port2,io_read_data,LE
  DR4);

input [31:0] addr; //地址
```

```
input [31:0] datain; // 输入数据
 4
 5
                     we, clock, mem_clk,in_portsub_tmp;
      input
       input [3:0] in_port0_tmp, in_port1_tmp; // I/O输入
 6
 7
       output [31:0] out_port0, out_port1, out_port2, io_read_data; //输
   出
 8
       output [31:0] dataout; // 输出数据给CPU
 9
                       dmem_clk,LEDR4;
      output
10
       input
                            resetn:
      wire [31:0]
11
                       io_read_data;
12
       wire [31:0]
                       mem_dataout:
13
      wire
                     dmem_clk;
14
      wire
                     write_enable, write_io_enable,
   write_datamem_enable;//写谁
15
       wire [31:0] in_port0, in_port1, in_port_sub; //加减控制信号
16
        assign in_port0={28'b0,in_port0_tmp}; // 位数扩展
17
      assign in_port1={28'b0,in_port1_tmp};
18
        assign in_port_sub={31'b0,in_portsub_tmp};
19
20
      assign write_enable = we & ~clock;
21
      assign dmem_clk = mem_clk & ( ~ clock) ;
22
      assign write_io_enable = addr[7] & write_enable;
23
      assign write_datamem_enable = ~addr[7] & write_enable;
24
25
       mux2x32
   mem_io_dataout_mux(mem_dataout,io_read_data,addr[7],dataout); //选择向
   CPU输出的数据
26
        lpm_ram_dq_dram
   dram(addr[6:2],dmem_clk,datain,write_datamem_enable,mem_dataout);
27
28
      io_output_reg
   io_output_regx2(addr,datain,write_io_enable,dmem_clk,resetn,out_port0,
   out_port1,out_port2,LEDR4); // I/O端口输出
29
30
        io_input_req
   io_input_regx2(addr,dmem_clk,io_read_data,in_port0,in_port1,in_port_su
   b);//I/O端口输入
31
32
   endmodule
```

3.2.2.6 汇编指令及对应的.mif文件

```
addi $1,$0,192
 1
 2
               addi $2,$0,128
 3
               addi $6,$0,1
        loop: lw $3,0($1)
 4
 5
               lw $4,4($1)
               Tw $5,8($1)
 6
 7
               sw $3,0($2)
 8
               sw $4,4($2)
               beq $5,$6,subsub
 9
               add $7,$3,$4
10
               sw $7,8($2)
11
12
               j loop
13
      subsub: sub $7,$3,$4
              sw $7,8($2)
14
15
               j loop
```

```
% Memory depth and width are required %
1 DEPTH = 64;
                   % Enter a decimal number %
2
  WIDTH = 32;
  ADDRESS_RADIX = HEX; % Address and value radixes are optional %
3
4
  DATA_RADIX = HEX;  % Enter BIN, DEC, HEX, or OCT; unless %
  % otherwise specified, radixes = HEX %
5
6
  CONTENT
7
  BEGIN
  0 : 200100c0; % addi $1,$0,192
8
   00100000000001000000011000000 %
  1: 20020080; % addi $2,$0,128
   001000000000010000000010000000 %
10
  2: 20060001; % addi $6,$0,1
   001000000001100000000000000000 %
11
  3 : 8c230000; % loop: lw $3,0($1)
   12
  4 : 8c240004; %
                  Tw $4,4($1)
   13
  5 : 8c250008; %
                  Tw $5,8($1)
   10001100001001010000000000001000 %
14
  6 : ac430000; %
                 sw $3,0($2)
   15 7 : ac440004; % sw $4,4($2)
```

3.3实验步骤

3.3.1 采用Verilog HDL在quartus II 中实现基本的具有20条MIPS指令的单周期CPU设计

填写完成20条MIPS指令的真值表,完善CU.v和ALU.v文件。

3.3.2 利用实验提供的标准测试程序代码,完成仿真测试。


在王赓老师给出的激励文件基础上,根据实际设计情况,编写激励文件,在ModelSim中完成调试;由于已经加入了I/O扩展,所以激励文件中针对的加入I/O扩展的单周期CPU。

激励文件如下:

```
1
  `timescale 1ps/1ps
                               // 仿真时间单位/时间精度
2
  module sc_computer_sim ;
3
      reg in_port_sub;
4
      reg
                    resetn ;
5
                    mem_clk ;
      reg
      reg [3:0] in_port0 ;
6
7
      reg [3:0] in_port1;
8
      wire [6:0] HEXO, HEX1, HEX2, HEX3, HEX4, HEX5;
```

```
9
        wire [31:0] out_port0 ,out_port1 ,out_port2;
10
        wire
               [31:0] pc ,inst ,aluout;
11
12
        sc_computer sc ( resetn, mem_clk, pc, inst,aluout,
    in\_port0, in\_port1, in\_port\_sub, out\_port0, out\_port1, out\_port2, HEX0, HEX1, \\
    HEX2, HEX3, HEX4, HEX5);
13
14
15
        initial
16
            begin
17
                mem_clk = 1;
18
                while (1)
19
                    #1 mem_clk = \sim mem_clk;
20
            end
21
22
23
         initial
24
            begin
25
                                // 低电平持续10个时间单位, 后一直为1。
                resetn = 0;
26
                while (1)
27
                    #5 resetn = 1;
28
            end
29
30
31
        initial
32
            begin
33
              $display($time,"resetn=%b mem_clk =%b", resetn , mem_clk
34
    );
35
36
            end
37 endmodule
```

仿真结果如下:



3.3.3 实现CPU与外部设备的输入输出端口设计


首先要阅读实验指导书上实验三:外部I/O及接口扩展实验部分的相关内容。对于展示设计,我的想法是完成一个加法器和减法器,当开关置于加法器时,通过八个开关输入两个4位二进制数,计算结果,将被加数,加数和和用LED显示出来;当开关置于减法器时,通过八个开关输入两个4位二进制数,计算结果,将被减数,减数和差用LED显示出来。如果差为负数,那么显示绝对值,同时负数指示灯亮起。

将王康老师给出的io_output_reg.v 和io_input_reg.v两个文件加入进来,同时对sc_computer.v中的sc_computer模块进行修改,加入端口输入(三个输入即第一操作数,第二操作数,加减控制信号)和输出的信号(六个LED的控制信号和负数指示灯信号),设置LED的输出值,同时添加数显的sevenseg模块;由于有三个输入,同时作差结果为负数时,需要相应的处理,所以io_output_reg.v 也需要相应的修改;相应地,io_input_reg.v文件也需要相应的修改;最后对sc_datamem.v文件进行修改。

最后,要给出对应的程序,实现上述功能。思想是读入第一操作数,读入第二操作数,读入加减控制信号,根据加减控制信号,决定执行加法指令还是减法指令,将结果输出,重复此循环。写出汇编代码,同时使用shawn233学长编写的mif.py程序即可生成相应的.mif文件。


3.3.4 仿真验证设计

编写了激励文件,激励文件和前面的激励大同小异,但是增加了I/O端口的输入;同时生成了对应的.mif文件,即上面给出的.mif文件。仿真结果如下:



3.3.5 在quartusⅢ中,进行系列操作

在quartus II中,生成symbol,添加到.bdf文件中,连接输入和输出,为管脚命名,分配管脚,结果如下:



3.3.6 编译,烧录至DE1-SOC

编译成功后,将.sof文件烧录至DE1-SOC上,实际验证功能。

3.4 Verilog代码

前面已经给出了被修改的全部Verilog代码,其余代码和王康老师给出的代码一致,不再重复粘贴,在我的jbox上可以下载整个project,网址为https://jbox.sjtu.edu.cn/l/L04dtl。

实验总结

本次实验基本上顺利实现了实验的任务,达到了实验的目的。初步掌握了利用Verilog硬件描述语言和大规模可编程逻辑器件进行逻辑功能设计的原理和方法。在一个相对较高的层次上,利用软件和硬件的相辅相成和优势互补,设计实现了一个单周期CPU,并进行了I/O扩展。

本次实验,虽然王赓老师给出了大部分的代码,但是完成起来还是比较困难的,遇到的困难首先就是如何正确地填写真值表,因为真值表是CU.v的基础,而CU.v又是整个CPU的基础,所以对于真值表中的每一项,都要反复确认以保证正确。随后水到渠成地完成了CU.v和ALU.v的填写。

接下来,我把所有的代码都仔仔细细的看一遍,反复和王赓老师给出的单周期CPU的图进行对比。对这20条MIPS指令,我跟踪我设计的单周期CPU是怎么执行它们的。随后使用MdelSim进行仿真,这里出现的问题更多,经过了一番艰苦探索,解决了几个问题,如何编写激励文件;.mif文件的作用即初始化memory;如何设置lpm_rom_irom.v文件读取哪个.mif文件;如何把汇编语句转为.mif文件;在ModelSim的"Start Simulation" 窗体中的"Libraries"中添加元件需要的库;如何将想要查看的信号添加到wave中。

而在I/O扩展部分,在研读完实验指导书后,在明白原理的基础上,进行了相关的修改和设计,仿真成功后,编译,最终烧录到板子上。

本次实验,我有三个主要的体验和收获,首先是,一定要仔细研读实验指导书和王赓老师给出的代码,这是完成每一个实验的基础;其次,辩证地参考前人的成果,我参考了毛咏学长的代码,使用了shawn233学长编写的mif.py把汇编转为.mif文件,很多我疑惑的地方,都迎刃而解;最后一定要学会使用ModelSim,通过ModelSim直观地查看波形,可以方便地验证自己的结果,同时如果某个波形是高阻态(Hiz),那么一定要仔细检查看是哪里出现了问题,ModelSim仿真成功后,再进行编译,烧录到板子上。不然,直接编译,再烧录到板子上,往往无法实现预想的功能,白白的浪费时间。