




五、小模块1: Simple adder

The operation of the DUT is represented as a timing diagram and as a state machine in Figure 1.2.



改成: 只用一个 monitor

采样 ina, inb, out 的 transaction

Simpleadder-configuration

复制 Scoreboard 的 transaction 1

Simpleadder-transaction-3inputs 是干什么的

把 transaction 1 复制给 transaction 2

每人编写 2 个 test 和对应的 case

再用 predictor() 函数计算出 ref.model

给同学讲课使用

最后比较 transaction 1 和 transaction 2

思考 reference model 还有没有另外的写法

实战:

同时复习对应知识点.

UVM

自行复习该知识点 + 讨论

- ① 将 state 改为 enum 类型
- ② 在 interface 中添加 clocking, modport
- ③ driver 里的逻辑能否优化
- ④ monitor 里的逻辑能否优化
- ⑤ 自行复习该知识点 + 讨论



- ① 了解 uvm-config-db 和 uvm-resource-db 的异同
- ② 为什么 new 函数中可以不写名字
- ③ 把 predictor() 函数从 monitor 中移动到 scoreboard 里
- ④ 删去 agent 中的两个 TLM port, 直接将两个 monitor 和 scoreboard 相连

⑤ 为什么要用 uvm-tlm-analysis-fifo, 有何用处? 如何用?

⑥ 如何确定 scoreboard 中相比较的两个已是一一对应的? 如何避免错位


小模块4: dma

sequence { write
read





Reg Name	Address	Field Description			
INTR	h400	31:16	15:0		
		MASK		STATUS	
CTRL	h404	31:10	9	8:1	0
		RESVD	IO_MEM	W_COUNT	START_DMA
IO_ADDR	h408	31:0			
		ADDRESS			
MEM_ADDR	h40C	31:0			
		ADDRESS			

- Writing register classes
- Writing register package
- Instantiation of register classes in register package
- Writing Adapter class
- Integrating register package and adapter in environment
- Accessing registers with RAL



A1



一. 目的, 预期?

2022 11月, 12月
2023 1月, 2月, 3月, 4月, 5月

秋招(面试, 笔试)

上手

二, 通过项目

① (入职后) 编写测试 case

sequence, test

★ 如何测试功能点

项目

② (秋招会间) 搭建框架, 组件连接...

前期准备工作, 公司有专人搭环境
但可体现对项目的理解和基础知识掌握度

协议

(driver, monitor, scoreboard)

(SystemVerilog, UVM, Others)

...
边带知识
Verilog
数电
行业认知

② 精通 1-2 个 "简历" 项目

三, 下一步的方向

① 基础知识实战化

小模块
一周过一个

- Simpleadder
- memory
- det-1011
- dma-reg
- router-REG
- FIFO(sync, async)
- ...

实操

<不停止搜寻新的项目>



- mcdt
- I2C, uart
- 参考
- AHB2APB
- AHB-SRAMC <简单>
- DMAC <带寄存器> <中等>
- Cnn <困难>
- MCU <困难>

大项目
2到3个月一个

A2

四、合作方式

我的提议：①②同步并行



随时想一些(可以上手的小实验)

视频中、项目中任何想不通的

随时开短会

微信Voice/Video

交流讨论

(一次几分钟, 高效率)

每周四固定开一次长会

总结+计划

(2小时左右)

① 基础知识实战化

基础扎实笔试都会

② 精通1-2个“简历”项目

项目精通, 面试不慌

一. 实战项目

Small

B

BIG

△ AHB-SRAMC

★ DMAC

★ Cnn

★ 继续寻找新项目(盗版 or 开源)

★ FIFO(sync, async)

△ Simpleadder

△ memory

△ det_1011

△ dma_without_ral

△ dma_with_ral

★ router_reg

★ I2C, uart, AHB2APB, SPI

⊗ mcd (太杂乱, 性价比太低)

⊗ MCU(无代码)

二. 基础知识

△ 精通 System Verilog

△ 精通 UVM

✓ 熟练操作工具: VCS(QuestaSim), DVE(Verdi), TCL

Linux 命令行, bash 脚本, Makefile

Vim, Regular Expression, Perl/Python

✓ 除验证以外的必备知识: 数电、Verilog

<DC, ICC>

(数集, 设计方法学, FPGA)

(模电, 模集, 射频)

集训目标

三. 刷题试题

✓ 牛客网

✓ 其他资料

✓ 四. 修改简历

✓ 五. 模拟面试

△ 正在进行



★ 即将进行

✓ (比较轻松的任务) 在状态倦怠时进行

⊗ 舍弃掉

标志含义

小模块2: Memory model



Write: addr, wr-en, wdata → driven at the SAME clock cycle
 read: addr, rd-en →
 DUT will respond with the rdata in the NEXT clock cycle
 Reset: each addr → 'hFF

① Write → any location → Read
 --- should, same ---

② Write → 2'b00 → Read
 → 2'b01
 → 2'b10
 → 2'b11

③ Default value check: Read → Should be 'hFF with no write

④ Reset in the middle of Write/Read

Write → any location → Reset → Read → Should be 'hFF

Verilog:

① 'uvm-declare_p-sequence

② wait_for_grant();

③ send_request(req);

④ wait_for_item_done();

⑤ 'uvm-do_with

⑥ set_drain_time(this, 50)

① driver/monitor 逻辑优化

② scoreboard 如何确保一致


③ reference model 优化

④ 自己写几个 case 跑一跑

⑤ coverage

小模块3: det-1011

every clock → input



match → out = 1

- ① 看懂输出波形
- ② driver 优化
- ③ monitor 优化
- ④ scoreboard 优化
- ⑤ reference model 优化
- ⑥ 多写 2 个 case (sequence + test)