

实验三 单周期 CPU

自83 杜奇修 2018011505

一、通路绘制



二、模块分析 1.CPU 模块




顶层模块有一个输入端 $input_clk$ 和一个置 0 端reset,只需要在最开始将reset置零,就能保证 PC 初始值为0x00000000,输出端用于监视和仿真。

输出端口	功能
clk1, clk2	clk1比clk2领先半个时钟周期,clk1的上升沿时指令存储器读取地
	址,并且寄存器堆完成写回; clk2的上升沿时PC完成更新并且
	DataRAM开始写入。


PCin[31:0]	PC寄存器的输出,即PCroad的输入。
PCOut[31:0]	PC寄存器的输入,即PCroad的输出。
instr[31:0]	取出的指令 2 进制表示
Jump	Jump = 1表示执行 j 语句,否则 $Jump = 0$
Branch	表示是否分支,用于监测beq
Zero	来自ALU输出,表示运算结果是否为 0
RegDst	RegDst = 1表示写寄存器的目标寄存器号来自 rd 字段, $RegDst = 0$
	表示写寄存器的目标寄存器号来自rt字段。
MemRead	MemRead = 1表示数据存储器读使能有效,此处不使用这个控制信
	号。
MemtoReg	MemtoReg = 1表示写回的数据来自数据存储器, $MemtoReg = 0$ 表
	示写回的数据来自ALU
ALUOp[1:0]	通过输入信号的opcode给出,和funct字段结合通过ALUcontrol模
	块得到ALU的控制信号。
MemWrite	MemWrite = 1表示将写入数据输入端的数据写入到用地址指定的
	存储单元中去。
ALUSrc	ALUSrc = 1表示第二个 ALU 操作数为指令低 16 位的符号扩展,
	ALUSrc = 0表示第二个 ALU 操作数为来自寄存器堆的第二个输出。
RegWrite	RegWrite = 1表示寄存器堆写使能有效。
WriteReg[4:0]	写寄存器堆的寄存器编号,从0~31变化。
Data1[31:0]	寄存器堆的第一个输出。
Data2[31:0]	寄存器堆的第二个输出。
ALUctl[3:0]	由上面的ALUOp指定的ALU直接控制信号。
ALUOut[31:0]	ALU的输出。
AddressOut[31:0]	符号拓展器的 32 位输出。
B[31:0]	muxB选择的ALU的第二个操作数。
RAMOut[31:0]	DataRAM的输出。
WriteData[31:0]	写入DataRAM的数据。


CPU 模块展开图如下:




2.其他模块

A.图示







B.功能简介:


clock	分频器,产生clk1,clk2
PCroad	和PC相关的数据通路,能处理PC自增和beq,j指令带来的跳转
control	根据opcode生成主要控制指令
PC	指令计数器
InstrROM	指令存储器
muxA	用于选择寄存器堆的写寄存器号
regFile	寄存器堆
ALU	算术逻辑单元
Extender	符号扩展器,进行无符号扩展
muxB	用于选择ALU的第二个操作数
ALUcontrol	用于直接控制ALU的运算方式
DataRAM	数据存储器,用于模拟内存
тихС	用于选择写回寄存器堆数据来源

三、MIPS处理器仿真结果

Bkpt	Address	Code	Basic			Source
liki I	0x00000000	0x00432020	add \$4, \$2, \$3	2:	add \$4, \$2, \$3	
100	0x00000004	0x8c440004	lw \$4,0x00000004(\$2)	3:	lw \$4,4(\$2)	
103	0x00000008	0xac420008	sw \$2,0x00000008(\$2)	4:	sw \$2,8(\$2)	
103	0x0000000c	0x00831022	sub \$2, \$4, \$3	5:	sub \$2,\$4,\$3	
1031	0x00000010	0x00831025	or \$2,\$4,\$3	6:	or \$2,\$4,\$3	
103	0x00000014	0x00831024	and \$2, \$4, \$3	7:	and \$2, \$4, \$3	
103	0x00000018	0x0083102s	slt \$2,\$4,\$3	8:	slt \$2,\$4,\$3	
103	0x0000001c	0x10830001	beq \$4,\$3,0x00000001	9:	beq \$4,\$3, exit	
103	0x00000020	0x08000000	j 0x00000000	10:	j main	
103	0x00000024	0x8c620000	lw \$2,0x00000000(\$3)	12:	lw \$2,0(\$3)	
100	0x00000028	0x08000000	j 0x00000000	13:	j main	

对照课本上的附录A.10可以得到这个结果是正确的。

四、signaltapII仿真结果 将采样深度设置为64,并且设定采样参数



输出端口设置为


trigger: 2020/05/05 22:26:44 #1		Lock mode:	Allow a	all changes
	Node)ata Enable	rigger Enal	ble rigger Conditions
ype Alias	Name	109	109	Sec Basic AND ▼
**	⊞ ALUOp	~	~	Xh
out	ALUSrc	~	~	
out -	Branch	~	~	■
out	clk2	~	~	3
eut -	± instr	~	~	XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX
out -	Jump	~	~	2
out	MemRead	~	~	2
out -	MemtoReg	~	~	
out	MemWrite	~	~	■ ■
eut	⊞ PCin	~	~	XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX
₩	⊞ PCOut	~	~	XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX
out	RegDst	~	~	
out	RegWrite	~	~	■
out 	Zero	~	~	
out	clk1	~	~	₩

参数说明:

clk1, clk2	clk1比clk2领先半个时钟周期,clk1的上升沿时指令存储器读取地	
	址,并且寄存器堆完成写回; clk2的上升沿时PC完成更新并且	
	DataRAM开始写入。	
PCin[31:0]	PC寄存器的输出,即PCroad的输入。	
PCOut[31:0]	PC寄存器的输入,即PCroad的输出。	
instr[31:0]	取出的指令 2 进制表示	
Jump	Jump = 1表示执行 j 语句,否则 $Jump = 0$	

Branch	表示是否分支,用于监测beq		
Zero	来自ALU输出,表示运算结果是否为 0		
RegDst	RegDst = 1表示写寄存器的目标寄存器号来自 rd 字段, $RegDst = 0$		
	表示写寄存器的目标寄存器号来自rt字段。		
MemRead	MemRead = 1表示数据存储器读使能有效,此处不使用这个控制信		
	号。		
MemtoReg	MemtoReg = 1表示写回的数据来自数据存储器,MemtoReg = 0表		
	示写回的数据来自ALU		
<i>ALUOp</i> [1:0]	通过输入信号的opcode给出,和funct字段结合通过ALUcontrol模		
	块得到ALU的控制信号。		
MemWrite	MemWrite = 1表示将写入数据输入端的数据写入到用地址指定的		
	存储单元中去。		
ALUSrc	ALUSrc = 1表示第二个ALU操作数为指令低 16 位的符号扩展,		
	ALUSrc = 0表示第二个 ALU 操作数为来自寄存器堆的第二个输出。		

最后的输出结果:



经检验,输出符合预期。

五、modelsim的仿真和debug

本次实验我的运气相对不错,在总线连接上没有遇到太大麻烦;对于所有的模块,我均进行了*modelsim*仿真,确定了所有模块均工作正常才开始整体仿真。

最开始我输出的仿真波形如下,可以看到,由于输入的数据没有确定,很多东西都无法确定。



然后我在网上寻找了对于寄存器堆的赋值语句,找到了*initial*语句,进行了仿真。我让\$3和\$4相等,可以看到,此处出现了*beg*语句的跳转。这也验证了正确性。



除此之外还有实验开始的一个小bug,一开始我在.v文件中用always语句无论如何也仿真不出信号,然后改成了always@(*)语句后就能看到了。这可能是verilog的一种语法。网上语法也基本是always@(*),在此记下这个知识点。

六、总结

本次实验我学习了单周期*CPU*的编写,在这个任务下我真正理解了*signaltap*的各项参数,并且更深入地了解了*verilog*的编写和宏的使用,这很大程度上提高了我的动手能力。整体实验比较顺利,没有出现太多错误,感谢秦老师和同学全程的帮助。期待下一次实验。