

附加实验 多周期 CPU

自83 杜奇修 2018011505

一、通路绘制



二、模块分析 1.CPU 模块




顶层模块有一个输入端 $input_clk$ 和一个置 0 端reset,只需要在最开始将reset置零,就能保证 PC 初始值为0x00000000,输出端用于监视和仿真。

输出端口	功能
clk1, clk2, clk3, clk4, clk5	clk1到clk5依次对应多周期 CPU 的 5 个时钟信号,clk1上升沿控
	制PC更新,clk2上升沿控制指令寄存器的更新,clk3上升沿控制
	数据寄存器的更新, $clk4$ 上升沿控制 $DataRAM$ 的读取, $clk5$ 上升
	沿控制写回时钟。
PCin[31:0]	PC寄存器的输出,即PCroad的输入。
PCOut[31:0]	PC寄存器的输入,即PCroad的输出。
instr[31:0]	取出的指令 2 进制表示
Jump	Jump = 1表示执行 j 语句,否则 $Jump = 0$
Branch	表示是否分支,用于监测beq
Zero	来自ALU输出,表示运算结果是否为 0
RegDst	RegDst = 1表示写寄存器的目标寄存器号来自 rd 字段, $RegDst = 1$
	0表示写寄存器的目标寄存器号来自rt字段。
MemRead	MemRead = 1表示数据存储器读使能有效,此处不使用这个控制
	信号。
MemtoReg	MemtoReg = 1表示写回的数据来自数据存储器, MemtoReg = 0
	表示写回的数据来自ALU
<i>ALUOp</i> [1:0]	通过输入信号的opcode给出,和funct字段结合通过ALUcontrol
	模块得到ALU的控制信号。
MemWrite	MemWrite = 1表示将写入数据输入端的数据写入到用地址指定
	的存储单元中去。
ALUSrc	ALUSrc = 1表示第二个ALU操作数为指令低 16 位的符号扩展,


	ALUSrc = 0表示第二个 ALU 操作数为来自寄存器堆的第二个输
	出。
RegWrite	RegWrite = 1表示寄存器堆写使能有效。
WriteReg[4:0]	写寄存器堆的寄存器编号,从0~31变化。
Data1[31:0]	寄存器堆的第一个输出。
Data2[31: 0]	寄存器堆的第二个输出。
ALUctl[3:0]	由上面的ALUOp指定的ALU直接控制信号。
<i>ALUOut</i> [31:0]	ALU的输出。
AddressOut[31:0]	符号拓展器的 32 位输出。
B[31:0]	muxB选择的ALU的第二个操作数。
RAMOut[31:0]	DataRAM的输出。
WriteData[31:0]	写入DataRAM的数据。


CPU 模块展开图如下:




2.其他模块

A.图示








B.功能简介:

clock	分频器,产生clk1,clk2
PCroad	和PC相关的数据通路,能处理PC自增和beq,j指令带来的跳转
control	根据opcode生成主要控制指令
PC	指令计数器
InstrROM	指令存储器
muxA	用于选择寄存器堆的写寄存器号


regFile	寄存器堆
ALU	算术逻辑单元
Extender	符号扩展器,进行无符号扩展
muxB	用于选择ALU的第二个操作数
ALUcontrol	用于直接控制ALU的运算方式
DataRAM	数据存储器,用于模拟内存
тихС	用于选择写回寄存器堆数据来源
IR	用于暂存指令
DR	用于暂存寄存器堆读取的数据

三、MIPS处理器仿真结果



对照课本上的附录A.10可以得到这个结果是正确的。

四、signaltapII仿真结果 将采样深度设置为64,并且设定采样参数



输出端口设置为

trigger: 2020/05/19 12:20:30 #0		Lock mode:	Allow all	Allow all changes ▼		
Node)ata Enable	Frigger Enable	Trigger Conditions		
				condition1	condition2	
Гуре	Alias	Name	112	112	1 ✓ Basic AND ▼	2 Basic ANI
**		⊞ ALUOp	~	~	Xh	Xh
- Out-		ALUSrc	~	~	2	2
out		Branch	~	~	2	■
out		clk2	~	~	2	3
35		⊞ instr	~	~	xxxxxxxxxx	xxxxxxxxxxx
out -		Jump	~	~	33	32
out		MemRead	~	~	33	
out		MemtoReg	~	~	33	33
out		MemWrite	~	~	33	32
等		⊕ PCin	~	~	xxxxxxxxxxh	xxxxxxxxxx
35		⊕ PCOut	~	~	xxxxxxxxxx	xxxxxxxxxx
out		RegDst	~	~	33	33
out		RegWrite	~	~	33	35
out		Zero	~	~	33	33
out		clk1	~	~	33	
out		clk3	~	V	33	33
out		clk4	~	~	33	32
out		clk5	~		33	

参数说明:


	以对应多周期 CPU 的 5 个时钟信号,clk1上升沿控制		
PC 面 新 clb2			
16 文刻, 6662	上升沿控制指令寄存器的更新,clk3上升沿控制数据寄		
存器的更新,6	clk4上升沿控制 $DataRAM$ 的读取, $clk5$ 上升沿控制写		
回时钟。			
PCin[31:0] PC寄存器的输	出,即PCroad的输入。		
PCOut[31:0] PC寄存器的输	入,即PCroad的输出。		
instr[31:0] 取出的指令 2 i	进制表示 		
Jump = 1表示	执行 <i>j</i> 语句,否则 <i>Jump</i> = 0		
Branch 表示是否分支,	用于监测beq		
Zero 来自ALU输出,	表示运算结果是否为 0		
RegDst $RegDst = 1$ 表	RegDst = 1表示写寄存器的目标寄存器号来自 rd 字段, $RegDst = 1$		
表示写寄存器的	的目标寄存器号来自rt字段。		
MemRead $MemRead = 1$	表示数据存储器读使能有效,此处不使用这个控制信		
号。			
MemtoReg $MemtoReg = 1$	1表示写回的数据来自数据存储器, $MemtoReg = 0$ 表		
示写回的数据表	来自ALU		
ALUOp[1:0] 通过输入信号	的opcode给出,和funct字段结合通过ALUcontrol模		
块得到ALU的打	空制信号。		
MemWrite MemWrite = 1	1表示将写入数据输入端的数据写入到用地址指定的		
存储单元中去。			
	示第二个ALU操作数为指令低 16 位的符号扩展,		
ALUSrc = 0表	示第二个ALU操作数为来自寄存器堆的第二个输出。		

最后的输出结果:



经检验,输出符合预期。

五、modelsim的仿真和debug



如图所示,实验结果符合预期,我预设了第一个周期会beq生效一次,在图中也能看到这个过程。

中途遇到了一个相当奇怪的问题,我一开始控制InstrROM的方式是使用 $input_clk$ 直接控制,因为书上的多周期CPU的指令存储器模块是"只读"的,而宏生成的ROM似乎做不到这一点,因此需要一个很高的时钟来控制。但是这样的时钟产生了一个非常奇怪的结果,PC=32'h000000000时,输出instr信号无变化,PC=32'h000000004时,instr=32'h00432020,也就是产生了一条指令的偏差。我通过分模块调试,发现问题出现在竞争冒险环节,由图中可以看到,在第二个时钟上升沿的时候,即指令寄存器被读取的时候,这个时候也恰好是InstrROM上升沿到达的时候,因此会有一次竞争冒险,符合预期。因此我增加了clk6,与 $input_clk$ 反向,则恰好可以避免这种冲突。

六、总结

本次实验我学习了多周期*CPU*的编写,整体难度不大,增进了我对于*verilog*的使用熟练程度。