红外解码编码学习----verilog

在设计中运用红外遥控器可以很好的解决按键缺少的问题, 还可以方便的控制产品。

红外发射部分:

红外发射管:






判断红外发射管的好坏

如何判断红外发射管的好坏

- 通过用万用表测量红外发射管的正发向电阻,可以推测出红外发射管的性能优劣。
- 用万用表的R×1k档,正向电阻一般为15~40kΩ之间,若电阻值接近于零,则管子应报废。
- 用万用表的R×1k档,反向电阻一般为数百千欧或无穷大,若电阻值为几千欧或趋近与零,则二极管必怀无疑。它的反向电阻值愈大,表明其漏电电流越小,质量越好。


电路原理图:



发射部分: 当发射控制输出高电平时,三极管 Q1 不导通,红外发射管 L1 不会发射红外信号;当发射控制输出低电平的时候,通过三极管 Q1 导通让 L1 发出红外光。

我们平时用到的红外遥控器里的红外通信,通常是使用 38K 左右的载波进行调制的,下面我把原理大概给大家介绍一下,先看发送部分原理。

调制:就是用待传送信号去控制某个高频信号的幅度、相位、频率等参量变化的过程,即用一个信号去装载另一个信号。比如我们的红外遥控信号要发送的时候,先经过 38K 调制,如图 16-4 所示。




原始信号就是我们要发送的一个数据"0"位或者一位数据"1"位,而所谓 38K 载波就是频率为 38K 的方波信号,调制后信号就是最终我们发射出去的波形。我们使用原始信号来控制 38K 载波,当信号是数据"0"的时候,38K 载波毫无保留的全部发送出去,当信号是数据"1"的时候,不发送任何载波信号。

接收部分:


型号:1838T(深圳兰丰科技产红外线接收头、发射管、发光二极管等光电系列产品)

- 1. 特性:
 - ●小型设计:
 - ●内置专用 IC;
 - ●宽角度及长距离接收:
 - ●抗干挠能力强;
 - ●能抵挡环境干挠光线;
 - ●低电压工作:
- 2. 应用:
 - ■视听器材(音箱,电视,录影机,碟机)
 - ■家庭电器(冷气机,电风扇,电灯)
 - ■其它红外线遥控产品:



型号: 1838T

4. 应用电路图:




6. 光电参数(T=25°C Vec=5v f.=38KH7).

GND	Trimming PAD	for f0 adjus

_ <u> 元电参数 (I=25</u>	C Vcc=bv f	=38KHZ):				
参数	符号	测试条件	Min	Tyne	Max	单位
工作电压	Vcc		2. 7		5.5	٧
工作电流	Icc		0.6	0.8	-	πA
静态电流	Ice	无信号输入时	0.1		0.5	πA
接收距离	L	*	22	25		М
接收角度	θ _{1/2}		+/-35		Deg	
载波频率	f.			38		KHZ
BMP 宽度	for	-3Db Bandwidth	<u>=</u>	8	2	kHz
低电平输出	V _{or}	Vin=OV Vcc=5V			0.4	٧
高电平输出	VOH.	Vec-5V	Vec-0. 3		Vec	Ų
输出脉冲	T	Vin=50mVp−p	500	600	700	μЅ
宽度	Темн	Vin=50mVp−p	540	640	740	μS

※ 光轴上测试,以宽度 600/900μs为发射脉冲,在 5CM之接收范围内,取 50 次接收脉冲之平均值。





传输的NEC协议:

NEC 协议的数据格式包括了引导码、用户码、用户码(或者用户码反码)、按键键码和键码反码,最后一个停止位。停止位主要起隔离作用,一般不进行判断,编程时我们也不予理会。其中数据编码总共是 4 个字节 32 位,如图 16-7 所示。第一个字节是用户码,第二个字节可能也是用户码,或者是用户码的反码,具体由生产商决定,第三个字节就是当前按键的键数据码,而第四个字节是键数据码的反码,可用于对数据的纠错。




图 16-7 NEC 协议数据格式

这个 NEC 协议,表示数据的方式不像我们之前学过的比如 UART 那样直观,而是每一位数据本身也需要进行编码,编码后再进行载波调制。

引导码: 9ms 的载波+4.5ms 的空闲。

比特值 "0": 560us 的载波+560us 的空闲。

比特值"1": 560us 的载波+1.68ms 的空闲。


结合图 16-7 我们就能看明白了,最前面黑乎乎的一段,是引导码的 9ms 载波,紧接着是引导码的 4.5ms 的空闲,而后边的数据码,是众多载波和空闲交叉,它们的长短就由其要传递的具体数据来决定。HS0038B 这个红外一体化接收头,当收到有载波的信号的时候,会输出一个低电平,空闲的时候会输出高电平,我们用逻辑分析仪抓出来一个红外按键通过HS0038B 解码后的图形来了解一下,如图 16-8 所示。



图 16-8 红外遥控器按键编码

从图上可以看出, 先是 9ms 载波加 4.5ms 空闲的起始码, 数据码是低位在前, 高位在后, 数据码第一个字节是 8 组 560us 的载波加 560us 的空闲, 也就是 0x00, 第二个字节是 8 组 560us 的载波加 1.68ms 的空闲, 可以看出来是 0xFF, 这两个字节就是用户码和用户码的反码。按

本实验电路:



verilog 程序:

发送程序:

```
-----File information------
   ** File name :IR send.v
  ** CreateDate :2015.06
  ** Funtions :红外信号的发送程序,发送格式:引导码+8bit用户码+8bit用户反码(或者用户反码)+8bit数据码+8b
  ** Operate on :M5C06N3L114C7
   ** Copyright :All rights reserved.
   ** Version
             :V1.0
                    -----Modify the file information-----
   ** Modified by :
   ** Modified data:
   ** Modify Content:
  module IR send (
          clk,
          rst_n,
                  key 1,
                  key_2,
                  IR_out,
                  led 1,
                  led 2,
                  led 3,
                  led_4
```

```
//
                         testdata
               );
                         //24M/20m
    input
                 clk;
    input
                 rst_n;
    input
                 key 1;
    input
                  key_2;
                 IR out;
    output
    output reg led_1;
    output reg led_2;
           led_3;
  output
    output
             led 4;
    output [7;0] testdata;
    //----//
   `define CLK 20M
    `define CLK_24M
    `define CLK 50M
`ifdef CLK_20M
            parameter t_38k = 10'd526;
            parameter t_38k_half = 10'd263;
            parameter t_9ms = 18'd179999;
            parameter t_4_5ms = 17'd89999;
            parameter t 13 5ms = 19'd269999;
            parameter t_560us = 14'd11199;
            parameter t_1_12ms = 15'd22399;
            parameter t_1_68ms = 16'd33599;
            parameter t_2_24ms = 16'd44799;
     `endif
    `ifdef
              CLK 24M
            parameter t_38k = 10'd630;
            parameter t_38k_half = 10'd315;
            parameter t_9ms = 18'd215999;
            parameter t 4 5ms = 17'd107999;
            parameter t 13 5ms = 19'd323999;
            parameter t_560us = 14'd13439;
            parameter t_1_12ms = 15'd26879;
            parameter t_1_68ms = 16'd40319;
            parameter t_2_24ms = 16'd53759;
     `endif
    `ifdef CLK 50M
            parameter t 38k = 11'd1315;
            parameter t 38k half = 10'd657;
            parameter t 9ms = 19'd449999;
            parameter t_4_5ms = 18'd224999;
            parameter t 13 5ms = 20'd674999;
            parameter t_560us = 15'd27999;
            parameter t_1_12ms = 16'd55999;
```

```
parameter t_1_68ms = 17'd83999;
            parameter t 2 24ms = 17'd111999;
     `endif
    parameter DATA USER = 8'h00;
     //----//
     //分频38Khz时钟
     reg [10:0] cnt1;
             clk 38k;
       wire
       always @(posedge clk or negedge rst_n)
        begin
         if(!rst n)
          begin
             cnt1 <= 0;
           end
         else if (cnt1 == t 38k)
           begin
             cnt1 <= 0;
           end
           else cnt1 <= cnt1 + 1;</pre>
 assign clk_38k = (cnt1<t_38k_half)?1:0;</pre>
     wire key_1_flg;
11
//
        wire
                key_2_flg;
      key_shake U1(
//
            .clk_100M(clk),
//
//
             .rst_n(rst_n),
11
//
             .key_in(key_1),
             .key_out(key_1_flg)
//
11
             );
11
        key_shake U2(
//
//
            .clk_100M(clk),
11
             .rst_n(rst_n),
11
11
             .key_in(key_2),
//
             .key_out(key_2_flg)
//
             );
                 key 1 flag;
  reg [2:0]
    wire
                    key_1_neg;
                   key_1_pos;
    always @(posedge clk or negedge rst n)
    begin
     if(!rst n)
     begin
          key 1 flag <= 3'b000;
       end
     else
          key_1_flag <= {key_1_flag[1:0],key_1};</pre>
       end
```

```
assign key 1 pos = (key 1 flag[2:1]== 2'b01);
   reg [2:0]
                key 2 flag;
   wire
                 key 2 neg;
                  key 2 pos;
   wire
   always @(posedge clk or negedge rst n)
   begin
   if(!rst n)
    begin
        key 2 flag <= 3'b000;
    else
     begin
        key 2 flag <= {key 2 flag[1:0], key 2};</pre>
  assign key_2_pos = (key_2_flag[2:1] == 2'b01);
//----//
  parameter IDEL = 3'D0; //初始化状态, 等待发送命令
                                 //开始发送引导码
     parameter START = 3'D1;
     parameter SEND USER = 3'D2;
                                     //发送用户码
     parameter SEND UNUSER= 3'D3;
                                    //发送用户反码
                                    //发送数据
//发送数据反码
     parameter SEND DATA = 3'D4;
     parameter SEND UNDATA= 3'D5;
     parameter FINISH = 3'D6;
                                     //发送结束码
     parameter FINISH_1 = 3'D7;
                                    //发送结束
  reg [2:0]
               state;
  req
               start en;
                  start over;
     wire
     reg
                  zero_en;
                  zero_over;
     wire
     req
                  one en;
                  one over;
     wire
      reg
                   finish en;
                  finish over;
     wire
                   sendover;
     req
          [7:0] shiftdata;
     reg
     reg [3:0]
                  i;
         [7:0]
     reg
                  DATA;
     always @(posedge clk or negedge rst n)
      begin
       if(!rst n)
       begin
           state <= IDEL;</pre>
               start en <= 0;
                zero en <= 0;
                one en <= 0;
                finish en <= 0;
                sendover <= 0;
                shiftdata <= 0;
                i <= 0;
                DATA <= 8'D0;
```

led_1 <= 1;

```
led 2 <= 1;
            end
          else
            begin
                case (state)
                      IDEL:
                         begin
                            start_en <= 0;
                                  zero en <= 0;
                                  one_en <= 0;
                                  finish_en <= 0;</pre>
                                  sendover <= 0;
                                  shiftdata <= 0;
                                  i <= 0;
                                  DATA <= 8'd0;
                                  if (key_1_pos)
                                    begin
                                       state <= START;</pre>
                                           DATA <= 8'd1;
                                       end
                                   else if(key_2_pos)
                                        begin
                                               state <= START;
                                               DATA <= 8'd2;
                                           end
                                  else state <= IDEL;</pre>
                           end
                                             //发送引导码
                       START:
                             begin
                                    if(start_over)
                                      begin
                                            start_en <= 0;
                                            state <= SEND_USER;</pre>
                                            shiftdata <= DATA USER;
                                         end
                                   else
                                         begin
                                            start_en <= 1;
                                           state <= START;</pre>
                                         end
                              end
                          SEND_USER:
                            begin
//
                                         led 3 <= 1;
                                       if((i==7)&&(one_over||zero_over)) //结束位
                                           begin
                                                  i <=0;
                                         shiftdata <= ~DATA USER;
                                                  state <= SEND UNUSER;</pre>
                                                    one en <= 0;
                                                  zero en <= 0;
                                            end
```

```
else
              begin
                     if(zero over||one over) //lbit发送结束
                       begin
                         i <= i + 1;
                              one en <= 0;
                              zero_en <= 0;
                          end
                     else if(shiftdata[i])
                         begin
                              one_en <= 1;
                     else if(!shiftdata[i]) zero_en <= 1;</pre>
                   else
                         begin
                          i <= i ;
                              one_en <= one_en;
                              zero_en <= zero_en;
                          end
               end
     end
SEND UNUSER:
  begin
            led_1 <= ~led_1;</pre>
         if((i==7)&&(one_over||zero_over)) //结束位
                begin
                       i <=0;
                       state <= SEND DATA;
                         shiftdata <= DATA;</pre>
                         one en <= 0;
                         zero_en <= 0;
                  end
            else
              begin
                     if(zero_over||one_over) //1bit发送结束
                       begin
                          i <= i + 1;
                              one_en <= 0;
                              zero_en <= 0;
                          end
                     else if(shiftdata[i])
                              one en <= 1;
                          end
                     else if(!shiftdata[i]) zero en <= 1;</pre>
                   else
                         begin
                          i <= i ;
                              one en <= one en;
                              zero_en <= zero_en;</pre>
                          end
               end
        end
```

```
SEND DATA:
       begin
                 led 2 <= ~led 2
                if((i==7)&&(one_over||zero_over)) //结束位
                    begin
                          i <=0;
                          state <= SEND UNDATA;
                            shiftdata <= ~DATA;
                            one_en <= 0;
                            zero en <= 0;
                     end
                else
                  begin
                        if(zero_over||one_over)
                                                 //1bit发送结束
                          begin
                            i <= i + 1;
                                 one_en <= 0;
                                 zero_en <= 0;
                             end
                        else if(shiftdata[i])
                            begin
                                 one_en <= 1;
                             end
                        else if(!shiftdata[i]) zero_en <= 1;</pre>
                      else
                            begin
                             i <= i ;
                                 one_en <= one_en;
                                 zero_en <= zero_en;</pre>
                             end
                   end
SEND_UNDATA:
    begin
            if((i==7)&&(one_over||zero_over)) //结束位
                    begin
                          i <=0;
                          shiftdata <= 0;
                          state <= FINISH;
                            one en <= 0;
                            zero en <= 0;
                     end
                else
                  begin
                        if(zero_over||one_over) //1bit发送结束
                          begin
                             i <= i + 1;
                                 one en <= 0;
                                 zero_en <= 0;
                             end
                        else if(shiftdata[i])
                            begin
                                 one_en <= 1;
```

```
end
                                         else if(!shiftdata[i]) zero en <= 1;</pre>
                                       else
                                             begin
                                              i <= i ;
                                                  one en <= one en;
                                                  zero_en <= zero_en;
                                              end
                                    end
                            end
                    FINISH:
                       begin
                                if(finish_over)
                                begin
                                      finish_en <= 0;
                                      state <= FINISH_1;</pre>
                                   end
                                else
                                  begin
                                     finish_en <= 1;
                                     state <= FINISH;
                                   end
                             end
                    FINISH 1:
                          begin
                                   sendover <= 1;
                                     state <= IDEL;</pre>
                          end
                  default: state <= IDEL;</pre>
                endcase
       end
     end
//引导码, 9ms载波加4.5ms空闲
    [19:0] cnt2;
reg
wire
                  start_flag;
always @(posedge clk or negedge rst_n)
begin
if(!rst_n)
 begin
      cnt2 <= 0;
   end
 else if(start_en)
   begin
     if(cnt2 >= t_13_5ms) cnt2 <= t_13_5ms+1;</pre>
       else cnt2 <= cnt2 + 1;
       end
```

```
else cnt2 <= 0;</pre>
  end
 assign start over = (cnt2 == t 13 5ms)?1:0;
 assign start_flag = (start_en&&(cnt2 <= t_9ms))?1:0;</pre>
//----//
  //比特0, 560us载波 + 560us空闲
  reg [15:0]
                 cnt3;
  wire
                 zero flag;
  always @(posedge clk or negedge rst n)
  begin
   if(!rst n)
    begin
       cnt3 <= 0;
   else if(zero en)
     begin
       if(cnt3 >= t_1_12ms) cnt3 <= t_1_12ms+1;</pre>
        else cnt3 <= cnt3 + 1;
        end
     else cnt3 <= 0;
 assign zero over = (cnt3 == t 1 12ms)?1:0;
 assign zero_flag = (zero_en&&(cnt3 <= t_560us))?1:0;</pre>
 //----//
  //比特1, 560us载波 + 1.68ms空闲
  reg [16:0]
                 cnt4;
                  one_flag;
  wire
  always @(posedge clk or negedge rst_n)
  begin
   if(!rst_n)
    begin
       cnt4 <= 0;
     end
   else if(one_en)
     begin
       if(cnt4 >= t 2 24ms) cnt4 <= t 2 24ms+1;</pre>
        else cnt4 <= cnt4 + 1;
        end
     else cnt4 <= 0;</pre>
  end
 assign one over = (cnt4 == t 2 24ms)?1:0;
 assign one flag = (one en&&(cnt4 <= t 560us))?1:0;</pre>
 //----//
  //结束码, 560us载波
  reg [14:0] cnt5;
                  finish flag;
  always @(posedge clk or negedge rst n)
  begin
   if(!rst_n)
    begin
        cnt5 <= 0;
     end
```

```
else if(finish_en)
       begin
         if(cnt5 >= t 560us) cnt5 <= t 560us+1;</pre>
           else cnt5 <= cnt5 + 1;</pre>
           end
       else cnt5 <= 0;
   assign finish_over = (cnt5 == t_560us)?1:0;
   assign finish_flag = (finish_en&&(cnt5 <= t_560us))?1:0;</pre>
//----//
wire ir out;
assign ir out = start flag||zero flag||one flag||finish flag;
assign IR_out = ir_out&&clk_38k;
assign led 3 = i[1];
assign led 4 = i[0];
   endmodule
```

接收程序:

```
**-----File information-----
  ** File name :ir resive.v
  ** CreateDate :2015.06
  ** Funtions : 中断接收程序。结束数据为:引导码+用户码+用户反码+数据码+数据反码。
  ** Operate on :M5C06N3L114C7
  ** Copyright :All rights reserved.
  ** Version
         :V1.0
  **-----Modify the file information-----
  ** Modified by :
  ** Modified data:
  ** Modify Content:
  module IR resive (
        clk,
        rst n,
              ir_in,
              led error,
              led 5,
              led 6,
              led 7,
```

```
test data
              );
                clk;
    input
    input
               rst n;
    input
                ir_in;
    output
               led error;
    output
              led 5;
    output
              led 6;
               led 7;
    output
    output [7:0] test_data;
    //----//
     reg [2:0] ir in reg;
                   ir in pos;
                    ir in neg;
       wire
                    ir in change;
       always @(posedge clk or negedge rst_n)
       begin
       if(!rst n)
        begin
            ir_in_reg <= 3'b111;
         end
        else
         begin
           ir_in_reg <= {ir_in_reg[1:0],ir_in};</pre>
        end
              ir in pos = (ir in reg[2:1] == 2'b01)?1:0;
      assign
             ir_in_neg = (ir_in_reg[2:1] == 2'b10)?1:0;
      assign ir in change = ir in pos|ir in neg;
    //----//
    //设计分频和计数部分: 从1838T的 技术手册中,可以得出最小的脉冲持续时间为500us,在采样时可以对最小的电平采样1
  //则每次的采样间隔时间是 500us/16=31.25us 时钟频率为FCLK = X MHZ, 则最小采样计数为: N =31.25*X,
    //然后再用一个计数器计数同一电平的采样计数时间。
    //最后判断是leader的9ms 还是4.5ms, 或是数据的 0 还是 1。
                FCLK 20M
       `define
        `define FCLK 24M `
11
       `ifdef FCLK 20M
        parameter t_31_25us = 10'd625;
            parameter t 100k = 200;
          `endif
         `ifdef FCLK 24M
        parameter t_31_25us = 10'd750; //
             parameter t 100k = 240;
          `endif
          `ifdef FCLK 50M
        parameter t 31 25us = 11'd1562; //
```

```
parameter t 100k = 500;
      `endif
        parameter t_low_H = 26;
                                     //16
          parameter t_low_L = 13;
          parameter t high H=67; //54 1.7MS左右
          parameter t high L=35;
          parameter t_9ms_H =9'd398; //288
          parameter t_9ms_L =9'd278;
          parameter t 4 5ms H = 9'd154; //144
          parameter t 4 5ms L =9'd134;
          parameter t watch = 9'd500; //定时, 计数达到500, 则已经跑飞,
          parameter t_1s = 16'd31999;
  //----//
                 idel flag;
       [10:0] cnt;
   always @(posedge clk or negedge rst_n)
   begin
    if(!rst n)
     begin
       cnt <= 0;
      end
      else if(idel flag) cnt <= 0; //空闲状态, 不再变化
    else if(ir in change) cnt <= 0;</pre>
    else if(cnt == t 31 25us) cnt <= 0;</pre>
      else cnt<= cnt + 1;</pre>
   end
reg [8:0]
                cnt1;
always @(posedge clk or negedge rst_n)
begin
if(!rst n)
 begin
    cnt1 <= 0;
  end
  else if(idel flag) cnt1 <= 0;</pre>
else if(ir in change) cnt1 <= 0;</pre>
else if(cnt == t 31 25us) cnt1 <= cnt1 + 1;</pre>
  else cnt1 <= cnt1;</pre>
end
               t_9ms_flag;
     wire
                 t 4 5 ms flag;
      wire
                  short flag; //短电平, 可是高电平也可以是低电平
      wire
                  long flag; //长电平, 肯定是高电平
      wire
      assign t_9ms_flag = ((cnt1 > t_9ms_L) &&(cnt1 < t_9ms_H));
      assign t 4 5 ms flag = ((cnt1 > t 4 5ms L) \&\& (cnt1 < t 4 5ms H));
      assign long flag = ((cnt1 > t high L)&&(cnt1 < t high H));</pre>
      assign short_flag = ((cnt1 > t_low_L) && (cnt1 < t_low_H));
```

```
wire
                      watchdog;
          assign watchdog = (cnt1 > t watch)?1:0;
   //----//
   parameter IDEL
                     = 4'd0;
   parameter L 9MS = 4'd1;
   parameter L_4_5MS = 4'd2;
   parameter DATA_R = 4'd4;
   parameter FINISH_R= 4'd8;
  reg
         [3:0] state;
           [31:0]
                     shiftdata;
           [5:0]
    req
                     n;
                      error flag;
    reg
    reg
                      r_over;
                      rdata;
           [31:0]
    reg
always @(posedge clk or negedge rst_n)
begin
 if(!rst_n)
  begin
     state <= IDEL;</pre>
          shiftdata <= 0;
          n <= 0;
          error flag <= 0;
          rdata <= 0;
          r over<= 0;
          idel flag <= 0;
11
           led 5 <= 1;
            led 6 <= 1;
   end
// else if(watchdog) state <= IDEL;</pre>
   else
   begin
     case(state)
           IDEL:
             begin
                    idel flag <= 1; //空闲状态
                      shiftdata <= 0;
                n <= 0;
                error flag <= 0;
                      r over<= 0;
                      if(ir in reg[1] == 0)
                      begin
                          state <= L 9MS;
                                         //检测到拉低数据线
                          idel flag <= 0;
                        end
                      else state <= IDEL;</pre>
                  end
                   //9ms为低电平,数据线拉高时结束
          L 9MS:
            begin
//
                   led 5 <= 0;
                  if(watchdog) state <= IDEL;</pre>
                  else if(ir in pos)
```

```
begin
                           if(t 9ms flag) state <= L 4 5MS;</pre>
                           else
                               begin
                                   state <= IDEL;</pre>
                                   error flag <= 1;
                                  end
                       end
                           state <= L_9MS;
                     else
                  end
            L 4 5MS:
              begin
                  if(watchdog) state <= IDEL;</pre>
                     else if(ir in neg)
                      begin
                           if(t_4_5_ms_flag) state <= DATA_R;</pre>
                           else
                               begin
                                   state <= IDEL;</pre>
                                   error flag <= 1;
                                  end
                       end
                     else state <= L 4 5MS;</pre>
              end
            DATA R:
              begin
//
                       led 6 <= 0;
                  if(watchdog) state <= IDEL;</pre>
                else if((n == 32)&&(ir_in_reg[2:1] == 2'b11))    state <= FINISH_R;</pre>
                  else if(ir in pos)
                      begin
                           if(short flag) state <= DATA R;</pre>
                           else
                               begin
                                   state <= IDEL;</pre>
                                   error flag <= 1;
                                  end
                       end
                  else if(ir_in_neg)
                      begin
                              n \le n + 1;
                              if(short flag) shiftdata[n] <= 0;</pre>
                                                                         //从低位到高位依次接收,这样数据的
                              else if(long flag) shiftdata[n] <= 1; //从原来的 {用户码, 用户反码, 数据
                                                                          //所以要调整数据位置
                              else
                                  begin
                                   state <= IDEL;</pre>
                                   error flag <= 1;
                                  end
                     end
                     else
                           state <= DATA R;
              end
            FINISH R:
              begin
                     r over <= 1;
                     rdata <= {shiftdata[7:0],shiftdata[15:8],shiftdata[23:16],shiftdata[31:24]};</pre>
```

```
state <= IDEL;
end
    default:state <= IDEL;
endcase
end
end

//-----//
    assign led_5 = (rdata[15:8] == 8'h01)?0:1;
    assign led_6 = (rdata[15:8] == 8'h02)?0:1;
    assign led_7 = (rdata[31:24] == 8'h00)?0:1;
    assign test_data = rdata[15:8];

// assign test_data = {error_flag,t_4_5_ms_flag,ir_in_change,ir_in_reg[1],state[3:0]};
endmodule</pre>
```

按键消抖(与以前有修改):

```
**-----File information------
** File name :key_shake.v
** CreateDate :2015.03
** Funtions : 按键的消抖操作: 在复位之后的100us内,不响应按键的操作,在之后有按键按下后,有20ms的延迟,之后输
** Operate on :M5C06N3L114C7
** Copyright :All rights reserved[F].
** Version :V1.0
**-----Modify the file information-----
** Modified by :
** Modified data:
                     2015.04
                                               2015.06
                                              增加实用20Mclk,并将输出修改为连续活
** Modify Content:V1.1:clk-->clk_100M, 常数声明放到一起, 便于修改。
module key shake (
       clk 100M,
       rst n,
        key_in,
        key out
           clk 100M;
                          //100Mhz
input
input
          rst n;
input
          key in;
output
          key_out;
//在复位之后的100us内,不响应按键的操作
```

```
// `define CLK 100M
   `define CLK 20M
`ifdef CLK 100M
        parameter t 100us = 14'd9999;
         parameter t1ms = 17'd99999; //定时1ms
         parameter t 20ms = 5'd20;
 `endif
 `ifdef CLK 20M
         parameter t_100us = 14'd1999;
         parameter t1ms = 17'd19999;
                                    //定时1ms
         parameter t 20ms = 5'd20;
 `endif
 reg [13:0] cnt;
              key en; //复位之后允许按键输入标志
always @(posedge clk_100M or negedge rst_n)
begin
 if(!rst n)
 begin
    cnt <= 0;
        key_en <=0;
  end
 else
   begin
    if(cnt == t 100us)
           begin
              key_en <= 1;
             end
     else
           begin
               key_en <= 0;
               cnt <= cnt + 1;
           end
   end
 end
//----
wire
          HtoL flag; //下降沿标志
                          //上升沿标志
wire
          LtoH flag;
reg [2:0] key reg;
always @(posedge clk 100M or negedge rst n)
begin
 if(!rst_n)
 begin
   key reg <= 3'b111; //默认没按下状态为高,按下之后为低.反之则为3'b000;
  end
 else
   key_reg <= {key_reg[1:0],key_in};</pre>
  end
 end
```

```
//下降沿检测,一个时钟的高电平
assign HtoL_flag = key_en?(key_reg[2:1] == 2'b10):0;
assign LtoH_flag = key_en?(key_reg[2:1] == 2'b01):0;
                                                          //上升沿检测,一个时钟的高电平
//----
                                //计数使能标志
           cnt en;
reg [16:0] cnt2;
always @(posedge clk_100M or negedge rst_n)
begin
 if(!rst_n)
 begin
   cnt2 <= 17'd0;
 else if((cnt_en)&&(cnt2 == t1ms))
  begin
   cnt2 <= 17'd0;
  end
  else if(cnt_en)
  begin
   cnt2 <= cnt2 + 17'd1;
   end
   else
       cnt2 <= 17'd0;
 end
reg [4:0] cnt3;
always @(posedge clk 100M or negedge rst n)
begin
 if(!rst n)
  begin
     cnt3 <= 5'd0;
   end
 else if((cnt_en)&&(cnt2 == t1ms))
   begin
         if(cnt3 == t 20ms)
            cnt3 <= t_20ms;
       cnt3 <= cnt3 + 1;
   else if(!cnt_en)
    cnt3 <= 5'd0;
 end
//----
//按键状态机
   reg [2:0] i;
   reg key_down; //按键按下标志
                         //按键释放标志
          key up;
   always @(posedge clk 100M or negedge rst n)
   begin
    if(!rst n)
     begin
             key down <= 0;
             key up <= 0;
             i <= 0;
             cnt en <= 0;
```

```
end
else
 begin
    case(i)
           'd0:
              begin
                      key_down <= 0;</pre>
                key_up <= 0;
                if(HtoL_flag) i <= 'd1; //检测到按下
                      else if (LtoH_flag) i <= 'd2; //<mark>检测到释放按键</mark>
                      else i <= 'd0;
               end
              'd1:
               begin
                      if(cnt3 == t_20ms)
                       begin
                                                       //检测到按键依然被按下
                           if(!key_in)
                            begin
                                key down <= 1;
                                                         //按键按下成功
                                i <= 'd3;
                                cnt_en <= 0;
                                end
                              else
                                begin
                                 key_down <= 0;</pre>
                                  i <= 'd0;
                                  cnt_en <= 0;
                                  end
                          end
                      else
                        cnt_en <= 1;
                      end
              'd2:
               begin
                      if(cnt3 == t_20ms)
                       begin
                                                         //检测到按键被释放
                              if(key_in)
                             begin
                                key_up <= 1;
                                                         //按键释放成功
                                i <= 'd4;
                                cnt en <= 0;
                                end
                              else
                                 begin
                                    key up <= 0;
                                  i <= 'd0;
                                  cnt_en <= 0;
                                  end
                          end
                      else
                         cnt_en <= 1;
                      end
              'd3:
               begin
                                          if(key in)
```

```
begin
                            key_down <= 0;</pre>
                            i <= 'd0;
                                                    end
                                                  else
                                                    i <= 'd3;
                        end
                                      'd4:
                                          begin
                                               if(!key_in)
                                                 begin
                           key_up <= 0;
                            i <= 'd0;
                                                    end
                                                  else
                                                      i <= 'd4;
                                          end
                 default:i <= 'd0;</pre>
               endcase
       end
     end
           key out = key down;
                                      //当按键被按下有效时
assign
                              //当按键被释放后才有效时
// assign
         key_out = key_up;
endmodule
```

将两个程序合在一起的顶层文件:


```
**-----File information------
  ** File name :IR TOP.v
  ** CreateDate :2015.06
  ** Funtions : 中断的顶层文件
  ** Operate on :M5C06N3F256C7
  ** Copyright :All rights reserved.
        :V1.0
  ** Version
  **-----Modify the file information-----
  ** Modified by :
  ** Modified data:
  ** Modify Content:
  module IR TOP (
        clk,
        rst_n,
              ir in,
              ir out,
```

```
key_1,
                  key_2,
                  led d1,
                  led_d2,
                  led d3,
                  led d4,
                  led_d5,
                  led d6,
                  led d7,
                  led_d8,
                 test_data
          );
input
            clk;
input
             rst_n;
input
             key_1;
input
             key_2;
input
            ir_in;
output
            ir_out;
output
            led d1;
            led d2;
output
            led_d3;
output
            led d4;
output
            led_d5;
output
output
             led d6;
             led d7;
output
output
             led_d8;
output [7:0] test_data;
//----//
           key_1_flag;
 wire
           key_2_flag;
  wire
 key_shake U1(
     .clk_100M(clk),
      .rst_n(rst_n),
      .key_in(key_1),
      .key_out(key_1_flag)
      );
  key_shake U2(
      .clk_100M(clk),
      .rst_n(rst_n),
      .key in(key 2),
      .key_out(key_2_flag)
      );
 wire [7:0] data t;
 IR send u1(
```

```
.clk(clk),
               .rst_n(rst_n),
                          .key 1 (key 1 flag),
                          .key_2(key_2_flag),
                          .IR out(ir out),
                          .led_1(led_d1),
                          .led_2(led_d2),
                          .led_3(led_d3),
                          .led 4(led d4)
                 );
     IR_resive u2(
               .clk(clk),
               .rst_n(rst_n),
                          .ir_in(ir_in),
                          .led error(led d8),
                          .led_5(led_d5),
                          .led_6(led_d6),
                          .led_7(led_d7),
                          .test_data(data_t)
                 );
    assign test_data = data_t;
   endmodule
```

仿真图:

接收仿真图:



发送仿真图:

