FPGA 实验板说明书

目录

-,		输入模块	1
	1.	拨码开关	1
	2.	独立按键	2
	3.	4*4 矩阵键盘	2
Ξ,		输出模块	2
	1.	LED	2
	2.	4 位扫描显示数码管	3
	3.	蜂鸣器	3
三、		双向模块	3
	1.	RS232 - USB 接口	3
	2.	红外收发器	4
	3.	扩展 IO	4
四、		其他	4
	1.	FPGA 芯片	4
	2.	晶振	4
	3.	配置芯片	4
	4.	下载转换开关	4
三、		USB 下载器	5
	1.	USB-Blaster 使用方法	5
	2.	USB-Blaster 驱动安装	7
	3.	RS232 - USB 接口驱动安装	10
附录	[—	FPGA 实验板引脚	11

FPGA 实验板使用 USB 供电。板上 FPGA 芯片型号是 EP2C5Q208C8, 芯片外围配有晶 振、FPGA 配置芯片和 USB_Blaster 下载芯片; 围绕 FPGA 芯片的输入、输出模块有 4 位扫 描数码管、矩阵键盘、RS232-USB接口等,详见见图 1.1。下面对各模块的原理与功能做简 要介绍。




图 1.1 实验板外观图

、输入模块

1. 拨码开关

拨码开关原理图如图 1.2 所示, SW0~SW7 接 FPGA 芯片引脚。当拨码开关拨向"1" 时开关断开,SW7输出高电平;反之SW7输出低电平。附录一中给出了拨码开关与FPGA 的引脚连接关系。




图 1.2 拨码开关原理图




图 1.3 独立按键原理图

2. 独立按键

独立按键原理图如图 1.3 所示, K0~K3 接 FPGA 芯片引脚。按键常态为断开模式, K0 输出高电平; 压住按键后, 电路导通, K0 输出低电平。附录一中给出了独立按键与 FPGA 的引脚连接关系。

3. 4*4 矩阵键盘

矩阵键盘又称行列键盘,图 1.4 为 4*4 矩阵键盘的原理图。四条列线(C3、C2、C1、C0)接 FPGA 端口,四条行线(R3、R2、R1、R0)接 FPGA 端口。在行线和列线的每个交叉点上设置一个按键,当某一个按键被按下时,行线上的电平值将改变。

检测行线上的电平值,可以判断矩阵键盘中有无按键按下。例如: FPGA 对列线 C3~C0 以跑马灯型式编码,循环输出"0111、1011、1101、1110";同时检测行线的状态,如行线 R3~R0 上均为高电平,即行线码值为"1111",表明没有按键按下。如检测到某行线上出现低电平,则表示键盘中有按键按下,且按键一定在这根行线上。可知,判断被按下的按键具体位置需要列循环扫描与行值检测相配合。例如,某时刻 C3、C2、C1、C0 为0111,检测 R3、R2、R1、R0,为 1111 时,表示没有按键按下;若 R3、R2、R1、R0 为1011,表明行线 R2 变为低电平,由图 1.4 可知此时 KEY4 被按下。附录一中给出了 4*4 矩阵键盘与 FPGA 的管脚连接关系。





图 1.4 4*4 矩阵键盘原理图

二、输出模块

1. LED

LED 又叫发光二极管,二极管中有电流通过时被点亮。实验板上的 LED 在 FPGA 输出高电平时被点亮。实验中用 LED 显示输出信号的状态比较直观,便于调试。附录一中给出了 LED 与 FPGA 的引脚连接关系。



2. 4位扫描显示数码管

实验中用到的 4 位扫描数码管是共阴极数码管。由图 1.6 可知,其共有 12 根数据线,按功能划分,可将他们分为段选线和位选线。段选线有 8 根(SEG_BIT1~SEG_BIT8),是将 4 个数码管的每个线段(a、b、c、d、e、f、g、dp)的阳极并联在一起,接高电平的时候相应的段被点亮。位选线 4 根(SEG_DIG0~SEG_DIG3),是将单个数码管内部的八个发光二极管的阴极接在一起作为位选端。看图 1.6 知,因为位选端连接了驱动电路,所以位选信号转为高电平有效。

可见,当给定段选信号时,数码管上的字符内容都相同。给定位选信号后,对应位置的数码管将显示出字符。如果分时轮流控制各个数码管的位选端,各个数码管将轮流显示出字符。轮流显示过程中,每位数码管的点亮时间通常为 1~2ms,由于人的视觉暂留现象及发光二极管的余辉效应,尽管各位数码管并非同时点亮,但只要扫描的速度足够快,人眼看到的就是一组显示稳定的数据。附录一中给出了 4 位扫描数码管与 FPGA 的管脚连接关系。

3. 蜂鸣器

图 1.7 给出了蜂鸣器的原理图, FPGA 输出高电平时蜂鸣器发声。附录一给出了蜂鸣器与 FPGA 的管脚连接关系。




图 1.7 蜂鸣器原理图

三、双向模块

1. RS232 - USB接口

RS232 接口是计算机上的异步传输标准接口,是一个的 DB9 孔连接头,用于 PC 机和

与其它设备间的通信。因为 RS232 接口体积较大等原因,PC 机上已不在配置 RS-232 接口,所以在 FPGA 实验板上设计了 RS232 - USB 接口。实验中使用 USB 线连接 FPGA 和 PC 机,通信协议仍是 RS-232C 标准协议。FPGA 和 PC 机之间的通信线依然是收、发两根信号线,通常用 RXD 和 TXD 表示。使用 RS232 - USB 接口时需要注意两点:

- 1) PC 机端要安装驱动程序。
- 2) FPGA 需要给 RS232/USB 转换芯片提供一个 12M 时钟源。

可知要实现正常通信, FPGA 端需要 3 个 I/O 引脚, 见图 1.8。附录一给出了 FPGA 端的管脚连接关系。




图 1.8 RS232 - USB 接口原理图

图 1.9 红外收发器原理图

2. 红外收发器

图 1.7 给出了红外收发器原理图,与 FPGA 配合使用可实现红外遥控等功能。附录一给出了红外收发器与 FPGA 的管脚连接关系。

3. 扩展 IO

图 1.1 中右侧的 3 组插针,与 FPGA 的 I/O 口相连,可以扩展 FPGA 实验板的输入/输出模块。附录一给出了插针与 FPGA 的管脚连接关系。

四、其他

1. FPGA 芯片

FPGA 芯片型号是 EP2C5Q208C8 。他采用 QFP 封装, 共有 208 个引脚。可用的 I/O 引脚 142 个。

2. 晶振

FPGA 芯片输入时钟使用频率为 50MHz 的晶振,晶振引脚与 FPGA 管脚连接关系见附录一。

3. 配置芯片

配置芯片的全称是主动串行配置器件,其作用是存储 FPGA 配置数据,且每次通电后自动配置 FPGA 数据。核心板上配置芯片的型号是 EPCS4,存储量为 4 Mbits 。

4. 下载转换开关

FPGA 实验板上配备了 USB_Blaster 下载器,有 JTAG 和 AS 两种下载模式。通过下载转换开关切换下载模式。

1) JTAG 模式

JTAG 模式有配置 FPGA 芯片内部数据和在线测试两种功能。在 JTAG 模式下配置 FPGA

时,下载转换开关要拨到"JTAG"处(见图 1.1),同时需要使用 USB 线连接计算机和 USB-Blast 接口,并和 Quartus II 软件中 Programmer 插件相配合,完成 FPGA 配置数据的下载。

JTAG 接口用于在线调试时,要和 Quartus II 软件中的 signalTap 插件相配合,具体操作请自行查阅相关资料。

2) AS 下载口

AS 下载接口的作用是对 FPGA 配置芯片进行编程。在 AS 模式下配置 FPGA 时,下载转换开关要拨到"AS"处(见图 1.1)。

三、 USB 下载器

1. USB-Blaster 使用方法

USB-Blaster 下载器(简称 USB-Blaster),可以用于 Altera 公司生产的各种可编程器件,下载器的功能有两个:

- 下载 FPGA 配置数据;
- 在线测试 FPGA 内部逻辑向量。

USB-Blaster 需要和 QuartusII 软件中的插件配合使用才能完成上述两个功能,下面对 USB-Blaster 和插件的使用方法做简单介绍:

1) 下载 FPGA 配置数据

USB-Blaster 和 Quartus II Programmer 插件配合使用时,既可以使用 JTAG 模式直接对 FPGA 配置数据,也可以使用 AS 模式对 FPGA 的专用存储芯片做下载。正确的操作方法如下:

- ① 关闭电源开关。
- ② 将 USB 线与 FPGA 实验板的 USB-Blaster 接口相连接,如图 1.1 所示。
- (3) 将 USB-Blaster 的 USB 端插入 PC 机的 USB 接口。
- 4) 打开电源开关,准备下载。
- a) JTAG 模式

JTAG 模式是将 FPGA 的配置数据直接下载到 FPGA 中,FPGA 掉电后数据将丢失。下载过程如下:

i. 打开 Programmer 界面。在 Quartusll 界面下,点击 Programmer 命令,如图 1.10 所示。Programmer 界面如图 1.11 所示。




图 1.10 QuartusII 界面




图 1.11 Quartus II Programmer 界面

ii. 选取正确的下载器。点击 Programmer 界面中的 Hardware Setup...按钮,弹出 Hardware Setup 设置界面(见图 1.12),在 Available hardware items 栏中,双击 USB-Blaster,看到 Currently selected hardware:栏中出现 USB-Blaster[USB-0]后,点击 Close 按钮,关闭界面。检查 Programmer 界面中 Hardware Setup...按钮旁是否出现 USB-Blaster[USB-0]字词,如没有返回 Hardware Setup 界面重新设置下载器。




图 1.12 Hardware Setup 界面

- iii. 选取正确的下载模式。选择 Programmer 界面中 Mode 下拉栏中的 JTAG 模式。
- iv. 点击 Add File...按钮后添加正确的 sof 文件,完成添加后的 Programmer 界面如图 1.18 所示。
 - v. 将实验板上的下载转换开关拨到"JTAG"处(见图 1.1)。
 - vi. 点击 Start 按钮,完成 JTAG 模式下载。

b) AS 模式

由于 FPGA 是基于 SRAM 工艺,掉电后 FPGA 内部数据将丢失,所以系统上电后需要对其配置才能实现设计应用。实验中核心板上的串行配置芯片 EPCSxx 将对 FPGA 做上电的配置。因为配置芯片不同,且配置数据的格式也不同,所以在进行 AS 下载模式前需要对 SOF 文件做转换。

转换和下载过程如下:

i. 将 SOF 文件转换并生成 POF 文件。选取 File→convert programming files 命令,Configuration device 下拉表中选择配置器件 EPCSxx,在 File name 栏中设定 POF 文件名。在 Input files to convert 中选中 SOF Data,点击右侧 Add File... 按钮添加*.sof 文件,如图

- 1.13 所示。然后点击 <u>Properties</u> 按钮,选中如图所示选项。最后点击 生成下载 所需 POF 文件。
 - ii. 将实验板上的下载转换开关要拨到"AS"处(见图 1.1)
 - iii. 在 Quartusll 下载窗口中选取 AS 模式,将 POF 文件下载到 EPCS 芯片中。
 - iv. 断开 usb-blaster 下载器,重新上电,EPCS 芯片自动对 FPGA 进行配置。




图 1.13 SOF 文件转换并生成 POF 文件

2) 在线测试 FPGA 内部逻辑

USB-Blaster 连接 JTAG 口后,与 SignalTaplI Logic Analyzer 插件配合使用可以看到 FPGA 芯片内部的逻辑向量,其作用相当于在 FPGA 内部嵌入了一个逻辑分析仪。他不同于仿真,测到的是真实的逻辑值。

本次实验内容相对简单可以不使用 SignalTaplI Logic Analyzer 插件,感兴趣的同学请自行查阅相关资料。

2. USB-Blaster 驱动安装

USB-Blaster 下载器可以看做 PC 的外设,第一次使用时操作系统会弹出"发现新硬件"的安装向导,提示发现新的硬件,需要安装驱动。如图 1.14 所示



图 1.14 系统提示发现新硬件

安装 USB-Blaster 驱动方法如下:

- ① 检查 USB-Blaster 驱动。在安装驱动前,请检查一下驱动是否在 X:\Quartusll x.x \drivers\usb-blaster 目录下。如路径下没有驱动程序,则需要使用光盘安装。
- ② 插好 USB-Blaster 下载器,等待系统弹出找到新的硬件向导的对话框,如图 1.15 所示。



图 1.15 找到新的硬件向导对话框

③ 选择"是,仅这一次(Y)"后,点击【下一步】继续,弹出窗口如图 1.16 所示。



图 1.16 安装驱动第二步

④ 选择"从列表或指定位置安装(高级)(S)"后,点击【下一步】继续,弹出窗口如图 1.17 所示。



图 1.17 安装驱动第三步

- ⑤ 选中"在搜索中包括这个位置(O):"后,点击【浏览】按钮,找到驱动程序所在位置,指定驱动目录,点击【下一步】系统开始安装驱动。
- ⑥ 安装驱动程序时系统会弹出如图 1.18 所示的提示对话框,其内容为"由于该驱动程序未经过微软的徽标测试"。点击【仍然继续】,继续安装驱动。



图 1.18 安装驱动第四步

⑦ 驱动安装结束后,系统会出现图 1.19 所示的提示驱动安装完成的对话框, 点击【完成】按钮,结束安装。



图 1.19 安装驱动第五步

⑧ 检查硬件安装是否正确。使用设备管理器可以查看 USB-Blaster 驱动是否正确安装。如图 1.20 所示,在"通用串行总线控制器"中出现"ALTERA USB-Blaster"后表明驱动安装成功。



图 1.20 查看安装的设备状况

3. RS232 - USB 接口驱动安装

1) 网络安装

RS232 - USB 接口可以看做 PC 的外设,第一次与 PC 机时 WIN7 或 WIN8 操作系统会弹出"发现新硬件"的安装向导。提示发现新的硬件,并通过网络安装驱动。如图 1.21 所示。安装成功后界面,如图 1.22 所示。





图 1.21 RS232 - USB 接口驱动安装图

图 1.22 RS232 - USB 接口驱动安装图

2) 本地安装

自行从网站 http://www.ftdichip.com/Drivers/D2XX.htm 下载转换芯片"FT232R"的驱动程序。安装程序下载后,点击安装即可。

3) 设置端口编号

驱动程序安装成功后,需要去"设备管理器"检查端口编号。本例中端口编号为COM3,见图 1.23。如端口号过大,可以手动修改号值。方法如下:




图 1.23 端口编号

- ① 单击鼠标右键,打开属性窗口,见图 1.24
- ② 在属性窗口内选中"端口设置"页,见图 1.24
- ③ 点击"高级"按钮,弹出高级设置窗口
- ④ 在高级设置窗口内改变 COM 端口号,见图 1.25。(注意:如确认端口未被占用,可以忽略"使用中")



图 1.24




图 1.25

附录一 FPGA 实验板引脚

器件名称	编号	引脚号	备注	实物图	
	DIP1	PIN_12			
	DIP2	PIN_11		ON DIP	
	DIP3	PIN_10			
拨码开关	DIP4	PIN_8	L ↑		
1次阿八大	DIP5	PIN_6	↓ H	1 2 3 4 5 6 7 8	
	DIP6	PIN_5	11		
	DIP7	PIN_4			
	DIP8	PIN_3			
	KEY3	PIN_116			
独立按键	KEY2	PIN_115	低电平有效		
出土1女姓	KEY1	PIN_114	低电干有效		
	KEYO	PIN_113			
	C3	PIN_30			
	C2	PIN_15	列(Column		
	C1	PIN_14	line)输入← 低电平有效		
ケロ 17 た 12 井 4 科	СО	PIN_13			
矩阵键盘	R3	PIN_34			
	R2	PIN_33	行(Row line)		
	R1	PIN_32	输出→ 低电平有效		
	RO	PIN_31			
晶振	XTAL_1	PIN_132	50MHz	-WR26[1-]] CR1	
DD J/K	XTAL_2	PIN_131	50MHz	DAISTIN PALTON	

器件名称	编号	引脚号	备注	实物图	
	D7	PIN_56			
	D6	PIN_57		D7 D6 D5 D4 D3 D2 D1 D0	
	D5	PIN_58	喜 中亚大处		
LED	D4	PIN_59			
LED	D3	PIN_60	高电平有效		
	D2	PIN_61		DIA	
	D1	PIN_63			
	D0	PIN_64			
	DIG3	PIN_39			
	DIG2	PIN_37	高电平有效		
	DIG1	PIN_36	同巴 行双	DIG3 DIG1 DIG0	
	DIGO	PIN_35			
	DP	PIN_46			
数码管	G	PIN_43			
双 円目	F	PIN_41			
	Е	PIN_48	 高电平有效		
	D	PIN_47	同电工行双		
	С	PIN_45			
	В	PIN_40			
	A	PIN_44			
蜂鸣器	SPK	PIN_152	高电平有效	BYON BA BYON BA ABTA CHIRSAN	

器件名称	编号	引脚号	备注	实物图	
	c1k_12M	PIN_206	**************************************	ERUBA	
串口	Txd	PIN_208	需要给芯片 FT232 提供一个 12Mhz 的时钟		
	Rxd	PIN_207	12,		
红外	IR_Txd	PIN_68			
\$1.71	IR_Rxd	PIN_67		* (1)	

器件名称	编号	引脚号	编号	引脚号	实物图
	JP1	GND	JP2	GND	
	JP3	PIN_205	JP4	PIN_203	
	JP5	PIN_201	JP6	PIN_200	
	JP7	PIN_199	JP8	PIN_198	
	JP9	PIN_197	JP10	PIN_195	
	JP11	PIN_193	JP12	PIN_192	
	JP13	PIN_191	JP14	PIN_189	JP2 JP20 JP40
	JP15	PIN_188	JP16	PIN_187	JP2 JP20 JP40
	JP17	PIN_185	JP18	PIN_182	IR core CI
护 邑 沖 口	JP19	VCC_5V	JP20	VCC_5V	10 com ti
扩展端口	JP21	GND	JP22	GND	
	JP23	PIN_181	JP24	PIN_180	JP´1 JP´19 JP´39
	JP25	PIN_179	JP26	PIN_176	
	JP27	PIN_175	JP28	PIN_173	
	JP29	PIN_171	JP30	PIN_170	
	JP31	PIN_169	JP32	GND	
	JP33	PIN_165	JP34	PIN_168	
	JP35	PIN_163	JP36	PIN_164	
	JP37	PIN_161	JP38	PIN_162	
	JP39	PIN_160	JP40	VCC_5V	

器件名称	编号	引脚号	编号	引脚号	实物图
	JR1	VCC_5V	JR2	VCC_5V	
	JR3	PIN_133	JR4	PIN_134	LLAY TO THE STATE OF THE STATE
	JR5	PIN_135	JR6	PIN_137	Chian
	JR7	PIN_138	JR8	PIN_139	JR19 JR20
护 园地口	JR9	PIN_141	JR10	PIN_142	JR19 JR20
扩展端口	JR11	PIN_143	JR12	PIN_144	9 00
	JR13	PIN_145	JR14	PIN_146	
	JR15	PIN_147	JR16	PIN_149	JR1
	JR17	PIN_150	JR18	PIN_151	JR1′ JR2
	JR19	GND	JR20	GND	

器件名称	编号	引脚号	编号	引脚号	实物图
	JD1	VCC_5V	JD2	VCC_5V	
	JD3	PIN_70	JD4	PIN_69	
	JD5	PIN_74	JD6	PIN_72	
	JD7	PIN_76	JD8	PIN_75	
	JD9	PIN_80	JD10	PIN_77	
	JD11	PIN_82	JD12	PIN_81	
	JD13	PIN_86	JD14	PIN_84	JD2 JD20 JD40
	JD15	PIN_88	JD16	PIN_87	352 3520 3540
	JD17	PIN_90	JD18	PIN_89	TIME CONTROL C
扩展端口	JD19	GND	JD20	GND	STREET ST
1) /改	JD21	VCC_5V	JD22	VCC_5V	JD1 JD10 JD20
	JD23	PIN_94	JD24	PIN_92	JD1 JD19 JD39
	JD25	PIN_96	JD26	PIN_95	
	JD27	PIN_99	JD28	PIN_97	
	JD29	PIN_103	JD30	PIN_101	
	JD31	PIN_102	JD32	GND	
	JD33	PIN_104	JD34	PIN_105	
	JD35	PIN_106	JD36	PIN_107	
	JD37	PIN_108	JD38	PIN_110	
	JD39	VCC_5V	JD40	PIN_112	