


## 附加实验 多周期 CPU


自 83 杜奇修 2018011505

### 一、通路绘制



### 二、模块分析


#### 1. CPU 模块




顶层模块有一个输入端`input_clk`和一个置0端`reset`，只需要在最开始将`reset`置零，就能保证PC初始值为0x00000000，输出端用于监视和仿真。

| 输出端口                                      | 功能  |
|---|---|
| <code>clk1, clk2, clk3, clk4, clk5</code> | <code>clk1</code> 到 <code>clk5</code> 依次对应多周期CPU的5个时钟信号， <code>clk1</code> 上升沿控制PC更新， <code>clk2</code> 上升沿控制指令寄存器的更新， <code>clk3</code> 上升沿控制数据寄存器的更新， <code>clk4</code> 上升沿控制DataRAM的读取， <code>clk5</code> 上升沿控制写回时钟。 |
| <code>PCin[31:0]</code>                   | PC寄存器的输出，即PCread的输入。  |
| <code>PCOut[31:0]</code>                  | PC寄存器的输入，即PCread的输出。  |
| <code>instr[31:0]</code>                  | 取出的指令2进制表示  |
| <code>Jump</code>                         | <code>Jump = 1</code> 表示执行j语句，否则 <code>Jump = 0</code>  |
| <code>Branch</code>                       | 表示是否分支，用于监测beq  |
| <code>Zero</code>                         | 来自ALU输出，表示运算结果是否为0  |
| <code>RegDst</code>                       | <code>RegDst = 1</code> 表示写寄存器的目标寄存器号来自rd字段， <code>RegDst = 0</code> 表示写寄存器的目标寄存器号来自rt字段。   |
| <code>MemRead</code>                      | <code>MemRead = 1</code> 表示数据存储器读使能有效，此处不使用这个控制信号。  |
| <code>MemtoReg</code>                     | <code>MemtoReg = 1</code> 表示写回的数据来自数据存储器， <code>MemtoReg = 0</code> 表示写回的数据来自ALU  |
| <code>ALUOp[1:0]</code>                   | 通过输入信号的opcode给出，和funct字段结合通过ALUcontrol模块得到ALU的控制信号。   |
| <code>MemWrite</code>                     | <code>MemWrite = 1</code> 表示将写入数据输入端的数据写入到用地址指定的存储单元中去。   |
| <code>ALUSrc</code>                       | <code>ALUSrc = 1</code> 表示第二个ALU操作数为指令低16位的符号扩展，  |









#### B.功能简介:

|                 |                                      |
|-----------------|--------------------------------------|
| <i>clock</i>    | 分频器，产生 $clk1, clk2$                  |
| <i>PCroad</i>   | 和PC相关的数据通路，能处理PC自增和 $beq, j$ 指令带来的跳转 |
| <i>control</i>  | 根据 $opcode$ 生成主要控制指令                 |
| <i>PC</i>       | 指令计数器                                |
| <i>InstrROM</i> | 指令存储器                                |
| <i>muxA</i>     | 用于选择寄存器堆的写寄存器号                       |

|                   |                         |
|-------------------|-------------------------|
| <i>regFile</i>    | 寄存器堆                    |
| <i>ALU</i>        | 算术逻辑单元                  |
| <i>Extender</i>   | 符号扩展器，进行无符号扩展           |
| <i>muxB</i>       | 用于选择 <i>ALU</i> 的第二个操作数 |
| <i>ALUcontrol</i> | 用于直接控制 <i>ALU</i> 的运算方式 |
| <i>DataRAM</i>    | 数据存储器，用于模拟内存            |
| <i>muxC</i>       | 用于选择写回寄存器堆数据来源          |
| <i>IR</i>         | 用于暂存指令                  |
| <i>DR</i>         | 用于暂存寄存器堆读取的数据           |

### 三、MIPS处理器仿真结果

| Text Segment             |            |            |                        |                     |
|--------------------------|------------|------------|------------------------|---------------------|
| Bkpt                     | Address    | Code       | Basic                  | Source              |
| <input type="checkbox"/> | 0x00000000 | 0x00432020 | add \$4,\$2,\$3        | 2: add \$4,\$2,\$3  |
| <input type="checkbox"/> | 0x00000004 | 0x8c440004 | lw \$4,0x00000004(\$2) | 3: lw \$4,4(\$2)    |
| <input type="checkbox"/> | 0x00000008 | 0xac420008 | sw \$2,0x00000008(\$2) | 4: sw \$2,8(\$2)    |
| <input type="checkbox"/> | 0x0000000c | 0x00831022 | sub \$2,\$4,\$3        | 5: sub \$2,\$4,\$3  |
| <input type="checkbox"/> | 0x00000010 | 0x00831025 | or \$2,\$4,\$3         | 6: or \$2,\$4,\$3   |
| <input type="checkbox"/> | 0x00000014 | 0x00831024 | and \$2,\$4,\$3        | 7: and \$2,\$4,\$3  |
| <input type="checkbox"/> | 0x00000018 | 0x0083102a | slt \$2,\$4,\$3        | 8: slt \$2,\$4,\$3  |
| <input type="checkbox"/> | 0x0000001c | 0x10830001 | beq \$4,\$3,0x00000001 | 9: beq \$4,\$3,exit |
| <input type="checkbox"/> | 0x00000020 | 0x08000000 | j 0x00000000           | 10: j main          |
| <input type="checkbox"/> | 0x00000024 | 0x8c620000 | lw \$2,0x00000000(\$3) | 12: lw \$2,0(\$3)   |
| <input type="checkbox"/> | 0x00000028 | 0x08000000 | j 0x00000000           | 13: j main          |

对照课本上的附录A.10可以得到这个结果是正确的。

### 四、signaltapII仿真结果

将采样深度设置为64，并且设定采样参数

Signal Configuration:

Clock:

Data

Sample depth:
64
RAM type:
Auto

☒ Segmented:
16 4 sample segments

Storage qualifier:

Type:
Continuous

Input port:
auto\_stp\_external\_storage\_qualifier

☒ Record data discontinuities

☐ Disable storage qualifier

Trigger

Trigger flow control:
State-based

Trigger position:
Pre trigger position

Trigger conditions:
2

☐ Trigger in

输出端口设置为

| trigger: 2020/05/19 12:20:30 #0 |       |          | Lock mode:  Allow all changes |                |                    |              |
|---------------------------------|-------|----------|-------------------------------|----------------|--------------------|--------------|
| Node                            |       |          | Data Enable                   | Trigger Enable | Trigger Conditions |              |
| Type                            | Alias | Name     | 112                           | 112            | 1  Basic AND       | 2  Basic AND |
|                                 |       | ALUOp    |                               |                | xh                 | xh           |
|                                 |       | ALUSrc   |                               |                |                    |              |
|                                 |       | Branch   |                               |                |                    |              |
|                                 |       | clk2     |                               |                |                    |              |
|                                 |       | instr    |                               |                | xxxxxxxxh          | xxxxxxxxh    |
|                                 |       | Jump     |                               |                |                    |              |
|                                 |       | MemRead  |                               |                |                    |              |
|                                 |       | MemtoReg |                               |                |                    |              |
|                                 |       | MemWrite |                               |                |                    |              |
|                                 |       | PCin     |                               |                | xxxxxxxxh          | xxxxxxxxh    |
|                                 |       | PCOut    |                               |                | xxxxxxxxh          | xxxxxxxxh    |
|                                 |       | RegDst   |                               |                |                    |              |
|                                 |       | RegWrite |                               |                |                    |              |
|                                 |       | Zero     |                               |                |                    |              |
|                                 |       | clk1     |                               |                |                    |              |
|                                 |       | clk3     |                               |                |                    |              |
|                                 |       | clk4     |                               |                |                    |              |
|                                 |       | clk5     |                               |                |                    |              |

参数说明:


|                    |   |
|--------------------|---|
| <i>clk1, clk2</i>  | <i>clk1</i> 到 <i>clk5</i> 依次对应多周期 CPU 的 5 个时钟信号, <i>clk1</i> 上升沿控制 <i>PC</i> 更新, <i>clk2</i> 上升沿控制指令寄存器的更新, <i>clk3</i> 上升沿控制数据寄存器的更新, <i>clk4</i> 上升沿控制 <i>DataRAM</i> 的读取, <i>clk5</i> 上升沿控制写回时钟。 |
| <i>PCin[31:0]</i>  | <i>PC</i> 寄存器的输出, 即 <i>PCread</i> 的输入。  |
| <i>PCOut[31:0]</i> | <i>PC</i> 寄存器的输入, 即 <i>PCread</i> 的输出。  |
| <i>instr[31:0]</i> | 取出的指令 2 进制表示  |
| <i>Jump</i>        | <i>Jump</i> = 1表示执行 <i>j</i> 语句, 否则 <i>Jump</i> = 0   |
| <i>Branch</i>      | 表示是否分支, 用于监测 <i>beq</i>   |
| <i>Zero</i>        | 来自 <i>ALU</i> 输出, 表示运算结果是否为 0   |
| <i>RegDst</i>      | <i>RegDst</i> = 1表示写寄存器的目标寄存器号来自 <i>rd</i> 字段, <i>RegDst</i> = 0表示写寄存器的目标寄存器号来自 <i>rt</i> 字段。   |
| <i>MemRead</i>     | <i>MemRead</i> = 1表示数据存储器读使能有效, 此处不使用这个控制信号。  |
| <i>MemtoReg</i>    | <i>MemtoReg</i> = 1表示写回的数据来自数据存储器, <i>MemtoReg</i> = 0表示写回的数据来自 <i>ALU</i>  |
| <i>ALUOp[1:0]</i>  | 通过输入信号的 <i>opcode</i> 给出, 和 <i>funct</i> 字段结合通过 <i>ALUcontrol</i> 模块得到 <i>ALU</i> 的控制信号。  |
| <i>MemWrite</i>    | <i>MemWrite</i> = 1表示将写入数据输入端的数据写入到用地址指定的存储单元中去。  |
| <i>ALUSrc</i>      | <i>ALUSrc</i> = 1表示第二个 <i>ALU</i> 操作数为指令低 16 位的符号扩展, <i>ALUSrc</i> = 0表示第二个 <i>ALU</i> 操作数为来自寄存器堆的第二个输出。  |

最后的输出结果:



经检验，输出符合预期。

## 五、modelsim的仿真和debug



如图所示，实验结果符合预期，我预设了第一个周期会`beq`生效一次，在图中也能看到这个过程。

中途遇到了一个相当奇怪的问题，我一开始控制`InstrROM`的方式是使用`input_clk`直接控制，因为书上的多周期`CPU`的指令存储器模块是“只读”的，而宏生成的`ROM`似乎做不到这一点，因此需要一个很高的时钟来控制。但是这样的时钟产生了一个非常奇怪的结果，`PC = 32'h00000000`时，输出`instr`信号无变化，`PC = 32'h00000004`时，`instr = 32'h00432020`，也就是产生了一条指令的偏差。我通过分模块调试，发现问题出现在竞争冒险环节，由图中可以看到，在第二个时钟上升沿的时候，即指令寄存器被读取的时候，这个时候也恰好是`InstrROM`上升沿到达的时候，因此会有一次竞争冒险，符合预期。因此我增加了`clk6`，与`input_clk`反向，则恰好可以避免这种冲突。

## 六、总结

本次实验我学习了多周期`CPU`的编写，整体难度不大，增进了我对于`verilog`的使用熟练程度。