



PROCESAMIENTO DE IMAGENES SATELITALES

Universidad Autónoma de Chihuahua

Benemérita Universidad Autónoma de Puebla

Universidad Popular Autónoma del Estado de Puebla



Verano 2017

HERMES MORENO ÁLVAREZ
GUSTAVO RUBIN LINARES
HECTOR SIMÓN VARGAS

UACH
BUAP
UPAEP



Temario y contenido

Ingeniería Satelital para el proyecto Aztechsat 1

Contenido

1. Estado del arte

- 1.1. Descripción de las funciones de un sistema de cámara satelital con procesamiento de imágenes a bordo y transmisión de la información.
- 1.2. Descripción de las funciones de un sistema de procesamiento de imágenes satelitales.
- 1.3. Estudio comparativo de la tecnología de FPGAs en proyectos espaciales
- 1.4. Análisis de los formatos de imágenes más utilizadas en los cubesats
- 1.5. Estudio comparativo de los procesos de reducción, filtrado y encriptación de imágenes más utilizadas en los cubesats
- 1.6. Ambiente espacial e impacto sobre un cubesat
 - 1.6.1. Efectos por evento simple y latchup
 - 1.6.2. Dosis total de ionización
 - 1.6.3. Mitigación del ambiente espacial en las tarjetas electrónicas
- 1.7. Análisis de fiabilidad y técnicas de tolerancia a errores y fallas
- 1.8. Descripción detallada del bus I2C en un cubesat



- 1.8.1. Características generales
- 1.8.2. Descripción del protocolo
- 1.8.3. Leer datos desde un esclavo
- 1.8.4. Escribir datos a un esclavo
- 1.8.5. Realizar housekeeping
- 1.9. Descripción detallada del bus SPI en un cubesat
 - 1.9.1. Características generales
 - 1.9.2. Descripción del protocolo
 - 1.9.3. Leer datos desde un esclavo
 - 1.9.4. Escribir datos a un esclavo
 - 1.9.5. Realizar housekeeping
- 1.10. Arquitectura necesaria para poder utilizar SDR en un cubesat
 - 1.10.1. Descripción de SDR
 - 1.10.2. GNU radio y USRP para emular las funciones de comunicación en un cubesat
 - 1.10.3. Estudio comparativo de arquitecturas utilizadas en un cubesat
 - 1.10.4. Arquitectura para utilizarse con el nanobed

2. Desarrollo de software en FPGA (Parte 1)

- 2.1. Descripción del kit de desarrollo del proyecto
 - 2.1.1. Hoja de datos técnicos
 - 2.1.2. Diagrama de bloques y Arquitectura funcional



- 2.1.3. Descripción de los puertos de comunicación
- 2.1.4. Descripción de las herramientas de programación y debugger
- 2.1.5. Calibración de la cámara
- 2.1.6. Manejo de memoria
- 2.2. Descripción del prototipo IMAGER virtual que se va a implementar
 - 2.2.1. Características ópticas, eléctricas y mecánicas de la cámara.
 - 2.2.2. Administración de la memoria para el achivamiento temporal y post-proceso de las imágenes a bordo del cubesat.
 - 2.2.3. Diagrama de bloques y pseudo-código de los procesos de reducción, filtrado y encriptado de las imágenes.
 - 2.2.4. Programar las rutinas para comunicación con la computadora de a bordo: I2C, SPI
 - 2.2.5. Programar la lectura de una toma de imagen utilizando la cámara
- 2.3. Descripción del sistema mínimo de comando que se va a implementar
 - 2.3.1. Creación del set de comandos a implementar
 - 2.3.2. Programar las rutinas de decodificación de los comandos
 - 2.3.3. Ejecución simulada de los comandos

3. Desarrollo de software en FPGA (Parte 2)

- 3.1. Ejecución de primera ronda de pruebas con el Nanobed virtual
- 3.2. Reporte de bugs encontrados en la integración



3.3. Correcciones y mejoramiento de las subrutinas implementadas

3.3.1. Definición de requerimientos de software

3.3.2. Diseño de software

3.3.3. Implementación del Software.

4. Desarrollo de software en FPGA (Parte 3)

4.1. Programar las rutinas de autodiagnóstico del FPGA. Watchdog

4.2. Programar las rutinas el algoritmo para que el satélite pase de un estado a otro

4.2.1. Creación de rutinas de fallas críticas

4.2.2. Creación de rutinas de ahorro de energía

4.3. Programar las rutinas para envío de tramas del Imager

5. Desarrollo de software en FPGA (Parte 4)

5.1. Reporte técnico del diseño final de un prototipo de IMAGER controlada con FPGA Altera Cyclon para procesamiento digital y transmisión a la computadora de vuelo que contenga

5.1.1. Especificaciones y documentación de las rutinas implementadas en el FPGA

5.1.2. Manual de usuario

5.1.3. Reporte final de pruebas efectuadas a los bloques de software