Máquina de Estados Finitos Unidade de Controle

Base e Extensões

Base	Descrição	Versão	Congelada?
RV32I	Conjunto de Instruções com Inteiros	2.0	Sim
RV32E	Conjunto de Instruções com Inteiros (sistemas embarcados)	1.9	Não
RV64I	Conjunto de Instruções com Inteiros	2.0	Sim
RV128I	Conjunto de Instruções com Inteiros	1.7	Não

Base e Extensões


Base	Descrição
RV32I	Conjunto de Instruções com Inteiros
RV32E	Conjunto de Instruções com Inteiros (si
RV64I	Conjunto de Instruções com Inteiros
RV128I	Conjunto de Instruções com Inteiros

Extensão	Descrição	Versão	Congelada?
M	Extensão para Multiplicação e Divisão de Inteiros	2.0	Sim
А	Extensão para Instruçoes Atômicas	2.0	Sim
F	Extensão para Ponto Flutuante de Precisão Simples	2.0	Sim
D	Extensão para Ponto Flutuante de Precisão Dupla	2.0	Sim
Q	Extensão para Ponto Flutuante de Precisão Quadrupla	2.0	Sim
L	Extensão para Ponto Flutuante Decimal	0.0	Não
С	Extensão para Instruções Compactas	2.0	Sim
В	Extensão para Manipulação de Bits	0.0	Não
J	Extensão para Linguagens Dinamicamente Traduzidas	0.0	Não
Т	Extensão para Memória Transacional	0.0	Não
Р	Extensão para Instruções SIMD	0.1	Não
V	Extensão para Operações Vetoriais	0.2	Não
N	Extensão para Interrupções a nível de Usuário	1.1	Não

Formato das instruções - RV32I

31	30	25 24 21	20 1	19 1	5 14 12	2 11 8	7	6 0	
	funct7	rs2		rs1	funct3	rd	1	opcode	Tipo R
		11.01	Ť	-	L C2	ř .		•	lan: r
	imm[11:0]		rs1	funct3	ro		opcode	Tipo I
	[11.5]	12	7	: acc.1	£12		4.01	1] Tr: C
111	nm[11:5]	rs2	116	rs1	funct3	imm[4:0]	opcode	Tipo S
imm[12]	imm[10:5]	rs2		rs1	funct3	imm[4:1]	imm[11]	opcode] Tipo B
		imm[31:	12]			rd		opcode	Tipo U
imm[20]	imm[10:1] i	mm[11]	imm[]	19:12]	rd		opcode	Tipo J

Registradores



RV32C: Instruções Compactadas

Formato	Significado
CR	Registrador
CI	Imediato
CSS	Store relativo a pilha
CIW	Amplo imediato
CL	Load
CS	Store
CB	Desvio
CJ	Salto

15 14	13	12	11	10	9	8	7	6	5	4	3	2	1	0		
fu	nct4			r	d/rs	1				rs2			О	p		
funct3	3	imm		r	d/rs	1		imm						op		
funct3	3			imm	Ĺ					rs2			op			
funct3			imm								rd'	0	p			
funct3		in	nm			rs1′		in	nm	rd'			О	p		
funct3	3	in	nm			rs1′		imm rs2'					0	p		
funct3		of			rs1′		offset					op				
funct3	3				jı	ump	targ	et					0	p		

RVC Register Number Integer Register Number Integer Register ABI Name

000	001	010	011	100	101	110	111
x8	x9	x10	x11	x12	x13	x14	x15
s0	s1	a 0	a1	a2	a3	a4	a 5

Opcode 00

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
	000						0					0		(00	CIW Illegal instruction
	000				nzui	mm	[5:4	9:6	2 3]			rd'		(00	CIW c.addi4spn
	001		uim	ım[5	:3]		rs1′		uin	nm[7:6]		rd'		(00	CL c.fld
	010		uim	ım[5	:3]		rs1′		uin	nm[2 6]		rď		()()	CL c.lw
	011		uim	m[5	:3]		rs1′		uin	nm[2 6]		rd'		(00	CL c.flw
	101		uim	m[5	:3]		rs1'		uin	nm[7:6]		rs2'		(00	CL c.fsd
	110		uim	ım[5	:3]		rs1′		uin	nm[2 6]		rs2′		()0	CL c.sw
	111		uim	ım[5	:3]		rs1'		uim	nm[2 6]		rs2'		(00	CL c.fsw

Opcode 01

15 14 13	12	11 10	9 8	7	6 5	4 3	2	1 0			
000	nzimm[5]		0		nzir	nm[4:0]	01	CI c.nop		
000	nzimm[5]	rs	1/rd≠0		nzir	nm[4:0)]	01	CI c.addi		
001		imm[11	4 9:8 10	6 7	3:1[5]			01	CJ c.jal		
010	imm[5]	1	rd≠0		im	m[4:0]		01	CI c.li		
011	nzimm[9]		2		nzimm	[4 6 8:	7 5]	01	CI c.addi16sp		
011	nzimm[17]	rd ₇	$\neq \{0, 2\}$		nzim	m[16:1	2]	01	CI c.lui		
100	nzuimm[5]	00	rs1'/rc	l'	nzui	mm[4:	0]	01	CI c.srli		
100	nzuimm[5]	01	rs1'/rc	l'	nzuimm[4:0]			01	CI c.srai		
100	imm[5]	10	rs1'/rc	rs1'/rd' in				01	CI c.andi		
100	0	11	rs1'/rc	l'	00	rs.	2'	01	CR c.sub		
100	0	11	rs1'/rc	l'	01	rs	2'	01	CR c.xor		
100	0	11	rs1'/rc	ľ	10	rs	2'	01	CR c.or		
100	0	11	rs1'/rc	i'	11	rsź	2'	01	CR c.and		
101		imm[11	4 9:8 10	6 7	3:1 5]			01	CJ c.j		
110	imm[8 4	:3]	rs1'		imm[7:6 2:1	[5]	01	CB c.beqz		
111	imm[8 4	:3]	rs1'		imm[7:6 2:1	[5]	01	CB c.bnez		

Opcode 10

15 14 13	12	11 10 9 8 7	6 5 4 3 2	1 0				
000	nzuimm[5]	rs1/rd≠0	nzuimm[4:0]	10	CI c.slli			
000	0	rs1/rd≠0	10	CI c.slli64				
001	uimm[5]	rd	rd uimm[4:3 8:6]					
010	uimm[5]	rd≠0	uimm[4:2 7:6]	10	CSS c.lwsp			
011	uimm[5]	rd	uimm[4:2 7:6]	10	CSS c.flwsp			
100	0	rs1≠0	10	CJ c.jr				
100	0	rd≠0	10	CR c.mv				
100	1	0	0	10	CI c.ebreak			
100	ĺ	rs1≠0	Û	10	CJ c.jair			
100	1	rs1/rd≠0	rs2≠0	10	CR c.add			
101	uim	m[5:3 8:6]	rs2	10	CSS c.fsdsp			
110	uim	m[5:2 7:6]	rs2	10	CSS c.swsp			
111	uim	m[5:2 7:6]	rs2	10	CSS c.fswsp			

