NYCU-ECE DCS-2024

HW05

Simple MIPS CPU


資料準備

1. 從 TA 目錄資料夾解壓縮:

% tar -xvf ~dcsTA01/HW05.tar

- 2. 解壓縮資料夾 hw01 包含以下:
 - a. 00_TESTBED/
 - b. 01_RTL/
 - c. 02_SYN/
 - d. 03_GATE/


Block Diagram



設計描述

此次作業的Clock period可自行調整。

MIPS是一種採用RISC的ISA,這次作業需要設計一個簡單的CPU架構,並根據輸入的指令(32-bit),判斷需要做哪些運算,並輸出相對應的結果,更新暫存器的value。



● R-type 運算指令

Opcode(6)	Funct(6)	operation
000000	100000	rs + rt
000000	100100	rs & rt
000000	100101	rs rt
000000	100111	rs nor rt
000000	000000	rt << shamt bits
000000	000010	rt >> shamt bits

● I-type 運算指令

Opcode(6)	operation
001000	rs + immediate

- 若opcode不在列表中,則為instruction fail,instruction fail output 設為 1
- Instruction的rs(5), rt(5), rd(5)為address, 上述運算須取register的value出來運算, 共有6個register。

Address(5 bits)	Value(初始為0)
10001	0
10010	0
01000	0
10111	0
11111	0
10000	0

- Shamt, immediate即為value,可直接做計算。
- R、Itype有寫回功能,分別用Rd/Rt表示寫回地址,須將值存起來進行下次計算。

以下為一些指令例子:

Opcode-rs-rt-imm

Addi instruction, reg(10001) = 0, imm = 4, reg(10010) = 0 + 4 = 4

NO opcode 001100 -> instruction fail!

3. Instruction: 000000-10001-10010-10111-00001-000000

Opcode-rs-rt-rd-shamt-funct

Sll instruction, reg(10010) = 4, shamt = 1, reg(10111) = 8

● 測資範例

Input.txt

第一行為測資總數量,第二行開始為instruction。

1	5000
2	00000001000101111111100100100101
3	00100001000111110000001110011110
4	00100010010010000000001100101001
5	00100010000010000000001101011010
6	001000111111000100000000001101011
7	001000101111000000000000100010011
8	00100010010101110000000010001111
9	00100011111100100000001111010001
10	010010000000000000000000000100110
11	00000010111010000100011001100111

Output.txt

由左到右分別為

instruction fail, out_0, out_1, out_2, out_3, out_4, out_5

(若為instruction fail, 則register file輸出當前的值)

->如下line8, line9

1	0	0	0	0	0	0	0
2	0	0	0	0	0	926	0
3	0	0	0	809	9	926	0
4	0	0	0	858	0	926	0
5	0	1033	0	858	9	926	0
6	0	1033	0	858	0	926	275
7	0	1033	0	858	143	926	275
8	0	1033	1903	858	143	926	275
9	1	1033	1903	858	143	926	275
10	0	1033	1903	64544	143	926	275

• 助教的demo測資會排除以下情形

instruction $1 \rightarrow r1 = r2 + r3$ instruction $2 \rightarrow r4 = r1 + r2$

Inputs

Signal name	Number of bit	Description
clk	1 bit	clock
rst_n	1 bit	Asynchronous active-low reset
in_valid	1 bit	為 1 時,即開始接收 data
instruction	32 bits	in_valid = 1 時給值, 一個 cycle 給一個
		instruction

Outputs

Signal name	Number of bit	Description
out_valid	1 bit	為1時輸出值
Instruction_fail	1 bit	opcode 不在上述 R/I-type 時為 1
out_0	16 bits	暫存器 10001 的值
out_1	16 bits	暫存器 10010 的值
out_2	16 bits	暫存器 01000 的值
out_3	16 bits	暫存器 10111 的值
out_4	16 bits	暫存器 11111 的值
out_5	16 bits	暫存器 10000 的值

Specifications

- 1. Top module name: MIPS(File name: MIPS.sv)
- 2. 在非同步負準位 reset 後,所有的 output 訊號必須全部歸零。
- 3. Output 要在 Input 後的 10 cycles 內輸出。
- 4. Output 要<mark>連續輸出</mark>,意即 out_valid 須**連續** pull high。
- 5. 所有 Output 訊號要在輸出結束後全部歸零。
- 6. 02_SYN result 不行有 error 且不能有任何 latch。
- 7. Input delay = 0.5 * clock period; Output delay = 0.5 * clock period
- 8. Timing report 的 slack 必須為 non-negative 且 result 為 Met。
- 9. 03_Gate 不能有 timing violation。Latency 與 01_RTL 相同。
- 10. 請勿使用 *error*, *latch*, *congratulation* or *fail* 當作 logic / wire / reg / submodule / parameter 的名稱,否則 demo 結果會是 fail

 Note: *代表在該 word 前後的任何符號,比如: error test 即為禁止的。


11.更改 clock period:


(1) HW05/00 TESTBED/PATTERN.sv 圈起部分

```
1  ifdef RTL
2  imescale 1ns/10ps
3  include "MIPS.sv"
4  define CYCLE_TIME 5.0
5  endif
6  ifdef GATE
7  imescale 1ns/10ps
8  include "MIPS_SYN.v"
9  define CYCLE_TIME 5.0
10  endif
```

(2) HW05/02 SYN/syn.tcl

Example waveform





上傳檔案

- 1. 請將HW05/01_RTL裡的MIPS.sv依以下命名規則重新命名後上傳至E3。 命名規則:MIPS_{clock cycle time}_dcsxxx.sv,xxx為工作站帳號號碼, clock cycle time請取到小數第一位。 例如:某同學的工作站帳號為dcs230,clock cycle time為5.0ns,他的檔名應為 MIPS_5.0_dcs230.sv。命名錯誤扣5分
- 2. report dcsxx.pdf, xx is your server account. 上傳至new E3。
- 3. 1de: 5/16 23:59:59

2de & report: 5/23 23:59:59

Grading policy

- 1. Pass the RTL& Synthesis simulation. 60%
- 2. Performance = Area × Total cycles × Clock period 30%
- 3. Report 10%

Note

Template folders and reference commands:

- 1. 01 RTL/ (RTL simulation) → ./01_run
- 2. 02 SYN/ (synthesis) \rightarrow ./01_run_dc
- 3. 03_GATE/ (gate-level simulation) → ./01_run

報告請包括以下內容

- 1. 描述你的設計方法,例如如何加速(減少critical path)或降低面積或優化方法。
- 2. 基於以上,畫出你的架構圖(Block diagram)
- 3. 心得報告,不限於此次作業,對於作業或上課內容都可以寫下。
- 4. 遇到的困難與如何解決。(optional)