




Família 8051

(introdução)



Refresh...

- Microprocessador vs. microcontrolador.
- Periféricos *built-in*.
 - *Single-chip computer*



Objetivos

Intrudução à família de microcontroladores 8051:

- Histórico
- Modelos da família original
- Principais características
- Diagrama em blocos simplificado
- Configuração e descrição dos pinos (pinagem)
- Arquitetura
 - Multiplexação de dados e endereços
 - I/O mapeado em memória
 - Organização de memória
 - Timing
 - Interrupções
 - T/C e porta serial
 - Instruction set
- Modelos atuais
- Atividades



Rápido histórico

- Desenvolvido pela Intel
- Nome oficial: MCS-51
- Introduzida no final da década de 70/ início de 80.
- Principal finalidade: automação e controle.

Principais modelos da família original


MODELO	MEMÓRIA INTERNA		TIMER/COUNTER
	PROGRAMA	DADOS (RAM)	
8051	4k ROM	128	2
8052	8k ROM	256	3
8031	-	128	2
8032	-	256	3
8751	4k EPROM	128	2




Principais características do 8051

- 8 bits
- 4 ports bidirecionais de 8 bits (P0, P1, P2, P3)
- 128 bytes de RAM interna
- 4 Kbytes de memória de programa ROM OTP
- Endereçamento de até 64 Kbytes de memória de dados externa
- Endereçamento de até 64 Kbytes de memória de programa externa
- Oscilador de clock
- 2 timers/counters (T/C) de 16 bits
- Uma porta serial USART
- 5 fontes de interrupção (2 externas, 2 T/C, 1 serial)

Diagrama em blocos simplificado



Configuração e descrição dos pinos



PORT P0 (P0.0...P0.7)

Port bidirecional de 8 bits para I/O ou fornece multiplexada a parte menos significativa do endereço (A0...A7) e os dados (D0...D7) para acesso a memória externa

PORT P1 (P1.0...P1.7)

Port bidirecional de 8 bits para I/O (uso geral)

PORT P2 (P2.0...P2.7)

Port bidirecional de 8 bits para I/O ou fornece a parte mais significativa do endereço (A8...A15) para acesso a memória externa

PORT P3 (P3.0...P3.7)

Port bidirecional de 8 bits para I/O ou funções especiais:

P3.0:RXD:entrada para recepção de dados da serial

P3.1:TXD:saída para transmissão de dados da serial

P3.2:/INT0:entrada da interrupção externa 0

P3.3:/INT1:entrada da interrupção externa 1

P3.4:T0:entrada externa do T/C 0

P3.5:T1:entrada externa do T/C 1

P3.6:/WR:saída para escrita em memória de dados externa (RAM)

P3.7:/RD:saída para leitura em memória de dados externa (RAM)

ALE

(Address Latch Enable) Saída de habilitação do latch de endereços. Comanda a demultiplexação de dados e endereços do PORT P0

/PSEN

(Program Store Enable) Saída de habilitação de memória de programa externa.

/EA

(External Access) Entrada de seleção da memória de programa

/EA = 0 : apenas memória de programa externa

/EA = 1 : executa os primeiros 4k na ROM interna

RST

Entrada de reset. Deve ficar em nível alto por pelo menos 24 períodos de clock

XTAL1 e XTAL2

Conexão do cristal e capacitores externos para funcionamento do oscilador de clock interno

V_{CC}


+5V

V_{SS}

GND


Arquitetura

Multiplexação de dados e endereços



Arquitetura

Multiplexação de dados e endereços




I/O Mapeado em memória: como não há espaço de endereçamento reservado para dispositivos de I/O, deve-se reservar uma parte do endereçamento da RAM para caso seja necessário acessá-los desta forma.

Arquitetura

Organização de memória

Memória de programa:




Arquitetura


Organização da memória

Memória de dados (RAM) e área de SFRs (Special function registers):

Interna:



Externa:



Exemplo:

MOV 35h,#4Ah ;escreve 4Ah no end. 35h de RAM int.
MOV A,35h ;move o conteúdo do end. 35h de RAM. int. para o acumulador.

Exemplo:

MOV A,#30h ;escreve 4Ah no end. 35h de mem int.
MOV DPTR,#0850h ;DPTR aponta para 0850h
MOVX @DPTR,A ;escreve 30h no end. 0850h de RAM extena

Arquitetura

Organização da memória

Memória de dados (RAM) e área de SFRs (Special function registers):

BYTE ADDRESS	BYTE ADDRESS
7F	GENERAL PURPOSE RAM
"NOT BIT ADDRESSABLE"	
30	
2F	
2E	
2D	
2C	
2B	
2A	
29	
28	
27	
26	
25	
24	
23	
22	
21	
20	
1F	
18	
17	
10	
0F	
08	
07	
00	

RAM

BYTE ADDRESS	BYTE ADDRESS
FF	SPECIAL FUNCTION REGISTER
F0	
E0	
D0	
B8	
B0	
A8	
A0	
99	
98	
90	
8D	
8C	
8B	
8A	
89	
88	
87	
83	
82	
81	
80	

SPECIAL FUNCTION REGISTER

**Microcontrolador
8051 Detalhado
Denys E. C. Nicolosi,
Editora Érica, 2a Ed.**

Arquitetura

Organização da memória

Bancos de registradores

- Situados nas posições 00h até 1Fh de RAM Interna.

-A seleção do banco (0,1,2,3) é feita através Dos bits RS1 e RS0 do SFR **PSW**:

CY	AC	F0	RS1	RS0	OV	-	P
----	----	----	------------	------------	----	---	---

	Rn	Endereço Hexadecimal	BITS no PSW	SELEÇÃO (instruções)
3	R7	1F	RS1 RS0 1 1	SETB RS0 SETB RS1
	R6	1E		
	R5	1D		
	R4	1C		
	R3	1B		
	R2	1A		
	R1	19		
	R0	18		
2	R7	17	RS1 RS0 1 0	CLR RS0 SETB RS1
	R6	16		
	R5	15		
	R4	14		
	R3	13		
	R2	12		
	R1	11		
	R0	10		
1	R7	0F	RS1 RS0 0 1	SETB RS0 CLR RS1
	R6	0E		
	R5	0D		
	R4	0C		
	R3	0B		
	R2	0A		
	R1	09		
	R0	08		
selecionado no reset 0	R7	07	RS1 RS0 0 0	CLR RS0 CLR RS1
	R6	06		
	R5	05		
	R4	04		
	R3	03		
	R2	02		
	R1	01		
	R0	00		

Arquitetura

Organização da memória

Bancos de registradores

Exemplo:


Após as instruções

CLR RS0
SETB RS1
MOV A,R5

Qual é o conteúdo de A ?

Resposta: A ← F1h

BANCO	Rn	conteúdo	Endereço Hexadecimal	BITS no PSW		SELEÇÃO (instruções)
3	R7	01	1F	RS1 1	RS0 1	SETB RS0 SETB RS1
	R6	56	1E			
	R5	25	1D			
	R4	D8	1C			
	R3	9A	1B			
	R2	F7	1A			
	R1	63	19			
	R0	5A	18			
2	R7	E0	17	RS1 1	RS0 0	CLR RS0 SETB RS1
	R6	C3	16			
	R5	F1	15			
	R4	9D	14			
	R3	B5	13			
	R2	7D	12			
	R1	90	11			
	R0	63	10			
1	R7	4E	0F	RS1 0	RS0 1	SETB RS0 CLR RS1
	R6	E8	0E			
	R5	E7	0D			
	R4	E6	0C			
	R3	E5	0B			
	R2	00	0A			
	R1	00	09			
	R0	00	08			
0	R7	34	07	RS1 0	RS0 0	CLR RS0 CLR RS1
	R6	C5	06			
	R5	22	05			
	R4	7A	04			
	R3	34	03			
	R2	83	02			
	R1	A5	01			
	R0	00	00			




Clock

Oscilador interno. Requisita a conexão de um cristal e capacitores. Também pode-se aplicar clock externo.

Tipicamente:

$C1 = C2 = 33 \text{ pF}$
Cristal
11.059200 MHz




Ciclos de máquina

Um ciclo de máquina consiste de 12 períodos de clock. As instruções requerem 1 ou 2 ciclos.

Reset

Ativo em nível lógico alto. Deve permanecer pelo menos 2 ciclos de máquina ativo, permitindo a estabilização do oscilador interno. Tipicamente:




Interrupções

- Estrutura nesting (aninhamento de interrupções).
- Espaço de 7 bytes entre cada vetor de interrupção.

- 5 fontes
- Externas ativas Por nível ou borda (descida)

- Mascaramento individual ou global

- Dois níveis de prioridade



Timer/Counter (T/C)

- 2 T/C: T/C 0 e T/C 1.
- A contagem acontece nos registradores TLx e THx.
- Operação como timer: incremento em TLx/THx ocorre a uma frequência de 1/12 da frequência do clock.
- Operação como counter: incremento em TLx/THx ocorre na borda de descida do pino Tx.
- 4 modos de operação:

M1	M0	Seleção do modo de operação.
0	0	MODO 0 T/C de 13 bits.
0	1	MODO 1 T/C de 16 bits.
1	0	MODO 2 T/C de 8 bits com recarga automática.
1	1	MODO 3 "Split timer mode".

Porta serial

- Pinos TXD e RXD.
- Permite operação *full-duplex* e possui um *buffer* de recepção.
- Transmissão e recepção dos dados acontecem no registrador SBUF:
 - São dois buffers fisicamente independentes.
 - Escrita em SBUF: carrega os dados a serem transmitidos.
 - Leitura em SBUF: recebe os dados.
- 4 modos de operação:

SM1	SM0	Seleção do modo de operação	BAUD RATE
0	0	MODO 0 Shift register. RXD é a linha de I/O de dados e TXD o clock.	Fixo (oscilador / 12)
0	1	MODO 1 UART de 8 bits.	Variável (timer)
1	0	MODO 2 UART de 9 bits.	Fixo (oscilador / 64 ou / 12)
1	1	MODO 3 UART de 9 bits.	Variável (timer)

Instruction set

- ISA (*instruction set architecture*) **CISC**.
- Aproximadamente 100 instruções. Podem ser divididas nos cinco grupos descritos abaixo

1. Aritméticas

Exemplos:

ADD
INC
SUB
DIV
MUL

2. Lógicas

Exemplos:

ANL
ORL
XRL
CPL
SWAP
RL
RR

3. Transferência de dados

Exemplos:

MOV
MOVC
MOVX
PUSH
POP

4. Salto e salto incondicional

Exemplos:

AJMP
LJMP
SJMP
CJNE
DJNZ
NOP
JZ
JNZ

5. Manipulação de variáveis booleanas

(bit-level)

Exemplos:

CLR
SETB
CLP
ANL
ORL
MOV



Modelos atuais

- A Intel não produz mais a família 8051 original. Na linha de embarcados, dedica-se a dispositivos mais sofisticados.
- O 8051 ainda é um dos cores de 8 bits mais populares do mercado.
- **“Há 8051 de todos os sabores e para todos os gostos !”**
 - Periféricos *built-in*.
 - Desempenho.
 - Encapsulamentos.
 - Consumo.
 - Tensão de operação.

Exemplos de fabricantes e respectivos destaques:

- | | |
|----------------------|---|
| ■ NXP (Philips) | grande variedade de periféricos built-in |
| ■ Atmel | linha AT89S com memória de programa flash |
| ■ Dallas (Maxim) | alto desempenho (até 50 MHz, 50 MIPS) |
| ■ Infineon (Siemens) | grande variedade de periféricos built-in |
| ■ Texas Instruments | aquisição de sinal |
| ■ Cypress | controlador USB com 8051 |
| ■ Nuvoton | alto desempenho (2,5 x faster) |



Atividades

- Procurar datasheets da **8051 family** utilizando as seguintes palavras chave:
 - ☐ Family architecture
 - ☐ Hardware description
 - ☐ Programmer's guide ou instruction set