#### <u>תרגיל בית מספר 4</u>

תאריך הגשה: יום ג' ה-08.06.21, עד חצות לתיבה במאמא

הכנה והגשה בבודדים בלבד.

#### <u>שאלה 1:</u>

נתונים 16 רכיבי זיכרון בגודל 8Gx8 כל אחד. יש לממש מערכת זיכרון מכל הרכיבים הנ"ל כך שהדברים הבאים יתקיימו: מספר קווי הכתונים (data bus) הוא 32, כל הזיכרון בכל הרכיבים בשימוש. בכל רכיב יש CS1 ו CS1.

## <u>שאלה 2 (מהספר):</u>

A four-way set-associative cache memory has four words in each set. A replacement procedure based on the least recently used (LRU) algorithm is implemented by means of 2-bit counters associated with each word in the set. A value in the range 0 to 3 is thus recorded for each word.

When a hit occurs, the counter associated with the referenced word is set to 0, those counters with values originally lower than the referenced one are incremented by 1, and all others remain unchanged. If a miss occurs, the word with counter value 3 is removed, the new word is put in its place, and its counter is set to 0. The other three counters are incremented by 1.

Show that this procedure works for the following sequence of word reference: A, B, C, D, B, E, D, A, C, E, C, E. (Start with A, B, C, D as the initial four words, with word A being the least recently used.)

#### :3 שאלה

. 32K x 12 bit מערכת הזיכרון הראשי של מחשב היא בגודל

למערכת זו יש זיכרון מטמון (cache) המאורגן בשיטה הדו -קבוצתית אסוציאטיבית. מבנה כל קבוצה הוא (כרגיל, משמאל לימין) : שדה valid, שדה ערך. (שדה valid הוא השמאלי) רוחב כל שורה במטמון הוא 50 סיביות, ותוכן המטמון בהקסה נתון כאן :

2B32F51BF303E 3B9607999330F 2B327F5BF36FF 3B96F4B99301D 2B32071BF346F 3B96079993683 2B331D787F024 3B97F8399200D

#### חלק ו:

בסעיפים הללו כל המספרים הם בהקסה .

- 1. בכל סעיף יש לענות האם לכתובת הנתונה יש העתק במטמון. אם התשובה היא חיובית, יש לכתוב את הערך המאוחסן במטמון לאותה כתובת:
  - א. לכתובת 6E5F
  - ב. לכתובת 2CCD
  - לכתובת 2CCA:
  - ד. לכתובת 2CCC
  - ה. לכתובת 4C97
- 2. המעבד פנה לכתובת בזיכרון והערך שחזר אליו היה 683 , האם ניתן לדעת לאיזו כתובת פנה המעבד, ואם כן, מהי?

#### <u>חלק וו</u>

יש לבנות את הזיכרון הראשי הנתון בתחילת השאלה. להזכירכם גודלו 32K x 12 bit יש לבנות את

כל כתובת מתייחסת למילה (של 12 ביטים).

. $\overline{CS2}$  ו CS1 בכל רכיב ש A בכל אל א B בעם B לרשותכם א יחידות בשם A לרשותכם של אל א 16K x 1 bit לרשותכם

- 3. לכמה יחידות מסוג A ולכמה יחידות מסוג B, בבת אחת, תפנה פנייה לשורה (כתובת) D בזיכרון הראשי?
- 4. מוסיפים שני decoders, האחד מחובר ל-chip selects של יחידות A והשני ל-chip selects של יחידות B וגודלם מוסיפים שני מוסיפים שני decoder, האחד מחובר ל-decoder מינימלי. לכל קבוצת יחידות התאימו את ה
  - ? A המינימלי אותו יש לחבר ל chip selects של יחידות decoder א. מה גודל ה
  - ב. מה גודל ה decoder המינימלי אותו יש לחבר ל chip selects של יחידות

# <u>שאלה 4:</u>

נתונה משימה לחבר ל CPU במעבדה, זיכרון RAM בגודל 8G × 48 (ז.א. רוחב שורה/מילת זיכרון יהיה 48 סיביות), ולכל מילת זיכרון בת 48 סיביות יש כתובת.

במעבדה מצויים רכיבי ה RAM הבאים

- 8G x 16 רכיב אחד שגודלו a.
- $4G \times 32$  רכיב אחד שגודלו. b
- 1G x 8 רכיבים קטנים שגודלם 28. c

## מחליטים לחסוך ומבצעים את הדברים הבאים:

- .c שתמשים ברכיבים a ו- a, ובמינימום מרכיבי
  - מחברים את רכיב b לכתובות הנמוכות יותר.
- .c שמוציא '1' במוצא הנבחר) בגודל מינימלי, ומספר מינימלי של שערים בכדי לחבר את רכיבי) decoder בונים

## <u>סימונים:</u>

האקדמית ת"א יפו ביה"ס למדעי המחשב ארכיטקטורת מחשבים ד"ר כרמי מרימוביץ' וד"ר אסתי שטיין אביב תשפ"א

- כאשר i כאשר Address Bus כאל Address Bus נתייחס לחוטי ה
  - . נתייחס לחוטי ה Data Bus כאל i כאשר D כאשר D נתייחס לחוטי ה
- . נתייחס לחוטים ביציאה מה decoder כאל d chiטים ביציאה מה
  - CS1 ,  $\overline{CS2}$  :CS לכל רכיב יש 2 כניסות •

### <u>השאלות הבאות נובעות מהחלטת החיסכון:</u>

- א. מה המספר המינימלי של רכיבי c הנדרשים כדי לעמוד במשימה?
  - ב. מה יהיה מחובר לכניסה CS1 של רכיב a?
  - :. מה יהיה מחובר לכניסה CS1 של רכיב d?
  - ?decoder יחוברו לכניסה ל $A_i$  יחוברו לכניסה ל
- ה. מה יהיה מחובר לכתובות הגבוהות ביותר? (על פי הסדר הזה), לרכיב CS1 המחובר לכתובות הגבוהות ביותר?

מחליטים לחבר ל RAM זיכרון מטמון (cache) . הזיכרון מנוהל בשיטה ה-דו קבוצתית אסוציאטיבית, עם 4K שורות.

ו. מה יהיה רוחב שורה אחת בזיכרון המטמון?

נתון שרוחב שורה ב Memory Page Table (טבלת תרגום מכתובת וירטואלית לפיסית) הוא 21 סיביות כולל Memory Page Table (טבלת הרגום היא 21/64. מגלים שברגע השיא (<u>כשכל</u> הזיכרון הפיסי מוקצה), תפוסת טבלת התרגום היא valid/presence bit.

- ז. מה הוא האורך (מספר השורות/מילות זיכרון) של הזיכרון הווירטואלי המוגדר במחשב זה?
  - ח. מה יהיה גודל דף פיסי/וירטואלי? (גדלי הדף הפיסי והווירטואלי זהים)

# בהצלחה!