

# Rechnerarchitektur I (RAI)

# Befehlssatz

Prof. Dr. Akash Kumar  
*Chair for Processor Design*

# Inhalt

2

- Begriffserklärung
- Klassifikationen von Befehlssatz-Architekturen
- Operandenspeicherung innerhalb der CPU
- Explizit im Befehl adressierte Operanden
- Operandenspeicherung, Adressierung
- Operationen des Befehlssatzes
- Typ und Länge der Operanden
- Beispiele zu Befehlssatz-Architekturen

# Inhalt

3

- JVM (STACK)
- R2000 (MIPS)
- ALPHA AXP
- Intel Pentium II
- UltraSPARC II
- AT91 ARM
- AMD Athlon

# Begriffserklärung

4

**Algorithmus:** Die Informationsverarbeitung in einem Rechner erfordert die schrittweise Umsetzung eines definierten Algorithmus. Der Algorithmus wird als geordnete Folge von Anweisungen, Befehlen dargestellt.

**Befehl:** Ein Befehl (instruction) ist eine eindeutig spezifizierte Arbeitsanweisung an den Prozessor (CPU). Er ordnet eine Operation an, die in der Regel an spezifizierten Daten (Operanden) vorzunehmen ist und ein Ergebnis (Resultat) liefert. (maschinenlesbar → Maschinenbefehl)

**Befehlssatz:** Der Menge aller in einem Prozessor implementierten Befehle bildet den Befehlssatz. Die Architektur eines Rechners wird wesentlich durch den Befehlssatz des verwendeten Prozessors bestimmt (ISC-Instruction Set Computer → wesentliches Architekturmerkmal).  
Die Menge aller Maschinenbefehle definiert die Maschinensprache.

# Begriffserklärung

5

**Befehlskomponenten:** Die Komponenten eines Befehlssatzes sind die Operation, der Datentyp und die Operanden, Adressierung des Befehls.

**Maschinensprache:** Durch die Menge der im Prozessor realisierbaren Maschinenbefehle ist eine hardwareabhängige Programmiersprache für den Rechner, die Maschinensprache gegeben → Maschinenprogramme. Rechner einer Prozessorfamilie realisieren eine weitestgehend ähnliche Maschinensprache (Binärkompatibilität).

## Hauptmerkmale des Befehlssatzes

**Befehlsvorrat:** Die Menge aller verfügbaren Maschinenbefehle bildet den Befehlsvorrat. Sie werden in der Befehlsliste geordnet zusammengefaßt.

**Befehlsformat:** Die innere Struktur der Maschinenbefehle, dargestellt durch Binärworte, wird durch das Befehlsformat bestimmt. Entsprechend dem Befehlsformat werden die einzelnen Komponenten des Befehls binär codiert im Befehlswort zusammengefaßt.

# Begriffserklärung

6

**Orthogonalität:** Ein Befehlssatz heißt orthogonal, wenn eine möglichst kleine Anzahl von grundlegenden Befehlen existiert, die beliebig miteinander kombinierbar sind und sich in ihrer Funktionalität nicht oder nur wenig überschneiden. Die Komponenten eines Befehlssatzes (Operation, Datentyp, Adressierung) sollten orthogonal zueinander sein (voneinander unabhängig). Jede Operation sollte jede relevante Adressierungsart bzw. jeden relevanten Datentyp zulassen.


**Symmetrie:** Ein Befehlssatz heißt symmetrisch, wenn jeder Befehl mit jedem relevanten Datentyp ausgeführt werden kann, sowie jede zulässige Adressierungsart benutzt werden kann.

**Regularität:** Ein Befehlssatz heißt regulär, wenn er nach konsistent anwendbaren Regeln strukturiert ist. Regularität und Orthogonalität stehen in enger Wechselbeziehung.

# Befehlsstruktur

7

Die Befehlskomponenten ( Operation, Datentyp und Operanden, Adressierung) werden im Befehlswort strukturiert zusammengefaßt und binär codiert. Die Befehlswortlänge ist allgemein nicht für jeden Befehl des Befehlssatzes einheitlich (byteweise abgestuft).



Die Positionen von Opcode und Adressteil sind nicht fest (der Opcode kann am Anfang oder Ende des Befehlswortes stehen aber auch über das Befehlswort verteilt sein).

Der Operandenteil kann je nach Befehlsformat gleichzeitig auch mehrere Operanden und oder Adressen, wie auch andere Informationen enthalten.

# CISC/RISC

8

Je nach Umfang des im Prozessor realisierten Befehlssatzes können zwei Kategorien von Befehlssatz-Architekturen (ISA) unterschieden werden:

1. **CISC** (Complex Instruction Set Computer)  
Befehlsvorrat: 400..500 Befehle/Befehlsformate  
z.B.: DEC VAX, IBM 360, Intel x86
2. **RISC** (Reduced Instruction Set Computer)  
Befehlsvorrat: 40..50 Befehle/Befehlsformate  
z.B.: Sun SPARC, SGI MIPS, DEC ALPHA, HP PARISC, IBM PowerPC

Diese Unterscheidung beruht nicht primär auf Unterschieden in der Hardware-Realisierung, dem eingesetzten Betriebssystem, ...



# Motivation für RISC

9

## 90/10 Regel beim Befehlssatz

Bei einem komplexen Befehlssatz (CISC) werden 90% aller Operationen mit nur 10% der Befehle des Befehlssatzes durchgeführt.

R. Chou und M. Horowitz: „The goal of any instruction format should be: (1) simple decode, (2) simple decode, (3) simple decode.“

Albert Einstein: „Keep it simple, as simple as possible, but no simpler.“

- Befehls Worte und Opcode in komplexen Befehlsformaten mit variablen Längen und vielen komfortablen Adressierungsarten
- leistungsfähige, komplexe Befehle führen zu einer Verkürzung des Maschinenprogramms und damit zur Erhöhung der Codedichte
- Realisierung der Maschinenbefehle durch Ausführen von Mikroprogrammen im Prozessor (der Befehlszyklus wird durch eine Mikroprogramm-Steuerung realisiert)
- Anzahl der benötigten Taktzyklen pro Befehl ist unterschiedlich (mehr als 1 Taktzyklus/Befehl)

# RISC

11

- stark reduzierter Umfang an Befehlsformaten und Adressierungsarten (meist weniger als 4 Befehlsformate und 4 Adressierungsarten)
- einfache wenige Basisbefehle, aus denen komplexe Operationen zusammengestellt werden können
- Load/Store-Architektur, ALU-Befehle realisieren keine Speicherzugriffe, Speicherzugriffe erfolgen nur über Load/Store-Befehle
- Universalregister-Architektur (meist 32 oder mehr Universalregister)
- festverdrahtete Maschinenbefehle und fester Befehlszyklus, keine Mikroprogramm-Steuerung
- Ausführung der meisten Befehle in nur einem Taktzyklus

# Klassifikationen von Befehlssatz-Architekturen

12

- Merkmale der Klassifikation
  - Operandenspeicherung innerhalb der CPU, wo und wie
  - Zahl der explizit im Befehl adressierten Operanden
  - Operandenspeicherung, Adressierung, wie spezifiziert
  - Operationen des Befehlssatzes
  - Typ und Länge der Operanden, wie spezifiziert
- Alle bekannten Rechnerarchitekturen stellen temporären Operandenspeicher innerhalb der CPU bereit (Register, Stack, Akkumulator).

# Operandenspeicherung innerhalb der CPU

13


## Hauptvarianten, Alternativen der Operandenspeicherung

temporärer Operandenspeicher	explizite Operanden	Quelle für Operanden	Ziel für Resultate	Zugriff auf Operanden
Stack	0	Stack	Stack	PUSH/POP auf Stack
Akkumulator (ACCU)	1	ACCU/ Speicher	ACCU	LOAD/STORE auf ACCU
Registersatz (Universalregister)	2 oder 3	Register/ Speicher	Register/ Speicher	LOAD/STORE auf Register

# Stack-Architektur (stack architecture)

14


## Null-Adress-Maschine



# Akkumulator-Architektur (accumulator architecture)

15


## Ein-Adress-Maschine



# Universalregistersatz-Architektur (GPR architecture)

16

## Zwei/Drei-Adress-Maschine





# Vor- und Nachteile der Architekturtypen

17

## Vor- und Nachteile der Architekturtypen

Typ	Vorteile	Nachteile
Stack	einfachstes Modell, gute Codedichte	kein direkter Zugriff auf Stack, nur relativ zum SP → Engpass
ACCU	kurze Befehle minimale Hardware	ACCU ist einziger temporärer Speicher, höchster Speicherverkehr → Engpass
GRP	allgemeinstes Modell, Zwischenspeicherung der Operanden	alle Operanden explizit adressieren, lange, komplexe Befehlswörter, schlechte Codedichte

# Motivation für Universalregister-Architekturen

18

1. Register erlauben einen schnelleren Zugriff auf die Operanden
2. einfachere Adressierung der Register (kurze Adresslängen)
3. Einbeziehung der Spezialregister in den Universalregistersatz
4. nutzbar als zusätzliche Ebene in der Speicherhierarchie
5. vielfältige Möglichkeiten der Zwischenspeicherung von Operanden
6. für Compiler einfacher und effektiver nutzbar (z.B. Variablenübergabe)

# Explizit im Befehl adressierte Operanden

19

Grundsätzlich werden unterschieden:

**monadische Operation:** (unäre, einstellige Operation)  $B := op A$

**dyadische Operation:** (binäre, zweistellige Operation)  $C := A op B$

Für eine zweistellige Operation (Verknüpfung «  $op$  » von zwei Operanden zu einem Resultat) sind mindestens folgende Angaben erforderlich:

- Art der Operation  $\rightarrow op$
- Adresse des 1. Operanden (1. Quelloperand)  $\rightarrow A$
- Adresse des 2. Operanden (2. Quelloperand)  $\rightarrow B$
- Adresse für das Resultat (Zieladresse)  $\rightarrow C$

# Explizit im Befehl adressierte Operanden

20

Folgende zusätzliche Angaben sind bei vollständiger Beschreibung eines Befehls mit Programmverzweigungen noch denkbar:


- Adresse des 1. Folgebefehls ohne Verzweigung  $\rightarrow NI0$
- Adresse des 2. Folgebefehls bei Verzweigung  $\rightarrow NI1$

Operanden und Resultate (Adressen und Befehle) stehen entweder in prozessorinternen temporären Speichern, z.B. Registern oder im Hauptspeicher. Beide werden durch Adressen angesprochen.

Die Codierung aller Angaben in einem Befehlswort führt zu einem 5-Adress-Befehl. Der Operandenteil umfaßt dabei die 1. und 2. Quelladresse der Operanden, die Zieladresse für das Resultat und die beiden Adressen der möglichen Folgebefehle.

# 5-Adress-Befehlsformat

21



## Beispiel

Opcode : 8 Bit → 256 verschiedene Befehle codierbar  
Adressraum : 32 Bit → 4 GByte Speicher adressierbar  
Befehlswortlänge : 168 Bit → 6 32-Bit-Worte pro Befehl

Übliche Befehlswortlängen z.B. 32 ... 64 Bit (→ 168 Bit sehr uneffektiv)

→ Reduzierung des Operanden-/Adressteils (Erhöhung der Codedichte)


# Massnahmen zur Reduzierung des Operandenteils

22


- Befehlszähler: enthält die Adresse für den unmittelbaren Folgebefehl
- Verzweigungs-/Sprungbefehle: enthalten Adressen der Folgebefehle
- implizite Adressierung: Quell oder Zieladressen implizit im Operationsteil
- überdeckte Adressierung: gleichzeitige Nutzung als Quell-/Zieladresse
- Direktoperanden: Operanden werden direkt im Operandenteil codiert
- Registeradressen: gesonderter Adressraum, wesentlich kürzere Adressen
- mehrstufige Adressierung: Umrechnung der Quell- und Zieladressen

# 3-Adress-Befehlsformat

23




## 2-Adress-Befehlsformat



# 1-Adress-Befehlsformat

24



$ACCU := ACCU \text{ } op \text{ } C$        $ACCU$  - implizit,  $C$ -überdeckt adressiert

## 0-Adress-Befehlsformat

Operationsteil



Opcode

kein Operandenteil (Adressteil)


$op$

alle Quell- und Zieladressen implizit adressiert



# VLIW-Befehlsformat

25




Aus mehreren Einzelbefehlen zusammengesetzter komplexer Befehl

kein festes Befehlsformat, an Operation und Architektur angepasst

speziell für die Nutzung von Parallelität, (z.B. DSP-Architekturen)

# Zuordnung Befehlsformat - Architekturtyp

26



Die GPR-Architektur (3-Adress-Maschine) ist bzgl. der verschiedenen Befehlsformate am universellsten, alle Formate sind prinzipiell möglich.

Bei der Stack-Architektur (0-Adress-Maschine) ist die Universalität nicht direkt sichtbar, Organisation und Funktionalität des Stacks im Zusammenhang mit der ALU sind entscheidend.

# Operandenspeicherung, Adressierung

27

**Folgende Betrachtungen nur für Universalregister-Architekturen!**

**Wesentliche Befehlssatz-Charakteristiken bzgl. der Operanden:**

1. Operandenzahl (für typischen ALU-Befehl)
  - 2-Adress-Befehlsformat (diadisch)
  - 3-Adress-Befehlsformat (triadisch)
2. Zahl der Speicheradressen (Speicheroperanden)
  - 0 ... 3 Adressen für Speicherzugriffe

Die Adressen des Operandenteils, die nicht für einen Speicherzugriff genutzt werden, werden folglich entweder für Registeradressen oder auch für Direktoperanden verwendet.

# Kombinationen von Register- und Speicheradressen

28

3-Adress-Befehlsformat	RR	RS	RS	SS
2-Adress-Befehlsformat	RR	RS	SS	
	0	1	2	3 Speicheradressen

## Klassifizierung der Kombinationen Register-Speicher (Typen von Universalregister-Architekturen):

RR	Register	-	Register	Load/Store-Architektur
RS	Register	-	Speicher	
SS	Speicher	-	Speicher	

Architekturen, die keinen Speicherzugriff für einen typischen ALU-Befehl erlauben, werden auch Load/Store-Architekturen genannt.

# Vor- und Nachteile der einzelnen Typen

29

Typ	Vorteile	Nachteile
RR	einfache Befehlskodierung feste Befehlswortlänge einfache Codegenerierung einfache Taktsteuerung	höhere Befehlsanzahl gesonderte Load/Store-Befehle relativ schlechte Codedichte
RS	Datenzugriff ohne gesonderte Load/Store-Befehle gute Codedichte	Operanden nicht äquivalent
SS	kompakteste Form keine Register für Zwischenwerte	große Befehlsängenunterschiede viele Speicherzugriffe

**RISC-Befehlssätze → Load/Store-Architekturen (nicht generell)**


# Speicheradressierung

30

## Interpretation von Speicheradressen

Byte-orientierter Speicherzugriff (kleinste adressierbare Einheit)

→ Probleme bzgl. Byte-Reihenfolge bei Zugriff auf größere Einheiten  
(Halbwort-, Wort-, Doppelwort-Zugriff, ...)



# Vereinbarungen zur Bytereihenfolge in einem Wort...

31

Bezeichnung	Bedeutung	Beispiel
little endian byte ordering	Byteadresse x...x00 liegt bei niedrigster Wertigkeit im Wort	Intel 80x86, DEC VAX
big endian byte ordering	Byteadresse x...x00 liegt bei höchster Wertigkeit im Wort	MIPS, SPARC

Für die Verarbeitung im Rechner ist die Byte-Reihenfolge meist unbedeutend.  
Probleme allgemein nur bei Byte-Wort-Umrechnungen.

Beim Datenaustausch zwischen Rechnern unterschiedlicher Byte-Reihenfolge  
ist diese unbedingt zu beachten (ggf. Konvertierungen).


# Speicher-Alignment

32

Der Zugriff auf Einheiten die größer als ein Byte sind kann ausgerichtet (aligned) oder nicht ausgerichtet (misaligned) erfolgen. Ein Zugriff zu einer Einheit der Länge  $m$  Bytes ab der Byte-Adresse  $A$  ist ausgerichtet, wenn gilt:  $A \bmod m = 0$ .

## Ausgerichtete Speicherzugriffe bis Doppelwort-Grenze

Speicher






# Alignment-Restriktion

33

Soll z.B. auf ein Wort auf einer nicht ausgerichteten Halbwordgrenze ( $x...x010$ ) zugegriffen werden, so müssen bei ausgerichtetem Wortzugriff die beiden benachbarten Worte ( $x...x000$  und  $x...x100$ ) eingelesen werden und anschließend die darin enthaltenen Halbworte ( $x...x010$  und  $x...x100$ ) wieder zu einem Wort zusammengesetzt (ausgerichtet) werden.

## Ausgerichteter Wort-Speicherzugriff auf nichtausgerichtetes Wort




# Alignment-Restriktion

34

Ein nicht ausgerichteter Speicherzugriff erfordert im allgemeinen mehrere ausgerichtete Zugriffe und eine anschließende Ausrichtung (Ausrichtungsnetzwerk). Ausgerichtete Zugriffe sind allgemein schneller. Ausgerichtete Zugriffe erfordern bei kürzeren Einheiten als die Registergröße ebenfalls ein Ausrichtungsnetzwerk (Multiplexer-Netzwerk, Barrel-shifter).

## Ausgerichteter Byte-Speicherzugriff bei Wort-Zugriffsbreite

Speicher




Wort-Zugriff (x...x000)



Ausrichtung auf 0. Byte

Register (Byte, x...x010)



x...x010

# Adressierung

35

Operanden, Adressen und Befehle können im Hauptspeicher oder im Registerspeicher stehen. Sie werden über ihre Adressen angesprochen, die aus verschiedenen Komponenten zusammengesetzt sein können.


**Adressen:** Adressen beziehen sich auf Konstante (Direktoperand), Register (Registeradresse) oder den Hauptspeicher (Speicheradresse).

**Statische, absolute Adressierung (physische Adressen):** Die physischen Adressen werden fest, statisch zur Programmierzeit angegeben. Programme und Daten sind vollständig lageabhängig.

**Dynamische, relative Adressierung (effektive Adressen):** Die effektive Adresse wird erst zur Laufzeit durch eine Adressrechnung gewonnen. Im Adresswerk werden dann aus den effektiven Adressen die eigentlichen physischen Adressen für die Adressierung gebildet.

# Relative Adressierung

36



## Formale Notation der Adressrechnung

Hauptspeicheradresse	(Assembler)	:	A
Registeradresse	(Assembler)	:	RA
Direktoperand	(Assembler)	:	# Operand
Hauptspeicherinhalt von A	(Assembler)	:	(A) oder @(A) auch ((A))
Hexadezimalwert	(Assembler)	:	\$ HEX
Hauptspeicherinhalt von A		:	M[A]
Registerinhalt von RA		:	RA

# Adressierungsarten

37

Adressierungsarten sind alle Möglichkeiten eines Prozessors aus relativen Adressen effektive/physische Adressen zu berechnen (zur Laufzeit).

## **Vorteile des effektiven Einsatzes der Adressierungsarten:**

- Einsparung von Hauptspeicherplatz, Rechenzeit und Programmierzeit
- Lageunabhängigkeit der Daten und Programme (relative Adressierung) (Position-Independent Code, PIC)
- Wiederverwendbarkeit von Programmteilen (Unterprogrammtechnik, ...)
- Ermöglichung der wiederholten Befehlsausführung auf verschiedene Daten (z.B. Tabellen, Schleifen), sowie bedingten Operationen (Assembler-Programmierung)


# Adressierungsarten

38

Adress.art	Beschreibung
implizit	Adressen, Operanden sind durch den Opcode selbst festgelegt
immediate	Operand wird im Befehl explizit mitgeführt (Direktooperand)
direkt	Adresse wird im Befehl explizit mitgeführt (Direktadresse)
indirekt	Befehl enthält die Adresse des Speicherplatzes in dem sich die eigentliche Adresse befindet (Adresse von Adresse)
relativ (based)	Befehl enthält einen Offset (Verschiebung) mit dem die Adresse relativ zu einer Basisadresse (Basisregister) gebildet wird
indiziert	Befehl enthält eine Basisadresse, die durch Addition eines Index (Indexregister) modifiziert wird
segmentiert	Adresse wird an den Inhalt eines Segmentregisters angehängt (concatenate, Seitenadressierung)
virtuell	Umsetzung einer virtuellen Adresse in eine physische


# Übersicht Befehl – Register - Speicher

39



# Übersicht Befehl – Register - Speicher


40





# Übersicht Befehl – Register - Speicher


41



# Gebräuchliche Adressierungsarten

42

## Adressierungsarten



# Beispiele

43

Adressierungsart	Befehl (Assembler)	Ergebnis (Zuweisung)
immediate	ADD R2, #7	$R2 := R2 + 7$
direkt	ADD R2, R3	$R2 := R2 + R3$
indirekt (Register)	ADD R2, (R3)	$R2 := R2 + M[R3]$
indirekt (Speicher)	ADD R2, @(R3)	$R2 := R2 + M[M[R3]]$
relativ (Displacement)	ADD R2, 10(R3)	$R2 := R2 + M[10 + R3]$
relativ-indiziert	ADD R2, (R3+R4)	$R2 := R2 + M[R3 + R4]$

# Operationen des Befehlsatzes

44

Bezüglich der Funktionalität sind vier Klassen von Befehlen unterscheidbar:

Operationstyp	Beispiel
Datenübertragung	Register-Register Register-Speicher Register-E/A
Datenmanipulation	arithmetische Operationen logische Operationen Schiebe-/Rotationsoperationen
Verzweigungen (bedingt, unbedingt)	Sprung- und Verzweigungsoperationen Prozedurrufe und -rückkehr Traps
Systemsteuerung	Betriebssystemrufe Speicherverwaltung Interrupts, Traps

# Datenübertragung (Beispiele)

45

Befehl	Bedeutung	
LD	Laden eines Registers	load
ST	Speichern des Inhalts eines Registers	store
MOVE	Übertragung (beliebige Richtung)	move
EXC	Vertauschen der Inhalte	exchange
TFR	Übertragung eines Registers in ein anderes	transfer
PUSH	Ablegen eines oder mehrerer Register in den Stack	push
POP	Laden eines oder mehrerer Register aus dem Stack	pop
READ	Lesen des Prozessor-Statusregisters	read
WRITE	Schreiben des Prozessor-Statusregisters	write
IN	Laden eines Registers aus einem Peripheriebaustein	input
OUT	Übertragen eines Registers in einen Peripheriebaustein	output

# Datenmanipulation, arithmetisch- (Beispiele)

46

Befehl	Bedeutung	
ABS	Absolutbetrag	absolute
ADD	Addition	addition
SUB	Subtraktion	subtract
MUL	Multiplikation	multiply
DIV	Division	divide
COM	Einerkomplement	complement
NEG	Vorzeichenwechsel, Zweierkomplement	negate
CLR	Löschen	clear
CMP	Operandenvergleich	compare
DAA	Dual-Dezimal-Umwandlung	decimal adjust
DEC	Dekrement	decrement
INC	Inkrement	increment

# Datenmanipulation, Boolesch- (Beispiele)

47

Befehl	Bedeutung	
AND	AND-Verknüpfung	and
OR	OR-Verknüpfung	or
EOR	XOR-Verknüpfung	exclusive or
NOT	NOT-Verknüpfung	not

# Datenmanipulation, Flag- und Bit- (Beispiele)

48

Befehl	Bedeutung	
SEF	Setzen eines Bedingungs-Flag	flag set
CLF	Löschen eines Bedingungs-Flag	flag clear
TST	Prüfen eines Flags oder Bits	test
BSET	Setzen eines Bit	bit set
BCLR	Rücksetzen eines Bit	bit clear
BCHG	Invertieren eines Bit	bit change
BFCLR	Rücksetzen der Bits eines Bitfeldes	clear bits
BFSET	Setzen der Bits eines Bitfeldes	set bits
BFFFO	Finden der ersten 1 im Bitfeld	find first one
BFEXT	Lesen eines Bitfeldes	extract bits
BFINS	Einfügen eines Bitfeldes	insert bits



# Datenmanipulation, String- oder Block- (Beispiele)

49

Befehl	Bedeutung	
MOVS	Transferieren eines Blocks	move string
INS	Einlesen eines Blocks von der Peripherie	input string
OUTS	Ausgabe eines Blocks an die Peripherie	ooutput string
CMPS	Vergleich zweier Blöcke	compare string
COPS	Kopieren eines Blockes	copy string
SCAS	Suchen eines Zeichens in einem Block	scan string

# Datenmanipulation, Schiebe- und Rotation- (Beispiele)

50

Befehl	Bedeutung	
SHF	Verschieben eines Registerinhaltes	shift
ASL	arithmetische Links-Verschiebung	arith. shift left
ASR	arithmetische Rechts-Verschiebung	arith. shift right
LSL	logische Links-Verschiebung	shift left
LSR	logische Rechts-Verschiebung	shift right
ROT	Rotation eines Registerinhaltes	rotate
ROL	Rotation nach links	rotate left
ROR	Rotation nach rechts	rotate right
SWAP	Vertauschen der beiden Hälften eines Registers	swap

# Verzweigungen (Beispiele)

51

Befehl	Bedeutung	
JMP	unbedingter Sprung zu einer Adresse	jump
BCC	Verzweigen falls Bedingung cc erfüllt	branch
BRA	Verzweigen ohne Bedingungsabfrage	branch always
CALL, JSR	Sprung in ein Unterprogramm	jump to subroutine
BSRCC	JSR, wenn Bedingung cc erfüllt	branch to subr.
RTS	Rücksprung aus einem Unterprogramm	return from subr.
TRAP, INT	Sprung in Unterbrechungsroutine	software interrupt
RTI, RTE	Rücksprung aus Unterbrechungsroutine	return from int.

# Cc-Bedingungen für Verzweigungen (Beispiele)

52

cc	Bedingung	Bedeutung
CS	CF=1	branch on carry set
CC	CF=0	branch on carry clear
VS	OF=1	branch on overflow
VC	OF=0	branch on not overflow
EQ	ZF=1	branch on zero/equal
NE	ZF=0	branch on not zero/equal
MI	SF=1	branch on minus
PL	SF=0	branch on plus
PA	PF=1	branch on parity/parity even
NP	PF=0	branch on not parity/parity odd

# Cc-Bedingungen für Verzweigungen (Beispiele)

53

cc	Bedingung	Bedeutung
vorzeichenlose Operanden		
LO	$CF=1$	branch on lower than
HS	$CF=0$	branch on higher or same
LS	$CF \vee ZF=1$	branch on lower or same
HI	$CF \vee ZF=0$	branch on higher than
vorzeichenbehaftete Operanden		
LT	$SF \neq OF=1$	branch on less than
GE	$SF \neq OF=0$	branch on greater or equal
LE	$ZF \vee (SF \neq OF)=1$	branch on less or equal
GT	$ZF \vee (SF \neq OF)=0$	branch on less greater than

# Systemsteuerung (Beispiele)

54

Befehl	Bedeutung	
NOP	keine Operation	no operation
WAIT	Warten auf spezielles Eingangssignal	wait
SYNC	Warten auf einen Interrupt	sync
HALT, STOP	Anhalten des Prozessors	stop
RESET	Rücksetzsignal für Peripherie	reset
SVC	Betriebssystem-Aufruf	supervisor call

# Typ und Länge der Operanden

55

## Operandentypen (Datentypen)

Der Typ der im Befehl adressierten Operanden wird allgemein im Befehl selbst festgelegt. Die Codierung erfolgt dabei im Opcode zusammen mit der durchzuführenden Operation.

Alternativ wird auch die Abspeicherung von Typkennungen (Tag) zusammen mit den Daten verwendet (Datenflußmaschinen, . . . ) verwendet. Sogenannte „Tagged“ Architekturen sind jedoch eher die Ausnahme.

# Numerische Daten:

56

- vorzeichenlose ganze Zahlen (unsigned integer)
- vorzeichenbehaftete ganze Zahlen (signed integer)
- binär codierte Dezimalzahlen (binary coded decimal integer, BCD)
- Gleitkommazahlen (floating point)



# Nichtnumerische Daten:

57

- alphanumerische Zeichen (characters, ASCII)
- Zeichenketten (character strings)
- Boolesche Werte (boolean values)
- Bitfelder (bit map)
- Zeiger, Adressen (pointer)

# Operandenlänge (Datenformat)

58

Die Operandenlänge ist allgemein durch den Operandentyp gegeben, wobei pro Typ auch unterschiedliche Längen möglich sind (im Befehl codiert).


## **Zuordnungsbeispiel Operandentyp–Operandenlänge:**

Typ	8 Bit	16 Bit	32 Bit	64 Bit	128 Bit
signed integer					
unsigned integer					
BCD					
floating point					
characters					
boolean					
bit map					
pointer					

# Beispiele zu Befehlsatz-Architekturen

59

## JVM (STACK) - Instruction Formats



# Beispiele zu Befehlsatz-Architekturen

60

## JVM (STACK) - Instruction Set

Load/Store		Arithmetic (continued)	
typeLOAD ind8	Push local variable onto stack	typeMUL	Multiple
typeALOAD	Push array element on stack	typeDIV	Divide
BALOAD	Push byte from an array on stack	typeREM	Remainder
SALOAD	Push short from an array on stack	typeNEG	Negate
CALOAD	Push char from an array on stack	Boolean/Shift	
AALOAD	Push pointer from an array on stack	ilAND	Boolean AND
typeSTORE ind8	Pop value and store in local var	ilOR	Boolean OR
typeASTORE	Pop value and store in array	ilXOR	Boolean Exclusive OR
BASTORE	Pop byte and store in array	ilSHL	Shift left
SASTORE	Pop short and store in array	ilSHR	Shift right
CASTORE	Pop char and store in array	ilUSHR	Unsigned shift right
AASTORE	Pop pointer and store in array	Conversion	
Push		x2y	Convert x to y
BIPUSH con8	Push a small constant on stack	x2y	Convert x to y
SIPUSH con16	Push 16-bit constant on stack	i2c	Convert integer to char
LDC ind8	Push constant from const pool	12b	Convert integer to byte
typeCONST_#	Push immediate constant Push	Stack Management	
ACONST_NULL	a null pointer on stack	DUPxx	Six instructions for duping
Arithmetic		POP	Pop an int from stk and discard
typeADD	Add	POP2	Pop two ints from stk and discard
typeSUB	Subtract	SWAP	Swap top two ints on stack

# Beispiele zu Befehlsatz-Architekturen

61

## JVM (STACK) - Instruction Set

Comparison		Arrays	
IF_ICMPrel offset16	Conditional branch	ANEWARRAY ind16	Create array of ptrs
IF_ACMPEQ offset16	Branch if two ptrs equal	NEWARRAY atype	Create array of atype
IF_ACMPL offset16	Branch if ptrs unequal	MULTINEWARRAY ind16,d	Create multidim array
IFrel offset16 IFNULL	Test 1 value and branch	ARRAYLENGTH	Get array length
offset16 IFNONNULL	Branch if ptr is null	Miscellaneous	
offset16 LCMP	Branch if ptr is nonnull		
FCMPL	Compare two longs	IINC ind8,con8	Increment local variable
FCMPG	Compare 2 floats for <	WIDE	Wide prefix
DCMPL	Compare 2 floats for >	NOP	No operation
DCMPG	Compare doubles for <	GETFIELD ind16	Read field from object
	Compare doubles for >	PUTFIELD ind16	Write field to object
Transfer of Control		GETSTATIC ind16	Get static field from class
INVOKEVIRTUAL ind16	Method invocation	NEW ind16	Create a new object
INVOKESTATIC ind16	Method invocation	INSTANCEOF offset16	Determine type of obj
INVOKEINTERFACE ...	Method invocation	CHECKCAST ind16	Check object type
INVOKESPECIAL ind16	Method invocation	ATHROW	Throw exception Sparse
JSR offset16	Invoke finally clause	LOOKUPSWITCH ...	multiway branch Dense
typeRETURN	Return value	TABLESWITCH ...	multiway branch Enter a
ARETURN	Return pointer	MONITORENTER	monitor
RETURN	Return void Return	MONITOREXIT	Leave a monitor
RET ind8	from finally		
GOTO offset16	Unconditional branch		

ind8/16 = index of local variable  
con8/16, d, atype = constant  
type, x, y = I, L, F, D offset16 for branch

# Beispiele zu Befehlsatz-Architekturen

62

## JVM (STACK) - Numeric Data Types / Addressing Modes

Type	8 Bits	16 Bits	32 Bits	64 Bits	128 Bits
Signed integer	X	X	X	X	
Unsigned integer					
Binary coded decimal integer					
Floating point			X	X	

Addressing Mode	
Immediate	X
Direct	
Register	
Register indirect	
Indexed	X
Based-Indexed	
Stack	X

# Beispiele zu Befehlsatz-Architekturen

63

## R2000 (MIPS) - Instruction Formats

31	26	25	21	20	16	15	11	10	6	5	0
----	----	----	----	----	----	----	----	----	---	---	---

R-Type (Register)

OP	RS	RT	RD	SHAMT	FUNCTION
6	5	5	5	5	6

I-Type (Immediate)

OP	RS	RT	IMMEDIATE
6	5	5	16

J-Type (Jump)

OP	TARGET
6	26

OP	- operation code
RS	- source register specifier
RT	- target (source/destination) register or branch condition
RD	- destination register specifier
SHAMT	- shift amount
FUNCTION	- function field
IMMEDIATE	- immediate, branch displacement or adress displacement
TARGET	- jump target adress

# Beispiele zu Befehlsatz-Architekturen

64

## R2000 (MIPS) - Instruction Set

Load/Store		Arithmetic (R-Type)	
LB rt,offset(base)	Load byte	ADD rd,rs,rt	Add
LBU rt,offset(base)	Load byte unsigned	ADDU rd,rs,rt	Add unsigned
LH rt,offset(base)	Load halfword	SUB rd,rs,rt	Subtract
LHU rt,offset(base)	Load halfword unsigned	SUBU rd,rs,rt	Subtract unsigned
LW rt,offset(base)	Load word	SLT rd,rs,rt	Set on less than
LWL rt,offset(base)	Load word left	SLTU rd,rs,rt	Set on less than unsigned
LWR rt,offset(base)	Load word right	AND rd,rs,rt	AND
SB rt,offset(base)	Store byte	OR rd,rs,rt	OR
SH rt,offset(base)	Store halfword	XOR rd,rs,rt	Exclusive OR
SW rt,offset(base)	Store word	NOR rd,rs,rt	OR-NOT
SWL rt,offset(base)	Store word left		
SWR rt,offset(base)	Store word right		
Arithmetic (I-Type)		Shift	
ADDI rt,rs,immediate	Add immediate	SLL rd,rt,shamt	Shift left logical
ADDIU rt,rs,immediate	Add immediate unsigned	SRL rd,rt,shamt	Shift right logical
SLTI rt,rs,immediate	Set on less than immediate	SRA rd,rt,shamt	Shift right arithmetic
SLTIU rt,rs,immediate	Set on less than immediate unsigned	SLLV rd,rt,rs	Shift left logical variable
ANDI rt,rs,immediate	AND immediate	SRLV rd,rt,rs	Shift right logical variable
ORI rt,rs,immediate	OR immediate	SRAV rd,rt,rs	Shift right arithmetic variable
XORI rt,rs,immediate	Exclusive OR immediate		
LUI rt,immediate	Load upper immediate		
		Special	
		SYSCALL	System call
		BREAK	Breakpoint



# Beispiele zu Befehlsatz-Architekturen

65

## R2000 (MIPS) - Instruction Set

Multiply/Divide		Coprocessor	
MULT rs,rt	Multiply	LWCz rt,offset(base)	Load word to coprocessor
MULTU rs,rt	Multiply unsigned	SWCz rt,offset(base)	Store word from coprocessor
DIV rs,rt	Divide	MTCz rt,rd	Move to coprocessor
DIVU rs,rt	Divide unsigned	MFCz rt,rd	Move from coprocessor
MFHI rd	Move from HI	CTCz rt,rd	Move control to coprocessor
MFLO rd	Move from LO	CFCz rt,rd	Move control from coprocessor
MTHI rd	Move to HI	COPz cofun	Coprocessor operation
MTLO rd	Move to LO	BCzT offset	Branch on coprocessor z true
		BCzF offset	Branch on coprocessor z false
Jump/Branch		System Control Coprocessor (CP0)	
J target	Jump	MTC0 rt,rd	Move to CP0
JAL target	Jump and link	MFC0 rt,rd	Move from CP0
JR rs	Jump register	TLBR	Read indexed TLB entry
JALR rs,rd	Jump and link register	TLBWI	Write indexed TLB entry
BEQ rs,rt,offset	Branch on equal	TLBWR	Write random TLB entry
BNE rs,rt,offset	Branch on not equal	TLBP	Probe TLB for matching entry
BLEZ rs,offset	Branch on $\leq$ zero	RFE	Restore from exception
BGTZ rs,offset	Branch on $>$ zero		
BLTZ rs,offset	Branch on $<$ zero		
BGEZ rs,offset	Branch on $\geq$ zero		
BLTZAL rs,offset	Branch on $<$ zero and link		
BGEZAL rs,offset	Branch on $\geq$ zero and link		

# Beispiele zu Befehlsatz-Architekturen

66

## R2000 (MIPS) - Numeric Data Types / Addressing Modes

Type	8 Bits	16 Bits	32 Bits	64 Bits	128 Bits
Signed integer	X	X	X	X	
Unsigned integer	X	X			
Binary coded decimal integer					
Floating point			(X) <sup>1</sup>	(X) <sup>1</sup>	

<sup>1</sup> - only with FPU R2010

Addressing Mode	
Immediate	X
Direct	
Register	X
Register indirect	X
Indexed	
Based-Indexed	
Stack	

# Beispiele zu Befehlsatz-Architekturen

67

## R2000 (MIPS) - Register

Number	Register Name	Usage
0	zero	Constant 0
1	at	Reserved for assembler
2 - 3	v0 - v1	Expression evaluation and results of a function
4 - 7	a0 - a3	Argument
8 - 15	t0 - t7	Temporary
16 - 23	s0 - s7	Saved temporary
24 - 25	t8 - t9	Temporary
26 - 27	k0 - k1	Reserved for OS kernel
28	gp	Pointer to global area
29	sp	Stack pointer
30	fp	Frame pointer
31	ra	Return address

# Beispiele zu Befehlsatz-Architekturen

68

## ALPHA AXP - Instruction Formats

31	26	25	21	20	16	15	13	12	11	5	4	0
----	----	----	----	----	----	----	----	----	----	---	---	---

OPERATE (INTEGER, LITERAL)

OP	RA	LITERAL	1	FUNCTION	RC
6	5	8	1	7	5

OPERATE (INTEGER, REGISTER)

OP	RA	RB	///	0	FUNCTION	RC
6	5	5	3	1	7	5

OPERATE (FLOATING POINT)

OP	RA	RB	FUNCTION	RC
6	5	5	11	5

MEMORY

OP	RA	RB	DISPLACEMENT
6	5	5	16

BRANCH

OP	RA	DISPLACEMENT
6	5	21

CALL\_PAL

OP	FUNCTION
6	26

# Beispiele zu Befehlsatz-Architekturen

69

## ALPHA AXP - Instruction Set

Load/Store, Byte Manipulation		Load/Store, Byte Manipulation (continued)	
LDA	Load address	INSWH	Insert word high
LDAH	Load address high	INSLH	Insert longword high
LDL	Load sign-extended longword	INSQH	Insert quadword high
LDQ	Load quadword	MSKBL	Mask byte low
LDQ_U	Load unaligned quadword	MSKWL	Mask word low
LDL_L	Load sign-extended longword, locked	MSKLL	Mask longword low
LDQ_L	Load quadword, locked	MSKQL	Mask quadword low
STL_C	Store longword, conditional	MSKWH	Mask word high
STQ_C	Store quadword, conditional	MSKLH	Mask longword high
STL	Store longword	MSKQH	Mask quadword high
STQ	Store quadword		
STQ_U	Store unaligned quadword		
EXTBL	Extract byte low	Floating Point Load/Store	
EXTWL	Extract word low	LDF	Load F format (VAX single)
EXTLL	Extract longword low	LDG	Load G format (VAX double)
EXTQL	Extract quadword low	LDS	Load S format (IEEE single)
EXTWH	Extract word high	LDT	Load T format (IEEE double)
EXTLH	Extract longword high	STF	Store F format (VAX single)
EXTQH	Extract quadword high	STG	Store G format (VAX double)
INSBL	Insert byte low	STS	Store S format (IEEE single)
INSWL	Insert word low	STT	Store T format (IEEE double)
INSL	Insert longword low		
INSQL	Insert quadword low		

# Beispiele zu Befehlsatz-Architekturen

70

## ALPHA AXP - Instruction Set

Integer Computation and Conditional Move		Integer Computation and ... (continued)	
ADDL	Add longword	AND	AND logical
S4ADDL	Add longword, scale by 4	BIS	OR logical
S8ADDL	Add longword, scale by 8	XOR	Exclusive-OR logical
ADDQ	Add quadword	BIC	AND-NOT logical
S4ADDQ	Add quadword, scale by 4	ORNOT	OR-NOT logical
S8ADDQ	Add quadword, scale by 8	EQV	Exclusive-OR-NOT logical
CMPEQ	Compare signed quadword =	SLL	Shift left, logical
CMPLT	Compare signed quadword <	SRL	Shift right, logical
CMPLE	Compare signed quadword ≤	SRA	Shift right, arithmetic
CMPULT	Compare unsigned quadword <	CMOVEQ	Conditional move if reg = 0
CMPULE	Compare unsigned quadword ≤	CMOVNE	Conditional move if reg ≠ 0
MULL	Multiply longword	CMOVL	Conditional move if reg < 0
MULQ	Multiply quadword	CMOVLE	Conditional move if reg ≤ 0
UMULH	Multiply quadword high, unsigned	CMOVGT	Conditional move if reg > 0
SUBL	Subtract longword	CMOVGE	Conditional move if reg ≥ 0
S4SUBL	Subtract longword, scale by 4	CMOVLBC	Conditional move if reg, low bit clear
S8SUBL	Subtract longword, scale by 8	CMOVLBS	Conditional move if reg, low bit set
SUBQ	Subtract quadword	CMPBGE	Compare bytes, unsigned
S4SUBQ	Subtract quadword, scale by 4	ZAP	Clear selected bytes
S8SUBQ	Subtract quadword, scale by 8	ZAPNOT	Clear inselected bytes

# Beispiele zu Befehlsatz-Architekturen

71

## ALPHA AXP - Instruction Set

Integer Branch		Floating Point Computation and Conditional Move	
BEQ	Branch if reg = 0	CPYS	Copy sign
BNE	Branch if reg $\neq$ 0	CPYSN	Copy sign, negate
BLT	Branch if reg < 0	CPYSE	Copy sign and exponent
BLE	Branch if reg $\leq$ 0	CVTQL	Convert quadword to longword
BGT	Branch if reg > 0	CVTLQ	Convert longword to quadword
BGE	Branch if reg $\geq$ 0	FCMOVEQ	FP conditional move if reg = 0
BLBC	Branch if low bit clear	FCMOVNE	FP conditional move if reg $\neq$ 0
BLBS	Branch if low bit set	FCMOVLT	FP conditional move if reg < 0
BR	Branch	FCMOVLE	FP conditional move if reg $\leq$ 0
BSR	Branch to subroutine	FCMOVGT	FP conditional move if reg > 0
JMP	Jump	FCMOVGE	FP conditional move if reg $\geq$ 0
JSR	Jump to subroutine	MF_FPCR	Move from FP control register
RET	Return from subroutine	MT_FPCR	Move to FP control register
JSR_COROUTINE	Jump to subroutine, return	ADDF	Add F format (VAX single)
Floating Point Branch		ADDG	Add G format (VAX double)
		ADDS	Add S format (IEEE single)
		ADDT	Add T format (IEEE double)
		CMPGEQ	Compare G format = (VAX double)
		CMPGLT	Compare G format < (VAX double)
		CMPGLE	Compare G format $\leq$ (VAX double)
		CMPTEQ	Compare T format = (IEEE double)
FBEQ	FP Branch if = 0	CMPTLT	Compare T format < (IEEE double)
FBNE	FP Branch if $\neq$ 0	CMPTLE	Compare T format $\leq$ (IEEE double)
FBLT	FP Branch if < 0		
FBLE	FP Branch if $\leq$ 0		
FBGT	FP Branch if > 0		
FBGE	FP Branch if $\geq$ 0		

# Beispiele zu Befehlsatz-Architekturen

72

## ALPHA AXP - Instruction Set

FP Computation and Conditional Move (continued)		FP Computation and ... (continued)	
CMPTUN	Compare T format unordered (IEEE double)	SUBF	Subtract F format (VAX single)
CVTGQ	Convert G format to quadword (VAX double)	SUBG	Subtract G format (VAX double)
CVTQF	Convert quadword to F format (VAX single)	SUBS	Subtract S format (IEEE single)
CVTQG	Convert quadword to G format (VAX double)	SUBT	Subtract T format (IEEE double)
CVTDG	Convert D to G format (VAX double/double)	System	
CVTGD	Convert G to D format (VAX double/double)	CALL_PAL	Call privileged architecture library
CVTGF	Convert G to F format (VAX double/single)	TRAPB	Trap barrier (precise exception)
CVTTQ	Convert T format to quadword (IEEE double)	FETCH	Prefetch (cache) data hint
CVTQS	Convert quadword to S format (IEEE single)	FETCH_M	Prefetch (cache) data, modify hint
CVTQT	Convert quadword to T format (IEEE double)	MB	Memory barrier (serialize)
CVTTS	Convert T to S format (IEEE double/single)	WMB	Memory barrier (serialize) write
CVTST	Convert S to T format (IEEE single/double)	RPCC	Read process cycle counter Read
DIVF	Divide F format (VAX single)	RC	and clear
DIVG	Divide G format (VAX double)	RS	Read and set
DIVS	Divide S format (IEEE single)	PALRES0	PALcode reserved opcode 0
DIVT	Divide T format (IEEE double)	PALRES1	PALcode reserved opcode 1
MULF	Multiply F format (VAX single)	PALRES2	PALcode reserved opcode 2
MULG	Multiply G format (VAX double)	PALRES3	PALcode reserved opcode 3
MULS	Multiply S format (IEEE single)	PALRES4	PALcode reserved opcode 4
MULT	Multiply T format (IEEE double)		



# Beispiele zu Befehlsatz-Architekturen

73


## ALPHA AXP - Numeric Data Types

Type	8 Bits	16 Bits	32 Bits	64 Bits	128 Bits
Signed integer			X	X	
Unsigned integer					
Binary coded decimal integer					
Floating point			X	X	

# Beispiele zu Befehlsatz-Architekturen

74

## Intel Pentium II - Instruction Formats



MODE

- specifier for the opcode

SIB

- (scale, index, base) special modes for a further specification

DISPLACEMENT

- specifying a memory address (displacement)

IMMEDIATE

- containing a constant (immediate operand)

# Beispiele zu Befehlsatz-Architekturen

75

## Intel Pentium II - Instruction Set

A selection of integer instructions

Move		Binary coded decimal	
MOV dst,src	Move SRC to DST	DAA	Decimal adjust
PUSH src POP	Push SRC onto the stack	DAS	Decimal adjust for subtraction
dst XCHG	Pop a word from the stack to DST	AAA	ASCII adjust for addition
ds1,ds2 LEA	Exchange DS1 and DS2	AAS	ASCII adjust for subtraction
dst,src CMOV	Load effective addr of SRC into DST	AAM	ASCII adjust for multiplication
dst,src	Conditional move	AAD	ASCII adjust for division
Arithmetic		Boolean	
ADD dst,src	Add SRC to DST	AND dst,src	Boolean AND SRC into DST
SUB dst,src	Subtract DST from SRC	OR dst,src	Boolean OR SRC into DST
MUL src	Multiply EAX by SRC (unsigned)	XOR dst,src	Boolean Exclusive-OR SRC to DST
IMUL src	Multiply EAX by SRC (signed) Divide	NOT dst	Replace DST with 1s complement
DIV src	EDX:EAX by SRC (unsigned) Divide	Shift/Rotate	
IDIV src	EDX:EAX by SRC (signed) Add	SAL/SAR dst,#	Shift DST left/right # bits Logical
ADC dst,src	SRC to DST, then add carry bit	SHL/SHR dst,#	shift DST left/right # bits Rotate
SBB dst,src	Subtract DST & carry from SRC Add	ROL/ROR dst,#	DST left/right # bits Rotate DST
INC dst	1 to DST	RCL/RCR dst,#	through carry # bits
DEC dst	Subtract 1 from DST	Test/Compare	
NEG dst	Negate DST (subtract it from 0)	TST src1,src2	Boolean AND operands, set flags
		CMP src1,src2	Set flags based on SRC1 _SRC2

# Beispiele zu Befehlsatz-Architekturen

76

## Intel Pentium II - Instruction Set

A selection of integer instructions

Transfer of Control		Condition Codes (continued)	
JMP addr	Jump to ADDR	CLI	Set interrupt bit in EFLAGS register
Jxx addr	Conditional jumps based on flags	PUSHFD	Push EFLAGS register onto stack
Call addr	Call procedure at ADDR	POPFD	Pop EFLAGS register from stack
RET	Return from procedure	LAHF	Load AH from EFLAGS register
IRET	Return from interrupt	SAHF	Store AH in EFLAGS register
LOOPxx	Loop until condition met	Miscellaneous	
INT addr	Initiate a software interrupt		
INTO	Interrupt if overflow bit is set		
Strings			
LODS	Load string	SWAP dst	Change endianness of DST
STOS	Store string	CWQ	Extend EAX to EDX:EAX for division
MOVS	Move string	CWDE	Extend 16-bit number in AX to EAX
CMPS	Compare two strings	ENTER size,lv	Create stack frame with SIZE bytes
SCAS	Scan strings	LEAVE	Undo stack frame built by ENTER
Condition Codes		NOP	No operation
STC	Set carry bit in EFLAGS register	HLT	Halt
CLC	Clear carry bit in EFLAGS register	IN al,port	Input a byte from PORT to AL
CMC	Complement carry bit in EFLAGS reg	OUT port,al	Output a byte from AL to PORT
STD	Set direction bit in EFLAGS register	WAIT	Wait for an interrupt
CLD	Clear direction bit in EFLAGS register		
STI	Set interrupt bit in EFLAGS register		

src = source  
dst = destination  
# = shift/rotate count  
lv = # locals

# Beispiele zu Befehlsatz-Architekturen

77

## Intel Pentium II - Numeric Data Types / Addressing Modes

Type	8 Bits	16 Bits	32 Bits	64 Bits	128 Bits
Signed integer	X	X	X		
Unsigned integer	X	X	X		
Binary coded decimal integer	X				
Floating point			X	X	

Addressing Mode	
Immediate	X
Direct	X
Register	X
Register indirect	X
Indexed	X
Based-Indexed	
Stack	

# Beispiele zu Befehlsatz-Architekturen

78

## UltraSPARC II - Instruction Formats

31	30	29	28	25	24	22	21	19	18	14	13	12	5	4	0
----	----	----	----	----	----	----	----	----	----	----	----	----	---	---	---

REMAINING (3 REGISTER)

	DEST	OPCODE	SRC1	0	FP-OP	SRC2
2	5	6	5	1	8	5

REMAINING (IMMEDIATE)

	DEST	OPCODE	SRC1	1	IMMEDIATE CONSTANT
2	5	6	5	1	13

SETHI

	DEST	OP	IMMEDIATE CONSTANT
2	5	3	22

BRANCH

	A	COND	OP	PC-RELATIVE DISPLACEMENT
2	1	4	3	22

CALL

	PC-RELATIVE DISPLACEMENT
2	30

# Beispiele zu Befehlsatz-Architekturen

79

## UltraSPARC II - Instruction Set

The primary integer instructions

Load/Store		Arithmetic (continued)	
LDSB addr,dst	Load signed byte	UDIVX r1,s2,dst	Unsigned divide
LDUB addr,dst	Load unsigned byte	TADCC r1,s2,dst	Tagged add
LDSH addr,dst	Load signed halfword	Shift/Rotate	
LDUH addr,dst	Load unsigned halfword	SLL r1,s2,dst	Shift left logical (32 bits)
LDSW addr,dst	Load signed word	SLLX r1,s2,dst	Shift left logical extended (64 bits)
LDUW addr,dst	Load unsigned word	SRL r1,s2,dst	Shift right logical
LDX addr,dst	Load extended (64 bits)	SRLX r1,s2,dst	Shift right logical extended
STB src,addr	Store byte	SRA r1,s2,dst	Shift right arithmetic
STH src,addr	Store halfword	SRAX r1,s2,dst	Shift right arithmetic extended
STW src,addr	Store word	Boolean	
STX src,addr	Store extended	AND r1,s2,dst	Boolean AND
Arithmetic		ANDCC r1,s2,dst	Boolean AND and set icc
ADD r1,s2,dst	Add	ANDN r1,s2,dst	Boolean AND-NOT
ADDCC r1,s2,dst	Add and set icc	ANDNCC r1,s2,dst	Boolean AND-NOT and set icc
ADDC r1,s2,dst	Add with carry	OR r1,s2,dst	Boolean OR
ADDCCC r1,s2,dst	Add with carry and set icc	ORCC r1,s2,dst	Boolean OR and set icc
SUB r1,s2,dst	Subtract	ORN r1,s2,dst	Boolean OR-NOT
SUBCC r1,s2,dst	Subtract and set icc	ORNCC r1,s2,dst	Boolean OR-NOT and set icc
SUBC r1,s2,dst	Subtract with carry	XOR r1,s2,dst	Boolean Exclusive-OR
SUBCCC r1,s2,dst	Sub with carry and set icc	XORCC r1,s2,dst	Boolean Exclusive-OR and set icc
MULX r1,s2,dst	Multiply		
SDIVX r1,s2,dst	Signed divide		

# Beispiele zu Befehlsatz-Architekturen

80

## UltraSPARC II - Instruction Set

The primary integer instructions

Boolean (continued)		Miscellaneous	
XNOR r1,s2,dst	Boolean Exclusive-OR-NOT	SETHI con,dst	Set bits 10 to 31
XNORCC r1,s2,dst	Boolean XOR-NOT and set icc	MOVcc cc,s2,dst	Move on condition
Transfer of Control		MOVr r1,s2,dst	Move on register
BPcc addr	Branch with prediction	NOP	No operation
BPr scr,addr	Branch on register	POPC r1,dst	Population count
CALL addr	Call procedure	RDCCR v,dst	Read condition code register
RETURN addr	Return from procedure	WRCCR r1,s2,v	Write condition code register
JMPL addr,dst	Jump and link	RDPC v,dst	Read program counter
SAVE r1,s2,dst	Advance register windows		
RESTORE r1,s2,dst	Restore register windows		
Tcc cc,trap#	Trap on condition		
PREFETCH fcn	Prefetch data from memory		
LDSTUB addr,r	Atomic load/store		
MEMBAR mask	Memory barrier		

scr = source register  
dst = destination register  
r1 = source register  
s2 = Source: register or immediate  
addr = memory address  
trap# = trap number  
fcn = function code

mask = operation type  
con = constant  
v = register designator  
cc = condition code set  
r = destination register  
...cc = condition  
...r = LZ,LEZ,Z,NZ,GZ,GEZ



# Beispiele zu Befehlsatz-Architekturen

81

## UltraSPARC II - Numeric Data Types / Addressing Modes

Type	8 Bits	16 Bits	32 Bits	64 Bits	128 Bits
Signed integer	X	X	X	X	
Unsigned integer	X	X	X	X	
Binary coded decimal integer					
Floating point			X	X	X

Addressing Mode	
Immediate	X
Direct	
Register	X
Register indirect	
Indexed	X
Based-Indexed	X
Stack	

# Beispiele zu Befehlsatz-Architekturen

82

## AT91 ARM - Instruction Formats

31	31	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
Cond	0	0	1	Opcode				S	Rn				Rd				Operand 2												Data Processing / PSR Transfer			
Cond	0	0	0	0	0	0	A	S	Rn				Rn				Rs				1	0	0	1	Rm				Multiply			
Cond	0	0	0	0	1	U	A	S	RdHi				RdLo				Rn				1	0	0	1	Rm				Multiply Long			
Cond	0	0	0	1	0	B	0	0	Rn				Rd				0	0	0	0	1	0	0	1	Rm				Single Data Swap			
Cond	0	0	0	1	0	0	1	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1	0	0	0	1	Rn				Branch and Exchange	
Cond	0	0	0	P	U	0	W	L	Rn				Rd				0	0	0	0	1	S	H	1	Rm				Halfword Data Transfer: register offset			
Cond	0	0	0	P	U	1	W	L	Rn				Rd				Offset				1	S	H	1	Offset				Halfword Data Transfer: immediate offset			
Cond	0	1	I	P	U	B	W	L	Rn				Rd				Offset												Single Data Transfer			
Cond	0	1	1																								1					Undefined
Cond	1	0	0	P	U	S	W	L	Rn				Register List																Block Data Transfer			
Cond	1	0	1	L	Offset																											Branch
Cond	1	1	0	P	U	N	W	L	Rn				CRd				CP#				Offset								Coprocessor Data Transfer			
Cond	1	1	1	0	CP Opc				CRn				CRd				CP#				CP		0	CRm				Coprocessor Data Operation				
Cond	1	1	1	0	CP Opc				L	CRn				Rd				CP#				CP		1	CRm				Coprocessor Register Transfer			
Cond	1	1	1	1	Ignored by processor																											Software Interrupt

# Beispiele zu Befehlsatz-Architekturen

83

## AT91 ARM - Instruction Set

Load/Store/Move		Boolean	
LDR	Load register from memory	AND	AND
LDM	Load multiple registers (Pop from stack)	EOR	Exclusive OR
LDC	Load coprocessor from memory	ORR	OR
STR	Store register to memory	Branch	
STM	Store multiple (Push into stack)	B	Branch
STC	Store coprocessor register to memory	BL	Branch with Link
MOV	Move register or constant	BX	Branch and Exchange
MCR	Move CPU register to coprocessor register	Miscellaneous	
MRC	Move from coprocessor to CPU register	CMP	Compare
MRS	Move PSR status/flags to register	CMN	Compare Negative
MSR	Move register to PSR status/flags	TST	Test bits
MVN	Move negative register	TEQ	Test bitwise equality
Arithmetic		BIC	Bit Clear
ADC	Add with carry	SWP	Swap register with memory
ADD	Add	SWI	Software Interrupt
RSB	Reverse Subtract	CDP	Coprocessor Data Processing
RSC	Reverse Subtract with Carry		
SBC	Subtract with Carry		
SUB	Subtract		
MLA	Multiply Accumulate		
MUL	Multiply		

# Beispiele zu Befehlsatz-Architekturen

84

## AMD Athlon (x86) - Instruction Set

Integer Instructions			
AAA	CMOVA/CMOVNBE	CWD/CDQ	JNP/JPO
AAD	CMOVAE/CMOVNB/CMOVNC	DAA	JL/JNGE
AAM	CMOVB/CMOVC/CMOVNAE	DAS	JNL/JGE
AAS	CMOVBE/CMOVNA	DEC	JLE/JNG
ADC	CMOVE/CMOVZ	DIV	JNLE/JG
ADD	CMOVG/CMOVNLE	ENTER	JCXZ/JEC
AND	CMOVGE/CMOVNL	IDIV	JMP
ARPL	CMOVL/CMOVNGE	IMUL	LAHF
BOUND	CMOVLE/CMOVNG	IN	LAR
BSF	CMOVNE/CMOVNZ	INC	LDS
BSR	CMOVNO	INVD	LEA
BSWAP	CMOVNP/CMOVPO	INVLPG	LEAVE
BT	CMOVNS	JO	LES
BTC	CMOVO	JNO	LFS
BTR	CMOVNP/CMOVPE	JB/JNAE/JC	LGDT
BTS	CMOVS	JNB/JAE/JNC	LGS
CALL	CMP	JZ/JE	LIDT
CBW/CWDE	CMPSB	JNZ/JNE	LLDT
CLC	CMPSW	JBE/JNA	LMSW
CLD	CMPSD	JNBE/JA	LODSB AL
CLI	CMPXCHG	JS	LODSW AX
CLTS	CMPXCHG8B	JNS	LODSD EAX
CMC	CPUID	JP/JPE	LOOP

# Beispiele zu Befehlsatz-Architekturen

85

## AMD Athlon (x86) - Instruction Set

Integer Instructions (continued)

LOOPE/LOOPZ	PUSHF/PUSHFD	SETS	SUB
LOOPNE/LOOPNZ	RCL	SETNS	SYSCALL
LSL	RCR	SETP/SETPE	SYSENTER
LSS	RDMSR	SETNP/SETPO	SYSEXIT
LTR	RDPMC	SETL/SETNGE	SYSRET
MOV	RDTSC	SETGE/SETNL	TEST
MOVSb	RET	SETLE/SETNG	VERR
MOVSD	ROL	SETG/SETNLE	VERW
MOVSW	ROR	SGDT	WAIT
MOVSX	SAHF	SIDT	WBINVD
MOVZX	SAR	SHL/SAL	WRMSR
MUL	SBB	SHR	XADD
MULEAX	SCASB	SHLD	XCHG
NEG	SCASW	SHRD	XLAT
NOP	SCASD	SLDT	XOR
NOT	SETO	SMSW	
OR	SETNO	STC	
OUT	SETB/SETC/SETNAE	STD	
POP	SETAE/SETNB/SETNC	STI	
POPA/POPAD	SETE/SETZ	STOSB	
POPF/POPFD	SETNE/SETNZ	STOSW	
PUSH	SETBE/SETNA	STOSD	
PUSHA/PUSHAD	SETA/SETNBE	STR	

# Beispiele zu Befehlsatz-Architekturen

86

## AMD Athlon (x86) - Instruction Set

MMX Instructions	
EMMS	PMULLW
MOVD	POR
MOVQ	PSLLD
PACKSSDW	PSLLQ
PACKSSWB	PSLLW
PACKUSWB	PSRAW
PADDB	PSRAD
PADDD	PSRLD
PADD SB	PSRLQ
PADD SW	PSRLW
PADD USB	PSUBB
PADD USW	PSUBD
PADDW	PSUB SB
PAND	PSUB SW
PANDN	PSUB USB
PCMPEQB	PSUB USW
PCMPEQD	PSUBW
PCMPEQW	PUNPCKHBW
PCMPGTB	PUNPCKHDQ
PCMPGTD	PUNPCKHWD
PCMPGTW	PUNPCKLBW
PMADDWD	PUNPCKLDQ
PMULHW	PUNPCKLWD