

Fakultät Informatik Institut für Technische Informatik, Professur für Prozessorentwurf

Rechnerarchitektur: Übungssatz 13

Aufgabe 13.1

Das Speichersubsystem ist in modernen Rechnen hierarchisch aufgebaut.

- (a) In welchen markanten Eigenschaften unterscheiden sich die Komponenten dieser Hierarchie?
- (b) Welche typische Eigenschaft des Verlaufes von Speicherzugriffen wird von der Speicherhierarchie zur Leistungssteigerung ausgenutzt? Benennen Sie deren beide Erscheinungsformen und beschreiben Sie diese kurz!

Aufgabe 13.2

Für eine byteorientierte Speicherhierarchie mit 32-Bit-Adressen werde ein vollassoziativer Cache mit einer Kapazität von 16 KiByte angenommen. Seine Cachezeilen sind 64 Byte lang und in Worte von je 4 Byte untergliedert.

- (a) Wie wird eine Speicheradresse zum Zwecke eines Cache-Lookups untergliedert?
- (b) Wie viele Zeilen enthält der Cache?
- (c) Welche Kapazität hat der Tag-Speicher (ohne etwaige Statusbits)?
- (d) Was muss für einen Cache-Hit neben einem erfolgreichen Tag-Abgleich noch überprüft werden?
- (e) Welche Rückschreibstrategien für einen Schreib-Hit kann der Cache implementieren? Welche zusätzlichen Verwaltungsinformationen erfordern sie? Wie wirken sie sich auf den Prozess der Ersetzung einer Cachezeile aus? Mit welchen Schreibstrategien bei einem Miss werden diese typischerweise kombiniert?
- (f) Was macht einen vollassoziativen Cache in Hardware besonders aufwendig? Wie wird dieser Aufwand in anderen Organisationsformen reduziert?
- (g) Wie ändert sich die Adressaufteilung aus (a), wenn der Cache bei sonst gleichen Parametern als Direct-Mapped-Cache ausgeführt wird?

Aufgabe 13.3

Ein einfaches byteorientiertes Speichersubsystem mit einem physischen 16-Bit-Adressraum enthalte einen kleinen 2-fach satzassoziativen Cache mit 16 Cachezeilen über je 16 Byte. Der Cache verwende folgende Strategien:

- Write-Allocate bei Schreib-Miss,
- Write-Back bei Schreib-Hit, und
- LRU zur Zeilenersetzung.
- (a) Geben Sie die Adressaufteilung für den Cache-Lookup an!
- (b) Über den kalten Cache (ohne gültige Einträge) laufen nun in dieser Reihenfolge die folgenden Speicherzugriffe. Vervollständigen Sie das tabellarische Zugriffsprotokoll!

Nr	R/W	Adresse	Index	Tag	Hit	Ersetzt Nr.
1 .	RD	0xA31B	0x1	0×146	_	_
2 .	RD	0×A39F				
3 .	WR	0xA3D0				
4 .	RD	0×A3D4				
5 .	RD	0x079C				
6 .	RD	0×A315				
7 .	WR	0xA3D7				

(c) Geben Sie zu allen Sätzen von Cachezeilen mit gültigen Einträgen den Inhalt von Tag, Valid- und Dirty-Bit nach diesen Zugriffen an!