

### Rechnerarchitektur I (RAI)

## Befehlssatz

Prof. Dr. Akash Kumar Chair for Processor Design







## Inhalt

- Begriffserklärung
- Klassifikationen von Befehlssatz-Architekturen
- Operandenspeicherung innerhalb der CPU
- Explizit im Befehl adressierte Operanden
- Operandenspeicherung, Adressierung
- Operationen des Befehlssatzes
- Typ und Länge der Operanden
- Beispiele zu Befehlssatz-Architekturen

Inhalt

- □ JVM (STACK)
- R2000 (MIPS)
- ALPHA AXP
- Intel Pentium II
- UltraSPARC II
- AT91 ARM
- AMD Athlon

# Begriffserklärung

**Algorithmus:** Die Informationsverarbeitung in einem Rechner erfordert die schrittweise Umsetzung eines definierten Algorithmus. Der Algorithmus wird als geordnete Folge von Anweisungen, Befehlen dargestellt.

**Befehl:** Ein Befehl (instruction) ist eine eindeutig spezifizierte Arbeitsanweisung an den Prozessor (CPU). Er ordnet eine Operation an, die in der Regel an spezifizierten Daten (Operanden) vorzunehmen ist und ein Ergebnis (Resultat) liefert. (maschinenlesbar → Maschinenbefehl)

**Befehlssatz:** Der Menge aller in einem Prozessor implementierten Befehle bildet den Befehlssatz. Die Architektur eines Rechners wird wesentlich durch den Befehlssatz des verwendeten Prozessors bestimmt (ISC-Instruction Set Computer → wesentliches Architekturmerkmal).

Die Menge aller Maschinenbefehle definiert die Maschinensprache.

# Begriffserklärung

**Befehlskomponenten:** Die Komponenten eines Befehlssatzes sind die Operation, der Datentyp und die Operanden, Adressierung des Befehls.

Maschinensprache: Durch die Menge der im Prozessor realisierbaren Maschinenbefehle ist eine hardwareabhängige Programmiersprache für den Rechner, die Maschinensprache gegeben → Maschinenprogramme.
 Rechner einer Prozessorfamilie realisieren eine weitestgehend ähnliche Maschinensprache (Binärkompatibilität).

#### Hauptmerkmale des Befehlssatzes

**Befehlsvorrat:** Die Menge aller verfügbaren Maschinenbefehle bildet den Befehlsvorrat. Sie werden in der Befehlsliste geordnet zusammengefaßt.

**Befehlsformat:** Die innere Struktur der Maschinenbefehle, dargestellt durch Binärworte, wird durch das Befehlsformat bestimmt. Entsprechend dem Befehlsformat werden die einzelnen Komponenten des Befehls binär codiert im Befehlswort zusammengefaßt.

# Begriffserklärung


Orthogonalität: Ein Befehlssatz heißt orthogonal, wenn eine möglichst kleine Anzahl von grundlegenden Befehlen existiert, die beliebig miteinander kombinierbar sind und sich in ihrer Funktionalität nicht oder nur wenig überschneiden. Die Komponenten eines Befehlssatzes (Operation, Datentyp, Adressierung) sollten orthogonal zueinander sein (voneinander unabhängig). Jede Operation sollte jede relevante Adressierungsart bzw. jeden relevanten Datentyp zulassen.

**Symmetrie:** Ein Befehlssatz heißt symmetrisch, wenn jeder Befehl mit jedem relevanten Datentyp ausgeführt werden kann, sowie jede zulässige Adressierungsart benutzt werden kann.

**Regularität:** Ein Befehlssatz heißt regulär, wenn er nach konsistent anwendbaren Regeln strukturiert ist. Regularität und Orthogonalität stehen in enger Wechselbeziehung.

### Befehlsstruktur

Die Befehlskomponenten (Operation, Datentyp und Operanden, Adressierung) werden im Befehlswort strukturiert zusammengefaßt und binär codiert. Die Befehlswortlänge ist allgemein nicht für jeden Befehl des Befehlssatzes einheitlich (byteweise abgestuft).



Die Positionen von Opcode und Adressteil sind nicht fest (der Opcode kann am Anfang oder Ende des Befehlswortes stehen aber auch über das Befehlswort verteilt sein).

Der Operandenteil kann je nach Befehlsformat gleichzeitig auch mehrere Operanden und oder Adressen, wie auch andere Informationen enthalten.

## CISC/RISC

Je nach Umfang des im Prozessor realisierten Befehlssatzes können zwei Kategorien von Befehlssatz-Architekturen (ISA) unterschieden werden:

1. CISC (Complex Instruction Set Computer)

Befehlsvorrat: 400..500 Befehle/Befehlsformate

z.B.: DEC VAX, IBM 360, Intel x86

**2. RISC** (Reduced Instruction Set Computer)

Befehlsvorrat: 40..50 Befehle/Befehlsformate

z.B.: Sun SPARC, SGI MIPS, DEC ALPHA, HP PARISC, IBM PowerPC

Diese Unterscheidung beruht nicht primär auf Unterschieden in der Hardware-Realisierung, dem eingesetzten Betriebssystem, ...

### Motivation für RISC

#### 90/10 Regel beim Befehlssatz

Bei einem komplexen Befehlssatz (CISC) werden 90% aller Operationen mit nur 10% der Befehle des Befehlssatzes durchgeführt.

R. Chou und M. Horowitz: "The goal of any instruction format should be: (1) simple decode, (2) simple decode, (3) simple decode."

Albert Einstein: "Keep it simple, as simple as possible, but no simpler."

## CISC

- Befehlsworte und Opcode in komplexen Befehlsformaten mit variablen Längen und vielen komfortablen Adressierungsarten
- leistungsfähige, komplexe Befehle führen zu einer Verkürzung des Maschinenprogramms und damit zur Erhöhung der Codedichte
- Realisierung der Maschinenbefehle durch Ausführen von Mikroprogrammen im Prozessor (der Befehlszyklus wird durch eine Mikroprogramm-Steuerung realisiert)
- Anzahl der benötigten Taktzyklen pro Befehl ist unterschiedlich (mehr als 1 Taktzyklus/Befehl)

## RISC

- stark reduzierter Umfang an Befehlsformaten und Adressierungsarten (meist weniger als 4 Befehlsformate und 4 Adressierungsarten)
- einfache wenige Basisbefehle, aus denen komplexe Operationen zusammengestellt werden können
- Load/Store-Architektur, ALU-Befehle realisieren keine Speicherzugriffe,
   Speicherzugriffe erfolgen nur über Load/Store-Befehle
- Universalregister-Architektur (meist 32 oder mehr Universalregister)
- festverdrahtete Maschinenbefehle und fester Befehlszyklus, keine Mikroprogramm-Steuerung
- Ausführung der meisten Befehle in nur einem Taktzyklus

## Klassifikationen von Befehlssatz-Architekturen

#### Merkmale der Klassifikation

- Operandenspeicherung innerhalb der CPU, wo und wie
- Zahl der explizit im Befehl adressierten Operanden
- Operandenspeicherung, Adressierung, wie spezifiziert
- Operationen des Befehlssatzes
- Typ und Lange der Operanden, wie spezifiziert
- Alle bekannten Rechnerarchitekturen stellen temporären
   Operandenspeicher innerhalb der CPU bereit (Register, Stack, Akkumulator).


# Operandenspeicherung innerhalb der CPU

#### Hauptvarianten, Alternativen der Operandenspeicherung

temporärer	explizite	Quelle für	Ziel für	Zugriff auf
Operandenspeicher	Operanden	Operanden	Resultate	Operanden
				-
Stack	0	Stack	Stack	PUSH/POP
				auf Stack
Akkumulator	1	ACCU/	ACCU	LOAD/STORE
(ACCU)		Speicher		auf ACCU
Registersatz	2 oder 3	Register/	Register/	LOAD/STORE
(Universalregister)		Speicher	Speicher	auf Register


## Stack-Architektur (stack architecture)

#### **Null-Adress-Maschine**




# Akkumulator-Architektur (accumulator architecture)

#### **Ein-Adress-Maschine**



# Universalregistersatz-Architektur (GPR architecture)

#### Zwei/Drei-Adress-Maschine



## Vor- und Nachteile der Architekturtypen

#### Vor- und Nachteile der Architekturtypen

Тур	Vorteile	Nachteile
Stack	einfachstes Modell,	kein direkter Zugriff auf Stack,
	gute Codedichte	nur relativ zum SP → Engpass
ACCU	kurze Befehle	ACCU ist einziger temporärer Speicher,
	minimale Hardware	höchster Speicherverkehr → Engpass
GRP	allgemeinstes Modell,	alle Operanden explizit adressieren,
	Zwischenspeicherung	lange, komplexe Befehlswörter,
	der Operanden	schlechte Codedichte

## Motivation für Universalregister-Architekturen

- 1. Register erlauben einen schnelleren Zugriff auf die Operanden
- 2. einfachere Adressierung der Register (kurze Adresslängen)
- 3. Einbeziehung der Spezialregister in den Universalregistersatz
- 4. nutzbar als zusätzliche Ebene in der Speicherhierarchie
- 5. vielfältige Möglichkeiten der Zwischenspeicherung von Operanden
- 6. für Compiler einfacher und effektiver nutzbar (z.B. Variablenübergabe)

# Explizit im Befehl adressierte Operanden

Grundsätzlich werden unterschieden:

**monadische Operation:** (unäre, einstellige Operation) B := op A

**dyadische Operation:** (binäre, zweistellige Operation)  $C := A \circ p B$ 

Für eine zweistellige Operation (Verknüpfung « op» von zwei Operanden zu einem Resultat) sind mindestens folgende Angaben erforderlich:

- Art der Operation → op
- Adresse des 1. Operanden (1. Quelloperand)  $\rightarrow A$
- Adresse des 2. Operanden (2. Quelloperand)  $\rightarrow B$
- Adresse für das Resultat (Zieladresse)  $\rightarrow C$

# Explizit im Befehl adressierte Operanden

Folgende zusätzliche Angaben sind bei vollständiger Beschreibung eines Befehls mit Programmverzweigungen noch denkbar:

- Adresse des 1. Folgebefehls ohne Verzweigung  $\rightarrow NI0$
- Adresse des 2. Folgebefehls bei Verzweigung  $\rightarrow NI1$

Operanden und Resultate (Adressen und Befehle) stehen entweder in prozessorinternen temporären Speichern, z.B. Registern oder im Hauptspeicher. Beide werden durch Adressen angesprochen.

Die Codierung aller Angaben in einem Befehlswort führt zu einen 5-Adress-Befehl. Der Operandenteil umfaßt dabei die 1. und 2. Quelladresse der Operanden, die Zieladresse für das Resultat und die beiden Adressen der möglichen Folgebefehle.

### 5-Adress-Befehlsformat

(	Operationstei		Opera	ndenteil (Adr	essteil)	
	Opcode	1. Quelladr.	2. Quelladr.	Zieladr.	1. Folgebef.	2. Folgebef.
	ор	A	В	C	NI0	NI1

#### Beispiel

Opcode : 8 Bit → 256 verschiedene Befehle codierbar

Adressraum : 32 Bit → 4 GByte Speicher adressierbar

Befehlswortlänge : 168 Bit → 6 32-Bit-Worte pro Befehl

Übliche Befehlswortlängen z.B. 32 ... 64 Bit (→ 168 Bit sehr uneffektiv)

→ Reduzierung des Operanden-/Adressteils (Erhöhung der Codedichte)

# Massnahmen zur Reduzierung des Operandenteils

- Befehlszähler: enthält die Adresse für den unmittelbaren Folgebefehl
- Verzweigungs-/Sprungbefehle: enthalten Adressen der Folgebefehle
- implizite Adressierung: Quell oder Zieladressen implizit im Operationsteil
- überdeckte Adressierung: gleichzeitige Nutzung als Quell-/Zieladresse
- Direktoperanden: Operanden werden direkt im Operandenteil codiert
- Registeradressen: gesonderter Adressraum, wesentlich kürzere Adressen
- mehrstufige Adressierung: Umrechnung der Quell- und Zieladressen

## 3-Adress-Befehlsformat

Operationsteil	0	perandenteil (Adresste	eil)
Opcode	1. Quelladresse	2. Quelladresse	Zieladresse
op	A	В	C
C := A op B	alle Quell- ι	ınd Zieladressen expliz	zit adressiert


#### 2-Adress-Befehlsformat

Operationsteil	Operanden	teil (Adressteil)
Opcode	1. Quelladresse	2. Quelladresse/Zieladresse
op	A	C
$C := C \circ n A$	C - überdeckt adı	ressiert


## 1-Adress-Befehlsformat

Operationsteil	Operandenteil (Adressteil)
Opcode	2. Quelladresse/Zieladresse
op	$\boldsymbol{C}$
$ACCU := ACCU \ op \ C$	ACCU - implizit, C-überdeckt adressiert

#### **0-Adress-Befehlsformat**




### **VLIW-Befehlsformat**



Aus mehreren Einzelbefehlen zusammengesetzter komplexer Befehl kein festes Befehlsformat, an Operation und Architektur angepasst speziell für die Nutzung von Parallelität, (z.B. DSP-Architekturen)

# Zuordnung Befehlsformat - Architekturtyp



Die GPR-Architektur (3-Adress-Maschine) ist bzgl. der verschiedenen Befehlsformate am universellsten, alle Formate sind prinzipiell möglich.

Bei der Stack-Architektur (0-Adress-Maschine) ist die Universalität nicht direkt sichtbar, Organisation und Funktionalität des Stacks im Zusammenhang mit der ALU sind entscheidend.

## Operandenspeicherung, Adressierung

Folgende Betrachtungen nur für Universalregister-Architekturen!

Wesentliche Befehlssatz-Charakteristiken bzgl. der Operanden:

- 1. Operandenzahl (für typischen ALU-Befehl)
  - 2-Adress-Befehlsformat (diadisch)
  - 3-Adress-Befehlsformat (triadisch)
- 2. Zahl der Speicheradressen (Speicheroperanden)
  - 0...3 Adressen für Speicherzugriffe

Die Adressen des Operandenteils, die nicht für einen Speicherzugriff genutzt werden, werden folglich entweder für Registeradressen oder auch für Direktoperanden verwendet.

# Kombinationen von Register- und Speicheradressen

3-Adress-Befehlsformat

2-Adress-Befehlsformat

RR	RS	RS	SS	
RR	RS	SS		•

0 1 2

3 Speicheradressen

## Klassifizierung der Kombinationen Register-Speicher (Typen von Universalregister-Architekturen):

RR Register - Register Load/Store-Architektur

RS Register - Speicher

SS Speicher - Speicher

Architekturen, die keinen Speicherzugriff für einen typischen ALU-Befehl erlauben, werden auch Load/Store-Architekturen genannt.

# Vor- und Nachteile der einzelnen Typen

Тур	Vorteile	Nachteile
RR	einfache Befehlscodierung	höhere Befehlsanzahl
	feste Befehlswortlänge	gesonderte Load/Store-Befehle
	einfache Codegenerierung	relativ schlechte Codedichte
	einfache Taktsteuerung	
RS	Datenzugriff ohne gesonderte	Operanden nicht äquivalent
	Load/Store-Befehle	
	gute Codedichte	
SS	kompakteste Form	große Befehlslängenunterschiede
	keine Register für Zwischenwerte	viele Speicherzugriffe


**RISC-Befehlssätze** → **Load/Store-Architekturen** (nicht generell)

# Speicheradressierung

#### **Interpretation von Speicheradressen**

Byte-orientierter Speicherzugriff (kleinste adressierbare Einheit)

→ Probleme bzgl. Byte-Reihenfolge bei Zugriff auf größere Einheiten (Halbwort-, Wort-, Doppelwort-Zugriff, . . . )



# Vereinbarungen zur Bytereihenfolge in einem Wort...

Bezeichnung	Bedeutung	Beispiel		
little endian	Byteadresse xx00 liegt bei	Intel 80x86,		
byte ordering	niedrigster Wertigkeit im Wort	DEC VAX		
big endian	Byteadresse xx00 liegt bei	MIPS,		
byte ordering	höchster Wertigkeit im Wort	SPARC		

Für die Verarbeitung im Rechner ist die Byte-Reihenfolge meist unbedeutend. Probleme allgemein nur bei Byte-Wort-Umrechnungen.

Beim Datenaustausch zwischen Rechnern unterschiedlicher Byte-Reihenfolge ist diese unbedingt zu beachten (ggf. Konvertierungen).

# Speicher-Alignment

Der Zugriff auf Einheiten die größer als ein Byte sind kann ausgerichtet (aligned) oder nicht ausgerichtet (misaligned) erfolgen. Ein Zugriff zu einer Einheit der Länge m Bytes ab der Byte-Adresse A ist ausgerichtet, wenn gilt:  $A \mod m = 0$ .


#### Ausgerichtete Speicherzugriffe bis Doppelwort-Grenze

Spei	ich	er														Byte
	7	xx111	6	xx110	5	xx101	4	xx100	3	xx011	2	xx010	1	xx001	0	xx000
															На	<u>albwor</u> t
		,	3	xx110			2	xx100			1	xx010			0	xx00 0
																Wort
					1			xx100					0			xx000
														Do	opp	<u>pelwort</u>
									C							xx000

# Alignment-Restriktion

Soll z.B. auf ein Wort auf einer nicht ausgerichteten Halbwordgrenze (x...x010) zugegriffen werden, so müssen bei ausgerichtetem Wortzugriff die beiden benachbarten Worte (x...x000 und x...x100) eingelesen werden und anschließend die darin enthaltenen Halbworte (x...x010 und x...x100) wieder zu einem Wort zusammengesetzt (ausgerichtet) werden.


#### Ausgerichteter Wort-Speicherzugriff auf nichtausgerichtetes Wort



# Alignment-Restriktion

Ein nicht ausgerichteter Speicherzugriff erfordert im allgemeinen mehrere ausgerichtete Zugriffe und eine anschließende Ausrichtung (Ausrichtungsnetzwerk). Ausgerichtete Zugriffe sind allgemein schneller. Ausgerichtete Zugriffe erfordern bei kürzeren Einheiten als die Registergröße ebenfalls ein Ausrichtungsnetzwerk (Multiplexer-Netzwerk, Barrel-shifter).

#### Ausgerichteter Byte-Speicherzugriff bei Wort-Zugriffsbreite



# Adressierung


Operanden, Adressen und Befehle können im Hauptspeicher oder im Registerspeicher stehen. Sie werden über ihre Adressen angesprochen, die aus verschiedenen Komponeten zusammengesetzt sein können.

**Adressen:** Adressen beziehen sich auf Konstante (Direktoperand), Register (Registeradresse) oder den Hauptspeicher (Speicheradresse).

Statische, absolute Adressierung (physische Adressen): Die physischen Adressen werden fest, statisch zur Programmierzeit angegeben. Programme und Daten sind vollständig lageabhängig.

Dynamische, relative Adressierung (effektive Adressen): Die effektive Adresse wird erst zur Laufzeit durch eine Adressrechnung gewonnen. Im Adresswerk werden dann aus den effektiven Adressen die eigentlichen physischen Adressen für die Adressierung gebildet.

## Relative Adressierung



#### Formale Notation der Adressrechnung

Hauptspeicheradresse (Assembler) Α Registeradresse (Assembler) RA Direktoperand # Operand (Assembler) Hauptspeicherinhalt von A (Assembler) (A) oder @(A) auch ((A)) (Assembler) Hexadezimalwert \$ HEX Hauptspeicherinhalt von A M[A]Registerinhalt von RA RA

# Adressierungsarten

Adressierungsarten sind alle Möglichkeiten eines Prozessors aus relativen Adressen effektive/physische Adressen zu berechnen (zur Laufzeit).


#### Vorteile des effektiven Einsatzes der Adressierungsarten:

- Einsparung von Hauptspeicherplatz, Rechenzeit und Programmierzeit
- Lageunabhängigkeit der Daten und Programme (relative Adressierung) (Position-Independent Code, PIC)
- Wiederverwendbarkeit von Programmteilen (Unterprogrammtechnik, ...)
- Ermöglichung der wiederholten Befehlsausführung auf verschiedene Daten (z.B. Tabellen, Schleifen), sowie bedingten Operationen (Assembler-Programmierung)


# Adressierungsarten

Adress.art	Beschreibung
implizit	Adressen, Operanden sind durch den Opcode selbst festgelegt
immediate	Operand wird im Befehl explizit mitgeführt (Direktoperand)
direkt	Adresse wird im Befehl explizit mitgeführt (Direktadresse)
indirekt	Befehl enthält die Adresse des Speicherplatzes in dem sich
	die eigentliche Adresse befindet (Adresse von Adresse)
relativ	Befehl enthält einen Offset (Verschiebung) mit dem die Adresse
(based)	relativ zu einer Basisadresse (Basisregister) gebildet wird
indiziert	Befehl enthält eine Basisadresse, die durch Addition eines
	Index (Indexregister) modifiziert wird
segmentiert	Adresse wird an den Inhalt eines Segmentregisters angehängt
	(concatenate, Seitenadressierung)
virtuell	Umsetzung einer virtuellen Adresse in eine physische


## Übersicht Befehl – Register - Speicher




## Übersicht Befehl – Register - Speicher



## Übersicht Befehl – Register - Speicher



# Gebräuchliche Adressierungsarten



# Beispiele

Adressierungsart	Befehl (Assembler)	Ergebnis (Zuweisung)
		_
immediate	ADD R2, #7	R2 := R2 + 7
direkt	ADD R2, R3	R2 := R2 + R3
indirekt (Register)	ADD R2, (R3)	R2 := R2 + M[R3]
indirekt (Speicher)	ADD R2, @(R3)	R2 := R2 +
		M[M[R3]]
relativ (Displacement)	ADD R2, 10(R3)	R2 := R2 + M[10 + R3]
relativ-indiziert	ADD R2, (R3+R4)	R2 := R2 + M[R3 + R4]

### Operationen des Befehlsatzes

Bezüglich der Funktionalität sind vier Klassen von Befehlen unterscheidbar:

Operationstyp	Beispiel
Datenübertragung	Register-Register
	Register-Speicher
	Register-E/A
Datenmanipulation	arithmetische Operationen
	logische Operationen
	Schiebe-/Rotationsoperationen
Verzweigungen	Sprung- und Verzweigungsoperationen
(bedingt, unbedingt)	Prozedurrufe und -rückkehr
	Traps
Systemsteuerung	Betriebssystemrufe
	Speicherverwaltung
	Interrupts, Traps

# Datenübertragung (Beispiele)

Befehl	Bedeutung	
LD	Laden eines Registers	load
ST	Speichern des Inhalts eines Registers	store
MOVE	Übertragung (beliebige Richtung)	move
EXC	Vertauschen der Inhalte	exchange
TFR	Übertragung eines Registers in ein anderes	transfer
PUSH	Ablegen eines oder mehrerer Register in den Stack	push
POP	Laden eines oder mehrerer Register aus dem Stack	pop
READ	Lesen des Prozessor-Statusregisters	read
WRITE	Schreiben des Prozessor-Statusregisters	write
IN	Laden eines Registers aus einem Peripheriebaustein	input
OUT	Übertragen eines Registers in einen Peripheriebaustein	output

# Datenmanipulation, arithmetisch-(Beispiele)

46

Befehl	Bedeutung	
ABS	Absolutbetrag	absolute
ADD	Addition	addition
SUB	Subtraktion	substract
MUL	Multiplikation	multiply
DIV	Division	devide
COM	Einerkomplement	complement
NEG	Vorzeichenwechsel, Zweierkomlement	negate
CLR	Löschen	clear
CMP	Operandenvergleich	compare
DAA	Dual-Dezimal-Umwandlung	decimal adjust
DEC	Dekrement	decrement
INC	Inkrement	increment

# Datenmanipulation, Boolesch-(Beispiele)

Befehl	Bedeutung	
AND	AND-Verknüpfung	and
OR	OR-Verknüpfung	or
EOR	XOR-Verknüpfung	exclusive or
NOT	NOT-Verknüpfung	not

# Datenmanipulation, Flag- und Bit-(Beispiele)

Befehl	Bedeutung	
SEF	Setzen eines Bedingungs-Flag	flag set
CLF	Löschen eines Bedingungs-Flag	flag clear
TST	Prüfen eines Flags oder Bits	test
BSET	Setzen eines Bit	bit set
BCLR	Rücksetzen eines Bit	bit clear
BCHG	Invertieren eines Bit	bit change
BFCLR	Rücksetzen der Bits eines Bitfeldes	clear bits
BFSET	Setzen der Bits eines Bitfeldes	set bits
BFFFO	Finden der ersten 1 im Bitfeld	find first one
BFEXT	Lesen eines Bitfeldes	extract bits
BFINS	Einfügen eines Bitfeldes	insert bits

# Datenmanipulation, String- oder Block-(Beispiele)

Befehl	Bedeutung	
MOVS	Transferieren eines Blocks	move string
INS	Einlesen eines Blocks von der Peripherie	input string
OUTS	Ausgabe eines Blocks an die Peripherie	ooutput string
CMPS	Vergleich zweier Blöcke	compare string
COPS	Kopieren eines Blockes	copy string
SCAS	Suchen eines Zeichens in einem Block	scan string

# Datenmanipulation, Schiebe- und Rotation- (Beispiele)

Befehl	Bedeutung	
SHF	Verschieben eines Registerinhlates	shift
ASL	arithmetische Links-Verschiebung	arith. shift left
ASR	arithmetische Rechts-Verschiebung	arith. shift right
LSL	logische Links-Verschiebung	shift left
LSR	logische Rechts-Verschiebung	shift right
ROT	Rotation eines Registerinhaltes	rotate
ROL	Rotation nach links	rotate left
ROR	Rotation nach rechts	rotate right
SWAP	Vertauschen der beiden Hälften eines Registers	swap

# Verzweigungen (Beispiele)

Befehl	Bedeutung		
JMP	unbedingter Sprung zu einer Adresse	jump	
BCC	Verzweigen falls Bedingung cc erfüllt	branch	
BRA	Verzweigen ohne Bedingungsabfrage	branch always	
CALL, JSR	Sprung in ein Unterprogramm	jump to subroutine	
BSRCC	JSR, wenn Bedingung cc erfüllt	branch to subr.	
RTS	Rücksprung aus einem Unterprogramm	return from subr.	
TRAP, INT	Sprung in Unterbrechungsroutine	software interrupt	
RTI, RTE	Rücksprung aus Unterbrechungsroutine	return from int.	

# Cc-Bedingungen für Verzweigungen (Beispiele)

CC	Bedingung	Bedeutung
CS	CF=1	branch on carry set
CC	CF=0	branch on carry clear
VS	OF=1	branch on overflow
VC	OF=0	branch on not overflow
EQ	ZF=1	branch on zero/equal
NE	ZF=0	branch on not zero/equal
MI	SF=1	branch on minus
PL	SF=0	branch on plus
PA	PF=1	branch on parity/parity even
NP	PF=0	branch on not parity/parity odd
		•

# Cc-Bedingungen für Verzweigungen (Beispiele)

CC	Bedingung	Bedeutung
vorze	eichenlose Operanden	
LO	CF=1	branch on lower than
HS	CF=0	branch on higher or same
LS	CF V ZF=1	branch on lower or same
HI	CF V ZF=0	branch on higher than
vorze	eichenbehaftete Opera	nden
LT	SF = OF=1	branch on less than
GE	SF ╡ OF=0	branch on greater or equal
LE	ZF ∨ (SF <b>=</b> OF)=1	branch on less or equal
GT	ZF ∨ (SF <b>=</b> OF)=0	branch on less greater than

# Systemsteuerung (Beispiele)

Befehl	Bedeutung	
NOP	keine Operation	no operation
WAIT	Warten auf spezielles Eingangssignal	wait
SYNC	Wareten auf einen Interrupt	sync
HALT, STOP	Anhalten des Prozessors	stop
RESET	Rücksetzsignal für Pripherie	reset
SVC	Betriebssystem-Aufruf	supervisor call

# Typ und Länge der Operanden

#### **Operandentypen (Datentypen)**

Der Typ der im Befehl adressierten Operanden wird allgemein im Befehl selbst festgelegt. Die Codierung erfolgt dabei im Opcode zusammen mit der durchzuführenden Operation.

Alternativ wird auch die Abspeicherung von Typkennungen (Tag) zusammen mit den Daten verwendet (Datenflußmaschinen, . . . ) verwendet. Sogenannte "Tagged" Architekturen sind jedoch eher die Ausnahme.

### Numerische Daten:

- vorzeichenlose ganze Zahlen (unsigned integer)
- vorzeichenbehaftete ganze Zahlen (signed integer)
- binär codierte Dezimalzahlen (binary coded decimal integer, BCD)
- Gleitkommazahlen (floating point)

### Nichtnumerische Daten:

- alphanumerische Zeichen (characters, ASCII)
- Zeichenketten (character strings)
- Boolesche Werte (boolean values)
- Bitfelder (bit map)
- Zeiger, Adressen (pointer)

# Operandenlänge (Datenformat)

Die Operandenlänge ist allgemein durch den Operandentyp gegeben, wobei pro Typ auch unterschiediche Längen möglich sind (im Befehl codiert).

#### **Zuordnungsbeispiel Operandentyp-Operandenlänge:**

Тур	8 Bit	16 Bit	32 Bit	64 Bit	128 Bit
signed integer					
unsigned integer					
BCD					
floating point					
characters					
boolean					
bit map					
pointer					

#### JVM (STACK) - Instruction Formats

	8	8	8	8	8
Format		•			_
1	OPCODE				
2	OPCODE	BYTE	BYTE = index,	constant or type	
			•	_	
3	OPCODE	SHO	ORT	SHORT = index	x, constant or offset
4	OPCODE	INDEX	CONST	1	
•					
5	OPCODE	IND	EX	DIMENSIONS	
	00000	INIE		#PA D A METEDO	
6	OPCODE	INL	DEX	#PARAMETERS	0
7	OPCODE	IND	DEX	CO	NST
•					
8	OPCODE		32-BIT BRAI	NCH OFFSET	
9	OPCODE		VARIABLE	LENGTH	

#### JVM (STACK) - Instruction Set

Load/Store			Arithmetic (continued)
typeLOAD ind8	Push local variable onto stack	typeMUL	Multiple
typeALOAD	Push array element on stack	typeDIV	Divide
BALOAD	Push byte from an array on stack	typeREM	Remainder
SALOAD	Push short from an array on stack	typeNEG	Negate
CALOAD	Push char from an array on stack		
AALOAD	Push pointer from an array on stack		Boolean/Shift
typeSTORE ind8	Pop value and store in local var	ilAND	Boolean AND
typeASTORE	Pop value and store in array	ilOR	Boolean OR
BASTORE	Pop byte and store in array	iIXOR	Boolean Exclusive OR
SASTORE	Pop short and store in array	iISHL	Shift left
CASTORE	Pop char and store in array	iISHR	Shift right
AASTORE	Pop pointer and store in array	ilUSHR	Unsigned shift right
	Б		
	Push		Conversion
BIPUSH con8	Push a small constant on stack	x2y	Convert x to y
SIPUSH con16	Push 16-bit constant on stack	x2y	Convert x to y
LDC ind8	Push constant from const pool	i2c	Convert integer to char
typeCONST_#	Push immediate constant Push	12b	Convert integer to byte
ACONST_NULL	a null pointer on stack		
			Stack Management
	Arithmetic	DUPxx	Six instructions for duping
typeADD	Add	POP	Pop an int from stk and discard
typeSUB	Subtract	POP2	Pop two ints from stk and discard
		SWAP	Swap top two ints on stack

#### JVM (STACK) - Instruction Set

#### Comparison

IF\_ICMPrel offset16
IF\_ACMPEQ offset16
IF\_ACMPNE offset16
IFrel offset16 IFNULL
offset16 IFNONNULL
offset16 LCMP
FCMPL
FCMPG
DCMPL
DCMPG

Conditional branch
Branch if two ptrs equal
Branch if ptrs unequal
Test 1 value and branc
Branch if ptr is null
Branch if ptr is nonnull
Compare two longs
Compare 2 fbats for <
Compare 2 fbats for >
Compare doubles for <
Compare doubles for >

#### Transfer of Control

INVOKEVIRTUAL ind16
INVOKESTATIC ind16
INVOKEINTERFACE ...
INVOKESPECIAL ind16
JSR offset16
typeRETURN
ARETURN
RETURN
RET ind8
GOTO offset16

Method invocation
Method invocation
Method invocation
Method invocation
Invoke fi nally clause
Return value
Return pointer
Return void Return
from fi nally
Unconditional branch

#### Arrays

ANEWARRAY ind16
NEWARRAY atype
MULTINEWARRAY ind16,d
ARRAYLENGTH

Create array of ptrs
Create array of atype
Create multidim array
Get array length

#### Miscellaneous

WIDE
NOP
GETFIELD ind16
PUTFIELD ind16
GETSTATIC ind16
NEW ind16
INSTANCEOF offset16
CHECKCAST ind16
ATHROW
LOOKUPSWITCH ...
TABLESWITCH ...
MONITORENTER
MONITOREXIT

IINC ind8,con8

Increment local variabl
Wide prefi x
No operation
Read fi eld from object
Write fi eld to object
Get static fi eld from class
Create a new object
Determine type of obj
Check object type
Throw exception Sparse
multiway branch Dense
multiway branch Enter a
monitor

Leave a monitor

ind8/16 = index of local variable con8/16, d, atype = constant


type, x, y = I, L, F, D offset16 for branch

# JVM (STACK) - Numeric Data Types / Addressing Modes

Туре	8 Bits	16 Bits	32 Bits	64 Bits	128 Bits
Signed integer	X	Х	Χ	Χ	
Unsigned integer					
Binary coded decimal integer					
Floating point			Х	Х	

Addressing Mode		
Immediate	Χ	
Direct		
Register		
Register indirect		
Indexed	Х	
Based-Indexed		
Stack	Х	

#### **R2000 (MIPS) - Instruction Formats**



#### R2000 (MIPS) - Instruction Set

Load/Store		Arit	thmetic (R-Type)
LB rt,offset(base)	Load byte	ADD rd,rs,rt	Add
LBU rt,offset(base)	Load byte unsigned	ADDU rd,rs,rt	Add unsigned
LH rt,offset(base)	Load halfword	SUB rd,rs,rt	Subtract
LHU rt,offset(base)	Load halfword unsigned	SUBU rd,rs,rt	Subtract unsigned
LW rt,offset(base)	Load word	SLT rd,rs,rt	Set on less than
LWL rt,offset(base)	Load word left	SLTU rd,rs,rt	Set on less than unsigned
LWR rt,offset(base)	Load word right	AND rd,rs,rt	AND
SB rt,offset(base)	Store byte	OR rd,rs,rt	OR
SH rt,offset(base)	Store halfword	XOR rd,rs,rt	Exclusive OR
SW rt,offset(base)	Store word	NOR rd,rs,rt	OR-NOT
SWL rt,offset(base)	Store word left		
SWR rt,offset(base)	Store word right		Shift
	-	SLL rd,rt,shamt	Shift left logical
Ar	rithmetic (I-Type)	SRL rd,rt,shamt	Shift right logical
ADDI rt,rs,immediate	Add immediate	SRA rd,rt,shamt	Shift right arithmetic
ADDIU rt,rs,immediate	Add immediate unsigned	SLLV rd,rt,rs	Shift left logical variable
SLTI rt,rs,immediate	Set on less than immediate	SRLV rd,rt,rs	Shift right logical variable
SLTIU rt,rs,immediate	Set on less than immediate unsigned	SRAV rd,rt,rs	Shift right arithmetic variable
ANDI rt,rs,immediate	AND immediate		
ORI rt,rs,immediate	OR immediate		Special
XORI rt,rs,immediate	Exclusive OR immediate	SYSCALL	System call
LUI rt,immediate	Load upper immediate	BREAK	Breakpoint

#### R2000 (MIPS) - Instruction Set

Multiply/Divide			
MULT rs,rt	Multiply		
MULTU rs,rt	Multiply unsigned		
DIV rs,rt	Divide		
DIVU rs,rt	Divide unsigned		
MFHI rd	Move from HI		
MFLO rd	Move from LO		
MTHI rd	Move to HI		
MTLO rd	Move to LO		

J target	Jump
JAL target	Jump and link
JR rs	Jump register
JALR rs,rd	Jump and link register
BEQ rs,rt,offset	Branch on equal
BNE rs,rt,offset	Branch on not equal
BLEZ rs,offset	Branch on ≤ zero
BGTZ rs,offset	Branch on > zero
BLTZ rs,offset	Branch on < zero
BGEZ rs,offset	Branch on ≥ zero
BITZAL re offect	Branch on < zero and link

BGEZAL rs, offset

Branch on ≥ zero and link

Jump/Branch

Coprocessor			
LWCz rt,offset(base)	Load word to coprocessor		
SWCz rt,offset(base)	Store word from coprocessor		
MTCz rt,rd	Move to coprocessor		
MFCz rt,rd	Move from coprocessor		
CTCz rt,rd	Move control to coprocessor		
CFCz rt,rd	Move control from coprocessor		
COPz cofun	Coprocessor operation		
BCzT offset	Branch on coprocessor z true		
BCzF offset	Branch on coprocessor z false		
	•		

System Control Coprocessor (CP0)			
MTC0 rt,rd	Move to CP0		
MFC0 rt,rd	Move from CP0		
TLBR	Read indexed TLB entry		
TLBWI	Write indexed TLB entry		
TLBWR	Write random TLB entry		
TLBP	Probe TLB for matching entry		
RFE	Restore from exception		

# R2000 (MIPS) - Numeric Data Types / Addressing Modes

Туре	8 Bits	16 Bits	32 Bits	64 Bits	128 Bits
Signed integer	Х	Х	Х	Х	
Unsigned integer	Х	Х			
Binary coded decimal integer					
Floating point			(X) <sup>1</sup>	(X) <sup>1</sup>	

<sup>1 -</sup> only with FPU R2010

Addressing Mode		
Immediate	Χ	
Direct		
Register	Х	
Register indirect	Х	
Indexed		
Based-Indexed		
Stack		

#### R2000 (MIPS) - Register

Number	Register Name	Usage	
0	zero	Constant 0	
1	at	Reserved for assembler	
2 - 3	v0 - v1	Expression evaluation and	
		results of a function	
4 - 7	a0 - a3	Argument	
8 - 15	t0 - t7	Temporary	
16 - 23	s0 - s7	Saved temporary	
24 - 25	t8 - t9	Temporary	
26 - 27	k0 - k1	Reserved for OS kernel	
28	gp	Pointer to global area	
29	sp	Stack pointer	
30	fp	Frame pointer	
31	ra	Return address	

#### **ALPHA AXP - Instruction Formats** 26 25 21 20 16 15 13 12 11 31 5 4 0 OPERATE (INTEGER, LITERAL) OP RALITERAL **FUNCTION** RC 8 5 OPERATE (INTEGER, REGISTER) **FUNCTION** OP RB RC 3 5 5 6 **OPERATE (FLOATING POINT) FUNCTION** RC **RB** 11 5 5 6 **MEMORY** RB DISPLACEMENT OP RA 5 5 6 16 **BRANCH** DISPLACEMENT OP RA 5 21 CALL PAL

FUNCTION 26

OP

Load/Store, Byte Manipulation Load/Store, Byte Manipulation (contin		e, Byte Manipulation (continued)	
LDA	Load address	INSWH	Insert word high
LDAH	Load address high	INSLH	Insert longword high
LDL	Load sign-extended longword	INSQH	Insert quadword high
LDQ	Load quadword	MSKBL	Mask byte low
LDQ_U	Load unaligned quadword	MSKWL	Mask word low
$LDL_L$	Load sign-extended longword, locked	MSKLL	Mask longword low
LDQ_L	Load quadword, locked	MSKQL	Mask quadword low
STL_C	Store longword, conditional	MSKWH	Mask word high
STQ_C	Store quadword, conditional	MSKLH	Mask longword high
STL	Store longword	MSKQH	Mask quadword high
STQ	Store quadword		
STQ_U	Store unaligned quadword	Floating Point Load/Store	
EXTBL	Extract byte low	LDF	Load F format (VAX single)
EXTWL	Extract word low	LDG	Load G format (VAX double)
EXTLL	Extract longword low	LDS	Load S format (IEEE single)
EXTQL	Extract quadword low	LDT	Load T format (IEEE double)
EXTWH	Extract word high	STF	Store F format (VAX single)
EXTLH	Extract longword high	STG	Store G format (VAX double)
EXTQH	Extract quadword high	STS	Store S format (IEEE single)
INSBL	Insert byte low	STT	Store T format (IEEE double)
INSWL	Insert word low		
INSLL	Insert longword low		
INSQL	Insert quadword low		
	<del>.</del>		

Integer C	omputation and Conditional Move	Integer	Computation and (continued)
ADDL	Add longword	AND	AND logical
S4ADDL	Add longword, scale by 4	BIS	OR logical
S8ADDL	Add longword, scale by 8	XOR	Exclusive-OR logical
ADDQ	Add quadword	BIC	AND-NOT logical
S4ADDQ	Add quadword, scale by 4 Add	ORNOT	OR-NOT logical
S8ADDQ	quadword, scale by 8	EQV	Exclusive-OR-NOT logical
CMPEQ	Compare signed quadword =	SLL	Shift left, logical
CMPLT	Compare signed quadword <	SRL	Shift right, logical
CMPLE	Compare signed quadword ≤	SRA	Shift right, arithmetic
CMPULT	Compare unsigned quadword <	CMOVEQ	Conditional move if $reg = 0$
CMPULE	Compare unsigned quadword ≤	CMOVNE	Conditional move if reg /= 0
MULL	Multiply longword	CMOVLT	Conditional move if reg < 0
MULQ	Multiply quadword	CMOVLE	Conditional move if reg ≤ 0
UMULH	Multiply quadword high, unsigned	CMOVGT	Conditional move if reg > 0
SUBL	Subtract longword	CMOVGE	Conditional move if reg ≥ 0
S4SUBL	Subtract longword, scale by 4	CMOVLBC	Conditional move if reg, low bit clear
S8SUBL	Subtract longword, scale by 8	CMOVLBS	Conditional move if reg, low bit set
SUBQ	Subtract quadword	CMPBGE	Compare bytes, unsigned
S4SUBQ	Subtract quadword, scale by 4	ZAP	Clear selected bytes
S8SUBQ	Subtract quadword, scale by 8	ZAPNOT	Clear inselected bytes


Integer Branch F		Floating Poir	Floating Point Computation and Conditional Move	
BEQ	Branch if reg = 0	CPYS	Copy sign	
BNE	Branch if reg /= 0	CPYSN	Copy sign, negate	
BLT	Branch if reg < 0	CPYSE	Copy sign and exponent	
BLE	Branch if reg ≤ 0	CVTQL	Convert quadword to longword	
BGT	Branch if reg > 0	CVTLQ	Convert longword to quadword	
BGE	Branch if reg ≥ 0	FCMOVEQ	FP conditional move if $reg = 0$	
BLBC	Branch if low bit clear	FCMOVNE	FP conditional move if reg $\neq 0$	
BLBS	Branch if low bit set	FCMOVLT	FP conditional move if reg $< 0$	
BR	Branch	FCMOVLE	FP conditional move if reg ≤ 0	
BSR	Branch to subroutine	FCMOVGT	FP conditional move if $reg > 0$	
JMP	Jump	FCMOVGE	FP conditional move if reg ≥ 0	
JSR	Jump to subroutine	MF_FPCR	Move from FP control register	
RET	Return from subroutine	MT_FPCR	Move to FP control register	
JSR_COROUTINE	Jump to subroutine, return	ADDF	Add F format (VAX single)	
		ADDG	Add G format (VAX double)	
Floatin	g Point Branch	ADDS	Add S format (IEEE single)	
FBEQ	FP Branch if = 0	ADDT	Add T format (IEEE double)	
FBNE	FP Branch if /= 0	CMPGEQ	Compare G format = (VAX double)	
FBLT	FP Branch if < 0	CMPGLT	Compare G format < (VAX double)	
FBLE	FP Branch if ≤ 0	CMPGLE	Compare G format ≤ (VAX double)	
FBGT	FP Branch if > 0	CMPTEQ	Compare T format = (IEEE double)	
FBGE	FP Branch if ≥ 0	CMPTLT	Compare T format < (IEEE double)	
		CMPTLE	Compare T format ≤ (IEEE double)	

FP Com	nputation and Conditional Move (continued)	FP Co	mputation and (continued)	
CMPTUN	Compare T format unordered (IEEE double)	SUBF	Subtract F format (VAX single)	
CVTGQ	Convert G format to quadword (VAX double)	SUBG	Subtract G format (VAX double)	
CVTQF	Convert quadword to F format (VAX single)	SUBS	Subtract S format (IEEE single)	
CVTQG	Convert quadword to G format (VAX double)	SUBT	Subtract T format (IEEE double)	
CVTDG	Convert D to G format (VAX double/double)			
CVTGD	Convert G to D format (VAX double/double)		System	
CVTGF	Convert G to F format (VAX double/single)	CALL_PAL	Call privileged architecture library	
CVTTQ	Convert T format to quadword (IEEE double)	TRAPB	Trap barrier (precise exception)	
CVTQS	Convert quadword to S format (IEEE single)	FETCH	Prefetch (cache) data hint	
CVTQT	Convert quadword to T format (IEEE double)	FETCH_M	Prefetch (cache) data, modify hint	
CVTTS	Convert T to S format (IEEE double/single)	MB	Memory barrier (serialize)	
CVTST	Convert S to T format (IEEE single/double)	WMB	Memory barrier (serialize) write	
DIVF	Divide F format (VAX single)	RPCC	Read process cycle counter Read	
DIVG	Divide G format (VAX double)	RC	and clear	
DIVS	Divide S format (IEEE single)	RS	Read and set	
DIVT	Divide T format (IEEE double)	PALRES0	PALcode reserved opcode 0	
MULF	Multiply F format (VAX single)	PALRES1	PALcode reserved opcode 1	
MULG	Multiply G format (VAX double)	PALRES2	PALcode reserved opcode 2	
MULS	Multiply S format (IEEE single)	PALRES3	PALcode reserved opcode 3	
MULT	Multiply T format (IEEE double)	PALRES4	PALcode reserved opcode 4	

### **ALPHA AXP - Numeric Data Types**

Туре	8 Bits	16 Bits	32 Bits	64 Bits	128 Bits
Signed integer			Х	Х	
Unsigned integer					
Binary coded decimal integer					
Floating point			Х	Х	

#### Intel Pentium II - Instruction Formats



MODE - specifer for the opcode

SIB - (scale, index, base) special modes for a further specification

DISPLACEMENT - specifying a memory address (displacement)
- containing a constant (immediate operand)

#### Intel Pentium II - Instruction Set

A selection of integer instructions

	Move	Binary coded decimal	
MOV dst,src	Move SRC to DST	DAA	Decimal adjust
PUSH src POP	Push SRC onto the stack	DAS	Decimal adjust for subtraction
dst XCHG	Pop a word from the stack to DST	AAA	ASCII adjust for addition
ds1,ds2 LEA	Exchange DS1 and DS2	AAS	ASCII adjust for subtraction
dst,src CMOV	Load effective addr of SRC into DST	AAM	ASCII adjust for multiplication
dst,src	Conditional move	AAD	ASCII adjust for division
	Arithmetic		Boolean
ADD dst,src	Add SRC to DST	AND dst,src	Boolean AND SRC into DST
SUB dst,src	Subtract DST from SRC	OR dst,src	Boolean OR SRC into DST
MUL src	Multiply EAX by SRC (unsigned)	XOR dst,src	Boolean Exclusive-OR SRC to DST
IMUL src	Multiply EAX by SRC (signed) Divide	NOT dst	Replace DST with 1s complement
DIV src	EDX:EAX by SRC (unsigned) Divide		•
IDIV src	EDX:EAX by SRC (signed) Add		Shift/Rotate
ADC dst,src	SRC to DST, then add carry bit	SAL/SAR dst,#	Shift DST left/right # bits Logical
SBB dst,src	Subtract DST & carry from SRC Add	SHL/SHR dst,#	shift DST left/right # bits Rotate
INC dst	1 to DST	ROL/ROR dst,#	DST left/right # bits Rotate DST
DEC dst	Subtract 1 from DST	RCL/RCR dst,#	through carry # bits
NEG dst	Negate DST (subtract it from 0)		•
	- 5		Test/Compare
		TST src1,src2	Boolean AND operands, set flags
		CMP src1,src2	Set flags based on SRC1 _SRC2

#### **Intel Pentium II - Instruction Set**

A selection of integer instructions


	Transfer of Control	Condition Codes (continued)		
JMP addr	Jump to ADDR	CLI	Set interrupt bit in EFLAGS register	
Jxx addr	Conditional jumps based on flags	PUSHFD	Push EFLAGS register onto stack	
Call addr	Call procedure at ADDR	POPFD	Pop EFLAGS register from stack	
RET	Return from procedure	LAHF	Load AH from EFLAGS register	
IRET	Return from interrupt	SAHF	Store AH in EFLAGS register	
LOOPxx	Loop until condition met		-	
INT addr	Initiate a software interrupt		Miscellaneous	
INTO	Interrupt if overfbw bit is set	SWAP dst	Change endianness of DST	
		CWQ	Extend EAX to EDX:EAX for division	
	Strings	CWDE	Extend 16-bit number in AX to EAX	
LODS	Load string	ENTER size,lv	Create stack frame with SIZE bytes	
STOS	Store string	LEAVE	Undo stack frame built by ENTER	
MOVS	Move string	NOP	No operation	
CMPS	Compare two strings	HLT	Halt	
SCAS	Scan strings	IN al,port	Input a byte from PORT to AL	
		OUT port,al	Output a byte from AL to PORT	
	Condition Codes	WAIT	Wait for an interrupt	
STC	Set carry bit in EFLAGS register Clear			
CLC	carry bit in EFLAGS register			
CMC	Complement carry bit in EFLAGS reg	src = source		
STD	Set direction bit in EFLAGS register	dst = destination		
CLD	Clear direction bit in EFLAGS register	# = shift/rotate co	punt	
STI	Set interrupt bit in EFLAGS register	Iv = # locals		

# Intel Pentium II - Numeric Data Types / Addressing Modes

Туре	8 Bits	16 Bits	32 Bits	64 Bits	128 Bits
Signed integer	Х	Χ	Х		
Unsigned integer	Х	Х	Х		
Binary coded decimal integer	Х				
Floating point			Х	Х	

Addressing Mode			
Immediate	Х		
Direct	Х		
Register	Х		
Register indirect	Х		
Indexed	Х		
Based-Indexed			
Stack			

#### **UltraSPARC II - Instruction Formats**



#### **UltraSPARC II - Instruction Set**

The primary integer instructions

Lo	Load/Store Ari		thmetic (continued)
LDSB addr,dst	Load signed byte	UDIVX r1,s2,dst	Unsigned divide
LDUB addr,dst	Load unsigned byte	TADCC r1,s2,dst	Tagged add
LDSH addr,dst	Load signed halfword		
LDUH addr,dst	Load unsigned halfword		Shift/Rotate
LDSW addr,dst	Load signed word	SLL r1,s2,dst	Shift left logical (32 bits)
LDUW addr,dst	Load unsigned word	SLLX r1,s2,dst	Shift left logical extended (64 bits)
LDX addr,dst	Load extended (64 bits)	SRL r1,s2,dst	Shift right logical
STB src,addr	Store byte	SRLX r1,s2,dst	Shift right logical extended
STH src,addr	Store halfword	SRA r1,s2,dst	Shift right arithmetic
STW src,addr	Store word	SRAX r1,s2,dst	Shift right arithmetic extended
STX src,addr	Store extended		
			Boolean
A	rithmetic	AND r1,s2,dst	Boolean AND
ADD r1,s2,dst	Add	ANDCC r1,s2,dst	Boolean AND and set icc
ADDCC r1,s2,dst	Add and set icc	ANDN r1,s2,dst	Boolean AND-NOT
ADDC r1,s2,dst	Add with carry	ANDNCC r1,s2,dst	Boolean AND-NOT and set icc
ADDCCC r1,s2,dst	Add with carry and set icc	OR r1,s2,dst	Boolean OR
SUB r1,s2,dst	Subtract	ORCC r1,s2,dst	Boolean OR and set icc
SUBCC r1,s2,dst	Subtract and set icc	ORN r1,s2,dst	Boolean OR-NOT
SUBC r1,s2,dst	Subtract with carry	ORNCC r1,s2,dst	Boolean OR-NOT and set icc
SUBCCC r1,s2,dst	Sub with carry and set icc	XOR r1,s2,dst	Boolean Exclusive-OR
MULX r1,s2,dst	Multiply	XORCC r1,s2,dst	Boolean Exclusive-OR and set icc
SDIVX r1,s2,dst	Signed divide		

#### UltraSPARC II - Instruction Set

The primary integer instructions

Boolean (continued)

XNOR r1,s2,dst Bc
XNORCC r1,s2,dst Bc

Boolean Exclusive-OR-NOT
Boolean XOR-NOT and set icc

#### Transfer of Control

BPcc addr Branch with prediction BPr scr.addr Branch on register CALL addr Call procedure RFTURN addr Return from procedure JMPL addr,dst Jump and link SAVE r1,s2,dst Advance register windows RESTORE r1,s2,dst Restore register windows Tcc cc,trap# Trap on condition PREFETCH fcn Prefetch data from memory LDSTUB addr,r Atomic load/store MEMBAR mask

Miscellaneous

SETHI con,dst
MOVcc cc,s2,dst
MOVr r1,s2,dst
NOP
POPC r1,dst
Set bits 10 to 31
Move on condition
Move on register
No operation
Population count

RDCCR v,dst

WRCCR r1,s2,v

RDPC v,dst

Read condition code register

Write condition code register

Read program counter

Memory barrier

scr = source register
dst = destination register

r1 = source register

s2 = Source: register or immediate

addr = memory address trap# = trap number

fcn = function code

mask = operation type

con = constant

v = register designatorcc = condition code setr = destination register

...cc = condition


...r = LZ, LEZ, Z, NZ, GZ, GEZ

# UltraSPARC II - Numeric Data Types / Addressing Modes

Туре	8 Bits	16 Bits	32 Bits	64 Bits	128 Bits
Signed integer	Х	Χ	Χ	Χ	
Unsigned integer	Х	Χ	Χ	Χ	
Binary coded decimal integer					
Floating point			Χ	Х	Х

Addressing Mode			
Immediate	Х		
Direct			
Register	Χ		
Register indirect			
Indexed	Х		
Based-Indexed	Х		
Stack			

#### **AT91 ARM - Instruction Formats**



#### AT91 ARM - Instruction Set

Load/Store/Move			Boolean		
LDR	Load register from memory	AND	AND		
LDM	Load multiple registers (Pop from stack)	EOR	Exclusive OR		
LDC	Load coprocessor from memory	ORR	OR		
STR	Store register to memory				
STM	Store multiple (Push into stack)		Branch		
STC	Store coprocessor register to memory	В	Branch		
MOV	Move register or constant	BL	Branch with Link		
MCR	Move CPU register to coprocessor register	BX	Branch and Exchange		
MRC	Move from coprocessor to CPU register	•			
MRS	Move PSR status/flags to register	Miscellaneous			
MSR	Move register to PSR status/flags	CMP	Compare		
MVN	Move negative register	CMN	Compare Negative		
'		TST	Test bits		
	Arithmetic	TEQ	Test bitwise equality		
ADC	Add with carry	BIC	Bit Clear		
ADD	Add	SWP	Swap register with memory		
RSB	Reverse Subtract	SWI	Software Interrupt		
RSC	Reverse Subtract with Carry	CDP	Coprocessor Data Processing		
SBC	Subtract with Carry				
SUB	Subtract				
MLA	Multiply Accumulate				
MUL	Multiply				

### AMD Athlon (x86) - Instruction Set

	Integer Instructio	ns	
AAA	CMOVA/CMOVNBE	CWD/CDQ	JNP/JPO
AAD	CMOVAE/CMOVNB/CMOVNC	DAA	JL/JNGE
AAM	CMOVB/CMOVC/CMOVNAE	DAS	JNL/JGE
AAS	CMOVBE/CMOVNA	DEC	JLE/JNG
ADC	CMOVE/CMOVZ	DIV	JNLE/JG
ADD	CMOVG/CMOVNLE	ENTER	JCXZ/JEC
AND	CMOVGE/CMOVNL	IDIV	JMP
ARPL	CMOVL/CMOVNGE	IMUL	LAHF
BOUND	CMOVLE/CMOVNG	IN	LAR
BSF	CMOVNE/CMOVNZ	INC	LDS
BSR	CMOVNO	INVD	LEA
BSWAP	CMOVNP/CMOVPO	INVLPG	LEAVE
ВТ	CMOVNS	JO	LES
BTC	CMOVO	JNO	LFS
BTR	CMOVP/CMOVPE	JB/JNAE/JC	LGDT
BTS	CMOVS	JNB/JAE/JNC	LGS
CALL	CMP	JZ/JE	LIDT
CBW/CWDE	CMPSB	JNZ/JNE	LLDT
CLC	CMPSW	JBE/JNA	LMSW
CLD	CMPSD	JNBE/JA	LODSB AL
CLI	CMPXCHG	JS	LODSW AX
CLTS	CMPXCHG8B	JNS	LODSD EAX
CMC	CPUID	JP/JPE	LOOP

### AMD Athlon (x86) - Instruction Set

Integer	Instructions	(continued)	١
micogoi	II IOU GOUGITO	(OOI IIII IGOG	,

	integer instructions (continued)					
LOOPE/LOOPZ	PUSHF/PUSHFD	SETS	SUB			
LOOPNE/LOOPNZ	RCL	SETNS	SYSCALL			
LSL	RCR	SETP/SETPE	SYSENTER			
LSS	RDMSR	SETNP/SETPO	SYSEXIT			
LTR	RDPMC	SETL/SETNGE	SYSRET			
MOV	RDTSC	SETGE/SETNL	TEST			
MOVSB	RET	SETLE/SETNG	VERR			
MOVSD	ROL	SETG/SETNLE	VERW			
MOVSW	ROR	SGDT	WAIT			
MOVSX	SAHF	SIDT	WBINVD			
MOVZX	SAR	SHL/SAL	WRMSR			
MUL	SBB	SHR	XADD			
MULEAX	SCASB	SHLD	XCHG			
NEG	SCASW	SHRD	XLAT			
NOP	SCASD	SLDT	XOR			
NOT	SETO	SMSW				
OR	SETNO	STC				
OUT	SETB/SETC/SETNAE	STD				
POP	SETAE/SETNB/SETNC	STI				
POPA/POPAD	SETE/SETZ	STOSB				
POPF/POPFD	SETNE/SETNZ	STOSW				
PUSH	SETBE/SETNA	STOSD				
PUSHA/PUSHAD	SETA/SETNBE	STR				

### AMD Athlon (x86) - Instruction Set

• •	
MMX Instructions	
EMMS	PMULLW
MOVD	POR
MOVQ	PSLLD
PACKSSDW	PSLLQ
PACKSSWB	PSLLW
PACKUSWB	PSRAW
PADDB	PSRAD
PADDD	PSRLD
PADDSB	PSRLQ
PADDSW	PSRLW
PADDUSB	PSUBB
PADDUSW	PSUBD
PADDW	PSUBSB
PAND	PSUBSW
PANDN	PSUBUSB
PCMPEQB	PSUBUSW
PCMPEQD	PSUBW
PCMPEQW	PUNPCKHBW
PCMPGTB	PUNPCKHDQ
PCMPGTD	PUNPCKHWD
PCMPGTW	PUNPCKLBW
PMADDWD	PUNPCKLDQ
PMULHW	PUNPCKLWD