Arquitetura interna de um PlayStation 2

A arquitetura interna de um console de PlayStation 2 é formada pelo processador Emotion Engine (EE), pela placa gráfica Graphics Synthesizer (GS), pelo Dynamic Sound Processor, pelo processador de entrada e saída In Out Processor (IOP) e por um sistema de DVD/CD Rom.







Figura EE- CXD9615GB da Sony



• Processador Emotion Engine RISC de 294.912 MHz



Especificações:

- Dimensão da memória do sistema: 32 MB RDRAM direta
- Largura de banda do barramento de memória: 3.2 GB por segundo
- Co-processador FPU (acumulador de multiplicação de ponto flutuante x 1; divisor de ponto flutuante x 1)
- Unidades de vectorização: VU0 e VU1 (acumulador de multiplicação de ponto flutuante x 9; divisor de ponto flutuante x 1)
- Desempenho de ponto flutuante: 6.2 GFLOPS
- Transformação geométrica 3D (Geometry Performance): 66 milhões de polígonos por segundo
- Descodificador de imagens comprimidas: MPEG2
- Barramento: 32 bits
- Frequência de clock: 294.912 MHz

Emotion Engine foi desenvolvido pela Sony em parceria com a Toshiba, é um processador do tipo RISC (Reduced Instructions Set Architeture), de 32 bits. A arquitetura RISC existe em contraste com outra arquitetura conhecida como CISC (Complex Instruction Set Computer). A arquitetura RISC possui um conjunto de instruções reduzidos, esse tipo de processador trabalha com cálculos simples e repetitivos tornando a entrega dos cálculos mais rápida e eficiente, além disso gera um bom desempenho com um baixo custo de produção do processador. No caso do Playstation 2 e diversos outros videogames por serem aparelhos voltados para jogos em 3D, o dispositivo trabalha com instruções extremamente repetitivas e

um fluxo de dados muito grande, tornando assim a utilização desse tipo de processador uma escolha mais adequada.

O Emotion Engine consiste em "unidades" separadas, cada uma realizando uma tarefa específica, integradas no mesmo dado . Essas unidades são: um núcleo de CPU MIPS III, duas unidades de processamento de vetor (VPU - VU0 e VU1), uma unidade DMA de 10 canais , um controlador de memória, uma unidade de processamento de imagem (IPU) e um coprocessador de ponto flutuante (FPU). Existem três interfaces: uma interface de entrada/ saída para o processador de E/S, uma interface gráfica (GIF) para o sintetizador gráfico e uma interface de memória para a memória do sistema.

Todos os componentes acima são integrados em uma matriz e são conectados (com exceção da FPU) por meio de um barramento interno compartilhado de 128 bits

O núcleo da CPU está fortemente acoplado ao primeiro VPU, o VPU 0 . Juntos, eles são responsáveis por executar o código do jogo e cálculos de modelagem de alto nível. O segundo VPU, o VPU 1 , é dedicado às transformações de geometria e iluminação e opera de forma independente, paralelamente ao núcleo da CPU, controlado por microcódigo . VPU 0 , quando não utilizado, também pode ser usado para transformações de geometria. As listas de exibição geradas por CPU / VPU0 e VPU1 são enviadas ao GIF, que as prioriza antes de enviá-las ao Sintetizador de Gráficos para renderização.

O núcleo do Emotion Engine comporta:

16 KB de cache para informações. (Informações que podem ser usadas posteriormente pelo processador, melhorando o desempenho, já que essas informações se encontram em uma memória cache, que é muito mais rápida que a memória principal do sistema).

8 KB de cache para dados . (Memória responsável por armazenar dados do jogo, tem um tamanho menor pois os dados em um jogo são atualizados com muita frequência, não necessitando assim armazenar um determinado dado que logo será descartado).

16 KB de cache para scratchpad memory. (Essa memória registradora tem uma velocidade extremamente alta, aqui são armazenados os cálculos que o processador está realizando em tempo real, está um nível acima da memória cache).

Renderização 3D no PS2

Um processador DSP(Digital Signal Processing), em poucas palavras, recebe grandes quantidades de dados de entrada e executa cálculos repetitivos baseados em loop para produzir grandes quantidades de dados de saída. Velocidade e largura de banda são essenciais no processamento de sinais digitais. Um dos recursos mais úteis e importantes dos DSPs

modernos é a capacidade de fazer um MAC (multiplicação-acumulação) em um único ciclo. Um MAC é usado em uma variedade de cálculos vetoriais, sendo o mais comum deles o **produto escalar**. O produto escalar envolve a soma dos produtos dos pares de elementos do vetor e requer uma série de MACs para calcular. O Emotion Engine tem um total de **10 FMACs** (Acumuladores múltiplos de ponto flutuante), cada um dos quais pode fazer uma operação MAC de ponto flutuante de 32 bits por ciclo.

O segundo grande requisito para um processador DSP é a largura de banda da memória e a disponibilidade. O PS2 está cheio de pequenos caches estrategicamente colocados (o SPRAM, instrução VU e memória de dados, etc.) que podem ser acessados em um único ciclo. Mais importante, o **SPRAM** (Scratch Pad RAM) intercala esses acessos de CPU de ciclo único com acessos de DMA de barramento de memória mais lentos, de forma que o SPRAM não fique preso ao barramento principal mais lento. Finalmente, o Emotion Engine contém um **controlador DMA de 10 canais (DMAC)** para gerenciar até 10 transferências simultâneas nos barramentos internos de 128, 64 e 16 bits do Emotion Engine. Com o controlador DMA direcionando todo o tráfego de barramento entre os vários componentes e tipos de memória, os outros componentes ficam livres para fazer suas coisas sem ter que gerenciar as transferências de dados neles mesmos.

O Graphics Synthesizer no PS2 pega dados do Emotion Engine de uma forma muito específica: da **lista de exibição**. A lista de exibição é uma sequência de comandos de desenho que informa ao GS quais formas primitivas desenhar e onde. Uma lista de exibição típica contém comandos para desenhar vértices, sombrear faces de polígonos, renderizar bitmaps, etc. - basicamente, os comandos necessários para desenhar o mundo virtual 3D do jogo. A unidade de interface gráfica (GIF) pode pegar várias listas de exibição de várias unidades dentro do Emotion Engine e combiná-las para permitir que o Graphics Synthesizer produza imagens compostas.

Arquitetura Básica da Emotion Engine


Como foi dito acima, a peça principal de saída do Emotion Engine é a lista de exibição. A geração dessas listas de exibição envolve várias etapas além dos cálculos geométricos óbvios, como cálculos de física, IA, transferência de dados e etc. Todo esse trabalho é dividido entre as seguintes unidades:

- Núcleo de CPU MIPS III
- Unidade de vetor (que na verdade são duas unidades de vetor, VU0 e VU1).
- Coprocessador de ponto flutuante ou FPU
- Unidade de processamento de imagem (a IPU é basicamente um decodificador MPEG2 com alguns outros recursos).
- Controlador DMA de 10 canais
- Unidade de interface gráfica . (GIF)

 Interface RDRAM e interface I / O (para conectar os dois bancos RDRAM e o processador I / O, respectivamente).

A VU pode ser dividida em duas unidades de processamento de vetor SIMD / VLIW independentes de 128 bits , VU0 e VU1. Essas unidades, embora tenham uma microarquitetura idêntica, cada uma deve cumprir uma função específica. A Toshiba, que projetou o Emotion Engine e o licenciou para a Sony, não achou que fosse ideal ter três peças de hardware de uso geral (uma CPU e dois processadores vetoriais) que pudessem ser atribuídas a qualquer tarefa necessária. Em vez disso, eles fixaram as funções dos dispositivos com antecedência, personalizaram os dispositivos para se ajustarem a essas funções e os organizaram em unidades lógicas. Nesse aspecto, eles são como funcionários que foram agrupados com base no talento e atribuídos a equipes. Vejamos a divisão de trabalho entre os componentes:

- 1. CPU + FPU : controle básico do programa, manutenção, etc.
- 2. CPU + FPU + VU0 : síntese de comportamento e emoção, cálculos físicos, etc.
- 3. VU1 : cálculos de geometria simples que produzem listas de exibição que são enviadas diretamente para o Graphics Synth (via GIF).
- 4. IPU: descompressão de imagem.



• Núcleo da CPU MIPS III (CPU Core)

A implementação do MIPS III da Sony é um projeto de 2 edições que oferece suporte a aprimoramentos do conjunto de instruções de multimídia. Ele tem GPRs (registros de uso geral) de 32 de 128 bits e os seguintes canais lógicos:

- Duas ULAs inteiras de 64 bits (Unidade logica e aritmetica)
- uma unidade de carga / armazenamento de 128 bits
- uma Unidade de Execução de Branch
- Co-processador FPU (COP1)

- Co-processador vetorial, VU0 (COP2)
- Os dois pipelines podem operar em conjunto e executar instruções inteiras de 128 bits;

O núcleo pode emitir duas operações inteiras de 64 bits ou uma operação inteira e uma carga / armazenamento de 128 bits por ciclo.


As duas ULAs de 64 bits, totalmente pipeline, podem ser usadas independentemente uma da outra (como em uma CPU normal) ou podem ser travadas juntas para fazer **SIMD(single instruction, multiple data) inteiro de 128 bits** nas seguintes configurações: dezesseis operações / ciclo de 8 bits; oito operações / ciclo de 16 bits; quatro operações / ciclo de 32 bits.

A CPU tem um cache de instrução de 16K e um cache de dados de 8K, cada um dos quais são conjuntos associativos bidirecionais. Também é capaz de execução especulativa usando um mecanismo de previsão de ramificação simples de duas partes (um BTAC de 64 entradas e um BHT). A Toshiba não desperdiçou muitos recursos na previsão de branch, porque o pipeline da CPU tem 6 estágios curtos:

- 1. Seleção do PC
- 2. Fetch de instruções (Obter instruções)
- 3. Decodificação das instruções e leitura de registradores;
- 4. Execução;
- 5. Acesso a cache
- 6. Writeback

• VU0 e VU1


Vector Unit 0



VU0

- f Arquitetura SIMD/VLIW de 128 bits;
- f Co-processador (COP2) da CPU para macro-instruções (128 bits);
- f 8k de memória de dados e instruções;
- f Utilizada para operações complexas, como cálculos físicos

Vector Unit 1



VU1

Pré processador geométrico para o Graphic Synthesizer (GS);

f Não possui um caminho direto para a CPU core, mas possui para o GIF (Graphic Interface Unit) f 16k de cache de dados e de instruções;

f Mais usada para transformações;

Controlador DMA (DMAC)

Controla o acesso de memória dos dispositivos;

f Essencial para o desempenho da EE;

Image Processing Unit (IPU)

- f Processador de descompressão de imagem;
- f Decodifica vídeos MPEG2;
- f Quantização de vetores;
- f Controle de transparências;

Graphic Synthesizer (GS)

- f Frequüência de clock de 150MHz;
- f Largura de banda de memória 1,2Gb/s;
- f Taxa de processamento 2,4 GPixel/s;
- f Memória de 8K para frame e texturas;