# 《数字电路实验》实验报告

 实验名称:
 LED 灯流水实验与按键控制 LED 灯实验
 指导教师:
 高兴宇, 李扬波

 姓名:
 尹超
 学号:
 2023K8009926003
 专业:
 人工智能
 班级:
 2313
 组号:
 12

 实验日期:
 2025.4.23
 实验地点:
 阶一2
 是否调课/补课:
 否
 成绩:
 一

 小组成员:
 尹超
 张硕
 李雨恒

### 目录

1	实验仪器与用具	2
2	实验内容与步骤	3
	2.1 概述	3
	2.2 实验步骤	3
3	· · · · · · · · · · · · · · · · · · ·	15
	3.1 实验结果 1: LED 流水灯实验	15
	3.2 实验结果 2: 按键控制 LED 灯实验基础问题	15
	3.3 实验结果 3: 按键控制 LED 灯实验变式 1	15
	3.4 实验结果 4: 按键控制 LED 灯实验变式 2	15
4	·····································	15
	4.1 实验中的问题与感想	15
5	附录: Verilog 代码	16

### §1 实验仪器与用具




图 1: 实验仪器与用具

新起点 FPGA 开发板板载资源如下:

- 主控芯片: EP4CE10F17C8N, 封装: BGA256
- 晶振: 50 MHz
- FLASH: W25Q16, 容量: 16 Mbit (2 M 字节)
- SDRAM: W9825G6KH-6,容量: 256 Mbit (32 M 字节)
- EEPROM: AT24C64, 容量: 64 Kbit (8 K 字节)
- 1 个电源指示灯(蓝色)
- 4 个状态指示灯(DS0 DS3:红色)
- 1 个红外接收头,并配备一款小巧的红外遥控器
- 1 个无线模块接口,支持 NRF24L01 无线模块
- 1 路单总线接口,支持 DS18B20/DHT11 等单总线传感器
- 1 个 ATK 模块接口,支持正点原子蓝牙/GPS/MPU6050/RGB 灯模块
- 1 个环境光传感器,采用 AP3216C 芯片
- 1 个标准的 RGB TFT-LCD 接口
- 1 个 OLED/摄像头模块接口
- 1 个 USB 串口
- 1 个有源蜂鸣器
- 1 个 SD 卡接口(在板子背面)
- 1 个 HDMI 接口
- 1 个标准的 JTAG 调试下载口
- 1组 5V 电源供应/接入口
- 1 组 3.3V 电源供应/接入口
- 1 个直流电源输入接口(输入电压范围: DC6 16V)

- 1 个 RTC 后备电池座, 并带电池(在板子背面)
- 1 个 RTC 实时时钟,采用 PCF8563 芯片
- 1 个复位按钮,可作为 FPGA 程序执行的复位信号
- 4 个功能按钮
- 1 个电容触摸按键
- 1 个电源开关,控制整个开发板的电源
- 两个 20×2 扩展口, 共 72 个扩展 IO 口 (除去电源和地)

### §2 实验内容与步骤

#### 2.1 概述

#### LED 流水灯实验:

- A. 按照指南开发指南第八章(P198)复现 LED 流水灯实验, 仿真部分暂时不用做
- B. 固化程序到开发板中,实现断开下载器、电源后重启仍可实现 LED 流水灯

#### 按键控制 LED 灯实验:

- A. 按照指南开发指南第九章(P206)复现按键控制流水灯实验,仿真部分暂时不用做
- B. 修改原实验的按键逻辑, 使其分别实现下述功能:
- (1) 按键 1, 2, 4 保持原功能不变,按下按键 3 会使 LED 灯按照从左向右的顺序流水,时间间隔设置为 1s
- (2) 按下对应按键,松开按钮 LED 也会保持按键对应的逻辑运行(用寄存器存储上一个按下的按钮状态)

#### 2.2 实验步骤

(1) 新建 Project




图 2: 新建 Project 的操作界面 1






图 3: 新建 Project 的操作界面 2

#### (2) 新建.v 文件,编写代码并测试编译





(a) 新建 Verilog 文件

(b) 代码编写界面

#### 说明:

- 在 Quartus 工程中新建.v 文件后,双击打开文件,按照实验要求输入 Verilog 代码。
- 编写完成后,按 Ctrl+S 保存代码文件,确保文件已保存到 rtl 文件夹下,便于后续管理和调用。
- 保存后,右键点击该文件,选择 "Add File to Project",将代码文件添加到工程中。
- 在主界面点击 "Analysis and Synthesis" 或 "Start Compilation" 按钮, 进行代码的语法检查和综合编译。
- 编译过程中如有语法错误,软件会在 Messages 窗口提示具体报错信息。根据提示修改代码, 直至编译通过。
- 建议每次修改代码后都及时保存并重新编译,确保每一步更改都能被正确识别和验证。

#### (3) 预编译, 确认无误




图 5: 预编译结果界面 1

```
| 286030 Timing-Driven Synthesis is running
) | 16010 Generating hard block partition "hard block:auto_generated_inst"
) | 21057 Implemented 48 device resources after synthesis - the final resource count might be different
) | Quartus II 64-Bit Ahalysis & Synthesis was successful. 0 errors, 0 warnings
```

图 6: 预编译结果界面 2

说明: 预编译通过后,Quartus 的 Messages 窗口不会显示红色的 Error 报错信息,且 Analysis and Synthesis、Fitter 等阶段均能顺利完成。常见问题包括: 代码语法错误、端口未连接、模块名或端口名拼写不一致、文件未正确添加到工程、项层模块设置错误等。遇到报错时,可双击报错信息定位到具体代码行,根据提示逐一修改,直至所有错误消除。建议每次修改后都重新预编译,确保问题及时发现和解决。

(4) 注意 Project Name 和代码中的 module 名称一致

```
| AA 👫 🗗 | 🏗 🕮 | O OF 10 Oz 🐠
1
      module flowled
  2
           input sys clk,
  3
           input sys rst n,
                                             Files
  4
           output reg [3:0] led
  5
           );
                                                     rtl/flowled.v
  6
  7
        reg[23:0] counter;
  8
                                                             (b) module 名称
             (a) Project Name
```

**说明:** Project Name(工程名)和代码中的 module 名称保持一致,可以避免综合和仿真时出现顶层模块无法识别的问题。检查方法为: 在新建工程时设置的 Project Name 应与顶层 Verilog 文件中的 module 名称完全相同(包括大小写),可通过工程属性和代码首行 module 语句进行核对。如不一致,建议修改工程名或 module 名称保持统一。

#### (5) 保存代码文件至 rtl 文件夹内




图 8: 保存代码文件到指定文件夹

说明:建议所有 Verilog 源代码文件统一保存在工程目录下的 rtl 文件夹内,便于管理和后续调用。图片文件建议存放于 img 文件夹,TCL 脚本等辅助文件可放在 script 文件夹。文件命名应简洁明了,避免使用中文、空格或特殊字符,推荐使用小写字母、数字和下划线组合。例如: seg\_led\_static.v、step1.png。这样有助于工程的规范化管理和后期维护。

#### (6) 打开 Pin Planner 分配引脚




图 9: Pin Planner 分配引脚界面

说明:在 Quartus 中分配引脚时,首先点击工具栏的"Assignments"菜单,选择"Pin Planner"进入引脚分配界面。根据原理图或实验指导书,将各个信号(如时钟、复位、数码管段选、位选、按键等)对应到实际开发板的物理引脚编号。在 Pin Planner 界面左侧找到信号名称,右侧输入或选择对应的引脚编号。分配完成后,点击保存并关闭 Pin Planner。建议分配完引脚后进行一次完整编译,确保无引脚冲突或未分配等错误。如有 tcl 脚本文件,也可通过"Assignments"→"Import Assignments"导入脚本自动分配引脚。

#### (7) 手动输入/使用 tcl 脚本文件

信号名	方向	管脚	端口说明
sys_clk	input	M2	系统时钟,50M
sys_rst_n	input	M1	系统复位,低有效
led[0]	output	D11	LED0
led[1]	output	C11	LED1
led[2]	output	E10	LED2
led[3]	output	F9	LED3

图 10: tel 脚本分配引脚示意

#### tcl 脚本示例:

```
set_location_assignment PIN_M2 -to sys_clk
set_location_assignment PIN_M1 -to sys_rst_n
set_location_assignment PIN_D11 -to led[0]
set_location_assignment PIN_C11 -to led[1]
set_location_assignment PIN_E10 -to led[2]
set_location_assignment PIN_F9 -to led[3]
```

说明:手动分配引脚适合引脚数量较少或仅需少量调整的情况,操作直观,可直接在 Pin Planner 图形界面中完成,便于初学者理解和检查。使用 tcl 脚本分配引脚则适合引脚较多或需多次复用、批量管理的场景,只需准备好脚本文件即可一键导入,效率更高,也便于团队协作和版本管理。实际操作时,建议在项目初期用 Pin Planner 熟悉引脚分配流程,后续可通过 tcl 脚本实现自动化和规范化管理。

#### (8) 完整编译工程




图 11: 完整编译工程界面

说明: 完整编译流程包括: 首先点击主界面的 "Start Compilation" 按钮, Quartus 会自动依次执行 Analysis & Synthesis、Fitter、Assembler、TimeQuest Timing Analysis 等步骤。编译过程中如遇到错误 (Error) 或警告 (Warning), 可在 Messages 窗口查看详细信息,双击可定位到相关代码或设置。常见注意事项包括: 确保所有源文件已正确添加到工程、顶层模块设置无误、引脚分配无冲突、时钟约束合理等。建议每次修改代码或引脚分配后都重新完整编译,确保设计的正确性和可用性。

#### (9) 下载程序至开发板




图 12: 下载程序到开发板界面 1




图 13: 下载程序到开发板界面 2




图 14: 下载程序到开发板界面 3




图 15: 下载程序到开发板界面 4

说明:下载程序到开发板的步骤如下:首先确保开发板已正确连接至电脑,并安装好驱动程序。打开 Quartus,点击工具栏的"Programmer"按钮,进入下载界面。点击"Hardware Setup"选择正确的下载器型号(如 USB-Blaster),然后点击"Auto Detect"自动识别芯片。添加编译生成的.sof文件,勾选"Program/Configure",最后点击"Start"按钮开始下载。下载完成后,观察开发板上的数码管显示是否正常。常见问题包括:未识别到下载器、芯片型号选择错误、下载过程中断等,遇到问题可尝试重新连接设备、检查驱动或重启软件。

#### (10) 导出 jic 文件, 固化程序




图 16: 导出 jic 文件界面




图 17: 导出 jic 文件界面 2




图 18: 导出 jic 文件界面 3




图 19: 导出 jic 文件界面 4

说明: 固化流程如下: 首先在 Quartus 中点击 "File" 菜单,选择 "Convert Programming Files",在 弹出的窗口中将 File Type 选择为 JTAG Indirect Configuration File (.jic),并选择对应的目标器件和 Flash 类型。添加己编译生成的.sof 文件,设置输出文件名和路径,点击"Generate"生成.jic 文件。生成后,打开"Programmer"界面,将 Mode 设置为"Active Serial Programming",添加.jic 文件,选择目标 Flash 芯片,勾选"Program/Configure",点击"Start"开始固化。固化完成后,断电重启开发板,程序即可自动运行。注意事项: 固化前确保芯片型号和 Flash 类型选择正确,避免误操作导致固化失败;固化过程中请勿断开电源或数据线;如遇固化失败,可尝试重新生成.jic 文件或检查硬件连接。

### §3 实验结果

3.1 实验结果 1: LED 流水灯实验

演示视频:点击查看演示视频

3.2 实验结果 2: 按键控制 LED 灯实验基础问题

演示视频: 点击查看演示视频

3.3 实验结果 3: 按键控制 LED 灯实验变式 1

演示视频: 点击查看演示视频

3.4 实验结果 4: 按键控制 LED 灯实验变式 2

演示视频: 点击查看演示视频

### §4 实验总结

#### 4.1 实验中的问题与感想

- (1) 在实验过程中,遇到了一些问题,例如:编译错误、引脚分配不当等。通过查阅资料和请教老师,最终解决了这些问题。
- (2) 通过本次实验,我对 FPGA 开发流程有了更深入的理解,尤其是在代码编写和调试方面。
- (3) 实验中使用的 Verilog 语言让我对硬件描述语言有了更直观的认识,增强了我的编程能力。
- (4) 通过对 LED 流水灯和按键控制 LED 灯的实验,我对数字电路的基本原理有了更深入的理解。
- (5) 在实验中,我还学会了如何使用 Quartus 软件进行 FPGA 开发和调试,这对我今后的学习和工作都非常有帮助。

## §5 附录: Verilog 代码

#### Verilog 代码: LED 流水灯实验

```
module flow_led(
2
       input sys_clk,
3
       input sys_rst_n,
       output reg [3:0] led
5
       );
6
7
    reg [23:0] counter;
8
9
    always @(posedge sys_clk or negedge sys_rst_n) begin
10
       if (!sys_rst_n)
11
         counter <= 24'd0;</pre>
       else if (counter < 24'd1000_0000)</pre>
12
13
         counter <= counter + 1'b1;</pre>
14
       else
15
         counter <= 24'd0;</pre>
16
    end
17
18
19
    always @(posedge sys_clk or negedge sys_rst_n) begin
20
       if (!sys_rst_n)
         led <= 4'b0001;</pre>
21
       else if(counter == 24'd1000_0000)
22
23
         led[3:0] <= {led[2:0],led[3]};</pre>
24
25
         led <= led;</pre>
26
    end
27
28
     endmodule
```

#### Verilog 代码:按键控制 LED 灯实验基础

```
1
         module key_led(
2
              input sys_clk,
3
              input sys_rst_n,
4
              input [3:0] key,
5
             output reg [3:0] led
6
             );
7
8
9
         reg [23:0] cnt;
10
         reg [1:0] led_control;
11
         always @ (posedge sys_clk or negedge sys_rst_n) begin
13
             if (!sys_rst_n)
14
                  cnt<=24'd9_999_999;
15
              else if(cnt<24'd9_999_999)
16
                  cnt<=cnt+1;</pre>
17
             else
18
                  cnt<=0;
19
         end
20
21
22
         always @ (posedge sys_clk or negedge sys_rst_n) begin
23
             if (!sys_rst_n)
24
                  led_control <= 2'b00;</pre>
25
              else if(cnt == 24'd9_999_999)
                  led_control <= led_control + 1'b1;</pre>
26
27
28
                  led_control <= led_control;</pre>
29
         end
30
31
32
         always @ (posedge sys_clk or negedge sys_rst_n) begin
33
              if (!sys_rst_n) begin
34
                  led <= 4'b 0000;
35
36
              else if (key[0]==0)
37
                  case (led control)
38
                      2'b00 : led<=4'b1000;
39
                      2'b01 : led<=4'b0100;
40
                      2'b10 : led<=4'b0010;
                      2'b11 : led<=4'b0001;
41
                      default : led<=4'b0000;</pre>
42
43
                  endcase
             else if (key[1]==0)
44
45
                  case (led_control)
                      2'b00 : led<=4'b0001;
46
47
                      2'b01 : led<=4'b0010;
48
                      2'b10 : led<=4'b0100;
49
                      2'b11 : led<=4'b1000;
50
                      default : led<=4'b0000;</pre>
51
                  endcase
```

```
52
             else if (key[2]==0)
53
                  case (led_control)
                      2'b00 : led <=4'b1111;
54
55
                      2'b01 : led <=4'b0000;
56
                      2'b10 : led <=4'b1111;
                      2'b11 : led <=4'b0000;
57
                      default : led <=4'b0000;</pre>
58
59
                  endcase
             else if (key[3]==0)
60
61
                      led<=4'b1111;
62
             else
                  led<=4'b0000;
63
64
         end
65
         endmodule
66
```

#### Verilog 代码: 按键控制 LED 灯实验变式 1

```
1
    module key_leda(
2
         input sys_clk,
3
         input sys_rst_n,
4
         input [3:0] key,
5
         output reg [3:0] led
6
    );
7
8
    reg [23:0] cnt;
9
    reg [25:0] cnt_1s; // New counter for 1-second interval
    reg [1:0] led_control;
11
    reg [1:0] flow_control; // New control for flowing sequence
12
13
     // Counter for 0.2-second interval (original timing)
14
     always @ (posedge sys_clk or negedge sys_rst_n) begin
15
         if (!sys_rst_n)
16
             cnt <= 24'd9_999_999;
17
         else if (cnt < 24'd9_999_999)
             cnt <= cnt + 1;</pre>
19
         else
20
             cnt <= 0;
21
    end
22
23
    // Counter for 1-second interval (for key[2])
24
     always @ (posedge sys_clk or negedge sys_rst_n) begin
25
         if (!sys_rst_n)
26
             cnt_1s <= 26'd0;
27
         else if (cnt_1s < 26'd49_999_999)
28
             cnt_1s <= cnt_1s + 1;
29
         else
30
             cnt 1s <= 0;
31
    end
32
33
    // led_control increments every 0.2 seconds
34
     always @ (posedge sys_clk or negedge sys_rst_n) begin
35
         if (!sys_rst_n)
36
             led_control <= 2'b00;</pre>
37
         else if (cnt == 24'd9 999 999)
             led_control <= led_control + 1'b1;</pre>
39
         else
             led_control <= led_control;</pre>
40
41
    end
42.
43
     // flow_control increments every 1 second
44
     always @ (posedge sys_clk or negedge sys_rst_n) begin
45
         if (!sys_rst_n)
46
             flow_control <= 2'b00;</pre>
47
         else if (cnt_1s == 26'd49_999_999)
48
             flow_control <= flow_control + 1'b1;</pre>
49
         else
50
             flow_control <= flow_control;</pre>
51
    end
```

```
52
53
    // LED control logic
54
    always @ (posedge sys_clk or negedge sys_rst_n) begin
55
         if (!sys_rst_n) begin
             led <= 4'b0000;
56
57
         end
58
         else if (key[0] == 0) // Original function: shift right every 0.2s
59
             case (led control)
                 2'b00 : led <= 4'b1000;
60
                 2'b01 : led <= 4'b0100;
61
                 2'b10 : led <= 4'b0010;
62
63
                 2'b11 : led <= 4'b0001;
                 default : led <= 4'b0000;</pre>
64
65
         else if (key[1] == 0) // Original function: shift left every 0.2s
66
             case (led_control)
67
                 2'b00 : led <= 4'b0001;
68
69
                 2'b01 : led <= 4'b0010;
                 2'b10 : led <= 4'b0100;
                 2'b11 : led <= 4'b1000;
71
                 default : led <= 4'b0000;</pre>
72
73
             endcase
74
         else if (key[2] == 0) // Modified function: flow left to right every 1s
75
             case (flow_control)
76
                 2'b00 : led <= 4'b1000;
77
                 2'b01 : led <= 4'b0100;
                 2'b10 : led <= 4'b0010;
78
79
                 2'b11 : led <= 4'b0001;
                 default : led <= 4'b0000;</pre>
80
81
82
         else if (key[3] == 0) // Original function: all LEDs on
83
             led <= 4'b1111;
84
         else
85
             led <= 4'b0000;
86
    end
87
    endmodule
88
```

#### Verilog 代码: 按键控制 LED 灯实验变式 2

```
module key_ledb(
 2
             input sys_clk,
3
             input sys_rst_n,
             input [3:0] key,
5
             output reg [3:0] led
6
             );
7
8
         reg [23:0] cnt;
9
         reg [1:0] led_control;
         reg [1:0] mode;
11
         reg active;
12
13
         // Counter logic: counts up to 9,999,999 for timing
14
         always @ (posedge sys_clk or negedge sys_rst_n) begin
15
             if (!sys_rst_n)
                  cnt <= 24'd0; // Initialize to 0 for standard counter behavior</pre>
             else if (cnt < 24'd9_999_999)
17
                  cnt <= cnt + 1;</pre>
19
             else
                  cnt <= 0;
21
         end
22
23
         // LED control logic: increments every time cnt reaches 9,999,999
24
         always @ (posedge sys_clk or negedge sys_rst_n) begin
25
             if (!sys_rst_n)
                  led_control <= 2'b00;</pre>
26
27
             else if (cnt == 24'd9_999_999)
28
                  led_control <= led_control + 1'b1;</pre>
29
             else
                  led control <= led control;</pre>
30
31
         end
32
33
         // Mode and active logic: stores the last pressed key and activates the pattern
         always @ (posedge sys_clk or negedge sys_rst_n) begin
             if (!sys_rst_n) begin
36
                 mode <= 2'b00; // Initial mode (arbitrary)</pre>
37
                                  // Inactive until a key is pressed
                 active <= 0;
             else if (key[0] == 0) begin
                 mode <= 2'b00; // Key[0] pressed
40
41
                  active <= 1;</pre>
                                   // Activate pattern
42.
             end
43
             else if (key[1] == 0) begin
                 mode <= 2'b01; // Key[1] pressed</pre>
44
45
                 active <= 1;
46
47
             else if (key[2] == 0) begin
48
                 mode <= 2'b10; // Key[2] pressed</pre>
49
                 active <= 1;
50
             end
51
             else if (key[3] == 0) begin
```

```
52
                  mode <= 2'b11; // Key[3] pressed
53
                  active <= 1;</pre>
54
              end
55
              else begin
                                    // Retain last mode
56
                  mode <= mode;</pre>
57
                  active <= active; // Retain active state
58
              end
59
          end
60
         // LED output logic: sets LED pattern based on mode when active
61
         always @ (posedge sys_clk or negedge sys_rst_n) begin
62
63
              if (!sys rst n) begin
                  led <= 4'b0000; // Reset LEDs to off</pre>
64
65
              end
              else if (active) begin
66
67
                  case (mode)
68
                       2'b00: begin // Key[0] pattern
69
                           case (led_control)
                                2'b00 : led <= 4'b1000;
                               2'b01 : led <= 4'b0100;
71
                                2'b10 : led <= 4'b0010;
73
                               2'b11 : led <= 4'b0001;
74
                           endcase
75
                       end
76
                       2'b01: begin // Key[1] pattern
77
                           case (led control)
                                2'b00 : led <= 4'b0001;
78
79
                               2'b01 : led <= 4'b0010;
                                2'b10 : led <= 4'b0100;
80
81
                               2'b11 : led <= 4'b1000;
82
                           endcase
83
                       end
84
                       2'b10: begin // Key[2] pattern
85
                           case (led control)
86
                                2'b00 : led <= 4'b1111;
87
                               2'b01 : led <= 4'b0000;
88
                                2'b10 : led <= 4'b1111;
89
                               2'b11 : led <= 4'b0000;
90
                           endcase
91
                       end
92
                       2'b11: begin // Key[3] pattern
93
                           led <= 4'b1111;
94
                       end
95
                  endcase
96
              end
97
              else begin
98
                  led <= 4'b0000; // LEDs off when no key has been pressed</pre>
99
              end
100
          end
          endmodule
```