FIFO:	7				
Proceso	Ciclo de llegada	Ciclos totales de CPU	Prioridad	Ciclo Inicial	Ciclo Final
Α	0	3	0	1	3
В	1	5	1	4	8
С	2	2	0	9	10
D	3	6	2	11	16
-	Α	В	С	D	
0	1				
1	Х	I			
2	Х	E	1		
3	Х	E	Е	1	
4		X	Е	E	
5		X	Е	E	
6		X	E	E	
7		X	Е	E	
8		X	E	E	
9			Х	E	
10			X	E	
11				Х	
12				Х	
13				Х	
14				Х	
15				Х	
16				Х	

	-				
STR:					
Proceso	Ciclo de llegada	Ciclos totales de CPU	Prioridad	Ciclo Inicial	Ciclo Final
Α	0	3	0	1	3
В	1	5	1	6	10
С	2	2	0	4	5
D	3	6	2	11	16
-	Α	В	С	D	
0	1				
1	Х	I			
2	Х	Е	I		
3	Х	Е	E	L	1
4		E	Х	E	1
5		Е	Х	Е	
6		Х		E	1
7		Х		Е	1
8		Х		E	1
9		Х		Е	1
10		Х		E	Ī
11				Х	1
12				Х	1
13				Х	1
14				Х	
15				Х	
16				X	
Daniel	Castro	Cruz	1º	DAMBA]

R-R					
Proceso	Ciclo de llegada	Ciclos totales de CPU	Prioridad	Ciclo Inicial	Ciclo Final
Α	0	3	0	1	9
В	1	5	1	2	14
С	2	2	0	3	7
D	3	6	2	4	16
-	Α	В	С	D	
0	L				
1	X	L			
2	E	X	L		
3	E	E	Х	L	
4	E	E	E	Х	
5	X	E	E	E	
6	E	X	E	E	
7	E	E	Х	Е	
8	E	E		Х	
9	X	E		E	
10		X		Е	
11		E		Х	
12		Х		Е	
13		Е		Х	
14		X		Е	
15				Х	
16				Х	

Prioridad:	٦				
Proceso	Ciclo de llegada	Ciclos totales de CPU	Prioridad	Ciclo Inicial	Ciclo Final
A	0	3	0	1	3
В	1	5	1	6	10
С	2	2	0	4	5
D	3	6	2	11	16
-	Α	В	С	D	
0	L				
1	X	L			
2	X	E	L		
3	X	E	E	L	
4		E	Х	E	
5		E	Х	E	
6		X		E	
7		X		E	
8		X		E	
9		X		E	
10		X		E	
11				Х	
12				X	
13				Х	
14				X	
15				Х	
16				X	
Daniel	Castro	Cruz	1º	DAMBA	