Esercizio 1 (11 punti).

Sia data una CPU con processore a **16GHz** e **4 CPI** (Clock per Instruction) che adoperi indirizzi da 32 bit e memoria strutturata su due livelli di **cache** (L1, L2), il cui setup è come segue:

L1 è una cache set-associativa a 3 vie con 2 set e blocchi da 4 word; adopera una politica di rimpiazzo LRU. Ricordiamo che consideriamo il set come l'insieme del blocco in cache con tag e bit di validità, mentre la linea è il gruppo di set con il medesimo indice.

L2 è una cache direct-mapped con 4 linee e blocchi da 64 word.

1) Supponendo che all'inizio nessuno dei dati sia in cache, indicare quali degli accessi in memoria indicati di seguito sono HIT o MISS in ciascuna delle due cache. Per ciascuna **MISS** indicare se sia di tipo Cold Start (**Cold**), Capacità (**Cap**) o Conflitto (**Conf**). Utilizzare la tabella sottostante per fornire i risultati ed indicare la metodologia di calcolo più in basso.

	Address		9096	256	264	960	2048	9040	9056	9096	1024
1	Block#										
	Index										
	Tag										
	HIT/MISS										
	Miss type										
	Block#										
	Index										
	Tag										
	HIT/MISS										
	Miss type										

- 2) Calcolare le dimensioni in bit (compresi i bit di controllo ed assumendo che ne basti uno per la LRU) delle due cache: (a) L1 e (b) L2.
- 3) Assumendo che gli accessi in **memoria** impieghino **300 ns**, che gli **hit** nella cache **L1** impieghino **3 ns** e gli **hit** nella cache **L2** impieghino **30 ns**, calcolare (a) il **tempo totale** per la seguenza di accessi, (b) il tempo **medio** per la seguenza di accessi, e (c) **quante istruzioni** vengono svolte nel tempo medio calcolato.
- 4) Calcolare il word offset del sesto indirizzo (264) per la cache L2 spiegando i calcoli effettuati.
- 5) Supponendo che gli indirizzi nella tabella siano virtuali e la memoria virtuale consti di **1024 pagine** di **2KiB** ciascuna, indicarne i numeri di pagina virtuale. Si assume che la cache sia a monte della memoria virtuale.

Address	9040	9048	9056	9096	256	264	960	2048	9040	9056	9096	1024
Page#												

Esercizio 2 (11 punti).

Considerare l'architettura MIPS a ciclo singolo nella figura in basso (ed in allegato).

Si vuole aggiungere alla CPU l'istruzione load LSBs (11sb), di tipo R e sintassi assembly

11sb \$base_reg, \$offset_reg, \$out_reg, 1sb_select

(dove base_reg, offset_reg, out_reg e lsb_select sono rispettivamente nei campi rs, rt, rd e shamt dell'istruzione) che:

- 1) calcola l'indirizzo per il caricamento di una word da 32 bit considerando il valore \$base_reg come base e il valore \$offset_reg come spiazzamento
- 2) carica la word da 32 bit come segue:
- 2.1) se l'indirizzo di cui al punto (1) è un multiplo di 4, allora carica la word da memoria a quell'indirizzo;
- 2.2) se invece l'indirizzo di cui al punto (1) non è un multiplo di 4, allora imposta quella word a 0x0000 0000;
- 3) filtra i 32 bit della parola al punto (2) tenendo tanti least significant bit quanti indicati da lsb_select (e ponendo i most significant bit restanti a 0);
- 4) carica in registro \$out_reg la parola presa da (2).

Esempio: Supponiamo che \$base_reg sia \$s0, contenente 0x1001 1010, che \$offset_reg sia \$s1, contenente 0x0000 000C, che \$out_reg sia \$v0 e che lsb_select sia 9.

L'indirizzo risultante dal calcolo di cui al punto (1) è multiplo di quattro. Pertanto viene caricata la parola da memoria a quell'indirizzo

(supponiamo: 0000 1111 0000 1111 0000 1111 0000 1010_{due}). In \$v0 ne vengono salvati solo i 9 LSB (quelli appena evidenziati in grigio).

Il valore di \$v0 diviene pertanto: 0000 0000 0000 0000 0001 0000 1010_{due}.

Si noti che se l'indirizzo di cui al punto (1) non fosse stato un multiplo di quattro (ad es., se \$base_reg fosse stato pari a 0x1001 1011), a \$v0 sarebbe stato assegnato il valore 0x0000 0000.

- 1) Mostrare le **modifiche all'architettura** della CPU MIPS, avendo cura di aggiungere eventuali altri componenti necessari a realizzare l'istruzione. A tal fine, si può alterare la stampa del diagramma architetturale oppure ridisegnare i componenti interessati dalla modifica, avendo cura di indicare i fili di collegamento e tutti i segnali entranti ed uscenti. Indicare inoltre sul diagramma i **segnali di controllo** che la CU genera *per realizzare l'istruzione*.
- 2) Indicare il contenuto in bit della word che esprime l'istruzione

llsb \$s0, \$s1, \$v0, 9

compilando la tabella sottostante (assumiamo che lo *OpCode* di 11sb sia 0x3E mentre il campo *func* sia 0x37)




- 3) Supponendo che l'accesso alle **memorie** impieghi **400 ns**, l'accesso ai **registri 50 ns**, le operazioni dell'**ALU e** dei **sommatori 200 ns**, e che gli altri ritardi di propagazione dei segnali siano trascurabili, indicare la durata totale del **ciclo di clock** tale che anche l'esecuzione della nuova istruzione sia permessa spiegando i calcoli effettuati.
- 4) Indicando con L1sb il segnale di controllo che viene asserito per eseguire la nuova istruzione, assumiamo che
- a) tutti i segnali di tipo don't care siano pari a 0 e che
- b) la Control Unit della CPU MIPS modificata per supportare L1sb sia difettosa e sovrascriva il segnale RegDst come segue:

 RegDst = 1 L1sb (il simbolo = denota che la variabile a sinistra assume il valore dato della variabile a destra)

In tal caso, indicare quale valore sia assegnato a \$v0 al termine dell'esecuzione del seguente frammento di codice, assumendo che i registri \$v0, \$s0 e \$s1 siano inizializzati a 0. Motivare la propria risposta.

```
addi $s1, $0, 0xA
add $s0, $s0, $s1
beq $s1, $s0, Out
j Exit
```

Out: subi \$s0, \$s0, 0x9 Exit: addi \$v0, \$s0, 0x5



Esercizio 3 (11 punti)

Si consideri l'architettura MIPS con pipeline mostrata nella figura in basso (e in allegato). Il programma qui di seguito somma i numeri negativi nella sequenza fornita.

```
1 .data
    A: .byte 2, 2, -7, -3, 3
 3 L: .byte 5
    S: .asciiz "\nThe result is bigger than 0!"
    # Risultato atteso: -10
    .text
                              # Indirizzo base array input
    main: la $a0, A
          and $v0, $zero, $0 # $v0: risultato
 8
9
                              # Lunghezza dell'array
         lb $a2, L
          sub $a1, $v0, $v0
                             # $al: Indice corrente
10
    cycl: beg $a1, $a2, exit # Array scorso? Esci
11
          add $t1, $a0, $a1
                             # $t1: Indirizzo corrente
12
         lb $s1, ($t1)
                              # $s1: Elemento corrente
13
          slt $at, $0, $s1
                             # $at vale 1 se $s1 > 0
14
         beg $at, $zero, sum # Se $s1 <= 0, somma
15
         addi $s1, $0, 0
                               # Altrimenti, azzera
16
    sum: add $v0, $v0, $s1
                              # Somma $s1
17
18
          addi $a1, $a1, 1
                             # Passa a cella successiva
              cycl
                              # Riprendi il ciclo
19
    exit: add $s0, $v0, $0
                             # Salva risultato in $s0
20
          addi $v0, $0, 1
                              # Imposta stampa interi
21
22
          add $a0, $s0, $0
                              # Imposta stampa ris.
23
          syscall
                               # Stampa
24
          blt $s0, $zero, term # Se $s0 > 0, stampa
25
         la $a0, S
                               # Carica la stringa S
26
          addi $v0, $zero, 4
                              # Imposta stampa
27
          syscall
                               # Stampa
28
    term: addi $v0, $0, 10
                               # Imposta uscita
29
          syscall
                               # Esci
```

Si supponga che tutte le istruzioni impiegate facciano parte del set supportato dalla CPU in figura, ossia non si fa uso di alcuna pseudoistruzione.
Si indichino (ignorando hazard che possano concernere la syscall): 1) le istruzioni tra le quali sono presenti data hazard – indicare i numeri di istruzione N ed M (visibili alla sinistra delle linee di codice in figura) ed il registro coinvolto \$xY (nel formato N / M / \$xY);
2) le istruzioni tra le quali sono presenti control hazard – indicare i numeri di istruzione N ed M (nel formato N / M);
3) quanti cicli di clock sono necessari ad eseguire il programma tramite forwarding, spiegando il calcolo effettuato;
4) quanti cicli di clock sarebbero necessari ad eseguire il programma senza forwarding, spiegando il calcolo effettuato;
5) quali sono, per ognuna delle cinque fasi, le istruzioni (o le bolle) in pipeline durante il 14° ciclo di clock (con forwarding); IF: ID: EX: MEM: WB:
6) Si descriva nel maggior dettaglio possibile il funzionamento dei segnali di controllo ForwardA e ForwardB nella fase EXE del diagramma seguente.

