

Esercizio 1 (11 punti).

Sia data una CPU con processore a **24GHz** e **16 CPI** (Clock per Instruction) che adoperi indirizzi da 32 bit e memoria strutturata su due livelli di **cache** (L1, L2), il cui setup è come segue:

L1 è una cache **set-associativa** a **8 vie** con **2 set** e **blocchi da 16 word**; adopera una politica di rimpiazzo **LRU**. Ricordiamo che consideriamo il set come l'insieme del blocco in cache con tag e bit di validità, mentre la linea è il gruppo di set con il medesimo indice.

L2 è una cache **direct-mapped** con **8 linee** e **blocchi da 128 word**.

1) Supponendo che all'inizio nessuno dei dati sia in cache, indicare quali degli accessi in memoria indicati di seguito sono HIT o MISS in ciascuna delle due cache. Per ciascuna **MISS** indicare se sia di tipo Cold Start (**Cold**), Capacità (**Cap**) o Conflitto (**Conf**). Utilizzare la tabella sottostante per fornire i risultati e indicare la metodologia di calcolo.

	Address	2000	2124	8082	200	8512	8680	9048	264	216	264	320	2024
L1	Block#	31	33	126	3	133	135	141	4	3	4	5	31
	Index	1	1	0	1	1	1	1	0	1	0	1	1
	Tag	15	16	63	1	66	67	70	2	1	2	2	15
	HIT/MISS	MISS	MISS	MISS	MISS	MISS	MISS	MISS	MISS	HIT	HIT	MISS	HIT
	Miss type	COLD	COLD	COLD	COLD	COLD	COLD	COLD	COLD			COLD	
L2	Block#	3	4	15	0	16	16	17	0			0	
	Index	3	4	7	0	0	0	1	0			0	
	Tag	0	0	1	0	2	2	2	0			0	
	HIT/MISS	MISS	MISS	MISS	MISS	MISS	HIT	MISS	MISS			HIT	
	Miss type	COLD	COLD	COLD	COLD	COLD		COLD	CONF				

2) Calcolare le dimensioni in bit (compresi i bit di controllo ed assumendo che ne basti uno per la LRU) delle due cache: (a) L1 e (b) L2.

3) Assumendo che gli accessi in memoria impieghino **400 ns**, che gli **hit** nella cache **L1** impieghino **10 ns** e gli **hit** nella cache **L2** impieghino **20 ns**, calcolare (a) il **tempo totale** per la sequenza di accessi, (b) il tempo **medio** per la sequenza di accessi, e (c) **quante istruzioni** vengono svolte nel tempo medio calcolato.

4) Calcolare il word offset del sesto indirizzo (8680) per la cache L2 spiegando i calcoli effettuati.

5) Supponendo che gli indirizzi nella tabella siano virtuali e la memoria virtuale consti di **512 pagine** di **4KiB** ciascuna, indicarne i numeri di pagina virtuale. Si assume che la cache sia a monte della memoria virtuale.

Address	2000	2124	8082	200	8512	8680	9048	264	216	264	320	2024
Page#	0	0	1	0	2	2	2	0	0	0	0	0

DIMENSIONI CACHE

L1		L2	
BLOCCO	512 +	BLOCCO	4096 +
V.bit	1 +	V.bit	1 +
LRU	1 +	LRU	+
TAG	24 =	TAG	20 =
<hr/>		<hr/>	
538 X		4117 X	
VIESET	16 = 8608 bit	LINEE	8 = 32936 bit

TEMPI

$$\text{TEMPO TOTALE} = 400 \cdot 7 + 10 \cdot 3 + 20 \cdot 2 = 2870 \text{ ns}$$

$$\text{TEMPO MEDIO} = 2870 / 12 = 239.166 \text{ ns}$$

$$\text{COLPI DI CLOCK MEDI} = 239.166 \cdot 24 = 5739.984 \text{ C.C.}$$

$$\text{ISTRUZIONI MEDIE} = 5739.984 / 16 = 358.749 \text{ ISTRUZIONI}$$

WORD OFFSET

$$\text{INDIRIZZO} = 8680$$

$$\text{BYTE PER BLOCCO (L2)} = 512 \left\lceil \frac{\text{INDIRIZ. \% BYTE PER BLOCCO}}{4} \right\rceil = \left\lceil \frac{8680 \% 512}{4} \right\rceil = 122$$

EXIT: ADV	BVO, BVO, OXOOC -	XXXXXXXX	00010	00010	11000	0000	0000	0010	SERIVE	SV	\$30	TRETS	TRE	ST	TR	\$100	0	000	1
-----------	-------------------	----------	-------	-------	-------	------	------	------	--------	----	------	-------	-----	----	----	-------	---	-----	---


Sercizio 3 (11 punti)

Si consideri l'architettura MIPS con pipeline mostrata nella figura in basso (e in allegato). Il programma qui di seguito effettua la somma dei valori (in \$s0) degli elementi presenti nell'array A di lunghezza L, dopo averne modificato i valori negativi moltiplicandoli per 2. Se il risultato è maggiore o uguale a 10, viene stampata la stringa S.

```

01|.globl main
02|
03|.data
04|A: .byte 0, 1, -1, -2, 0, -1
05|L: .byte 6
06|S: .asciiz "\nthe result is >= 10!"
07|
08|.text
09|main: la $a0, A # Indirizzo base array input
10|and $v0, $zero, $0 # $v0: risultato
11|lb $a2, L # Lunghezza dell'array
12|sub $a1, $v0, $v0 # $a1: Indice corrente
13|cyc1: beq $a1, $a2, exit # Array scorso? Esci
14|add $t1, $a0, $a1 # $t1: Indirizzo corrente
15|lb $s1, ($t1) # $s1: Elemento corrente
16|slt $at, $s1, $0 # $at vale 1 se $s1 < 0
17|beq $at, $zero, sum # Se $s1 >= 0, somma
18|sll $s1, $s1, 1 # Altrimenti, moltiplica per due
19|sum: add $v0, $v0, $s1 # Somma $s1
20|addi $a1, $a1, 1 # Passa a cella successiva
21|j cyc1 # Riprendi il ciclo
22|exit: add $s0, $v0, $0 # Salva risultato in $s0
23|addi $v0, $0, 1 # Imposta stampa interi
24|add $a0, $s0, $0 # Imposta stampa ris.
25|syscall # Stampa
26|addi $v1, $0, 10 # $v1 = 10
27|blt $s0, $v1, term # Se $s0 >= 10, stampa
28|la $a0, S # Carica la stringa S
29|addi $v0, $zero, 4 # Imposta stampa
30|syscall # Stampa
31|term: addi $v0, $0, 10 # Imposta uscita
32|syscall # Esci

```



M	N	S	M	N
10	12	V0	17	19
11	13	A2	13	22
12	13	A1	27	31
12	14	A1		
14	15	T1		
15	16	S1		
16	17	AT		
20	13	A1		
18	19	S1		
22	24	S0		
26	27	V1		

NO FORWARDING

	I	DI	CH	X	TOT
CARICAMENTO	4	0	0	1	4
PRE	4	2	0	1	7
C(≥0)	8	7	1	3	48
C(<0)	9	9	0	3	54
USCITA	1	1	0	1	2
POST	8	3	2	1	13
TOTALE					127

CON FORWARDING

	I	DI	CH	X	TOT
CARICAMENTO	4	0	0	1	4
PRE	4	1	0	1	5
C(≥0)	8	2	1	3	33
C(<0)	9	2	0	3	33
USCITA	1	0	0	1	1
POST	8	1	2	1	11
TOTALE					87

5) quali sono, per ognuna delle cinque fasi, le istruzioni (o le bolle) in pipeline durante il 12° ciclo di clock (con forwarding);

IF: BEQ \$AT, \$ZERO, SUM
 ID: Bolla
 EX: SLT \$AT, \$s1, \$0
 MEM: Bolla
 WB: LB \$s1, (\$t1)

6) in quale fase la decisione delle istruzioni di jump sia compiuta nel diagramma qui sotto, e quante fasi di stallo causi potenzialmente ogni control hazard.

La decisione di jump viene decisa in fase di Instruction Fetch, da come si può notare, durante questa fase, i bit dell'istruzione [31-26] finiscono in un comparatore (con 2) per poi finire come selettore del mux, se tali bit sono uguali a 2 (opCode dell'istruzione jump) il mux selezionerà appunto l'indirizzo indicato dai bit [25-0], è quindi nella fase di Fetch che viene deciso che verrà eseguito un Jump.