Esercizio 1 (11 punti).

Sia data una CPU con processore a **2GHz** e **4 CPI** (Clock per Instruction) che adoperi indirizzi da 32 bit e memoria strutturata su due livelli di **cache** (L1, L2), il cui setup è come segue:

L1 è una cache set-associativa a 3 vie con 4 set e blocchi da 2 word; adopera una politica di rimpiazzo LRU. Ricordiamo che consideriamo il set come l'insieme del blocco in cache con tag e bit di validità, mentre la linea è il gruppo di set con il medesimo indice.

L2 è una cache direct-mapped con 4 linee e blocchi da 16 word.

1) Supponendo che all'inizio nessuno dei dati sia in cache, indicare quali degli accessi in memoria indicati di seguito sono HIT o MISS in ciascuna delle due cache. Per ciascuna **MISS** indicare se sia di tipo Cold Start (**Cold**), Capacità (**Cap**) o Conflitto (**Conf**). Utilizzare la tabella sottostante per fornire i risultati ed indicare la metodologia di calcolo più in basso.

	Address	128	8	162	40	132	12	192	48	4096	160	2096	480
L1	Block#												
	Index												
	Tag												
	HIT/MISS												
	Miss type												
L2	Block#												
	Index												
	Tag												
	HIT/MISS												
	Miss type												

- 2) Calcolare le dimensioni in bit (compresi i bit di controllo ed assumendo che ne basti uno per la LRU) delle due cache: (a) L1 e (b) L2.
- 3) Assumendo che gli accessi in **memoria** impieghino **400 ns**, che gli **hit** nella cache **L1** impieghino **1 ns** e gli **hit** nella cache **L2** impieghino **40 ns**, calcolare (a) il **tempo totale** per la sequenza di accessi, (b) il tempo **medio** per la sequenza di accessi, e (c) **quante istruzioni** vengono svolte nel tempo medio calcolato.
- 4) Calcolare il word offset del primo indirizzo (128) per la cache L1 spiegando i calcoli effettuati.
- 5) Considerando i tipi di miss che possono verificarsi durante l'uso della memoria virtuale, indicare se possa presentarsi il caso in cui si abbiano sia TLB hit sia page table miss, spiegando brevemente il motivo. Si noti che questa è una domanda teorica non collegata alla domanda (1) di questo esercizio.

Esercizio 2 (11 punti).

Considerare l'architettura MIPS a ciclo singolo nella figura in basso (ed in allegato).

Si vuole aggiungere l'istruzione di tipo I "branch if less than (safe)"

bltsafe \$rs, \$rt, offset

che richiede il salto all'istruzione il cui indirizzo è in PC + 4 + offset se e solo se valgono ambedue le seguenti condizioni:

- a) rs < rt;
- b) PC + 4 + offset \leq 0x7FFFFFF.

Si specifica che offset è la parte immediata dell'istruzione e viene usato come indirizzo *relativo* di destinazione.

- 1) Mostrare le **modifiche all'architettura** della CPU MIPS, avendo cura di aggiungere eventuali altri componenti necessari a realizzare l'istruzione. A tal fine, si può alterare la stampa del diagramma architetturale oppure ridisegnare i componenti interessati dalla modifica, avendo cura di indicare i fili di collegamento e tutti i segnali entranti ed uscenti. Indicare inoltre sul diagramma i **segnali di controllo** che la CU genera *per realizzare l'istruzione*.
- 2) Indicare il contenuto in bit della word che esprime l'istruzione bltsafe \$16, \$19, 0x0FFA

compilando la tabella sottostante (assumiamo che lo *OpCode* di bltsafe sia 0x38).




- 3) Supponendo che l'accesso alle **memorie** impieghi **200 ns**, l'accesso ai **registri 50 ns**, le operazioni dell'**ALU e** dei **sommatori 100 ns**, e che gli altri ritardi di propagazione dei segnali siano trascurabili, indicare la durata totale del **ciclo di clock** tale che anche l'esecuzione della nuova istruzione sia permessa *spiegando i calcoli effettuati*.
- 4) Indicando con Blts il segnale di controllo che viene asserito per eseguire la nuova istruzione, assumiamo che
- a) tutti i segnali di tipo don't care siano pari a 0 e che
- b) la Control Unit della CPU MIPS modificata per supportare bltsafe sia difettosa e sovrascriva il segnale RegWrite come segue:

```
RegWrite ≔ Blts
```

In tal caso, quale sarà il valore di \$s1 al termine dell'esecuzione del seguente frammento di codice assumendo che \$s0 e \$s1 siano inizializzati a 0? Spiegare il motivo.

```
addi $s0, $0, 2
addi $s1, $0, 1
bltsafe $s0, $s1, 0x0FFA
```



Esercizio 3 (11 punti)

Si consideri l'architettura MIPS con pipeline mostrata nella figura in basso (ed in allegato). Il programma qui di seguito (fornito sia in formato testo che come immagine) effettua la somma dei valori assoluti (in \$s0) degli elementi presenti nell'array A di lunghezza L. Se il risultato è maggiore di 10, viene stampata la stringa S.

Si noti che, dato l'input fornito, il risultato atteso è 16 e per ciò la stringa viene stampata.

```
.globl main
1 .globl main
                                                      .data
    .data
                                                     A: .byte -1, 2, -7, 3, 3
4 A: .byte -1, 2, -7, 3, 3
                                                     L: .byte 5
5 L: .byte 5
                                                     S: .asciiz "\nThe result is bigger than 10!"
 6 S: .asciiz "\nThe result is bigger than 10!"
                                                     # Risultato atteso: 16
7 # Risultato atteso: 16
                                                      .text
8 .text
                                                     main: la
                                                                  $a0. A
    main: la $a0, A # Indirizzo base array input
                                                                  $v0, $zero, $0
         and $v0, $zero, $0 # $v0: risultato
                                                                  $a2. L
         lb $a2, L # Lunghezza dell'array
                                                                 $a1, $v0, $v0
                                                            sub
         sub $a1, $v0, $v0 # $a1: Indice corrente
                                                                 $a1, $a2, exit
                                                     cycl: beq
   cycl: beq $a1, $a2, exit # Array scorso? Esci
                                                            add $t1, $a0, $a1
14
         add $t1, $a0, $a1 # $t1: Indirizzo corrente
                                                            1b
                                                                  $s1, ($t1)
         lb $s1, ($t1) # $s1: Elemento corrente
                                                            slt $at, $s1, $0
         slt $at, $s1, $0 # $at vale 1 se $s1 < 0</pre>
                                                            beg $at, $zero, sum
17
         beg at, zero, sum # Se <math>s1 \ge 0, somma
                                                            sub
                                                                  $s1, $0, $s1
         sub $s1, $0, $s1 # Altrimenti, inverti segno
                                                     sum: add $v0, $v0, $s1
   sum: add $v0, $v0, $s1 # Somma $s1 in v.assoluto
                                                            addi $a1, $a1, 1
         addi $al, $al, 1 # Passa a cella successiva
                                                                  cycl
              cycl # Riprendi il ciclo
                                                     exit: add $s0, $v0, $0
   exit: add $s0, $v0, $0 # Salva risultato in $s0
                                                            addi $v0, $0, 1
         addi $v0, $0, 1 # Imposta stampa interi
                                                            add $a0, $s0, $0
24
         add $a0, $s0, $0 # Imposta stampa ris.
                                                            svscall
         syscall # Stampa
                                                            addi $v1, $0, 10
         addi $v1, $0, 10 # $v1 = 10
                                                            blt $s0, $v1, term
27
         blt $s0, $v1, term # Se $s0 > 10, stampa
                                                                  $a0, S
         la $a0, S # Carica la stringa S
                                                            addi $v0, $zero, 4
         addi $v0, $zero, 4 # Imposta stampa
                                                            syscall
         syscall # Stampa
                                                     term: addi $v0, $0, 10
31 term: addi $v0, $0, 10 # Imposta uscita
                                                            syscall
         syscall # Esci
```

Si supponga che tutte le istruzioni impiegate fanno parte del set supportato dalla CPU in figura, ossia non si fa uso di alcuna pseudoistruzione.
Si indichino (ignorando hazard che possano concernere la syscall): 1) le istruzioni tra le quali sono presenti data hazard – indicare i numeri di istruzione N ed M (visibili alla sinistra delle linee di codice in figura) ed il registro coinvolto \$xY (nel formato N / M / \$xY);

- 2) le istruzioni tra le quali sono presenti control hazard indicare i numeri di istruzione N ed M (nel formato N / M);
- 3) quanti cicli di clock sono necessari ad eseguire il programma tramite forwarding, spiegando il calcolo effettuato;
- 4) quanti cicli di clock sarebbero necessari ad eseguire il programma senza forwarding, spiegando il calcolo effettuato;

5) quali sono, per ognuna delle cinqu	e fasi, le istruzioni (o le bolle) in pir	peline durante il <mark>13° ciclo di c</mark> l	ock (con forwarding);
IF:			
ID:			
EX:			
MEM:			
WB:			

6) qualora la decisione delle istruzioni di branching sia compiuta in fase EX e la policy di gestione sia di "branch not taken" by default, quante fasi di stallo causi potenzialmente ogni control hazard. Chiarire se l'uso del forwarding possa influenzare questo fenomeno o meno.

