Universidade Federal de Mato Grosso do Sul

Curso de Ciência da Computação Disciplina: Laboratório de Hardware

Professor: Ricardo Santos

Lista de Exercícios No. 01

1) Dado um multiplexador com entradas a, b, sel a saída deve se comportar conforme a Tabela 1:

00	0
01	a
10	b
11	Z

Tabela 1: Tabela verdade.

Complete o codigo VHDL a seguir, compile e simule a solução verificando se funciona conforme esperado.

```
LIBRARY ieee;
entity mux is
   port ();
end mux;

architecture mux_arch of mux is
begin
   process (a, b)
   begin
    if (sel="00") then
        c <= "000000000";
        end;
   end;
end architecture;</pre>
```

2) Projetar e implementar em VHDL o circuito apresentado na Figura 1. Observe que o circuito é combinacional e, portanto, não há necessidade de um processo. Implemente o modelo VHDL considerando o menor número de portas e circuitos utilizados.




Figura 1: Circuito combinacional.

3) Os problemas a seguir são baseados nas seguintes definições de tipos e declarações de sinais

```
TYPE array1 is ARRAY (7 downto 0) of STD_LOGIC;

TYPE array2 is ARRAY (3 downto 0, 7 downto 0) of STD_LOGIC;

TYPE array3 is ARRAY (3 downto 0) of array1;

SIGNAL a: BIT;

SIGNAL b: STD_LOGIC;

SIGNAL x: array1;

SIGNAL y: array2;

SIGNAL w: array3;

SIGNAL z: STD_LOGIC_VECTOR (7 downto 0);
```

Baseando-se na Tabela 2 determine quais atribuiçõess são válidas e quais são inválidas.

Atribuição	Válido/Inválido
a <= x(2);	
b < =x(2);	
b < =y(3,5);	
b < = w(5)(3);	
y(1)(0) < =z(7);	
x(0) < =y(0,0);	
x<="1110000";	
a<="0000000";	
y(1) < =x;	
$w(2)(7 \text{ downto } 0) \le x;$	
$w(0)(7 \text{ downto } 6) \le z(5 \text{ downto } 4);$	
$x(3) \le x(5 \text{ downto } 5);$	
z(6) < = x(5);	
z(6 downto 4) < = x(5 downto 3);	
z(6 downto 4) <= y(5 downto 3);	
y(6 downto 4) < =z(3 to 5);	

Tabela 2: Tabela de atribuições.