

Diseño y Arquitectura de una Memoria SRAM

Especificaciones

Autor: Armando Sebastián Ramírez Jiménez

Fecha: 23 de enero del 2026

Índice

1. Introducción	2
2. Especificaciones del diseño	2
2.1. Parámetros principales	2
3. Arquitectura general	2
3.1. Shift Register - Definicion de puertos	3
3.2. Memory cell - Definicion de puertos	3
3.3. Memory array - Definicion de puertos	3
3.4. Decoder - Definicion de puertos	3
3.5. Write driver - Definicion de puertos	3
3.6. Sense amp - Definicion de puertos	4
3.7. Bloques funcionales de la memoria SRAM	4
3.8. Arquitectura de la memoria SRAM	5
4. Celda SRAM	5
4.1. Celda 6T	5
5. Funcionamiento	6
5.1. Operación de lectura	6
5.2. Operación de escritura	7
6. Verificación	7
6.1. Comprobación usando Xcelium e IMC	7
6.2. Testplan	8

1. Introducción

La memoria **Static Random Access Memory (SRAM)** es un tipo de memoria volátil ampliamente utilizada en sistemas digitales de alta velocidad, tales como cachés, buffers y memorias embebidas en ASICs y FPGAs.

A diferencia de la DRAM, la SRAM no requiere refresco periódico, lo que permite menores latencias y mayor desempeño a costa de mayor área.

Este documento describe las especificaciones, arquitectura interna y funcionamiento esperado de un modelo de una memoria SRAM.

2. Especificaciones del diseño

2.1. Parámetros principales

Parámetro	Valor
Profundidad	256 palabras
Ancho de palabra	64 bits
VDD	1.5 V
VTH	0.8 V
VSS	0.0 V
Latencia	1 ciclo

3. Arquitectura general




Figura 1: Arquitectura general

3.1. Shift Register - Definicion de puertos

Puerto	Bits Usados	Tipo	Descripción
clk	[1]	Input Logic	Señal de reloj.
arst_n	[1]	Input Logic	Señal de reset.
serial_in	[1]	Input Logic	Pin de entrada serial.
load	[1]	Input Logic	Cuando esta activa, la informacion capturada se muestra a la salida.
shift	[1]	Input Logic	Cuando esta activa, se captura un dato nuevo de la entrada serial.
parallel_out	[64]	Output Logic	Datos capturados en el shift register.

3.2. Memory cell - Definicion de puertos

Puerto	Dimensiones	Tipo	Descripción
row_wr	[0:0]	Input Real	Cuando esta activa, la informacion se escribe en la celda.
bl_wr	[0:0]	Input Real	Usada para escribir la linea de bit derecha.
blb_wr	[0:0]	Input Real	Usada para escribir la linea de bit izquierda.
bl_rd	[0:0]	Input Real	Es el dato escrito en la linea de bit derecha.
blb_rd	[0:0]	Input Real	Es el dato escrito en la linea de bit izquierda.

3.3. Memory array - Definicion de puertos

Puerto	Dimensiones	Tipo	Descripción
row_wr	[1:ROWS-1]	Input Real	Cuando esta activa, la palabra es escrita en la posicion seleccionada.
bl_wr	[0:0][0:COLS-1]	Input Real	Cada columna tiene una linea de bit derecha que es compartida con los otros renglones.
blb_wr	[0:0][0:COLS-1]	Input Real	Cada columna tiene una linea de bit izquierda que es compartida con los otros renglones.
bl_rd	[0:ROWS-1][0:COLS-1]	Input Real	Cada bit debe tener una linea de bit derecha independiente de las demas.
blb_rd	[0:ROWS-1][0:COLS-1]	Input Real	Cada bit debe tener una linea de bit izquierda independiente de las demas.

3.4. Decoder - Definicion de puertos

Puerto	Dimensiones	Tipo	Descripción
enable	[0:0]	Input Logic	Cuando esta activa, la salida muestra el renglon seleccionado en alto.
row_sel	[0:log2(ROWS)-1]	Input Real	Direccion del renglon.
row_out	[0:ROWS-1]	Output Real	Salida del onehot decoder.

3.5. Write driver - Definicion de puertos

Puerto	Dimensiones	Tipo	Descripción
data_in	[0:0] [0:COLS-1]	Input Real	Palabra a escribir.
bl_wr	[0:0] [0:COLS-1]	Output Real	Lineas de bit derecha.
blb_wr	[0:0] [0:COLS-1]	Output Real	Lineas de bit izquierda.

3.6. Sense amp - Definicion de puertos

Puerto	Dimensiones	Tipo	Descripción
rwo_rd	[0:ROWS-1]	Input Real	Solo se activan los comparadores del renglon seleccionado.
bl_rd	[0:ROWS-1] [0:COLS-1]	Input Real	Lineas de bit derecha.
blb_rd	[0:ROWS-1] [0:COLS-1]	Input Real	Lineas de bit izquierda.
preout	[0:0] [0:COLS-1]	Output Real	Muestra la informacion leida.

3.7. Bloques funcionales de la memoria SRAM

El modelo de memoria SRAM se compone de:

- Shift Register de tipo Serial input, Parallel output (SIPO)
- Matriz de celdas de memoria (Memory Array)
- Decodificador de filas (Row Decoder)
- Circuito de escritura (Write Driver)
- Amplificadores diferenciales (Sense amp)

3.8. Arquitectura de la memoria SRAM




Figura 2: Arquitectura de la memoria SRAM

4. Celda SRAM

4.1. Celda 6T

La celda de almacenamiento de una memoria sram está formada por:

- 2 inversores cruzados (almacenamiento)
- 2 transistores de acceso
- 2 bitlines diferenciales para escritura (BL_wr/BLB_wr)
- 2 bitlines diferenciales para lectura (BL_rd/BLB_rd)

Mantiene el dato mientras exista alimentación.




Figura 3: Arquitectura de celda de memoria SRAM

5. Funcionamiento

Los posibles estados estables de una celda de memoria SRAM son:




Figura 4: Estados estables de una celda de memoria SRAM

5.1. Operación de lectura

1. Selección de fila a través de $addr$ ($row_rd[m]$ activa)
2. Se habilita r_en ,
3. El dato se propaga a la salida

5.2. Operación de escritura

1. El circuito de escritura (Write Driver) establece los valores de cada línea de BL y BLB segun los bits de la palabra que se desea escribir
2. Se activa la fila donde se escribira la palabra a traves de addr (row_wr [m] activa)
3. Se activa w_en
4. Se desactiva w_en

6. Verificación

6.1. Comprobación usando Xcelium e IMC

Las figuras 5 y 6 muestran la verificación del test plan en Xcelium:




Figura 5: Verificación en Xcelium




Figura 6: Verificación en Xcelium

La figura 7 muestra el testplan verificado en su totalidad en IMC.




Figura 7: Verificación en IMC

6.2. Testplan

Para la verificación se usó la siguiente propuesta de testplan:

Attribute Type	Status	Description	ID
ASSERT	COMPLETED	Checks if the value readed is the value writted	memory_correctness
TESTCASE	COMPLETED	Write or read a random value in specific addr	wr_or_rd_random
TESTCASE	COMPLETED	Read every position of addr	full_read
TESTCASE	COMPLETED	Write every value for each addr	full_write_combs
TESTCASE	COMPLETED	Write and read every value for each addr	full_wrrd_combs
TESTCASE	COMPLETED	Send a word to shift register (sipo)	send_serial_word
COVERGROUP	COMPLETED	Checks if the control signals activates	ctrl_cg
COVERPOINT	COMPLETED	Checks if the load signal activates	load_cp
COVERPOINT	COMPLETED	Checks if the shift signal activates	shift_cp
COVERPOINT	COMPLETED	Checks if the write enable activates	w_en_cp
COVERPOINT	COMPLETED	Checks if the read enable activates	r_en_cp
COVERPOINT	COMPLETED	Checks if all combinations of w_en and r_en occurs	op_cp
COVERGROUP	COMPLETED	Checks function of addr	addr_cg
COVERPOINT	COMPLETED	Checks if addr takes every value possible	addr_cp
COVERPOINT	COMPLETED	Checks if addr takes edge values	addr_edges
COVERGROUP	COMPLETED	Checks function of data_out	data_cg
COVERPOINT	COMPLETED	Checks if data_valid activates	data_valid_cp
COVERPOINT	COMPLETED	Checks if data_out takes every value possible	data_out_cp
COVERGROUP	COMPLETED	Checks function of memory when w_en and r_en are true	rw_addr_cg
COVERPOINT	COMPLETED	Checks if addr takes every value possible when w_en and r_en	rw_simultaneous_addr
COVERGROUP	COMPLETED	Checks function of addr for every option of w_en and r_en	op_addr_cg