


Toward Internet of Things

Wireless Sensors Network



DOCTOR FUN

16 Jan 2006



Copyright © 2006 David Farley, d-farley@biblio.org
http://biblio.org/Dave/drfun.html

Including a presentation of Prof. Masateur Minami, Shibaura Institute of Technology, Japon

Prof. Daniela Dragomirescu


Towards Internet of things Wireless Sensor Network



Prof. Daniela Dragomirescu

DOCTOR FUN

16 Jan 2006



Copyright © 2006, David Farley, d.farley@biblio.org
<http://biblio.org/Dave/drfun.html>
This cartoon is made available on the internet for personal viewing only. Opinions expressed herein are solely those of the author.

Bibliographie

- ❖ WCDMA for UMTS: HSPA Evolution and LTE - Dr. Harri Holma, Dr. Antti Toskala – Ed. Wiley
- ❖ LTE for UMTS – H.Holma and A.Toskala, Ed. Wiley
- ❖ Protocols and architectures for Wireless Sensor Networks – H. Karl and A. Wilig, Ed. Wiley

Student participation and discussion will be an essential part of the course



Class Objective

- ❖ **Design, reliable implementation and deployment of wireless sensor and actuator networks.**

- ✱ Emphasis is on the metrics that are crucial in any of these networks: cost, energy-efficiency, robustness, lifetime, ease-of-deployment.
- ✱ Bottom-up approach. Implementation constraints and properties of the wireless medium toward the trade-off's between these metrics at the all layers up to the application layer.

Assignements


- ❖ **1st Assignment**
- ❖ To be done for **15th November 2022**
- ❖ **Documents : Written report and Power Point presentation**
- ❖ Work by groupe of 2 students
- ❖ Subject : Protocols for WSN : **LoRA, Sigfox, BLE, ZigBee, NB-IoT (5G), M2M (5G)**
- ❖ For each protocol you have to present :
 - ✱ Physical layer – radio interface (frequency, channel bandwidth, modulation, etc.)
 - ✱ MAC layer
 - ✱ Power consumption (how you determine the power consumption)
- ❖ Strong advise : always reference yours sources and always check the reliability of your sources
- ❖ You will present your wok on 15th November

Assignements

- ❖ **2nd Assignment**
- ❖ To be done for **23rd November 2022**
- ❖ **Documents : Written report and Power Point presentation**
- ❖ Individual work
- ❖ **Subject : MAC protocols dedicated to WSN**
- ❖ For each protocol you have to precise :
 - * Channel access type – describe the Mac protocol
 - * Does this protocol includes clock synchronization, how it works and which precision
 - * Does this protocol includes localization capability and how it works
 - * Does this protocol includes security mechanisms and how it works
 - * Does this protocol assure nodes mobility and how it works
 - * Classify and compare the WSN protocols you found

Towards Internet of things

- ❖ Context
 - * Wireless communications are emerging
- ❖ Mobile networks, wireless networks:
 - * GSM, GPRS, EDGE, UMTS, HSPA
 - * UMTS LTE
 - * WI-FI
- ❖ What's next ?
 - * How are these standards implemented ?
 - * **New networks architectures :**
 - ❖ Wireless Sensor Networks
 - ❖ Ambient Intelligence
 - ❖ Cyber-Physical Systems
 - ❖ Internet of Things



INSA INSTITUT NATIONAL
DES SCIENCES
APPLIQUÉES
DE LYON
Département de Génie
Électronique et Informatique

Internet of things

- ❖ Wireless Sensor Networks
- ❖ Ambient Intelligence
- ❖ Cyber Physical Systems
- ❖ Research Challenges :
 - * New physical layer
 - * New MAC layer
 - * Smart antenna
 - * **Low power → Energy Efficiency : Major driver**
 - * Routing layer
 - * Cross-layering – changing the design of the networks
 - * Wireless → Safety and security problem → Privacy
 - * Distributed systems → distributed application
 - * QoS ? Could you provide QoS ?

LAAS
CNRS

D.D

10 WSN Team

WSN - challenges


- ❖ PHY layer – reconfigurability
 - * Digital circuits
 - * RF circuits
 - * Antenna beamforming
- ❖ Synchronization
- ❖ Localization
- ❖ Autonomy – energy efficiency
- ❖ MAC layer optimization
- ❖ Routing optimization

Sources : Research experience → teachings

- ❖ This course is based on my research experience developed at LAAS-CNRS :
 - * 2004- 2007 – European project MIMOSA on Ambient Intelligence with partners all around Europe, like Nokia and ST Microelectronics
 - * 2005 – 2008 – ANR Young Investigator RadioSoC Project on Reconfigurable Wireless Sensor Networks
 - * 2006 – 2011 – Aerospace Valley SACER project on Real Time Wireless Sensor Networks for aeronautics and spatial (Airbus, Intespace)
 - * 2008- 2011 – European project QSTREAM on Very High Data Rate Wireless Transmission
 - * 2007 – 2010 – FRAE project LIMA on deploying Internet inside the planes
 - * 2009- 2011 – ANR NanoInnov Project : Reconfigurable Nano-objects wireless networks (EADS IW) <http://www.nanocomm.fr>
 - * ADREAM project
 - * 2011-2012 FET Flagship Guardian Angels for Smarter Life <http://www.ga-project.eu>
 - * 2012-2013 – Toulouse Tech InterLabs CodeM2M
 - * 2014 – French Government Fellowship at University of Cambridge “Energy Efficient Smart Wireless Sensor Network”
 - * 2012-2016 – European project SMARTER “Smart Multifunctional ARchitecture & Technology for Energy-aware wireless sensoRs”
 - * 2017-2022 – ANR project “Material communicating with the BIM - Building Information Modelling » <http://mcbim.cran.univ-lorraine.fr>

From Internet to Ubiquitous Computing

The Internet has Changed the World



WWW

E-mail



Music Downloading

Streaming Services


IP Telephony

- ❖ The internet has become an essential system for our everyday life.

Design Philosophy of the Internet


❖ Simple architecture

- Narrow waist model
- Every terminals use IP, and every services on IP.



❖ Transparency

- If a terminal is connected to the internet, it can access to information anytime and anywhere.
- We do not care where www servers or e-mail servers are located. (location independent system)



Transparency and Naming

❖ Naming system


- Domain Name System
- Provide transparent access
- Only we have to know is the FQDN (Fully Qualified Domain Name) of a service, and do not care change of IP address, location, etc...

❖ IP and DNS enable transparent access to various services anytime and anywhere.



Virtual World on the Internet

- ❖ Transparency motivated us to push everything into the Internet virtual space.
 - Mail => e-mail, chat, etc...
 - Newspaper & Library => WWW & search engine, etc...
- ❖ If things are on the Internet, we can access them anytime and anywhere.



Terminals Everywhere

- ❖ Transparency also accelerate increase of IP ready terminals.
 - PCs / Non-PCs
 - From "one to many" to "many to one"
- ❖ What we need is information. We do not care what kind of terminal we use.
 - We can access web and e-mail server via cellular phone, laptop, PDA, etc...




Wireless Technologies

- ❖ Wireless technologies accelerate development of networked device as well as anytime and anywhere use of the Internet.
 - IEEE802.11 Wireless LAN
 - 3G/4G Cellular Phone
 - Bluetooth, etc...




3C Everywhere

- ❖ Connectivity, Computing, Contents Everywhere
 - We can access a huge amount of content with various types of computing device through wired or wireless connections.
 - Now, we are enjoying fully-networked everyday life !



From Internet to Ubiquitous Computing

- ❖ Every researcher was feeling that the Internet was shifting to new generation which a certain famous vision predicted...
- ❖ Ubiquitous Computing
 - Mark Weiser (1952-1999)
 - XEROX PARC
 - He proposed an important vision of future computing environment at the end of 80's



The Vision of Ubiquitous Computing

"Ubiquitous computing is the method of enhancing computer use by making many computers available throughout the physical environment, but making them effectively invisible to the user."

Mark Weiser, 1993.

Exchange of Visions

- ❖ Yes, many computers available now !
 - Many companies have tried to show their vision of future Internet.



UbiComp = Terminals?

- ❖ Attractive terminals
 - Cellular phone with attractive design and user interface
 - Wearable devices



- ❖ Services on the attractive terminals
 - E-mail, web browsing, video conference, music player...
 - We can use these services everywhere, but they have been already realized on the Internet !

UbiComp = Wireless?

- ❖ Cable free networking
 - WiFi, Bluetooth, ZigBee, UWB, etc...
- ❖ Services on wireless technology
 - E-mail ?, web browsing ?
 - Wireless technologies are important for UbiComp applications, but they does not offer the answer...

UbiComp = RFID ?

- ❖ Radio Frequency Identification
 - Passive / Active
- 
- 
- ❖ RFID is nothing but ID !
 - The main target of current RFID technology is to replace barcode.

What's the essential difference ?

❖ Internet

- Transparent and location independent access
- Killer applications are e-mail and www
- Multimedia contents are available

❖ The state of technologies

- 3C Everywhere
- Many computers and networks are available

❖ We need a breakthrough to provide innovative services different from traditional internet-based services...

Hint

❖ Now...

❖ *"Ubiquitous computing is the method of enhancing computer use by making many computers available throughout the physical environment, but making them effectively invisible to the user."*

❖ *Mark Weiser, 1993.*

Future !

“Physical Environment” is the Key

- ❖ We have made efforts to put everything into the Internet virtual space.
 - We have not been aware of physical space
- ❖ In ubiquitous computing, computers and networks should be aware of physical space.
 - Location, orientation, human activity, etc...




How to Integrate Virtual and Real ?

- ❖ Interface technologies between virtual and real will be important for ubiquitous computing


Real World

Virtual World




The Role of WSN in UbiComp

- ❖ Computer networks need “tactile organs” to detect various events in real world.
- ❖ Wireless sensor networks are expected to be important infrastructures for exchanging physical information.



Architecture



Summary

- ❖ Computer networks should be aware of physical space to support ubiquitous computing applications.
- ❖ Physical information will be the key.
- ❖ Wireless sensor networks are expected to be an important infrastructure for gathering physical information.

Development of Practical Wireless Sensor Networks

Sensor Networks

❖ Sensor Networks

- Sensor node = sensors + communication device + microprocessor
- Huge number of cheap sensor nodes

❖ Network Configuration

- Wired Sensor Network
- Wireless Sensor Network




MICA Mote

A Brief History of WSN

❖ Smart Dust

- Concept of WSN
- DARPA
- MEMS+Network



❖ COTS Dust


- Commercial off-the-shelf
- MPU + One chip RF
- + Sensors



A Brief History of WSN (cont'd)

❖ Protocol Research

- limited computational power, communication bandwidth, energy, etc...
- Lightweight and energy-efficient protocols
- Simulation based research



❖ MICA Mote

- Market product (Xbow)
- Many researchers started to use MICA Mote
- Implementation based research became mainstream



Research Trends in WSN

- ❖ Networking
- ❖ Localization
- ❖ Synchronization
- ❖ Storage and Database
- ❖ Deployment
- ❖ Application

INSA INSTITUT NATIONAL
DES SCIENCES
APPLIQUÉES
DE LYON
DEPARTMENT OF SIGNAL
ELECTRONICS ET INFORMATIQUE

Hardware Devices

 Microduino	 TMRM	 I-beam	 Smart Pic	 U-Cube
 M2	 AIST	 M2-EXTREM	 OMI	 HIDACH
 NCC	 ANAL	 Solar-Beacon	 Sensor Weather-Box	 Yokogawa

LAAS CNRS

D.D

WSN Team

INSA INSTITUT NATIONAL
DES SCIENCES
APPLIQUÉES
DE LYON
DEPARTMENT OF SIGNAL
ELECTRONICS ET INFORMATIQUE

Communication Device

- ❖ Wired Device
 - Ethernet, LON Works, etc.
- ❖ Low power radio
 - Range < 5 ~ 30m, Speed<100kbps
- ❖ Zigbee
 - Range < ~30 m, Speed<250kbps
 - MAC Protocol IEEE802.15.4
- ❖ Bluetooth
 - Range < 10~100 m, Speed< 712kbps~2.1Mbps
- ❖ IEEE802.11 Wireless LAN
 - Range < 100 m, Speed < 54Mbps
- ❖ Cellular
 - Range > 1Km
- ❖ Wireless communication device consumes a lot of power



LAAS CNRS

D.D

WSN Team

Energy Efficient Technology

- ❖ System on a Chip
 - Reducing redundant circuit
- ❖ Adaptive Sensing Strategy
 - Reducing the number of sensing times
- ❖ Energy efficient operating system
 - TinyOS
- ❖ Energy efficient protocol
 - Medium access control, routing




Energy Efficient Protocols

- ❖ Medium access control
 - The key in designing MAC is duty cycle of active and sleep time of communication device.
- ❖ Energy efficient MAC protocols
 - IEEE 802.15.4 standard
 - S-MAC, B-MAC, T-MAC, etc...



Energy Efficient Protocols (cont'd)

❖ Routing protocols



Practical Problems

❖ Battery Problem

- Battery-powered node
- Lifetime of sensor network
- Energy saving techniques are required

❖ Localization Problem

- Sensor networks require location information of each node
- How to locate a huge number of nodes without expensive devices (e.g. GPS receiver)

- ❖ These two problems are quite important to deploy sensor networks beyond laboratory use.


Battery Problem

❖ Battery Replacement Problem

- Battery-aware technique is an effective approach to extend network lifetime, however, it is not an essential solution to battery replacement problem
- Even if we use a long-life battery, we can not drive a sensor network more than 10yrs because of self discharge of the battery

❖ Energy Harvesting Device ?

- Solar power, wind power, heat power, etc...
- If we can drive sensor nodes with energy-harvesting device, we can realize a perpetual sensor network




Difficulty in Designing Battery-less System

❖ Small energy-harvesting device

- Produces only a little energy
- The amount of energy depends on environmental conditions

❖ Constraints

- Node activity is long intermittent
- Node should be aware of environmental conditions




Localization Problem

- ❖ Each sensor node should know its position
 - Physical information is highly dependent on location information
 - Temperature at the top of Mt. Fuji, etc...
 - GPS receivers are expensive...
 - huge number of sensor nodes
 - We need cheap and effective localization technique



Roadmap



Summary

❖ Sensor networks

- Mainstream is implementation based research
- Many sensor nodes and communication protocols are available now.
- The next step will be tackling practical problems to deploy sensor networks beyond laboratory use.

❖ Two practical problems

- Battery
- Localization

Adream

Architectures dynamiques
reconfigurables pour
systèmes embarqués
autonomes mobiles



15 juin 2010

Wireless Sensor Networks : the hardware challenge and the cross-layering opportunity

Daniela Dragomirescu,


LAAS-CNRS
University of Toulouse
France



Outline

- ❖ Diversity of applications for wireless sensor networks – study cases for aeronautics
- ❖ Proposed solutions :
 - * Active Wireless Sensors Networks
 - ❖ Application specific hardware → reconfigurability
 - ❖ New Services are needed
 - ◆ Beamforming
 - ◆ Localization
 - ◆ Synchronization
 - ◆ Safety, security
 - ❖ Cross-layering between low network levels (PHY and MAC) and high network levels (routing)

Diversity of applications



Wireless Sensor Networks for aerospace applications

Long term objectives for aeronautic systems

❖ **Eco-efficiency**

- * Greener systems
- * Lowest carbon emissions
- * Less weight
- * Higher performance
- * Cost efficiency
- * Passenger comfort
- * Global system challenge → global system solution


❖ **Time to market**

Target applications for wireless sensor networks

- ❖ Flight test instrumentation
- ❖ Pilot – crew communications
- ❖ Structure Health Monitoring
- ❖ In-flight tests
- ❖ In flight Entertainment – Wireless Cabin

Target applications for wireless sensor networks

- ❖ Wireless flight test instrumentation
 - * Long term research
 - * Weight problem → eco-efficiency → green systems → wireless
 - * Set-up the system: sensors, communication, power
 - * Safety and security – major problems
- ❖ Wireless pilot – crew communications
- ❖ Wireless In flight Entertainment – Wireless Cabin
 - * Audio et video transmissions
 - * Internet on board
 - * Easy reconfigurability of the cabin



Structure Health Monitoring

Hard landing problem

❖ Goals: Reduce aircraft schedule interrupts by:

- * Reducing number of false reporting hard landings
- * Aiding the maintenance process

❖ Current process

- * Pilot initiate inspection
- * Large number of false reports

❖ Process with structure health monitoring

- * Pilot initiate inspection
- * Flight parameters and structure health monitoring sensor information will be used to predict load information in critical structure areas
- * Recommended maintenance action
- * Aid maintenance process



Structure health monitoring benefits

- ❖ Reduce maintenance effort
- ❖ Increase aircraft availability
- ❖ Component history record
- ❖ Predictive diagnosis
- ❖ Wired : weight problem and time deployment problem
- ❖ Green systems : wireless
- ❖ Independent instrumentation

SHM system requirements


- ❖ Low or medium data rate, low power nodes
- ❖ High number of nodes, different kind of sensors
- ❖ Synchronization measurements
- ❖ Able to connect to aircraft network (AFDX or Ethernet)
- ❖ No interferences with passenger equipment
- ❖ Difficulty to use COTS :
 - ❖ Medium numbers of nodes
 - ❖ Not Deterministic
 - ❖ Without Synchronization
 - ❖ Interferences with passenger equipment

Rethinking the entire hardware – software system
hardware reconfigurable solution

Far future

- ❖ In the far future – smart materials, composite materials → self-healing !

Vascular system for healing resin in sandwich structures



Ref. Trusk et al., J. R. Soc. Interface 2007

Self-healing ability in visionary aerospace composites is able to reduce the inspection efforts and provide rapid repair

Aeronautic In Flight Tests Application

Aeronautic in flight tests objectives

- ❖ Needs to dispose data describing the behavior of aircraft before commercialization
- ❖ Decrease the weight
- ❖ Decrease the cost of the system (cables)
- ❖ Decrease the cost and the complexity of the system deploying
- ❖ The wireless sensor nodes will replace the existing test equipments whose sensors are still connected by wires
- ❖ **Wireless communications solve many problem for the end user but induce strong innovative developments**

In flight tests



- Real time measurement of the wings pressure profile
- Real time description of the behavior of mechanical structure
- Verifying and validating results of virtual wind tunnels model



INSA INSTITUT NATIONAL DES SCIENCES APPLIQUÉES
DEPARTEMENT DE GENIE ELECTRIQUE ET INFORMATIQUE

In flight tests –challenges of the system (1/2)

- * High number of points of measure
- * Frequently updating of the measure

→ High data rate

- * No data loss can be tolerated (low BER requested)

↓

- * Strong channel coding and efficient transmission in harsh environment

- * No power sources on the wings

↓

- * Low power nodes

* Gathering data in real time to a central PC in the plane connected to the Ethernet/AFDX bus



LAAS CNRS

D.D

WSN Team

INSA INSTITUT NATIONAL DES SCIENCES APPLIQUÉES
DEPARTEMENT DE GENIE ELECTRIQUE ET INFORMATIQUE

In flight tests –challenges of the system (2/2)

- * No interference with critical systems

→ very low radiating power: UWB

- * Precise identification of each sensor
- * Precise synchronization of the all sensor measures

↓

- * Deterministic MAC layer with synchronization algorithm



LAAS CNRS

D.D

66

WSN Team

In-flight Test System Requirements

❖ System requirements :

- * Low power nodes, High number of nodes, High data rate
- * **Real-time**
- * Measurements synchronization for all the sensors
- * Connected to the cabin to a central PC

❖ Impossible to reuse COTS:


- ❖ Low and medium data rate
- ❖ Not real-time systems,
- ❖ Medium numbers of nodes
- ❖ Not Deterministic
- ❖ Without Synchronization

❖ Rethinking the entire hardware – software system
❖ hardware reconfigurable solution

In Flight Entertainment Wireless Cabin

IFE system - the constraints

- ◆ Technologies authorized in major countries
- ◆ Wireless system has to prove it works as well as the wired one (ex : reliability)
- ◆ Reduce onboard system weight, size, power...
- ◆ Keep passengers comfortable
- ◆ Financial efficiency
 - ◆ 12 h flight by day by aircraft.



Wireless IFE Requirements


- ❖ Constraints
 - * 300 users
 - * Channel propagation - inside aircraft
 - * Ad hoc network self organizing (using localization)
 - * 50 cm between seat rows, 70 cm large seat
 - * Frequency >5 GHz
 - * Smart antenna
 - * Expected throughput ~1Mbit/s at least
- ❖ Wireless COTS solutions cannot be deployed in an aircraft
- ❖ Problems of frequency, availability, efficiency with such a number of nodes in such a small aircraft passenger cabin

Rethinking the entire hardware - software system
hardware reconfigurable solution

Wireless Sensor Networks Hardware System Requirements

Wireless Sensor Networks Hardware Requirements

- ❖ Low cost, low power, small size, simplicity, high number of nodes
- ❖ Application dependent constraints
 - ❖ Data rate
 - ❖ Radio range
 - ❖ BER
 - ❖ Spectrum occupation
 - ❖ Localization
 - ❖ Synchronization



Outline

- ❖ Diversity of applications for wireless sensor networks – study cases for aeronautics
- ❖ Proposed solutions :
 - * Active Wireless Sensors Networks
 - ❖ Application specific hardware → reconfigurability
 - ❖ New Services are needed
 - ◆ Beamforming
 - ◆ Localization
 - ◆ Synchronization
 - ◆ Safety, security
 - ❖ Cross-layering between low network levels (PHY and MAC) and high network levels (routing)


Proposed solutions

- ❖ Active Wireless Sensors Networks
 - * Network architectures
 - * Physical layer :digital base band, RF front end, frequency choice, smart antenna and integration – SoC approach
 - * MAC layer (beam-forming algorithms, synchronization)
 - * Wireless Sensor Network simulator for aeronautic applications taking into account our hardware solutions

Research fields


- ❖ Physical layer: SoC
 - * IR-UWB
 - * MB-OFDM
 - * 6 - 8,5 GHz and 60 GHz band
 - * CMOS IC design
 - * Smart antenna
 - ❖ Beam-forming using phase shifter
- ❖ MAC layer (beam-forming algorithms, synchronization)
- ❖ Simulator for WSN
 - * Network topology
 - * MAC layer
- ❖ Cross-layering
 - * Take benefit of the highly reconfigurability of lower layers to the high layers
 - * uP integration – routing, SoC approach
- ❖ Focus on **flexible substrate integration**

Proposed network architecture



Network architecture

- ❖ Flexible substrate architecture for the nodes
 - ❖ Low power transceiver integrated on flexible substrate together with the sensor and the antenna
- ❖ 3D integration with smart antenna for the routers, for example, in SHM applications



ANR NanoInnov – NanoComm Project

Proposed solutions

- ❖ Active Wireless Sensors Networks
 - * Network architectures
 - * Physical layer : digital base band, RF front end, frequency choice, smart antenna and integration – SoC approach
 - * MAC layer (beam-forming algorithms, synchronization)
 - * Wireless Sensor Network simulator for aeronautic applications taking into account our hardware solutions

The advantages of UWB-IR

❖ Low level discontinue transmission


- * Low power transmission
- * Large frequency band
- * Very short pulse
- * Lower interference probability
- * Fine temporary resolution

❖ Localization

❖ Low complexity circuits to be developed in CMOS technology → low cost, low power


❖ Challenges :

- * Channel estimation
- * Fast DAC/ADC
- * Reception synchronization



IR-UWB

❖ IR-UWB



* Emitter – receiver architecture

- ❖ Mostly Digital architecture → high reconfigurability
- ❖ Mixed architecture : digital – analog RF front end → 60GHz

* High data rate →


- ❖ channel capacity → directive antenna and 60GHz
- ❖ transceiver architecture

* BER

* MAC layer for IR-UWB



FPGA prototypes



- * IR-UWB multi user emitter and receiver
- * IR-UWB receiver with localization function
- * IR-UWB reconfigurable transceiver in modulation, pulse duration, spectral occupation, data rate and user code
- * IR-UWB reconfigurable transceiver at 120Mb/s – state of art: 50Mb/s





ASICs - emitter UWB-IR

- ❖ Impulse radio UWB emitter – CMOS 65 nm STMicroelectronics technology
- ❖ Low complexity digital design : fast and reliable
- ❖ 1st prototype : without DAC, 1 bit output, OOK modulation
- ❖ 2nd prototype: reconfigurability in data rate, modulation, impulse forme, impulse duration. Data rate up to 1Gbps






Low power CMOS ASICs @ 60GHz




Technology : CMOS 65nm
LNA, VCO and mixer @ 60GHz
Inductances 60GHz : 50pH – 300pH



Low power CMOS LNA @ 60GHz



V=1.5V
 $G_T=22.4\text{dB}$
 $P_{-1\text{dB}}=-3.4\text{dBm}$
Power consumption:
 $P=16.8\text{mW}$
 $P=8.5\text{mW}$



High power efficiency CMOS VCO @60GHz





$$P_{\text{out diff}} / P_{\text{DC}} = 3.65$$

Very high power efficiency

Measured single-ended VCO output at 1 V/16.5mA bias, $V_{\text{control}} = 0 \text{ V}$

RF front-end @ 60GHz

- ❖ CMOS 65 nm ST Microelectronics technology



Int'l Journal on Microwave and
Wireless Technologies

- ❖ **Emitter**

- * Power consumption: 53 mW
- * Conversion gain > 5dB
- * Bandwidth: 10 GHz

- ❖ **Budget link proven**

- * 30 cm à 10m (avec PA)

- **Receiver**



- Power consumption : 43 mW
- Conversion gain : 30dB
- Bandwidth : 5 GHz

Phase shifters @60GHz for smart antenna


Example : benefits of smart antennas on routing protocols

❖ Smart antenna :

- * **Beam Direction** : Focus on the receiver, avoid interferences
- * **Power Control** : Power consumption and autonomy
- * **Better ratio** : energy transmitted / energy for reaching the receiver




Spatial Division
Multiple Access
Solution !



❖ Rethink MAC & Network Layer !

Smart antenna : reconfigurable circuits @ 60GHz




Reconfigurable antenna in emission diagram and pointing direction.
New architecture for reconfigurable antenna: excellent linearity, variable power, integration with the antenna possible


MEMS @ 60GHz

MEMS RF

* Capacitive switch





RF MEMS up to 94GHz in LAAS-CNRS technology



M1 (20-GHz MEMS) M2 (35-GHz MEMS) M3 (60-GHz MEMS) M4 (77-GHz MEMS) M5 (94-GHz MEMS)



Applications: 60-GHz Phase Shifters

- Two versions of 1-bit phase shifters
 - loaded-line /
 - switched-line




- At 60 GHz

Fabricated Phase Shifter @ 60GHz




System integration

Above IC – antenna integration






Antenna on test wafer




SiGe Transceiver and 3D integrated antenna

Collaboration with Toronto University: Prof. Sorin Voinigescu team

Flexible substrate integration



- ❖ Work in progress
- ❖ Substrate choice – Kapton
- ❖ Challenges:
 - ❖ Antenna design
 - ❖ Chip report, very small pads
 - ❖ Process has to stay low temperature to not destruct the chip
- ❖ 60GHz integration
- ❖ Sensor on the same substrate
- ❖ Battery integration



INSA INSTITUT NATIONAL DES SCIENCES APPLIQUÉES
DEPARTEMENT DE GENIE ELECTRIQUE ET TELECOMMUNICATIONS

Proposed solutions

- ❖ Active Wireless Sensors Networks
 - * Network architectures
 - * Physical layer :digital base band, RF front end, frequency choice, smart antenna and integration – SoC approach
 - * MAC layer (beam-forming algorithms, synchronization)
 - * Wireless Sensor Network simulator for aeronautic applications taking into account our hardware solutions

LAAS CNRS

D.D


WSN Team

MAC layer - Cross-layering

Digital MAC layer and services


Digital UWB (OFDM or IR-UWB) physical layer

RF analog front-end



MAC layer


- ❖ Developing adapted MAC layer for IR-UWB taking into account the un-continuously transmission
- ❖ Studying deterministic MAC layer for static WSN
- ❖ Including beamforming algorithms at MAC layer



Synchronization for real time wireless measurement

❖ Context:

- * Static cluster tree network
- * $< 1\mu s$ synchronization required




❖ Solution:

- * Deterministic TDMA
- * WiDeCS Sync Protocol – LAAS-CNRS solution
- * Designed in VHDL


WiDeCS General Description

❖ Sources of undetermined latencies in network interfaces



❖ Solution : introduce timestamps

- * Time of Departure (TOD)
- * Time of Arrival (TOA) } at physical level



D.D

105

INSA INSTITUT NATIONAL
DES SCIENCES
APPLIQUÉES
DE LYON
DEPARTMENT OF SIGNAL
ELECTRONICS AND TELECOMMUNICATIONS

Results

❖ **Wireless communicating node**

RF front end

- RedRapids boards with Virtex 5 FPGA
500Mbps ADC / DAC
- PHY: UWB @ 120Mbps
- TDMA MAC Layer
- Wireless synchronization protocol named WiDeCS with sync. error under 100ns

LAAS CNRS

WSN Team

D.D


106

INSA INSTITUT NATIONAL
DES SCIENCES
APPLIQUÉES
DU LITTORAIL
DEPOTERMENT DE GENIE
ELECTRIQUE ET TELECOMMUNICATIONS

Results

High data rate synchronized PHY-MAC

❖ Scope displaying communication and synchronization between two nodes.



Time of measurement
Master (Blue), Slave (Green)

2011 IEEE Prize on Software Defined
Radio Graduate Student contest

D.D

LAAS CNRS

WSN Team

INSA INSTITUT NATIONAL
DES SCIENCES
APPLIQUÉES
DU LITTORAIL
DEPOTERMENT DE GENIE
ELECTRIQUE ET TELECOMMUNICATIONS

Results

Lab room demonstration

- 4 meter (13 feet) between sensor node and concentrator of data (inside the cabin in real implementation)
- Tx Sensor is equipped with a specific designed patch antenna with shifted radiation pattern (6dB gain in the direction)
- The sensor and antenna are placed on the ground on a metallic surface to act like the aircraft wing
- Rx node is equipped with a commercial Horn antenna (15dB) placed behind a real aircraft window (1.5 m high)



Video of the demonstrator available on :
<http://homepages.laas.fr/daniela/wsn/news/>



D.D

LAAS CNRS

Proposed solutions

❖ Active Wireless Sensors Networks

- * Network architectures
- * Physical layer :digital base band, RF front end, frequency choice, smart antenna and integration – SoC approach
- * MAC layer (beam-forming algorithms, synchronization)
- * Wireless Sensor Network simulator taking into account our hardware solutions

WSN simulator using UWB-IR

WSN using IR-UWB

Objectives:

- * Predict the behavioral of a complex system with a high number of nodes
- * Determine the best network topology

Impact of IR-UWB at network level :

- ❖ Collisions
- ❖ Power consumption
- ❖ Simplicity

Taken into account the specificity of IR-UWB physical layer in a network simulator

- ❖ Discontinue emission
- ❖ BER
- ❖ Simplicity of MAC layer using IR-UWB

Simulator structure

Network simulator

	GloMoSim	NS-2	SensorSim	J-Sim	SENSE	OMNet
Fidélité	+++	++	++	+++	++	++
Parallélisme	Oui	Non	Non	Non	Non	Non
Modularité	+++	++	++	++	++	+++
Extensibilité	+++	+	-	++	++	+++
Scalabilité	+++	-	-	-	+++	+++
Réutilisabilité	+++	++	-	+++	++	++
Richesse	+++	+++	-	++	+++	+
Capteur	Non	Non	Oui	Oui	Oui	Non


QualNet :

1. Determine the power level received by the receiver
2. Consult the BER associated
3. Determine via the PER if the PDU is received or non

Behavior of physical layer IR-UWB is characterized via BER

Simulation
Matlab

BER measure
on
our transceivers






INSA INSTITUT NATIONAL
DES SCIENCES
APPLIQUÉES
DE LYON
DEPARTMENT OF SIGNAL
ELECTRONICS ET INFORMATIQUE

Wireless Sensors Networks Simulator



- ❖ Work in progress
- ❖ Qualnet Software
 - ❖ Real-time Simulation.
 - ❖ Designed for parallel execution
 - ❖ Packet tracer
- ❖ Directive antenna included


D.D

INSA INSTITUT NATIONAL
DES SCIENCES
APPLIQUÉES
DE LYON
DEPARTMENT OF SIGNAL
ELECTRONICS ET INFORMATIQUE

Conclusions

- ❖ Implementation based research is the key
- ❖ Energy efficient protocols and hardware is very important (localization...)
- ❖ “Simple” (configuration and energy point of view) wireless protocols able to support a high number of nodes
- ❖ Answers :
 - * One hardware completely reconfigurable
 - * SoC development – Dark Silicon Paradigm
 - * IR-UWB Phy layer is the future because answers to the energy constraint
 - * Cross-layering to be able to provide energy efficient protocols
 - * New services added (synchronization and localization)
- ❖ IEEE standardization
- ❖ Patents and licenses
- ❖ Sensing the future → European Flagship Guardian Angels to shape the next 10 years European ICT research



D.D


114



Conclusion

❖ Wireless Sensor Network solution proposed

- * SoC Architectures - 3D integration or flex substrate integration
- * UWB –IR reconfigurable emitter and receiver developed on FPGA
- * Impulse radio UWB emitter on ASIC developed → very low power
- * Very low power 60GHz architectures on ASiC and block
- * Synchronization
- * WSN simulator using UWB-impulse radio developed → determine the best network topology for one application



Special Thanks to



- ❖ Ph.D. students, Master students and Post-doc
 - * Aubin Lecointre – Ph. D student – PHY and MAC layer for IR-UWB systems
 - * Michael Kraemer –Ph.D student – 60GHz transceiver design and system modeling in VHDL-AMS
 - * Julien Henaut – Ph.D. student – MB-OFDM systems
 - * Ali Kara Omar – Ph.D. student – RF transceiver @ 6-8,5GHz
 - * Thomas Beluch – Ph.D. student – MAC and synchronization protocol, low power transceivers
 - * Mariano Ercoli –Ph.D. student - 60GHz transceiver design
 - * Raphael Tocque – engineer – system modeling in VHDL-AMS
 - * Florian Perget –Master student- MAC with beamforming algorithms
 - * Stephane Coppola – Master student – phase shifter design
 - * Denis Carvin –Master student – uP integration
 - * Vincent Puyal – post-doc – MEMS RF and phase shifter design
 - * Christina Villeneuve – post-doc – clean room technology for MEMS RF
 - * Mehdi Jatlaoui – post-doc – flexible substrate integration

Further information and publications are available on our Website :
www.laas.fr/~daniela

Signal Processing Architecture for Wireless Systems

Objectif

- ❖ Présentation des algorithmes de traitement de l'information sur les processeurs dédiés au traitement de signal :
 - * DSP –digital signal processeur
 - * FPGA – architectures pour le traitement de signal – communications mobiles
 - * Microprocesseur ARM – **LE** microprocesseur pour applications mobiles
- ❖ Applications – ETUDES DE CAS pour les télécommunications mobiles
- ❖ Digital Radio Systems on Chips → Cellular Radio Integration
 - * Repenser les architectures d'émission - réception



Applications du traitement numérique de signal

- ❖ Télécommunications:
 - * Synthèse de la voix
 - ❖ Numérisation
 - ❖ Simulateur vocal (voir GSM)
 - * Multiplexage
 - ❖ Un milliard des téléphones dans le monde
 - ❖ Avant l'époque du numérique – une connexion téléphonique analogique bloquait une ligne
 - ❖ DSP transforme la voix (signal analogique) en numérique → sur une seule ligne on transmet plusieurs conversations téléphoniques (24 à 32 communications simultanées)
 - * Compression
 - ❖ La voix est numérisée à 8000 échantillons/sec → beaucoup d'information est redondante
→ algorithmes de compression des données
 - * Contrôle d'écho
 - ❖ Transmission long distance filaire – retour d'une partie du signal → écho
 - ❖ Si le retard est de l'ordre de centaines de millisecondes → l'oreille distingue l'écho
 - ❖ Techniques numériques de mesure du signal retourné et génération d'un « antisignal » pour annuler l'écho
 - ❖ La même technique est utilisée pour diminuer le bruit environnemental

Algorithmes de traitement de signal

- ❖ Les microprocesseurs ont 2 domaines d'applications:
 - * Traitement des données – word processing et bases de données
 - * Calcul mathématique
- ❖ Les algorithmes de traitement de signal ont beaucoup des opérations mathématiques
- ❖ Les microprocesseurs pour applications générales ne sont pas optimisés pour des algorithmes comme la transformée de Fourier ou le filtrage numérique.
- ❖ La vitesse des algorithmes de traitement de signal dépend de nombres des additions et multiplications
- ❖ Digital Signal Processors – DSP

Algorithme de traitement de signal

- ❖ Traitement des données pour le calcul mathématique
 - * Off-line
 - * Temps réel
- ❖ Traitement « off-line » : toutes les données sont stockées
 - * Caractéristique dans le calcul scientifique
- ❖ Traitement temps réel : produits pour les consommateurs (téléphonie mobiles, radar)
 - * Le signal de sortie est produit en même temps que le signal d'entrée est acquis (20 ms de retard ne peuvent pas être saisi par les interlocuteurs)
 - * Applications temps réel: rentre un group d'échantillons, effectue un calcul et sort un groupe d'échantillons

DSP – Exemple: implémentation filtre numérique FIR

- ❖ $Y[n] = a_0x[n] + a_1x[n-1] + a_2x[n-2] + \dots$
- ❖ En fonction de l'application, le filtre peut avoir quelques coefficients ou des milliers
- ❖ Il y a quelques opérations de transfert de données et évaluations des inégalités pour enregistrer des résultats intermédiaires
- ❖ **Les opérations mathématiques dominent le temps d'exécution**
- ❖ Le DSP doit avoir un temps d'exécution prédictible

Architecture DSP

- ❖ FIR – pour calculer la sortie il faut connaître un certain nombre d'échantillons d'entrée
 - ❖ **BUFFER CIRCULAIRE** – les DSPs peuvent être optimisés en maîtrisant les buffers circulaires pour une vitesse d'exécution aussi grande que possible
 - ❖ Les étapes de l'algorithme FIR
- 
- ❖ Le management efficace de ces étapes fait la différence entre un DSP et un microprocesseur traditionnel

Algorithme d'un filtre numérique FIR

- * 1. Obtenir un échantillon avec un CAN; génération d'une interruption
- * 2. Détection et management de l'interruption
- * 3. Placer l'échantillon dans le buffer circulaire d'entrée
- * 4. Mettre à jour le pointer du buffer circulaire d'entrée
- * 5. Mise à zéro de l'accumulateur
- * **6. Contrôler la boucle pour chaque coefficient**
 - ❖ 7. Prendre le coeff. du buffer circulaire des coeff
 - ❖ 8. Mettre à jour le pointer du buffer circulaire des coeff.
 - ❖ 9. Prendre l'échantillon d'entrée du buffer circulaire d'entrée
 - ❖ 10. Mettre à jour le pointer du buffer circulaire d'entrée
 - ❖ 11. Multiplication du coefficient avec l'échantillon d'entrée
 - ❖ 12. Addition du résultat avec l'accumulateur
- * 13. Mettre l'échantillon de sortie dans le buffer de sortie
- * 14. Transmettre l'échantillon de sortie du buffer vers le CNA

Ces étapes vont être répétées beaucoup de fois

Une seule période d'horloge

Les microprocesseurs traditionnels vont exécuter ces étapes en série, les DSP sont conçus pour les exécuter en parallèle.

Architecture DSP

- ❖ Un des plus important problème dans l'exécution des algorithmes DSP est le transfert des informations (données et/ou code de programme) de la et/ou dans la mémoire.

- ❖ Von Neumann architecture → architecture des microprocesseurs traditionnels



- ❖ Harvard architecture




- ❖ Super Harvard architecture




Von Neumann Architecture

- ❖ Une mémoire
- ❖ Un seul bus de données entre la mémoire et le CPU (on suppose que le résultat reste dans la CPU pour des calculs additionnels)
- ❖ **OK** – pour effectuer des taches en série




Harvard Architecture



- ❖ Pour des traitements plus rapides
- ❖ On paie le prix de l'augmentation de la complexité
- ❖ Mémoires séparées des données et programme, avec bus séparés → le programme et les données peuvent être amenées en même temps → vitesse augmente
- ❖ La grande majorité des **DSP ont une architecture Harvard**



Super Harvard Architecture

- ❖ Amélioration de l'architecture Harvard:
 - * Mémoire cache pour les instructions (~32 instructions)
 - * Un contrôleur I/O
- ❖ « Relocation » des données dans la mémoire de programme
 - * Transfert efficace des données → high memory access bandwidth
- ❖ En général les DSP exécutent une boucle de programme, boucle qui va être stockée dans la mémoire cache.





Architecture typique DSP

- ❖ Le processeur mathématique – 3 unités :
 - ❖ Le multiplieur
 - * Multiplication des 2 registres → résultat dans un 3ème registre
 - ❖ L'ALU
 - * Addition, soustraction, opérations logiques, conversion entre le format en virgule fixe et le format en virgule mobile
 - ❖ Le shifter
 - * Déplacement, rotations
- ❖ Le multiplieur et l'ALU peuvent être accédés en parallèle.
- ❖ Les registres sont doublés → on gagne de temps lors des interruptions car c'est pas nécessaire de sauvegarder les registres

DSP en virgule fixe versus DSP en virgule flottante

- ❖ DSP en virgule fixe
 - * Chaque nombre est représenté sur 16 bits (habituellement)
 - ❖ Évolution à prévoir vers 32 bits
 - * 3 représentations possibles:
 - ❖ Unsigned integer → 0 à 65 535
 - ❖ Signed integer (représentation des nombres en complément à 2) → -32768 à 32767
 - ❖ Unsigned fraction → les 65536 valeurs sont répartis uniformément entre 0 et 1
- ❖ DSP en virgule flottante
 - * Nombre représenté sur 32 bits
 - * Les nombres représentés **ne sont pas** uniformément espacés : il y a des grandes « gap » entre les nombres grandes et des petits « gaps » entre les nombres petits
 - * Les DSP en virgule flottante peuvent manipuler des nombres en virgule fixe (prix à payer: un ralentissement des opérations en virgule fixe → sinon on parle des **DSP 32 bits**)

DSP en virgule fixe versus DSP en virgule flottante

- ❖ DSP en virgule fixe :
 - * Avantage : coût de production moindre
- ❖ DSP en virgule flottante:
 - * Avantage :
 - ❖ Meilleure précision
 - ❖ Gamme dynamique plus grande
 - ❖ Temps de développement plus court (le programmeur ne se soucie pas des problèmes de dépassement, erreur d'arrondi, etc.)
 - * Inconvénient:
 - ❖ Architecture interne plus compliquée --> le prix ... Attention !!! Evolution rapide !!!!

Différence importante entre le DSP en virgule fixe et le DSP en virgule flottante :
le rapport signal/bruit

DSP en virgule fixe versus DSP en virgule flottante

- ❖ Comment choisir ?
 - * Combien de bits sont utilisés par le CAN et le CNA dans votre chaîne de traitement ?
 - ❖ 12 à 14 bits / échantillon est le nombre de bits où on commence à utiliser le DSP virgule flottante
 - ❖ Application audio professionnels : 20 – 24 bits/échantillon → DSP virgule flottante
 - * Quelle est la complexité de l'algorithme ?
 - ❖ Simple → DSP virgule fixe
 - ❖ Exemple : filtrage digital FIR (12 lignes de code), des algorithmes en domaine temps → DSP virgule fixe
 - ❖ Algorithme en domaine fréquence, convolution FFT, analyse spectrale → DSP en virgule flottante (temps de développement réduit)
 - * Coût du produit=DSP versus le coût de développement

Le marché des DSP

- ❖ Applications embarqués – 80% utilisent un DSP en 2000- 2001
- ❖ Fabricants : Texas Instruments, Analog Device, Motorola, Lucent Technologies, Microchip
- ❖ En 2000 – deux fois plus de DSP en virgule fixe que des DSP en virgule flottante sont utilisés... évolution permanente
 - * DSP en virgule fixe – application grand public où le coût est déterminant. Exemple: le téléphone cellulaire
 - * DSP en virgule flottante – applications de grande performance où le coût n'est pas critique. Exemple: imagerie médicale pour tomographe
- ❖ Intel – Pentium technologie MMX :
 - * « Intel engineers have added 57 powerful new instructions specifically designed to manipulate and process video, audio and graphical data efficiently. These instructions are oriented to the highly parallel, repetitive sequences often faound in multimedia operations. » ☺

C versus Assembleur

- ❖ Programmation en C :
 - * Avantages :
 - ❖ Flexibilité
 - ❖ Développement rapide
 - * Inconvénient:
 - ❖ Performance ...
- ❖ Programmation en assembleur:
 - * Assure la meilleure performance possible sur le DSP choisi
- ❖ Comment choisir ?
 - * Le programme a développer est-il compliqué ?
 - * Combien de programmeurs vont travailler ensemble ? Quel est leur background ?
 - * Avez vous besoin d'utiliser la vitesse maximale du DSP ?
 - * Quel conseil vous donne le fabricant de DSP ? ☺


La vitesse des DSP

~~Benchmarks~~

- ❖ TI a sorti en 2003 un DSP à 700MHz !
- ❖ En fonction de l'application les algorithmes utilisés sont différents, donc il faut cibler l'algorithme et regarder quelle est la vitesse de traitement des échantillons.
- ❖ Vitesse de traitement des échantillons (échantillons /sec):
 - * La fréquence d'horloge divisé par le nombre des cycles/échantillon

La vitesse des DSP

❖ Exemple : DSP Analog Device à 40 MHz



Traitement en domaine temps -FIR

❖ Filtre FIR

* Entre 25 et 400 coefficients  25 à 400 cycles /échantillon

* Fréquence de fonctionnement du DSP = 40 MHz

* 40 MHz / (25 à 400 cycles)



* 100K échantillons/sec à 1,6M échantillons /sec



Traitement en domaine temps – filtre IIR

❖ Filtre IIR

❖ La boucle typique du filtre IIR a 5 à 17 coefficients

❖ Il faut rajouter quelques cycles pour chaque échantillon correspondant aux cycles I/O  3 cycles /échantillon

❖ 8 à 20 cycles /échantillon

❖ 40MHz / (8 à 20 cycles)



❖ 1.8M échantillons/sec à 3.1M échantillons/sec



Traitement en domaine fréquence - FFT

- ❖ Calcul de la FFT
 - * Les sousroutines FFT sont données par le fabricant du DSP et sont écrites en ASSM pour être optimales
- ❖ Pour le DSP SHARC d'Analog Device
 - * FFT **complexe** sur 1024 échantillons prend 18221 cycles
 - * Environ 17,8 cycles /échantillon ; cette valeur de nombre de cycles/échantillon change légèrement en fonction de la longueur de la FFT
 - ❖ FFT sur 256 échantillons → 14.2 cycles/échantillon
 - ❖ FFT sur 4096 échantillons → 21.4 cycles/échantillon
 - * FFT **réelle** → calcul 40% plus rapide que pour la FFT complexe
 - * Les routines FFT → 10 à 20 cycles/échantillon
- * 1.8M échantillons/sec à 3.3M échantillons/sec



Traitement en domaine fréquence – Convolution FFT

- ❖ Convolution des FFT
 - * Le plus rapide mode pour calculer les filtres FIR
 - * 512 échantillons d'entrée + 512 zéro
 - * conversion de ce signal dans son spectre en fréquence utilisant une FFT à 1024 points
 - * Multiplication du spectre avec la réponse fréquentielle désirée
 - * Transformé FFT inverse à 1024 points pour revenir dans le domaine temps
 - * 5 fois plus de temps que pour une FFT à 512 points
 - ❖ FFT à 512 échantillons → 12 cycles/échantillon
 - ❖ La convolution des FFT → 60 cycles/échantillon
 - * 660 k échantillons/sec (↔ FIR à 60 coeff. calculé en domaine temps)
 - * Convolution des FFT bi-dimensionale (2D) → traitement des images → 260k échantillons/sec



Applications

- ❖ Quelle est la vitesse nécessaire pour le traitement des données ?
→ Application visé :
- ❖ AUDIO
 - * La vitesse des données nécessaire dépend de la qualité du son demandé
 - * Téléphonie : la qualité nécessaire du son (la voix humaine) nécessitent des fréquences entre 100 Hz et 3.2 kHz → fréquence d'échantillonnage de 8kHz → 8k éch/sec à traiter
 - * Musique Hi-FI doit contenir toutes les fréquences entre 20Hz et 20kHz → fréquence d'échantillonnage de 44.1kHz pour chaque canal (gauche et droite) → le signal Hi-FI doit traiter 88.2k éch/sec

Applications

- ❖ VIDEO
 - * Le traitement du signal vidéo nécessite en général des vitesses de traitement 1000 fois supérieures par rapport au traitement des données audio.
 - * Vidéophones (qualité vidéo faible):
 - ❖ Images de 352 x 288 pixels
 - ❖ 3couleurs/pixel
 - ❖ 30 trames/sec
 } 9.1 millions d'éch./sec.
 - * HDTV(qualité vidéo très grande)
 - ❖ 1920 x 1080 pixels
 - ❖ 3 couleurs/pixel
 - ❖ 30 trames/sec
 } 186 millions d'éch./sec.
 - * Un seul DSP ne suffit pas !!!! → multiprocessing ou parallel processing
- ❖ Autres applications :
 - * Radar
 - * Sonar
 - * Applications militaires : la guidance des missiles

Applications Audio

- ❖ Quelle qualité de son et quel débit des données ?
- ❖ 3 domaines :
 - * Hi-Fi musique
 - ❖ Grande qualité du son
 - ❖ Grand débit des données
 - * Communications téléphoniques
 - ❖ Voix « naturelle »
 - ❖ Largeur de bande faible pour réduire les coûts du système
 - * Voix compressé:
 - ❖ Diminuer la largeur de bande !!!
 - ❖ Qualité du son moyenne
 - ❖ Applications: militaires, téléphonie cellulaire, voice e-mail et multimédia

Applications Audio

Qualité de son demandée	Largeur de bande	Vitesse d'échantillonnage	Nombre des bits	Débit des données (bits/sec)	Commentaires
Hi-FI musique	5Hz à 20kHz	44.1 kHz	16 bits	706 k	Satisfait même le plus exigeant mélomane. Meilleur que l'oreille humaine.
Transmission téléphoniques	200Hz à 3.2kHz	8 kHz	12 bits	96k	Bonne qualité de la voix, mais faible qualité pour la musique.
Avec compression (companding)	200Hz à 3.2kHz	8 kHz	8 bits (pas de quantisation inégal)	64 k	Non-linéaire CAN réduit le débit des données
Voix codée par « Linear Predictive Coding (GSM) »	200Hz à 3.2kHz	8 kHz	12 bits	23 k	Compression de la parole par DSP. Débit des données faible, mais aussi faible qualité du son.

Compression (companding)

- ❖ Le débit des données est important en télécommunications car il est directement proportionnel avec le coût de la transmission.
- ❖ « Companding » est une technique commune de réduction du débit des données des signaux audio en utilisant des niveaux de quantisation inégaux.
- ❖ L'oreille ne peut pas distinguer entre 2 sons qui sont plus proches que 1dB.
- ❖ Vu les caractéristiques de l'oreille humaine → il y a 120 niveaux détectable, niveaux répartis logarithmiques en amplitude
 - * Plus le signal est faible, plus les niveaux doivent être proches
 - * Plus le signal est fort, plus les niveaux de quantization peuvent être éloignés
- ❖ 3 méthodes:
 - * Passer le signal dans un circuit analogique non-linéaire et ensuite dans un CAN 8 bits
 - * Utiliser un CAN 8 bits non-linéaire
 - * Utiliser un CAN 12 bits et un digital LUT 12 bits – 8 bits
- ❖ Loi A (Europe) et loi μ (Amerique)


$$Y = (1 + \mu) \frac{X^\mu}{1 + X^\mu} \quad \text{pour } 0 < X < 1$$

$$Y = (A X) / (1 + \ln A) \quad \text{pour } 0 < X < 1/A$$




Hi-Fi Audio



- ❖ Schéma block d'un système de lecture CD




Synthèse et reconnaissance de la voix

- ❖ Sur une période courte – 25 ms – un signal vocal peut être approximé en connaissant 3 paramètres:
 - * La sélection d'un signal de bruit d'excitation aléatoire ou périodique
 - * La fréquence du signal périodique
 - * Les coefficients du filtre digital utilisés pour reproduire la vibration vocale
- ❖ La voix peut être synthétisé en mettant à jour de manière continu ces 3 paramètres, environ 40 fois par seconde.
- ❖ Débit : quelques kbits/sec
- ❖ Linear Predictive Coding – GSM
 - * La voix humaine numérisé est séparé dans des segments courts et chaque segment est caractérisé par les 3 paramètres mentionnés plus haut







ARM
THE ARCHITECTURE FOR THE DIGITAL WORLD™

Advanced Risc Machine
<http://www.arm.com>
 Le processeur pour applications mobiles

LAAS
CNRS

D.D

156

WSN Team

Evolution de processeurs mobiles

- ❖ Dans le passé, les processeurs mobiles fonctionnaient à 30 Mhz pour les Palm PDA, à 80MHz pour les téléphones mobiles
- ❖ Maintenant les équipements mobiles doivent fournir, par exemple, des accès réseaux sans fil (Wi-Fi, Bluetooth), des services de localisation (GPS)
- ❖ Il faut des processeurs plus rapide et en même temps ayant des:
 - * dimensions réduits (pour pouvoir être intégré dans un équipement qui tient dans la main)
 - * **une faible consommation**
 - * faible dissipation de chaleur
 - * Faible coût
 - * mémoire intégré


Approches de conception pour les microprocesseurs

- ❖ Complex Instruction Set Computers --> CISC
 - * code dense, compilateur simple
 - * set d 'instruction puissant, format variable, multi-word (octet)
 - * exécution multi-cycle, fréquence d 'horloge lente (?)
- ❖ Reduce Instruction Set Computers
 - * fréquence d 'horloge rapide, coût de développement faible (?)
 - * facilité d'implémentation dans une nouvelle technologie
 - * instruction simples, format fixe, compilateur complex

L'organisation du processeur ARM

- ❖ Le premier processeur ARM a été développé dans une technologie de 3 microns en 1983-1985
- ❖ Cette présentation se réfère principalement à l'architecture de ARM 6/7, développé entre 1990 - 1995.
- ❖ ARM s'est focalisé sur l'augmentation des performances en créant des cœurs de micro-processeurs et un environnement de développement qui permet aux acheteurs de changer facilement de technologie
- ❖ ARM optimise les instructions, la répartition de l'horloge

L'architecture du processeur ARM



L'architecture du microprocesseur ARM

- ❖ 2 blocs principales :
 - * le chemin des données (datapath)
 - * le décodeur
- ❖ un bank de registres : r0 à r15
 - * 2 port de lecture A-bus et B- bus
 - * un port d'écriture - le bus ALU
 - * des port additionnels d'écriture-lecture pour le Program counter = r15
- ❖ barrel shifter - shift/rotate pour la 2ème opérande
- ❖ ALU
- ❖ registre d'adresses - il garde l'adresse du PC ou l'adresse de l'opérande



L'architecture du microprocesseur ARM

- ❖ Registres de données - garde les données à lire/écrire de la / dans la mémoire
- ❖ Le décodeur d'instructions décode le code machine des instructions pour produire les signaux de control pour le chemin des données
- ❖ Dans les instructions exécutés dans un seul cycle d'horloge, les valeurs des données sont lues sur le bus A et B et le résultat donnée par l'ALU est écrit dans le bank de registres
- ❖ La valeur du PC dans le registre d'adresses est incrémenté et copié dans r15 et le registre d'adresses --> cette opération permet le pre-fetch



L'architecture du microprocesseur ARM

❖ Pipelining

- * ARM a 3 étages de pipeline :
- * **FETCH** - fetch le code d'instruction de la mémoire dans le pipeline d'instructions
- * **Décodage** - décodage de l'instruction pour obtenir les signaux de contrôle pour le chemin des données
- * **Exécute**: lecture des registres, déplacement, résultats de l'ALU générés et inscrits dans le bank de registres
- * les résultats de chaque étage de pipeline sont stockés dans des registres --> la période d'horloge est plus courte que sans pipeline
- * 3 instructions différentes peuvent occuper chaque étage du pipeline
- * latence = 3 cycles (on a besoin de 3 cycles pour compléter une instruction)
- * une fois le pipeline rempli, le processeur effectue une instruction à chaque cycle d'horloge

L'architecture du microprocesseur ARM

❖ Principales caractéristiques:

- * architecture « load-store »
 - ❖ instructions de « load-store » de plusieurs registres dans un seul cycle d'horloge
- * instruction de longueur fixe --> 32 bit
- * dans le format de l'instruction, il y a 3 adresses : 2 adresses pour les opérandes et une adresse pour le résultat
- * **exécution conditionnelle de TOUTES les INSTRUCTIONS**
- * instruction de déplacement (shift) de n-bits prévu dans l'ALU et exécutable dans un seul cycle d'horloge
- * interfaçable avec les instructions du co-processeur

ARM - registres et organisation de la mémoire

- ❖ 15 registres
 - ❖ R0 à R14 - registres d'usage général (32 bits)
 - ❖ R15 - program counter (PC)
 - ❖ registres pour le fonctionnement en mode system - utilisés pour les interruptions, le « call system »
 - ❖ Current Program Status Register (CPSR) - registre de drapeaux (flags)
-
- ❖ Maximum 2^{32} octets de mémoire
 - ❖ un mot = 32bits, un demi-mot=16bits

ARM - l'organisation d'I/O

- ❖ Il manipule TOUS les périphériques d'entrées/ sorties (comme l'imprimante, le hard-disk, le réseau, uart) comme des composants « cartographié » dans la mémoire
- ❖ 2 types d'interruptions : normal et rapide
- ❖ Accès DMA câblé hardware pour assurer un transfert des données rapide (high bandwidth)

Outils de développement ARM

- ❖ Compilateur de C pour ARM - ANSI C, standard, rapide, intégré
- ❖ ARM assembleur
- ❖ Linker
 - * prend un ou plusieurs fichier object (donnée par le compilateur de C ou par l'assembleur) et il les combine dans un programme exécutable
 - * il ressoude les références symboliques
- ❖ ARM debugger - contrôle complet sur l'exécution et la visualisation des registres
- ❖ ARMulator - emulateur

Exécution conditionnelle de toutes les instructions

- ❖ On peut rajouter des conditions à TOUTES les instructions
 - * ; if ((a==b) &&(c==d) then e:=e+1)
 - * CMP r0,r1 ; r0=a et r1=b
 - * CMPEQ r2,r3 ; r2=c et r3=d
 - * ADDEQ r4, r4, #1 ; e:=e+1
- ❖ observons que si la première comparaison trouve des opérandes non-égaux, la 2ème et la 3ème instruction ne sont pas exécutées
- ❖ le « and » logique et la clause « if » sont implémentés en faisant la 2ème comparaison conditionnelle
- ❖ l'exécution conditionnelle est efficace si la séquence conditionnelle est composée de 3 instructions ou moins. Sinon, il faut faire des boucles conditionnelles habituelles

Déplacement (shift)

- ❖ Dans toutes les instructions, on peut appliquer à la 2ème opérande une opération de déplacement
 - * $\text{ADD } r3, r2, r1, \text{LSL} \#3$; $r3 := r2 + 8 * r1$
 - * LSL --> logical shift left avec le nombre spécifiés de bits
- ❖ ceci est une seule instruction ARM, qui s'effectue dans un seul cycle d'horloge !!!
- ❖ Le déplacement est intégré dans l'ALU


Architecture « LOAD- STORE »


- ❖ ARM peut chargé / stocké TOUT sous-set de registres dans une seule instruction, exécuté dans un seul cycle d'horloge
- ❖ l'instruction de « load/store » de plusieurs registres peut être utilisé pour implémenter une mémoire LIFO = la pile
- ❖ pour la pile
 - * r13 est utilisé comme pointer du top de la pile
 - * la pile augment en décrémentant les adresses mémoire
- ❖ ARM n'a pas d'instruction PUSH

ARM et JAVA

- ❖ La « portabilité » du langage JAVA est très importante dans le marché des applications mobiles car ce marché contient de nombreuses plateformes et microprocesseurs différentes.
 - * Java peut augmenter la productivité des programmeurs et permettre aux vendeurs l'accès aux différentes fournisseurs.
 - * La majorité des applications Java tournent avec un « overhead » minimal spécifique au microprocesseur.
- ❖ ARM a implémenté la machine virtuelle J2ME (Java 2 Platform Micro Edition's)
- ❖ ARM interprète JAVA directement en hardware !!!
 - * Réduction du temps d'accès mémoire
 - * Économie de puissance consommée et dissipée
 - * Les applications tournent beaucoup plus vite !!!

Applications : PDA





INSA INSTITUT NATIONAL
DES SCIENCES
APPLIQUÉES
DE NANTES

Applications : PDA


- ❖ En mode opérationnel complet ARM7 fournit 14MIPS et il consomme 24mA à 3V
- ❖ En standby ARM7 consomme 33μW
- ❖ En idle mode (CPU arrêté, mais d'autres systèmes fonctionnant) ARM7 consomme 33mW
- ❖ Grande flexibilité pour la connexion des nombreuses interfaces conduisant à une architecture très sophistiquée tout en gardant une complexité minimale au niveau de la puce hardware.

D.D

174

LAAS CNRS

WSN Team



Applications : téléphonie mobile GSM

- ❖ L'architecture du système de traitement de signal pour un téléphone mobile GSM:
- ❖ L'ARM7 –gère l'interface utilisateur et certains couches du protocole GSM
- ❖ Le DSP gère le traitement de signal en bande de base aidé par quelques blocks hardware spécifiques
- ❖ Le DSP réalise le traitement de signal en temps réel des fonctions suivantes :
 - * Le codage de la voix
 - * Équalisation
 - * Le codage de canal
 - * L'annulation de l'écho
 - * La suppression du bruit
 - * La reconnaissance de la voix
 - * La compression des données
- ❖ Donc, le flot des données contenant la voix codé et les symboles émis ou reçu sur/ de la interface radio passe directement entre le système DSP et les périphériques.

D.D 176

Applications : téléphonie mobile GSM

- ❖ L'ARM7 réalise les fonctionnalités suivantes:
 - * Le control du logiciel d'interface utilisateur
 - * Le protocole GSM
 - * La gestion de la puissance consommée
 - * La gestion des périphériques
 - * Tourner certains applications des données
- ❖ Les périphériques sont connectés au microprocesseur ARM et au DSP
- ❖ L'ARM
 - * établi le gain des amplificateurs
 - * Contrôle la puissance du niveau de transmission radio
 - * Contrôle les synthétiseurs de fréquence qui vont produire l'appel de la sonnerie dans le cas d'un appel entrant

FPGA Reinventing the DSP ☺

Technologie XILINX



Evolution de la technologie – le problème de la puissance

- ❖ La complexité des algorithmes (Shannon's Law) augmente plus vite que la performance des microprocesseurs (Moore's Law)
- ❖ L'augmentation de la fréquence d'horloge et de la complexité des microprocesseurs conduit à l'augmentation directe de la puissance dissipée :
 - * Exemple : $P_d = \text{nombre des portes actives} \cdot C_L \cdot V_{DD}^2 \cdot f$
 - * Pentium4 à 2GHz- P_d est de l'ordre de 30W !!! Pour un $V_{DD}=1.8V$ et une techno de $0.18\mu m$ (C_L de l'ordre de 1fF)
- ❖ L'architectures von Neumann a été développé en 1945 en considérant que :
 - * Hardware est cher
 - * L'application est le calcul scientifique
 - * Le coût, la dimension et la puissance ne sont pas importantes
 - * Hardware et software vont être séparés
- ❖ Les FPGA permettent une configuration « custom » très grande
 - * Le hardware a l'avantage de la rapidité par rapport au software (voir co-design)
 - * Architecture re-configurable en fonction d'application → optimisation

ASIC, DSP, FPGA

- ❖ ASIC
 - * Ressources fixes – algorithme fixe
 - * Obs. : très long à développer, à vérifier, très coûteux à implémenter
- ❖ DSP
 - * Ressources fixes – algorithme dynamique
- ❖ FPGA
 - * Ressources dynamiques – algorithme dynamique


TIME TO MARKET !

Ajouter du parallélisme aux solutions DSP conventionnelles

- ❖ Des nouvelles architectures DSP comme VLIW (very long instruction word) ont un seul but : augmenter le degré de parallélisme.
- ❖ L'architecture de base est la même. L'évolution de l'architecture dans la même axe de design n'est pas « scalable »
 - * Trop d'unités fonctionnelles MAC (multiply and accumulate) vont alourdir le développement des compilateurs, du « scheduling », des programmes.
- ❖ La puissance de calcul par rapport à la surface de la puce va diminuer !
 - * Les mémoires augmentent directement proportionnellement à la surface occupée mais pas les chemins des données !
- ❖ L'évolution des DSP passe donc par l'augmentation de la fréquence de fonctionnement → pb. de puissance dissipée, pb. thermiques
 - * 1980 – DSP à 5-10 MHz
 - * 2003 – DSP à 720 MHz

Les FPGA « customized » personnalisent les chemins des données

- ❖ Quels sont les compromis de conception et quelle optimisation doit être faite dans les designs temps réel ?
- ❖ Les DSPs ont des architectures ISA (instruction set architecture)
 - * Très similaires avec les microprocesseurs traditionnels
- ❖ ISA : on place (« map ») l'algorithme dans l'architecture !
- ❖ **FPGA : on conçoit l'architecture pour l'algorithme !!!**
 - * Les FPGA profitent aussi de la loi de Moore → augmentent leur fréquence de fonctionnement
 - * Le mécanisme pour être performant est l'exploitation du **grand parallélisme** qui existe dans les algorithmes de traitement de signal.
 - ❖ **Parallélisme algorithmique** – exemple : FFT sur le récepteur
 - ❖ **Parallélisme fonctionnel** – plusieurs décodeurs Viterbi qui fonctionnent en parallèle dans les systèmes multi-user (2 Mbps pour chaque utilisateur en téléphonie 3G)
 - * Exemple : Xilinx Virtex Pro – 556 multiplieurs câblés



INSA INSTITUT NATIONAL DES SCIENCES APPLIQUÉES
DEPARTEMENT DE GENIE ELECTRIQUE ET TELECOMMUNICATIONS

Radio Logiciel

- ❖ Aujourd'hui la demande de systèmes re-configurables rapidement est très grande.
- ❖ Exemple :
 - * couche radio développé en Europe pour GSM
 - * couche radio développé en Europe pour UMTS
 - * couche radio développé aux USA pour CDMA2000
 - * Ce système peut fonctionner comme un système radio multi-mode dans un environnement qui remplit en même temps des communications CDMA de bande large ou étroite.
- ❖ Transition de la 2G à la 3G tout en passant par le 2.5G → stations de base qui supportent GSM, GPRS, EDGE, UMTS
- ❖ Station de base reconfigurable :
 - * Upgrade facile
 - * Réparation facile de la station de base, même une fois le réseau déployé, en transmettant le nouveau profil émis par le contrôleur réseau par Internet ou par une liaison sans fil.
- ❖ A l'avenir 4G:
 - * Direct sequence spread spectrum DSSS
 - * Orthogonal frequency division multiplexing OFDM
 - * Pour un opérateur réseau, la reconfigurabilité de la station de base peut être utilisée pour allouer de manière dynamique les ressources radio

D.D


184

LAAS CNRS **WSN Team**

OFDM

- ❖ Technologie breveté en 1970
- ❖ Principe:
 - * Division des données initiales dans des flots parallèles des bits qui ont un débit beaucoup plus faible que les données initiales. Ces flots des bits vont moduler plusieurs porteuses.
- ❖ Reconnu récemment comme méthode importante pour des communications sans fil bi-directionnelles avec un très grand débit
- ❖ La bande de fréquence est divisée dans un grand nombre de fréquences sous-porteuses. Les fréquences sous-porteuses sont orthogonales → séparation facile par le récepteur sans problèmes d'interférences → diminution du problème de réception multi-trajet
- ❖ OFDM → liaison de qualité supérieure et robuste
- ❖ Applications:
 - * Digital Audio et Video Broadcasting
 - * ADSL
 - * Wireless ATM Network
 - * IEEE 802.11a – hyper LAN et WLAN
 - ❖ 802.11a à 5GHz, débit : 54Mbps
 - ❖ Largeur de bande d'un canal : 20MHz – 52 sous-porteuses orthogonales

Xilinx Virtex II Pro



Xilinx Virtex II Pro

- ❖ Matrice de multiplieurs câblés hardware pour le support du traitement de signal parallèle
- ❖ Liaison série multi-giga bit pour communications inter-chip ou inter-système
- ❖ Microprocesseurs RISC pour réaliser des tâches de décision et pour tourner des systèmes d'exploitation temps réel.
- ❖ Impédances configurables dynamiquement pour les entrées/sorties
→ simplification du système et du circuit imprimé contenant le FPGA

Plateforme pour Radio Logiciel




Figure 3. Platform FPGA approach to software-defined radio realization. The high MIPs processing is implemented in the logic fabric, while decision-oriented and non real-time tasks are provided as embedded software running on the Power PC. The multi-Gigabit transceivers could be used for providing connectivity to the broader network.

Implémentation des fonctions de traitement de signal

- ❖ Actuellement dans les stations de base: DSP et ASIC
- ❖ ASIC :
 - * Calculs arithmétiques du « radio front-end » (digital down conversion, filtres multi-canal pour les systèmes multi porteuses comme W-CDMA). Ces fonctions dépassent largement la capacité de calcul de tout DSP actuel.
 - * Ces ASICs offrent une certaine programabilité
- ❖ DSP:
 - * Fonctions dans le traitement de signal en bande de base, comme le codage –décodage de source

Applications des FPGA

- ❖ Fonctions de traitement de signal réalisés par les FPGA
 - * Digital down conversion
 - * Digital up conversion
 - * FFT – temps d'exécution: 1µs à dizaines de µs
 - * Multi-rate decimators et interpolators
 - * Multi user détection
 - * Acquisition des données
 - * Implémentation des algorithmes pour DSSS
 - * OFDM modulateurs et démodulateurs
 - * QAM modulateurs et démodulateurs
 - ❖ Égalisation de canal adaptative
 - ❖ Boucle à verrouillage de fréquence
 - ❖ Boucle de verrouillage de la porteuse
 - * Implémentation des codeurs –décodeurs (fréquence de fonctionnement >200Mhz)
 - ❖ Codeur –décodeur Viterbi –bloc IP fourni par Xilinx
 - ❖ Codeur-décodeur Reed-Solomon - bloc IP fourni par Xilinx

Développement des outils – niveau système

- ❖ La méthodologie de conception pour les FPGA pour le traitement de signal a changé.
- ❖ System Generator for DSP → description du problème au niveau système en Matlab Simulink → synthèse des circuits sur FPGA
- ❖ Le design peut être facilement spécifié, simulé, paramétrable
- ❖ Utilisation des bloc IP (Intellectual property) – design and reuse
- ❖ Platform Based Design
- ❖ System on Chip et System on Programmable Chip

FPGA Xilinx

- ❖ 2 grandes familles:
- ❖ SPARTAN
 - * Dernier né: Spartan III, il reprend l'architecture de Virtex, tout en gardant un prix très faible
- ❖ VIRTEX
 - * Dédié au traitement de signal

Xilinx Virtex II

- ❖ Virtex2 successeur du Virtex-E
- ❖ Produit en Décembre 2000
- ❖ Technologie de 0.12µm
- ❖ Architecture totalement repensée
 - * Grande rapidité entre les modules
- ❖ Multiplieurs câblés
 - * Plus rapide que les portes logiques
 - * Associé à un bloc mémoire
- ❖ Matrices de switches bufférisées
 - * Réduit l'effet RC

Xilinx Virtex II

- ❖ Interconnections directes entre CLB
- ❖ Bloc mémoire double port
 - * Entrées, sorties et Horloges séparées
 - * Configurable de 16K * 1bit à 512 * 36 bits
 - * 3 Modes d'écriture
 - ❖ Write First
 - ❖ Read First
 - ❖ No Change
 - * Éviter l'écriture simultanée sur la même case mémoire
- ❖ Mode Power Down


Xilinx Virtex II

- ❖ Horloge d'origine partagée en 4 directions
 - * FPGA mieux irrigué
- ❖ DCM –Digital Clock Manager
 - * Avance de phase
 - * Multiplication par 2, d'un quotient
- ❖ Horloge interne jusqu'à 420 MHz
- ❖ Horloge non utilisé, non alimenté
 - * Gain en énergie


Xilinx Spartan III

- ❖ Dernier FPGA de Xilinx
- ❖ Produit depuis 2003
- ❖ Il reprend les bonnes idées du Spartan2 et Virtex2
- ❖ Architecture du Virtex2
- ❖ Gravé en 90 nm
- ❖ DCM, Multiplieurs cablées
- ❖ Forte densité des CLBs
- ❖ Fréquence maximale de 326Mhz
- ❖ Prix de vente faible

DO-IT-All Devices



DO-IT-All Devices



CONCLUSION

- ❖ Architectures pour le traitement du signal:
 - * DSP
 - * ARM
 - * FPGA
- ❖ L'avenir appartient aux microprocesseurs ARM pour les « handset » et aux FPGA (voir même : systeme on programable chip) pour les stations de base où une grande re-configuration s'avère nécessaire
- ❖ A réfléchir : implémentation du émetteur et/ou récepteur QAM utilisé en UMTS