


Centro Federal de Educação Tecnológica de Minas Gerais ENGENHARIA DA COMPUTAÇÃO

Aula 09 Registradores de Deslocamentos e Contadores




ALARME







ALARME




ALARME









ALARME




ALARME






A maioria dos **sistemas digitais** opera de forma, essencialmente, **síncrona** e a maioria dos sinais muda de estado em sincronismo com as transições do **CLK**.



A maioria dos **sistemas digitais** opera de forma, essencialmente, **síncrona** e a maioria dos sinais muda de estado em sincronismo com as transições do **CLK**.


Em muitos casos, entretanto, haverá um sinal externo que não estará sincronizado com o **CLK**, em outras palavras, ele será um **sinal assíncrono**. Esse sinal aleatório poderá produzir resultados imprevisíveis e indesejados.



A maioria dos **sistemas digitais** opera de forma, essencialmente, **síncrona** e a maioria dos sinais muda de estado em sincronismo com as transições do **CLK**.

Em muitos casos, entretanto, haverá um sinal externo que não estará sincronizado com o **CLK**, em outras palavras, ele será um **sinal assíncrono**. Esse sinal aleatório poderá produzir resultados imprevisíveis e indesejados.


A figura abaixo mostra uma situação em que o sinal de entrada A é gerado a partir de uma chave, sem o efeito de trepidação, acionada por um operador.



A maioria dos **sistemas digitais** opera de forma, essencialmente, **síncrona** e a maioria dos sinais muda de estado em sincronismo com as transições do **CLK**.

Em muitos casos, entretanto, haverá um sinal externo que não estará sincronizado com o **CLK**, em outras palavras, ele será um **sinal assíncrono**. Esse sinal aleatório poderá produzir resultados imprevisíveis e indesejados.


A figura abaixo mostra uma situação em que o sinal de entrada A é gerado a partir de uma chave, sem o efeito de trepidação, acionada por um operador.




O problema é que por ser assíncrona a entrada A, ela pode produzir pulsos parciais de CLK na saída X. Como evitar a ocorrência desses pulsos parciais???

Solução:

Ao se adicionar um flip-flop *D* ao circuito, podemos solucionar o problema de pulsos parciais na saída.



Em muitas situações, uma saída é ativada apenas quando as entradas são ativadas em uma determinada seqüência. Isso não pode ser realizado usando apenas lógica combinacional, sendo necessário o uso da característica de armazenamento dos FFs.



Em muitas situações, uma saída é ativada apenas quando as entradas são ativadas em uma determinada seqüência. Isso não pode ser realizado usando apenas lógica combinacional, sendo necessário o uso da característica de armazenamento dos FFs.

Por exemplo, uma porta AND pode ser usada para determinar quando duas entradas *A* e *B* estão ambas em nível ALTO, mas a sua saída responderá da mesma forma independente de qual entrada foi primeiro para o nível ALTO.

Porém, suponha que desejamos gerar uma saída em nível ALTO apenas se a entrada A for para nível ALTO e, alguns instantes depois, a entrada B for para nível ALTO.

Em muitas situações, uma saída é ativada apenas quando as entradas são ativadas em uma determinada seqüência. Isso não pode ser realizado usando apenas lógica combinacional, sendo necessário o uso da característica de armazenamento dos FFs.


Por exemplo, uma porta AND pode ser usada para determinar quando duas entradas *A* e *B* estão ambas em nível ALTO, mas a sua saída responderá da mesma forma independente de qual entrada foi primeiro para o nível ALTO.

Porém, suponha que desejamos gerar uma saída em nível ALTO apenas se a entrada A for para nível ALTO e, alguns instantes depois, a entrada B for para nível ALTO.


Como implementar esse sistema ??????????

Solução:

As formas de onda abaixo mostram como o sistema baseado no flip-flop *J-K* obedece ao comportamento desejado.









Solução:

As formas de onda abaixo mostram como o sistema baseado no flip-flop *J-K* obedece ao comportamento desejado.






Resumindo: Para que esse circuito funcione, adequadamente, a entrada *A* tem de estar em nível ALTO antes da entrada *B*.

Armazenamento Dados


O uso mais comum de flip-flops é no armazenamento de dados ou informações. Esses dados são geralmente armazenados em **grupos de FFs** denominados **registradores**.



Armazenamento Dados

O uso mais comum de flip-flops é no armazenamento de dados ou informações. Esses dados são geralmente armazenados em **grupos de FFs** denominados **registradores**.


A operação mais comum realizada sobre os dados armazenados em FFs (ou registradores) é a operação de **transferência de dados**. Essa operação é ilustrada abaixo para os flip-flops *RS*, *JK* e *D*.



Armazenamento Dados

O uso mais comum de flip-flops é no armazenamento de dados ou informações. Esses dados são geralmente armazenados em **grupos de FFs** denominados **registradores**.


A operação mais comum realizada sobre os dados armazenados em FFs (ou registradores) é a operação de **transferência de dados**. Essa operação é ilustrada abaixo para os flip-flops *RS*, *JK* e *D*.



Essas operações de transferência são síncronas pois utilizam o mesmo CLK.


Transferência de Dados

A operação de transferência também pode ser obtida usando entradas assíncronas de um FF (transferência assíncrona), conforme o circuito da figura abaixo.




Transferência Serial de Dados


Um **registrador de deslocamento** é um grupo de FFs organizados de modo que os números binários armazenados nos FFs sejam deslocados de um FF para o seguinte a cada pulso de CLK.




Transferência Serial de Dados



Transferência Paralela de Dados



Divisão de Frequência




Operação de Contagem

Além de funcionar como um divisor de freqüência, o circuito apresentado também funciona como um **contador binário**. Isso pode ser demonstrado analisando-se a seqüência de estados dos FFs após a ocorrência de cada pulso de CLK. A **tabela de estados** do circuito mostra esse comportamento.

22	2 ¹	20	
Q_2	Q_1	Q_0	
0 0 0 0	0 0 1 1	0 1 0 1	Antes de aplicar os pulsos de cloc Após o pulso #1 Após o pulso #2 Após o pulso #3
1 1 1	0 0 1 1	0 1 0 1	Após o pulso #4 Após o pulso #5 Após o pulso #6 Após o pulso #7
0 0 0 0	0 0 1 1	0 1 0 1	Após o pulso #8 retorna para 000 Após o pulso #9 Após o pulso #10 Após o pulso #11

Contagem Binária



Contagem Binária

Outra forma de mostrar como os estados dos FFs mudam a cada pulso de CLK aplicado é através do uso de um diagrama de transição de estados.

