集成电路和SoC设计基础
期末作业

2026年01月

背景

- 基于2.5D异质集成技术的芯粒（chiplet）方案是后摩尔时代继续提成算力的一个重要路径。
- 它是一个集成了多层高密度金属互连网络的基板，通常采用硅基或者扇出的方式实现。
- 布线是设计中介层的关键环节，在基板上为所有跨芯粒的信号网络规划物理连接路径的过程。
- 本赛题的核心任务是面向基板这一先进封装技术中的核心部件，设计并实现一套高效、高质量的自动化布线算法，以解决在有限空间内连接海量信号的复杂工程问题。



2.5D封装



理论基础

- 硅基板布线设计的目标是确保芯片中的各个元件能够按照预定的逻辑关系 正确地互连起来，同时满足性能、可靠性和工艺要求。
- 由于大量的芯粒连接和硅基板上有限的布线资源，很可能发生布线拥塞。拥塞又可能导致硅基板不可布线或由于布线迂回而增加总线长。因此，硅基板布线算法的设计需要兼顾多方面的因素，包括布线长度、布线拥塞、信号完整性、制造成本等。



理论基础

- 在经典的全局布线问题框架下，将三维布线区域通过一套规则排列的全局布线基本单元（简称为单元格（gcell））进行抽象表达，这些单元格是由相互平行且均匀间隔的水平与垂直网格线界定而成的。
- 给定一个网格图 G 和一组待布线的线网 Net，找到每个线网进行连接的路径，使得每个线网中的所有引脚都能连接在一起且网格图 G 中各边布线数未超过各边最大布线数，并且使得线网总线长最小化。
- 评估全局布线算法的性能时，依据的指标主要包括总线长、总过孔数目以及单元格边的溢出数，运行时间等。



赛题涉及的关键技术

- 读入设计文件：设计文件包含了基板布线所需的关键信息，像线网的数量、各线网的属性、基板的物理参数等，为后续布线工作提供了原始依据。
- 构建布线资源图及线网拓扑图：布线资源图能清晰呈现基板上可用于布线的各类资源，比如可用的走线通道、过孔资源等；线网拓扑图则精准描述了各个线网之间的连接关系以及它们在基板上的大致分布形态。
- 依次连接各线网：基于前面构建好的布线资源图和线网拓扑图，按照特定的顺序（比如可根据线网的重要程度、连接复杂度等确定顺序），对每个线网进行连接操作。在连接过程中，要充分考虑布线资源的合理利用，避开资源冲突等问题，确保每一个线网都能按照设计要求，在基板上找到合适的路径实现连接。
- 生成布线结果：当所有线网都完成连接后，整合各线网的连接情况，生成最终的布线结果。



赛题涉及的关键技术

- 设计文件

```
{
  grid_info: {
    grid_length: 10,
    grid_max_width: 1000,
    grid_max_height: 800
  }
  bottom_layer: [
    {
      c4_name: interposer_c4_0,
      grid_coord_x: 5,
      grid_coord_y: 8
    },
    {
      c4_name: interposer_c4_1,
      grid_coord_x: 13,
      grid_coord_y: 6
    }
  ]
  top_layer: [
    {
      bump_name: chiplet0_bump_0,
      grid_coord_x: 6,
      grid_coord_y: 4
    },
    {
      bump_name: chiplet1_bump_0,
      grid_coord_x: 13,
      grid_coord_y: 8
    }
  ]
```

网格布局文件

```
{
    "net_count": 2,
    "nets": [
        {
            "net_name": "net_0",
            "bump_count": 2,
            "pins": [
                {
                    "pin_type": 0,
                    "pin_name": "chiplet0_bump_0"
                },
                {
                    "pin_type": 1,
                    "pin_name": "interposer_c4_0"
                }
            ]
        },
        {
            "net_name": "net_1",
            "bump_count": 2,
            "pins": [
                {
                    "pin_type": 0,
                    "pin_name": "chiplet1_bump_0"
                },
                {
                    "pin_type": 1,
                    "pin_name": "interposer_c4_1"
                }
            ]
        }
    ]
}
```

芯粒网表





赛题涉及的关键技术

- 构建布线资源图及线网拓扑图，依次连接线网



针对每个线网构建斯坦纳树

优化相关指标

指标名称	含义
总线长	网表中所有线网所占用边的总长度
总过孔数	网表中所有线网占用网格图中所有过孔边数量
总溢出	网表中所有线网占用网格图中线边布线数超过线边最大布线数的总边数
掩模版复用区域总距离	希望能够复用掩模版（出现重复）区域中各线边布线数矩阵曼哈顿距离之和





连接斯坦纳树各节点

赛题涉及的关键技术

- 生成布线结果

```
{
    Net_1:[
        {
            direction: V,
            start_grid_coordinate: [5, 4, M1],
            start_grid_coordinate: [5, 8, M1],
        },
        {
            direction: H,
            start_grid_coordinate: [5, 4, M1],
            start_grid_coordinate: [6, 4, M1],
        },
        {
            direction: VIA,
            start_grid_coordinate: [5, 8, Bottom],
            start_grid_coordinate: [5, 8, M1],
        },
        {
            direction: VIA,
            start_grid_coordinate: [5, 4, M1],
            start_grid_coordinate: [5, 4, Top],
        }
        ],
    Net_2:[
        {
            direction: V,
            start_grid_coordinate: [13, 6, M1],
            start_grid_coordinate: [13, 8, M1],
        },
        {
            direction: VIA,
            start_grid_coordinate: [13, 6, Bottom],
            start_grid_coordinate: [13, 6, M1],
        },
        {
            direction: VIA,
            start_grid_coordinate: [13, 8, M1],
            start_grid_coordinate: [13, 8, Top],
        }
    ],
}
```



布局结构示例

赛题描述

结合对2.5D布线的理解，设计一个C++程序，该程序应能读取芯粒网表、芯粒网格布局等文件，并通过对文件进行正确的解析和处理，完成对芯粒布线。程序输出为基板布线设计文件。

需要完成以下几点：

（1）正确读入芯粒物理库文件，并结合芯粒网表的信息，将芯粒网表转化为适合进行布线的数据结构。

（2）正确读入基板floorplan文件，解析各个芯粒的坐标信息，基板grid信息。

（3）在基板上完成布线，基板设计可支持135度转角。

本作业允许使用多线程进行并行加速。考虑到参赛队伍的开发硬件环境不一致，限制最大使用的线程数量为4。

作业题目

要求和评价标准

- 课程平时成绩20分；软件布线效果和测试过程（含提交格式）60分；文档内容和质量20分。
- 文档不得使用大模型代写。
- 抄袭或各种学术不端行为一律取消成绩。

格式要求

- 源码压缩包命名为【学号.tar.gz】，解压后文件夹名称以学号命名
- 文件夹下一级目录中有cmake文件
- 文档采用PDF格式，名字命名为【学号.pdf】，与源码压缩包存成两个文件

提交时间

- 2025年2月22日 24:00前提交
- 发送源码压缩包和文档到助教邮箱：shenchuang25@mails.ucas.ac.cn

编译和运行指令

编译

mkdir -p build && cd build && cmake .. && cmake --build .

运行

./router [grid_layout.json path] [netlist.json path] [output.json path]

评估

python evaluator.py [grid_layout.json path] [netlist.json path] [output.json path]

Benchmark

https://github.com/wxwhsl/SOC-Design-Final-Project

评分细则

- 评分标准
  - 使用隐藏案例评分

（1）测试案例线长、布线层数、运行时间加权获得，第i名同学的得分scorei计算公式如下：

其中li指该队伍使用的布线层述，min_1指所有队伍对少的布线层数

$$score = wirelengh \times layer_factor$$

$$layer_factor = (\frac{\#layers}{\#min_layers} - 1) * 0.2 + 1$$

其他说明

布线不得出现以下情况

- 测试程序无法编译/运行，或测试工具无法解析输出文件；
- 程序运行资源超过服务器所提供的资源；
- 程序输出文件修改了案例中的设计信息，包括但不限于修改线网连接关系、凸点/微凸点位置，grid的大小和位置等；
- 布线违例，包括为按照网格布线、线网出现短路/断路；
- 程序运行时间超过1小时或崩溃；
- 每个grid走超过1跟线；
- 同层或跨层转角出现锐角。

谢谢