

数字电子技术基础试卷(本科)及参考答案

试卷一及其参考答案

试卷一

一、(20分) 选择填空。从每个小题的四个选项中选出一个正确答案, 并将其编号填入该题后的括号中。

1. 十进制数 3.625 的二进制数和 8421BCD 码分别为 ()
A. 11.11 和 11.001 B. 11.101 和 0011.011000100101
C. 11.01 和 11.011000100101 D. 11.101 和 11.101
2. 下列几种说法中错误的是 ()
A. 任何逻辑函数都可以用卡诺图表示。 B. 逻辑函数的卡诺图是唯一的。
C. 同一个卡诺图化简结果可能不是唯一的。 D. 卡诺图中 1 的个数和 0 的个数相同。
3. 和 TTL 电路相比, CMOS 电路最突出的优点在于 ()
A. 可靠性高 B. 抗干扰能力强
C. 速度快 D. 功耗低
4. 为了把串行输入的数据转换为并行输出的数据, 可以使用 ()
A. 寄存器 B. 移位寄存器
C. 计数器 D. 存储器
5. 单稳态触发器的输出脉冲的宽度取决于 ()
A. 触发脉冲的宽度 B. 触发脉冲的幅度
C. 电路本身的电容、电阻的参数 D. 电源电压的数值
6. 为了提高多谐振荡器频率的稳定性, 最有效的方法是 ()
A. 提高电容、电阻的精度 B. 提高电源的稳定度
C. 采用石英晶体振荡器 C. 保持环境温度不变
7. 已知时钟脉冲频率为 f_{cp} , 欲得到频率为 $0.2f_{cp}$ 的矩形波应采用 ()
A. 五进制计数器 B. 五位二进制计数器
C. 单稳态触发器 C. 多谐振荡器
8. 在图 1-8 用 555 定时器组成的施密特触发电路中, 它的回差电压等于 ()
A. 5V B. 2V
C. 4V D. 3V




图 1-8

二、(12分) 已知输入信号 A 、 B 、 C 的波形, 试画出图 2 所示各电路输出 (L_1 、 L_2 、 L_3) 的波形。设触发器的初态为 0。




图 2

三、(10 分) 如图 3 所示，为检测水箱的液位，在 A、B、C 三个地方安置了三个水位检测元件，当水面低于检测元件时，检测元件输出低电平，水面高于检测元件时，检测元件输出高电平。试用与非门设计一个水位状态显示电路，要求：当水面在 A、B 之间的正常状态时，仅绿灯 G 亮；水面在 B、C 间或 A 以上的异常状态时，仅黄 Y 灯亮；水面在 C 以下的危险状态时，仅红灯 R 亮。




图 3

四、(12 分) 逻辑电路如图 4 所示，试画出 Q_0 、 Q_1 、 Q_2 的波形。设各触发器初态为 0。




图 4

五、(12 分) 已知某同步时序逻辑电路的时序图如图 5 所示。

1. 列出电路的状态转换真值表，写出每个触发器的驱动方程和状态方程
2. 试用 D 触发器和与非门实现该时序逻辑电路，要求电路最简。画出逻辑电路图。




图 5

六、(12 分) 用移位寄存器 74194 和逻辑门组成的电路如图 6 所示。设 74194 的初始状态 $Q_3Q_2Q_1Q_0=0001$, 试画出各输出端 Q_3 、 Q_2 、 Q_1 、 Q_0 和 L 的波形。




图 6

七、(10 分) 电路如图 7 所示, 图中 74HC153 为 4 选 1 数据选择器。试问当 MN 为各种不同输入时, 电路分别是那几种不同进制的计数器。






图 7

八、(12 分) 由 555 定时器组成的脉冲电路及参数如图 8 a 所示。已知 u_1 的电压波形如图 b 所示。试对应 u_1 画出图中 u_{O1} 、 u_{O2} 的波形;



(a)



(b)

图 8

试卷一参考答案

一、选择填空

1. B; 2. D; 3. D; 4. B; 5. C; 6. C; 7. A; 8. B

二、 L_1 、 L_2 和 L_3 的波形如图 A2 所示。




图 A2

三、真值表如表 A3 所示，各逻辑函数的与非-与非表达式分别为

$$R = \overline{C}$$

$$Y = A + \overline{B}C = \overline{\overline{A} \cdot \overline{\overline{B}C}}$$

$$G = \overline{\overline{A}B}$$

逻辑图略。

表 A3

A	B	C	R	Y	G
0	0	0	1	0	0
0	0	1	0	1	0
0	1	0	×	×	×
0	1	1	0	0	1
1	0	0	×	×	×
1	0	1	×	×	×
1	1	0	×	×	×
1	1	1	0	1	0

四、驱动方程： $J_0=Q_2$ $K_0=1$, $J_1=1$ $K_1=Q_2 \odot Q_0$, $J_2=1$ $K_2=\overline{Q_1} + Q_0$
波形图如图 A4。




图 A4

五、

1. 状态转换真值表如表 A5 所示。

表 A5

Q_2^n	Q_1^n	Q_0^n	$Q_2^{n+1}(D_2)$	$Q_1^{n+1}(D_1)$	$Q_0^{n+1}(D_0)$
0	0	1	0	1	1
0	1	1	1	1	1
1	1	1	1	1	0
1	1	0	1	0	0
1	0	0	0	0	1

激励方程: $D_2=Q_1$, $D_1=Q_0$, $D_0=\overline{Q_2Q_1}$

状态方程: $Q_2^{n+1}=Q_1^n$, $Q_1^{n+1}=Q_0^n$, $Q_0^{n+1}=\overline{Q_2^nQ_1^n}$

状态图如图 A5 所示。




图 A5

电路具自启动能力

2. 电路图略。

六、各输出端 Q_3 、 Q_2 、 Q_1 、 Q_0 和 L 的波形如图 A6 所示。




图 A6

七、 $MN=00$ 8 进制计数器, $MN=01$ 9 进制计数器,
 $MN=10$ 14 进制计数器, $MN=11$ 15 进制计数器。

八、对应 v_1 画出图中 v_{O1} 、 v_{O2} 的波形如图 A8 所示。




图 A8

数字电子技术基础试卷(本科)及参考答案

试卷二及其参考答案

试卷二

一、(18分) 选择填空题

1. 用卡诺图法化简函数 $F(ABCD) = \sum^m(0,2,3,4,6,11,12) + \sum^d(8,9,10,13,14,15)$ 得最简与-或式_____。

A. $F = \bar{B} + BC$

B. $F = A + \bar{D} + \bar{B}C$

C. $F = \bar{D} + \bar{B}C$

D. $F = CD + \bar{B} + A$

2. 逻辑函数 F_1 、 F_2 、 F_3 的卡诺图如图 1-2 所示, 他们之间的逻辑关系是_____。

A. $F_3 = F_1 \cdot F_2$

B. $F_3 = F_1 + F_2$

C. $F_2 = F_1 \cdot F_3$

D. $F_2 = F_1 + F_3$




图 1-2

3. 八选一数据选择器 74151 组成的电路如图 1-3 所示, 则输出函数为 ()。

A. $L = BA + CA + \bar{C}\bar{B}$

B. $L = \bar{B}A + \bar{C}A + \bar{C}\bar{B}$

C. $L = \bar{B}A + CA + \bar{C}\bar{B}$

D. $L = \bar{B}A + CA + CB$




图 1-3

4. 图 1-4 所示电路中, 能完成 $Q^{n+1} = \bar{Q}^n$ 逻辑功能的电路是 ()




图 1-4

5. D/A 转换电路如图 1-5 所示。电路的输出电压 v_0 等于 ()

- A. 4.5V B. -4.5V
C. 4.25V D. -8.25V




图 1-5

6. 用 1K×4 位的 DRAM 设计 4K×8 位的存储器的系统需要的芯片数和地址线的根数是 ()

- A. 16 片, 10 根 B. 8 片, 10 根
C. 8 片, 12 根 D. 16 片, 12 根

7. 某逻辑门的输入端 A、B 和输出端 F 的波形图 1-7 所示, F 与 A、B 的逻辑关系是:

- A. 与非; B. 同或; C. 异或; D. 或。






图 1-7


二、(12 分) 逻辑电路如图 2 a、b、c 所示。试对应图 d 所示输入波形, 分别画出输出端 L_1 、 L_2 和 L_3 的波形。(设触发器的初态为 0)




(a)



(b)



(c)



(d)

图 2

三、(12 分) 发由全加器 FA、2-4 线译码器和门电路组成的逻辑电路如图 3 a 所示。试在图 b 中填写输出逻辑函数 L 的卡诺图 (不用化简)。




图 3

四、(12 分) 用最少的与非门设计一个组合逻辑电路, 实现以下逻辑功能: $X_1 X_0 = 00$ 时 $Y = \overline{AB}$, $X_1 X_0 = 01$ 时 $Y = A + B$; $X_1 X_0 = 10$ 时 $Y = A \oplus B$; $X_1 X_0 = 11$ 时, 输出为任意态。

1. 在图 4 中填写逻辑函数 Y 的卡诺图
2. 写出逻辑表达式
3. 画出逻辑电路




图 4

五、(15 分) 分析如图 5 所示时序逻辑电路。(设触发器的初态均为 0)

1. 写出各触发器的时钟方程、驱动方程、状态方程;
2. 画出完整的状态图, 判断电路是否具有自启动;
3. 画出在 CP 作用下的 Q_0 、 Q_1 及 Q_3 的波形。




图 5

六、(15 分) 试用正边沿 D 触发器设计一个同步时序电路，其状态转换图如图 6 所示。

1. 列出状态表；
2. 写出各触发器的激励方程和输出方程；
3. 说明电路功能。




图 6

七、(16 分) 由 555 定时器、3-8 线译码器 74HC138 和 4 位二进制加法器 74HC161 组成的时序信号产生电路如图 7 所示。

1. 试问 555 定时器组成的是什么功能电路？计算 v_{01} 输出信号的周期；
2. 试问 74LVC161 组成什么功能电路？列出其状态表；
3. 画出图中 v_{01} 、 Q_3 、 Q_2 、 Q_1 、 Q_0 及 L 的波形。




图 7

试卷二参考答案

一、选择填空

1. C 2. B 3. C 4. B 5. B 6. C 7. B

二、输出端 L_1 、 L_2 和 L_3 的波形如图 A2 所示。




图 A2

三、输出逻辑函数 L 的卡诺图如图 A3 所示。




图 A3

四、1. 逻辑函数 Y 的卡诺图如图 A4 所示。

$$2. Y = \overline{X_1} \overline{X_0} \overline{A} + \overline{A} B + A X_0 + \overline{A} B = \overline{X_1} \overline{X_0} \overline{A} \cdot \overline{A} B \cdot \overline{A} X_0 \cdot \overline{A} B,$$

3. 电路图略




图 A4

五、

1. 时钟方程: $\overline{CP_0} = \overline{CP_2} = CP$ $\overline{CP_1} = \overline{Q_0}$

激励方程: $J_0 = \overline{Q_2}, K_0 = 1; J_1 = 1, K_1 = 1; J_2 = Q_1 Q_0, K_2 = 1$

状态方程:

$$Q_0^{n+1} = \overline{Q_2}^n \overline{Q_0}^n cp_0 + Q_0^n \overline{cp_0}, Q_1^{n+1} = \overline{Q_1}^n cp_1 + Q_1^n \overline{cp_1}, Q_2^{n+1} = Q_0^n Q_1^n \overline{Q_2}^n cp_2 + Q_2^n \overline{cp_2}$$

2. 电路的状态图如图 A5-2 所示。电路具有自启动功能。




图 A5-2

3. 波形图如图 A5-3 所示。




图 A5-3

六、

1. 电路状态表如表 A6 所示。

表 A6		
$Q_1^n Q_0^n$	$Q_1^{n+1} Q_0^{n+1} / Z$	
	$X=0$	$X=1$
00	00/0	01/0
01	01/0	10/0
10	10/0	00/1
11	11/0	01/1

2. 激励方程: $D_1 = Q_1^n \bar{X} + \bar{Q}_1^n Q_0^n X$, $D_0 = Q_0^n \bar{X} + \bar{Q}_1^n \bar{Q}_0^n X + Q_1^n Q_0^n$

输出方程: $Z = Q_1^n X$

3. 电路为可控三进制计数器

七、

1. 555 定时器组成多谐振荡器。

$$T = t_{pH} + t_{pL} = 0.7(R_1 + R_2)C + 0.7R_2C = 210\mu s$$

2. 74LVC161 组成五进制计数器, 电路状态表如表 A7 所示

3. v_{o1} 、 Q_3 、 Q_2 、 Q_1 、 Q_0 及 L 的波形如图 A7 组成。

表 A7	
$Q_3^n Q_2^n Q_1^n Q_0^n$	$Q_3^{n+1} Q_2^{n+1} Q_1^{n+1} Q_0^{n+1}$
1011	1100
1100	1101
1101	1110
1110	1111
1111	1011




图 A7

数字电子技术基础试卷(本科)及参考答案

试卷三及其参考答案

试卷三

一、(16分)

1. (12分) 逻辑电路如图 1-1 a、b、c、d 所示。试对应图 e 所示输入波形，分别画出输出端 L_1 、 L_2 、 L_3 和 L_4 的波形。(触发器的初态为 0)




图 1-1

2. (4分) 用代数法化简:

$$F_1 = \overline{A}\overline{B}\overline{C} + A + B + C + \overline{A}\overline{B}C$$

$$F_2 = \overline{(A \oplus C)B(ACD + \overline{A}CD)}$$

二、(10分) 已知逻辑函数:

$$F_1(A, B, C, D) = AB + \overline{A}C + \overline{A}BD + \overline{A}\overline{B}CD$$

$$F_2(A, B, C, D) = \overline{A}\overline{B}CD + \overline{A}CD + \overline{B}C + BCD$$

$$F = F_2 \cdot F_1$$

画出逻辑函数 F_1 、 F_2 和 F 的卡诺图; 用最少的与非门实现逻辑函数 F , 画出逻辑图。

三、(8分) 分析图 3 所示逻辑电路, 写出输出端的逻辑函数表达式, 列出真值表, 说明电路能实现什么逻辑功能。




图 3

四、(12 分) 用数据选择器组成的多功能组合逻辑电路如图 4 所示。图中 G_1 、 G_0 为功能选择输入信号， X 、 Z 为输入逻辑变量， F 为输出逻辑函数。分析该电路在不同的选择信号时，可获得哪几种逻辑功能，请将结果填入表 4 中。




图 4

表 4

G_1	G_0	F	功 能

五、(12 分) 设计一个组合逻辑电路。电路输入 $DCBA$ 为 8421BCD 码，当输入代码所对应的十进制数能被 4 整除时，输出 L 为 1，其他情况为 0。

1. 用或非门实现。
 2. 用 3 线-8 线译码器 74HC138 和逻辑门实现。
- (0 可被任何数整除，要求有设计过程，最后画出电路图)

六、(14 分) 分析如图 6 所示时序逻辑电路

1. 写出各触发器的激励方程、输出方程
2. 写出各触发器的状态方程
3. 列出电路的状态表并画出状态图
4. 说明电路的逻辑功能。




图 6

七、(16 分) 用边沿 JK 触发器和最少的逻辑门设计一个同步可控 2 位二进制减法计数器。当控制信号 $X=0$ 时, 电路状态不变; 当 $X=1$ 时, 在时钟脉冲作用下进行减 1 计数。要求计数器有一个输出信号 Z , 当产生借位时 Z 为 1, 其他情况 Z 为 0。

八、(12 分) 时序信号产生电路如图 8 所示, CP 为 1kHz 正方形波。

1. 说明 74161 和非门组成电路的逻辑功能;
2. 对应 CP 输入波形, 画出电路中 v_{O1} 、 v_{O2} 的电压波形。
3. 计算 v_{O2} 的输出脉宽 t_W ;
4. 试问 v_{O2} 的频率与 CP 的频率比是多少?
5. 如改变 74161 数据输入, 使 $D_3D_2D_1D_0=1000$, 试问 v_{O2} 与 CP 的频率比又是多少?




图 8

试卷三参考答案

一、

1. 各电路输出端的波形如图 A1 所示。




图 A1

2. $F_1 = 1$, $F_2 = \overline{AC} + AC + \overline{BD}$

二、逻辑函数 F_1 、 F_2 和 F 的卡诺图如图 A2 所示。




图 A2

化简并变换逻辑函数 F 得

$$F = CD + \overline{ABD} + \overline{ABC} = \overline{CD} \cdot \overline{ABD} \cdot \overline{ABC}$$

逻辑图略

三、 $L_1 = AB + \overline{ABC} + \overline{ABC}$, $L_2 = A \oplus B \oplus C$

真值表如表 A3 所示。电路实现全加器功能。

表 A3				
A	B	C	L_1	L_2
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

四、分析电路可得 G_1 、 G_0 为不同取值时的逻辑功能如表 A4 所示。

表 A4			
G_1	G_0	F	功能
0	0	$F = X + Z$	或逻辑
1	0	$F = X \cdot Z$	与逻辑

1	0	$F = \overline{XZ} + X\overline{Z}$	异或逻辑
1	1	$F = \overline{XZ} + XZ$	同或逻辑

五、1. 真值表格，用卡诺图化简得最简的或非表达式为

$$L = \overline{A+B}$$

或非门实现的电路图如图 A5-1 所示

2. 变换函数 L 的表达式得

$$L = \overline{AB} = \overline{CBA} + \overline{CBA} = Y_0 \cdot Y_4$$

用 74HC138 实现的电路如图 A5-2 所示。




图 5-1




图 5-2

六、

1. 激励方程: $D_1 = \overline{Q_1^n}$ $D_2 = Q_2^n \oplus (Q_1^n \oplus A)$

输出方程: $Y = \overline{A}Q_1^nQ_2^n + A\overline{Q_1^n}\overline{Q_2^n}$

2. 状态方程: $Q_1^{n+1} = \overline{Q_1^n}$ $Q_2^{n+1} = Q_2^n \oplus (Q_1^n \oplus A)$

3. 状态表如表 A6 所示。状态图如图 A6 所示。

表 A6

$Q_1^n Q_0^n$	$Q_1^{n+1} Q_0^{n+1} / Y$	
	$A=0$	$A=1$
00	01/0	11/0
01	10/0	00/0
10	11/0	01/0
11	00/1	10/1




图 A6

4. 电路为可逆计数器。A=0 时为加法器；A=1 时为减法器；Y 端为加法器的进位输出端和减法器的借位输出端。

七、状态图如图 A7 所示。状态表如表 A7 所示。




图 A7

表 A7

$Q_2^n Q_1^n$	$Q_2^{n+1} Q_1^{n+1} / Z$	
	$X=0$	$X=1$
0 0	0 0 / 1	1 1 / 1
0 1	0 1 / 0	0 0 / 0
1 0	1 0 / 0	0 1 / 0
1 1	1 1 / 0	1 0 / 0

激励方程为:

$$\begin{cases} J_1 = X \overline{Q_0^n} \\ K_1 = \overline{Q_0^n} X \end{cases} \quad \begin{cases} J_0 = X \\ K_0 = X \end{cases}$$

输出方程为:

$$Z = \overline{Q_1^n Q_0^n} X$$

逻辑图及自启动检查略。

八、1. 74HC161 和非门组成四进制计数器

2. v_{O1} 和 v_{O2} 的波形如图 A8 所示。




图 A8

3. v_{O2} 的输出脉宽 $t_W \approx 1.1RC = 1.2ms$

4. v_{O2} 的频率为 CP 频率的四分之一

5. 当 $D_3 D_2 D_1 D_0 = 1000$ 时, v_{O2} 的频率为 CP 频率的八分之一

数字电子技术基础试卷(本科)及参考答案

试卷四及其参考答案

试卷四

一、选择, 填空题 (16 分)

1. 卡诺图如图 1-1 所示, 电路描述的逻辑表达式 $F =$ _____。

- A. $\overline{BD} + \overline{AD} + \overline{CD}$
- B. $\overline{AB} + \overline{BC} + \overline{AC}$
- C. $BC + AD + BD$
- D. $\overline{AB} + CD + \overline{AB}$




图 1-1

2. 在下列逻辑部件中, 不属于组合逻辑部件的是_____。

- A. 译码器
- B. 编码器
- C. 全加器
- D. 寄存器

3. 八路数据选择器, 其地址输入端 (选择控制端) 有_____个。

- A. 8 个
- B. 2 个
- C. 3 个
- D. 4 个

4. 为将 D 触发器转换为 T 触发器, 图 9.4.2 所示电路的虚线框内应是_____。

- A. 或非门
- B. 与非门
- C. 异或门
- D. 同或门




图 1-2

5. 一位十进制计数器至少需要_____个触发器。

- A. 3
- B. 4
- C. 5
- D. 10

6. 有一 A/D 转换器, 其输入和输出有理想的线性关系。当分别输入 0V 和 5V 电压时, 输出的数字量为 00H 和 FFH, 可求得当输入 2V 电压时, 电路输出的数字量为_____。

- A. 80H
- B. 67H
- C. 66H
- D. 5FH

7. 容量是 $512K \times 8$ 的存储器共有_____。
- A. 512 根地址线, 8 根数据线 B. 19 根地址线, 8 根数据线
C. 17 根地址线, 8 根数据线 D. 8 根地址线, 19 根数据线。
8. 在双积分 A/D 转换器中, 输入电压在取样时间 T_1 内的平均值 V_1 与参考电压 V_{REF} 应满足的条件是_____。
- A. $|V_1| \geq |V_{REF}|$ B. $|V_1| \leq |V_{REF}|$ C. $|V_1| = |V_{REF}|$ D. 无任何要求

二、(12 分) 电路及其输入信号 A, B, C 的波形分别如图 2 所示。试画出各的输出波形。(设触发器初态为 0)




图 2

三、(12 分) 由可编程逻辑阵列构成的组合逻辑电路如图 3 所示。

1. 写出 L_1 、 L_2 的逻辑函数表达式;
2. 列出输入输出的真值表;
3. 说明电路的逻辑功能。




图 3

四、(12 分) 某组合逻辑电路的输入、输出信号的波形如图 4 所示。

1. 写出电路的逻辑函数表达式;
2. 用卡诺图化简逻辑函数;
3. 用 8 选 1 数据选择器 74HC151 实现该逻辑函数。

五、

$$1. \text{ 驱动方程: } J_0 = \overline{Q_1^n} X \quad K_0 = Q_1^n X, \quad J_1 = Q_0^n \overline{X} \quad K_1 = \overline{Q_0^n} \overline{X}$$

$$\text{输出方程: } Z = XQ^p + Q_0^p Q_1^n$$

2. 状态表如表 A5 所示。

表 A5

$Q_1^n Q_0^n$	$Q^{n+1} Q_0^{n+1} / Z$	
	$X=0$	$X=1$
00	00/0	01/0
01	11/0	01/0
10	00/0	10/1
11	11/1	10/1

3. Q_0 、 Q_1 及 Z 的波形如图 A5 所示。




图 A5

六、1. 状态表如表 A6 所示。

表 A6

$Q_1^n Q_0^n$	$Q_1^{n+1} Q_0^{n+1} / Z$	
	$X=0$	$X=1$
00	00/1	01/1
01	10/1	11/1
10	00/1	01/0
11	10/1	11/1

2. 激励方程

$$D_1 = Q_0^p \quad D_0 = X$$

输出方程

$$Z = \overline{Q_1^n} + Q_0^n + \overline{X}$$

3. 逻辑图略

七、

1. 555 定时器组成多谐振荡器

$$u_{O1} \text{ 的周期为: } T = 0.7(R_1 + 2R_2) \approx 1\text{ms}$$

$$\text{占空比为: } q = \frac{R_1 + R_2}{R_1 + 2R_2} = 53\%$$

2. 74LVC161 组成四进制计数器，其状态表入如表 A7 所示。

表 A7

Q_3^n	Q_2^n	Q_1^n	Q_0^n	Q_3^{n+1}	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}
1	1	0	0	1	1	0	1
1	1	0	1	1	1	1	0
1	1	1	0	1	1	1	1
1	1	1	1	1	1	0	0

试卷四参考答案

一、1. D 2. D 3. C 4. D 5. B 6. C 7. B 8. B

二、分析电路可画出各逻辑电路的输出波形如图 A2 所示。




图 A2

三、1. $L_1 = \overline{ABC} + \overline{A}BC + A\overline{B}C + ABC = A \oplus B \oplus C$
 $L_2 = AB + BC + AC$

2. 电路的真值表如表 A3 所示。

表 A3				
A	B	C		
			L_1	L_2
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

3. 为 1 位全加器。A、B 分别为加数和被加数，C 为低位进位信号。 L_1 为本位和， L_2 为向高位的进位。

四、1. $Z = \overline{DCBA} + \overline{DC}BA + \overline{DC}B\overline{A} + DC\overline{B}A + DC\overline{B}\overline{A} + DCBA$

2. 用卡诺图化简得 $Z = \overline{C}B + C\overline{B}A$

3. $Z(C, B, A) = \sum m(5, 4, 6)$

逻辑图如图 A4 所示。




图 A4




图 7




图 4

五、(16 分) 分析如图 5 a 所示时序逻辑电路。(设触发器的初态均为 0)

1. 写出驱动方程、输出方程;
2. 列出状态表;
3. 对应图 b 所示输入波形, 画出 Q_0 、 Q_1 及输出 Z 的波形。




图 5

六、(16 分) 试用负边沿 D 触发器设计一同步时序逻辑电路, 其状态图如图 6 所示。

1. 列出状态表;
2. 写出激励方程和输出方程;
3. 画出逻辑电路。




图 6

七、(16 分) 波形产生电路如图 7 所示。

1. 试问 555 定时器组成的是什么功能电路? 计算 v_{o1} 输出信号的周期和占空比;
2. 试问 74LVC161 组成的是什么功能电路? 列出其状态表;
3. 画出输出电压 v_o 的波形, 并标出波形图上各点的电压值。
4. 计算 v_o 周期。

3. v_{O1} 、 v_O 的波形如图 A7 所示。




图 A7

4. v_O 的周期 $T=4T_i=4\text{ms}$ 。

河北工业大学期末考试试卷

2007 年(秋)季学期

课程名称: 数字电子技术 A 卷(闭卷)

适用专业: 测控 051-2、物理 051-2

学院名称					班级				姓名				学号		
题号	一	二	三	四	五	六	七	八	九					总 分	
分数															
阅卷人															

一、单项选择题: 在下列各题中, 将唯一正确的答案代码填入下表

(本大题共 10 小题, 每小题 2 分, 总计 20 分)


题号	1(2)	2(2)	3(2)	4(2)	5(2)	6(2)	7(2)	8(2)	9(2)	10(2)
答案										

1、下面的数值转换正确的是_____。


- (a) $(01010110)_B = (84)_D$ (b) $(10110.011)_B = (26.3)_O$
 (c) $(78AE)_H = (111100011001110)_B$

2、逻辑电路 如图所示, CS 为控制端, 若 $C=0$, 则 F 为()。

- (a) 工作状态 (b) 断开状态 (c) 高阻状态



2 题图




3 题图

3、图示逻辑电路为()。

- (a) “或非”门 (b) “与”门 (c) “或”门 (d) “与非”门

4、如图所示逻辑电路为()。

- (a) 同步加法计数器 (b) 异步加法计数器 (c) 异步减法计数器



4 题图

5 题图

5、采用共阴极数码管的译码显示电路如图所示, 若显示码数是 6, 译码器输出端应为()。


- (a) $a=b=c=d=e=f=1$, $g=0$ (b) $a=c=d=e=f=g=0$, $b=1$
 (c) $a=c=d=e=f=g=1$, $b=0$

河北工业大学 统招生 期末考试 试卷

2007 年(秋)季学期

学院名称: _____ 班级: _____ 姓名: _____ 学号: _____ 适用专业: _____ 课程名称: _____

6、逻辑电路如图所示,分析C, S, R的波形,当初始状态为“0”时,输出Q是“0”的瞬间为()。



7、数/模转换器的分辨率取决于()。

- (a) 输入的二进制数字信号的位数,位数越多分辨率越高
(b) 输出的模拟电压的大小,输出的模拟电压越高,分辨率越高
(c) 参考电压 U_R 的大小, U_R 越大,分辨率越高

8、扩展为 $1K \times 8$ 位的 RAM 需要用 256×4 的 RAM () 片。

- (a) 4片 (b) 8片 (c) 6片


9、二进制编码表如下所示,指出它的逻辑式为()。

- (a) $B = \overline{Y_2} \cdot \overline{Y_3}$ $A = \overline{Y_1} \cdot \overline{Y_2}$ (b) $B = \overline{Y_2} \cdot \overline{Y_3}$ $A = \overline{Y_1} \cdot \overline{Y_3}$
(c) $B = \overline{Y_2} \cdot \overline{Y_1}$ $A = \overline{Y_2} \cdot \overline{Y_3}$

输入	输出	
	B	A
Y_0	0	0
Y_1	0	1
Y_2	1	0
Y_3	1	1

10、逻辑电路如图所示,当 $A=“0”$, $B=“1”$ 时, C 脉冲来到后 D 触发器()。

- (a) 具有计数功能 (b) 保持原状态 (c) 置“0” (d) 置“1”



二、填空(本大题 10 分,每空 2 分)

1、周期性数字脉冲波高电平持续时间为 $6ms$,低电平持续时间为 $10ms$,

则占空比_____。

2、查得基本的 TTL 与非门 7410 的参数如下: $I_{OL} = 16mA$, $I_{IL} = -1.6mA$,

$I_{OH} = 0.4mA$, $I_{IH} = 0.04mA$ 。试计算其带同类门时高电平输出时的扇出数_____。

3、写出函数对偶式 $L = (A + \overline{B} + 0)C + \overline{D}$ 对偶式: $L' =$ _____。

4、 $(49.25)_{10} =$ () $_{8421BCD}$ 。

5、用与非门实现逻辑函数 $Z = (A + B)(C + D)$ 时,

逻辑表达式应写成_____。

河北工业大学 统招生 期末考试 试卷

2007 年(秋)季学期


学院名称: 班级: 姓名: 学号: 适用专业: 课程名称:

三、非客观题:(本大题 14 分)

(1) 用卡诺图化简逻辑式:(本题 6 分)

$$L(A, B, C, D) = \sum m(0, 13, 14, 15) + \sum d(1, 2, 3, 9, 10, 11)$$

(2) 逻辑电路如图所示, 试写出逻辑式, 并化简之, 列出真值表, 说明它是什么逻辑部件。(本题 8 分)



四、非客观题:(本大题 14 分)

仿照全加器的设计方法, 设计一个一位全减器。

1、列出真值表。(A 为被减数, B 为减数, C 为来自低位的借位, F 为差值, N 为本位向高位的借位。)

2、列写 F 和 N 的最简表达式


3、用 8 选 1 数据选择器 74LS151 实现差值 F 的逻辑功能。

74LS151 的功能表

使能 G	C	B	A	Y
1	×	×	×	0
0	0	0	0	D ₀
0	0	0	1	D ₁
0	0	1	0	D ₂
0	0	1	1	D ₃
0	1	0	0	D ₄
0	1	0	1	D ₅
0	1	1	0	D ₆
0	1	1	1	D ₇

真值表

A	B	C	F	N




2007 年(秋)季学期

五、非客观题: (本大题 12 分)

试用 74161 构成一个 100 进制计数器。附 74161 的功能表:

清零 R_0	预置 LD	使能 $EP ET$	时钟 CP	预置数据输入 $A B C D$	输 出 $Q_A Q_B Q_C Q_D$
L	×	×	×	×	L L L L
H	L	×		A B C D	A B C D
H	H	L	×	×	保持
H	H	×	×	×	保持
H	H	H		×	计数



河北工业大学统招生期末考试试卷


2007 年(秋)季学期

学院名称: _____ 班级: _____ 姓名: _____ 学号: _____ 适用专业: _____ 课程名称: _____

七、非客观题:(本大题 12 分)


试用 JK 触发器设计符合如左图波形的时序电路。

- (1) 写出状态转换表、驱动方程、状态方程。
- (2) 画时序电路。(3) 验证是否可以自行启动。



八、非客观题:(本大题 8 分)

由 555 集成定时器组成的电路如图所示。已知 $R_1=100\text{ k}\Omega$, $R_2=100\text{ k}\Omega$, $C=50\text{ }\mu\text{F}$, 试说明由 555 集成定时器和 R_1 , R_2 , C 组成的是什么电路? 并画出输出电压 u_o 的波形(在时间轴上要标出时间)。



河北科技大学 学年第 学期

《数字电子技术基础》期末考试试卷

学院 班级 姓名 学号

题号	一	二	三	四	五	六	七	总分
得分								

一、填空题 (15 分)

1. 在数字电路中三极管工作在 () 和 () 状态, 所以数字电路只有 () 种状态。
2. 写出 JK 触发器的特性方程 $Q^{n+1} = ()$ 。
3. $A = (-59)_{10}$, A 的原码为 (), A 的补码 ()。
4. $(10101110)_{2421} = ()_{10}$ 。
5. 时序逻辑电路根据输出信号的特点分 () 型和 () 型。
6. 一个门电路的输出端能带同类门的个数称为 ()。
7. RS、JK、D 和 T 四种触发器中, 唯有 () 触发器存在输入信号的约束条件。
8. 用 555 构成的施密特触发器, 当 $V_{CC} = 18V$ 时, $\Delta V_T = () V$ 。
9. 使用与非门时多余的输入端应接 () 电平, 或非门多余的输入端应接 () 电平。
10. $F = A \oplus A \oplus A \oplus A = ()$ 。

二、判断题 (10 分, 每小题 1 分)

1. 计数器的主要作用就是计数。----- ()
2. 多谐振荡器是脉冲波形的整形电路。----- ()
3. 施密特触发器有两个稳定状态所以又称为双稳态电路。--- ()

4. 穆尔型电路输出状态仅取决存储电路状态。----- ()
5. TTL 与非门输入端可接任意电阻, 但逻辑功能不受影响。----- ()
6. TTL 门电路和 CMOS 门电路是完全兼容的。----- ()
7. 与非门无记忆功能而由与非门构成的触发器具有记忆功能。----- ()
8. 只有 OD 门可实现线与逻辑。----- ()
9. 组合电路的特点是输出状态只与输入信号有关。----- ()
10. $Q^{n+1} = \overline{TQ^n} + \overline{T}Q^n$ 是所有 T 触发器的特性方程。 ----- ()

三、化简题 (12 分, 每小题 6 分)


1. $Y_1(A, B, C) = \overline{A}C + \overline{B}C + AC$

2. $Y_2(A, B, C, D) = \sum(m_1, m_4, m_5, m_6, m_9)$


给定的约束条件为: $m_3 + m_7 + m_{11} + m_{12} + m_{13} + m_{14} + m_{15} = 0$

四、分析电路回答问题（20 分）


1. 分析下图电路，写出驱动方程、输出方程、状态方程，画出状态转换图，并判断该电路是否能自启动。（10 分）



2. 下图为 74 系列 TTL 门电路，请根据输入写出输出状态（6 分）




3. 分析组合电路写出逻辑函数式，并化简，列出真值表（4分）



五、设计题（26分）


1. 利用一片 74160 和必要的门电路完成 6 进制计数器(采用异步清零法)。（8分）



2. 利用 3 线—8 线译码器 74LS138 和必要的门电路完成函数（6分）

$$Y_1 = \overline{AC} + BC$$


$$Y_2 = \overline{ABC} + BC$$




3. 用 JK 触发器完成 13 进制计数器, 并判断所设计的电路是否能够实现自启动。
(逻辑图可省) (12 分)

六、画图题 (12 分)

1. 画出下列触发器的输出波形, 设: $Q^n=0$ (6 分)




2. 用 555 定时器构成一个单稳态电路, 并求出脉冲宽度 t_w 。(6 分)



七、综合应用题 (5 分)

利用 74161 及 74LS152 (8 选 1 数据选择器) 设计一个产生 8 位序列信号 11011100 (顺序为自左而右) 的序列信号发生器。



河北工业大学 统招生 期 末 考 试 试 卷

2012 年 (秋) 季 学 期

课程名称: 数字电子技术 A 卷 (闭卷)适用专业: 测控 101-3、物理 101-2

学院名称				班级			姓名			学号		
题号	一	二	三	四	五	六	七	八	九			总 分
分数												
阅卷人												

一、单项选择题及判断题: 在下列各题中, 将唯一正确的答案代码填入下表 (总计 30 分; 单项选择题共 24 分, 每小题 2 分; 判断题共 6 分, 每小题 1 分, 对用“√”表示, 错用“×”表示)

题号	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18
答案																		

1、将数 (1101.11) B 转换为十六进制和八进制数为 ()。


- A. (15.3) H, (61.3) O B. (D.C) H, (15.6) O C. (12.E) H, (15.3) O D. (21.3) H, (64.6) O

2、某 TTL 反相器的主要参数为 $I_{IH} = 20 \mu A$; $I_{IL} = 1.4 mA$; $I_{OH} = 400 \mu A$; $I_{OL} = 14 mA$, 带同样门个的数 ()。


- A. 20 B. 200 C. 100 D. 10

3、电路如图 (a), (b) 所示, 设开关闭合为 1、断开为 0; 灯亮为 1、灯灭为 0。F 对开关 A、B、C 的逻辑函数表达式 ()。

- A. $F_1 = \overline{A}BC$ $F_2 = \overline{C}(A+B)$ B. $F_1 = ABC$ $F_2 = C(\overline{A}+B)$
 C. $F_1 = A\overline{B}C$ $F_2 = \overline{C}(A+B)$ D. $F_1 = A\overline{B}C$ $F_2 = C(\overline{A}+B)$




(a)



(b)

4、八选一数据选择器 74151 组成的电路如图所示, 则输出函数为 ()。

- A. $L = BA + CA + CB$ B. $L = \overline{B}A + C\overline{A} + C\overline{B}$ C. $L = \overline{B}A + CA + CB$ D. $L = \overline{B}A + CA + CB$



5、能实现分时传送数据逻辑功能的是 ()。

- A. TTL 与非门 B. 三态逻辑门 C. 集电极开路门 D. CMOS 逻辑门

6、逐次逼近型 A/D 转换器转换开始时, 首先应将 ()。

- A. 移位寄存器最低位置 1 B. 移位寄存器的所有位均置 1
 C. 移位寄存器的最高位置 1

7、数/模转换器的分辨率取决于 ()。

- A. 输入的二进制数字信号的位数, 位数越多分辨率越高
 B. 输出的模拟电压的大小, 输出的模拟电压越高, 分辨率越高
 C. 参考电压 U_R 的大小, U_R 越大, 分辨率越高

河北工业大学 统招生 期末考试 试卷

2012 年 (秋) 季学期

学院名称: _____ 班级: _____ 姓名: _____ 学号: _____ 适用专业: 测控、物理 课程名称: 数字电子技术

8、扩展为 $1K \times 8$ 位的 RAM 需要用 256×4 的 RAM () 片。

- A. 4 片 B. 8 片 C. 6 片

9、二进制编码表如下所示, 指出它的逻辑式为()。

- A. $B = \overline{Y_2} \cdot \overline{Y_3}$ $A = \overline{Y_1} \cdot \overline{Y_2}$ B. $B = \overline{Y_2} \cdot \overline{Y_3}$ $A = \overline{Y_1} \cdot \overline{Y_3}$ C. $B = \overline{Y_0} \cdot \overline{Y_1}$ $A = \overline{Y_2} \cdot \overline{Y_3}$

输 入	输 出	
	B	A
Y_0	0	0
Y_1	0	1
Y_2	1	0
Y_3	1	1

10、函数 $F = A \oplus B$ 与 $G = \overline{A}B + AB$ ()


- A. 互为对偶式 B. 相等 C. 互为反函数 D. 以上答案都不对

11、只能按地址读出信息, 而不能写入信息的存储器为 ()。

- A. RAM B. EPROM C. PROM D. ROM

12、某时序逻辑电路的波形如图所示, 由此判定该电路是 ()。

- A. 十进制计数器 B. 二进制计数器 C. 移位寄存器



- () 13、单稳态触发器可用于延时。
 () 14、移位寄存器不能存放数码, 只能对数据进行移位操作。
 () 15、三变量逻辑函数的最小项最多有 6 个。
 () 16、RAM 掉电后数据易丢失, 而 ROM 掉电后仍能保持数据。
 () 17、集电极开路门可实现线与。
 () 18、同一 CP 控制各触发器的计数器称为异步计数器。

二、(本题 10 分) 根据要求写出最简与或表达式。

1、(本题 4 分) 求下列函数的反函数并化为最简与或式;

$$Y_1 = (A+B)(\overline{A+C})AC + BC$$

2、(本题 6 分) 化简下列函数, 写出最简与或式。



$$Y_2 = (A, B, C, D) = \sum m(1, 4, 5, 6, 10) + \sum d(3, 7, 11, 12, 13, 14, 15)$$

河北工业大学 统招生 期末考试 试卷

2012 年 (秋) 季学期


学院名称: _____ 班级: _____ 姓名: _____ 学号: _____ 适用专业: 测控、物理 课程名称: 数字电子技术

三、(本题 6 分) 分析组合逻辑电路图, 写出 F 的逻辑函数表达式, 并根据给出的 A、B、C 波形画出 F 的波形。



四、(本题 10 分) 分析下图电路的逻辑功能, 写出 Y_1 、 Y_2 的逻辑函数式, 列出真值表, 指出此电路完成什么逻辑功能。


A	B	C	Y_1	Y_2



五、(本题 12 分) 设计一个组合逻辑电路。电路输入由高到低位为 ABCD 为 8421BCD 码, 当输入代码所对应的十进制数能被 4 整除时, 输出 L 为 1, 其他情况为 0。

1. 写出真值表、表达式, 并用或非门实现。
2. 根据表达式用 3 线-8 线译码器 74HC138 和逻辑门实现函数。
(0 可被任何数整除, 要求有设计过程, 最后画出电路图)

A	B	C	D	L




河北工业大学 统招生 期末考试 试卷
2012 年 (秋) 季学期

学院名称: _____ 班级: _____ 姓名: _____ 学号: _____ 适用专业: 测控、物理 课程名称: 数字电子技术


六、(本题 16 分) 分析此时序电路, ($Q_2Q_1Q_0$ 的初始状态均为 0)
(1) 写出激励方程、时钟方程、状态方程。
(2) 写出状态转换表, 并画出波形图。
(3) 验证是否可以自行启动。

状态转换表

Q_2^n	Q_1^n	Q_0^n	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}



七、(本题 6 分) 试用上沿触发 D 触发器和适当的与门设计符合如下状态图的同步时序逻辑电路。
(1) 写出激励方程、状态方程。(2) 画时序电路图。




河北工业大学 统招 生 期 末 考 试 试 卷

2012 年 (秋) 季 学 期

学院名称: _____ 班级: _____ 姓名: _____ 学号: _____ 适用专业: 测控、物理 课程名称: 数字电子技术

八、(本题 10 分) 分析如下图所示电路。

1. 试问 555 定时器组成的是什么功能电路? 计算 v_{o1} 输出信号的周期和占空比;
2. 试问 74LVC161 组成的是什么功能电路? 列出其状态表。



74LVC161 功能表。

清零 CR	预置 PE	使能 CEP CET	时钟 CP	预置数据输入 D ₃ D ₂ D ₁ D ₀	输 出 Q ₃ Q ₂ Q ₁ Q ₀
L	X	X X	X	X X X X	L L L L
H	L	X X		A B C D	A B C D
H	H	L X	X	X X X X	保持
H	H	X L	X	X X X X	保持
H	H	H H		X X X X	计 数

74HC138 集成译码器功能表 (注: X—任意态)

输入			输出							
使能 E ₃ E ₂ E ₁	选择 A ₂ A ₁ A ₀			Y ₀	Y ₁	Y ₂	Y ₃	Y ₄	Y ₅	Y ₆ Y ₇
0 0 X	X X X	X X X	1 1 1 1 1 1 1 1	1	1	1	1	1	1	1
1 0 0	0 0 0	0 0 0	0 1 1 1 1 1 1 1	0	1	1	1	1	1	1
1 0 0	0 0 1	0 0 1	1 0 1 1 1 1 1 1	1	0	1	1	1	1	1
1 0 0	0 1 0	0 1 0	1 1 0 1 1 1 1 1	1	1	0	1	1	1	1
1 0 0	0 1 1	0 1 1	1 1 1 0 1 1 1 1	1	1	1	0	1	1	1
1 0 0	1 0 0	1 0 0	1 1 1 1 0 1 1 1	1	1	1	1	0	1	1
1 0 0	1 0 1	1 0 1	1 1 1 1 1 0 1 1	1	1	1	1	1	0	1
1 0 0	1 1 0	1 1 0	1 1 1 1 1 1 0 1	1	1	1	1	1	1	0
1 0 0	1 1 1	1 1 1	1 1 1 1 1 1 1 0	1	1	1	1	1	1	0

使 能 E	C(S ₃)	B(S ₂)	A(S ₁)	Y
1	X	X	X	0
0	0	0	0	D ₀
0	0	0	1	D ₁
0	0	1	0	D ₂
0	0	1	1	D ₃
0	1	0	0	D ₄
0	1	0	1	D ₅
0	1	1	0	D ₆
0	1	1	1	D ₇