



第3章 组合逻辑电路

组合逻辑电路:电路在任一时刻的输出状态仅由该时刻的输入信号决定,与电路在此信号输入之前的状态无关.



组合电路的功能特点: 无记忆功能

组合电路的结构特点:由逻辑门构成,无记忆元件

(无存储器);无反馈路径



3.2 组合逻辑电路的分析

电路分析的任务: 已知逻辑图求逻辑功能

分析步骤:


- (1) 根据逻辑电路图, 写出输出逻辑函数表达式;
- (2) 根据逻辑表达式,列出真值表;
- (3) 由真值表或表达式分析电路功能.





例: 分析下图所示逻辑电路

真值表



$$P_3=B \cdot P_1 \qquad P_4=C \cdot P_1$$


$$F=\overline{P_2+P_3+P_4}=\overline{(A+B+C) \cdot \overline{ABC}}$$

逻辑功能:一致电路

 $=\overline{A}\overline{B}\overline{C}+ABC$



思考题: 试分析以下逻辑电路的逻辑功能



三变量奇校验电路

问:如何改成 偶校验电路





3.3 组合逻辑电路设计

一般步骤:

- (1) 由实际逻辑问题列出真值表;
- (2) 由真值表写出逻辑表达式;
- (3) 化简、变换输出逻辑表达式;
- (4) 画出逻辑图。





例: 请设计一个举重的裁判表决电路,该电路有一个主

裁判和两个副裁判,当包括主裁判在内的两个以上裁判通

过时,表示试举成功,否则表示试举失败。

要求: 1.列写该电路的真值表;

- 2.写出表示此电路逻辑关系的表达式;
- 3.画出该电路。



解: 设主裁判为A;副裁判为B和C 1表示通过;0表示不通过 试举结果为 F 1表示成功;0表示不成功


1.列写该电路的真值表;

A		В	C	F
	0	0	0	0
	0	0	1	0
	0	1	0	0
	0	1	1	0
	1	0	0	0
	1	0	1	1
	1	1	0	1
	1	1	1	1

2.写出逻辑关系的表达式;

$$F = AB + AC$$

3.画出电路



思考: 电路是否还可以更简单?



例: 试用与非门设计一个三变量表决电路,表决规则为少数服从多数.

解:设由A、B、C表示三个输入变量,F表示表决结果。并设A、B、C为1表示赞成,为0表示反对; F为1表示表决通过,为0表示不通过。




(1) 列真值表

A	B	C	$ \mathbf{F} $
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	1


F=AB+AC+BC

$$=\overline{\overline{AB}\cdot\overline{AC}\cdot\overline{BC}}$$

(2) 化简、求最简函数表达式



(3) 画出电路图





例设计一个两位二进制数比较器。

解 设被比较的数分别为 $A=A_1A_0$, $B=B_1B_0$; 比较的结果

为:A₁A₀>B₁B₀时,输出F₁=1; A₁A₀=B₁B₀时,输

出 $F_2=1$; $A_1A_0 < B_1B_0$ 时,输出 $F_3=1$.







列真值表:

$\overline{\mathbf{A_1}}$	$\mathbf{A_0}$	\mathbf{B}_1	$\mathbf{B_0}$	\mathbf{F}_1	$\mathbf{F_2}$	$\mathbf{F_3}$	\mathbf{A}_1	$\mathbf{A_0}$	\mathbf{B}_1	$\mathbf{B_0}$	\mathbf{F}_1	$\mathbf{F_2}$	$\overline{\mathbf{F_3}}$
0	0	0	0	0	1	0	1	0	0	0	1	0	0
0	0	0	1	0	0	1	1	0	0	1	1	0	0
0	0	1	0	0	0	1	1	0	1	0	0	1	0
0	0	1	1	0	0	1	1	0	1	1	0	0	1
0	1	0	0	1	0	0	1	1	0	0	1	0	0
0	1	0	1	0	1	0	1	1	0	1	1	0	0
0	1	1	0	0	0	1	1	1	1	0	1	0	0
0	1	1	1	0	0	1	1	1	1	1	0	1	0








画卡诺图化简:

$$\mathbf{F}_1 = \mathbf{A}_1 \overline{\mathbf{B}}_1 + \mathbf{A}_1 \mathbf{A}_0 \overline{\mathbf{B}}_0 + \mathbf{A}_0 \overline{\mathbf{B}}_1 \overline{\mathbf{B}}_0$$


$\mathbf{F}_2 = \overline{\mathbf{A}}_1 \overline{\mathbf{A}}_0 \overline{\mathbf{B}}_1 \overline{\mathbf{B}}_0 + \overline{\mathbf{A}}_1 \mathbf{A}_0 \overline{\mathbf{B}}_1 \mathbf{B}_0$
$+ A_1 \overline{A}_0 B_1 \overline{B}_0 + A_1 A_0 B_1 B_0$







$$F_3 = \overline{A}_1 B_1 + \overline{A}_1 \overline{A}_0 B_0 + \overline{A}_0 B_1 B_0$$



按F₁、F₂和F₃表达式可方便地用门电路实现比较器的逻辑功能。





3.4 组合逻辑电路中的冒险

前面分析组合逻辑电路时,没有考虑门电路的延迟时间对电路的影响。实际上,由于门电路延迟时间的关系,可能会使逻辑电路产生错误输出。通常把这种现象称为竞争冒险。








产生冒险的原因

以例说明



造成冒险的原因是由于A和A到达或门的时间不同。





消去冒险的方法

1. 发现并消去互补变量

例如: $F=(A+B)(\bar{A}+C)$ 在B=C=0时, $F=A\bar{A}$. 若直接根据这个逻辑表达式组成电路,就可能出现冒险。

将上式写成: F=AC+AB+BC, 已将AA去掉,则不会出现冒险。

2. 增加乘积项

例如: F=AC+BC, 当A=B=1时, F=C+C. 若直接根据这个逻辑表达式组成电路,就可能出现冒险。





将上式写成: $F=AC+B\overline{C}+AB$, 这样,当A=B=1时,不会出现 $F=C+\overline{C}$,所以C状态的变化,不会影响输出。

3. 输出端并联电容器

如果逻辑电路在较慢速度下工作,为了消去冒险,可以在输出端并联一电容,其容量在4~20pF之间,该电容和门的输出电阻构成RC低通网络,对窄脉冲起平滑作用。

