
南京理工大学课程考试试卷 (学生考试用)

课程名称:_	数字逻辑	电路	学分:	3.5	_大纲编号:	040263	304		
组卷日期: 20	2022 年上 A 022 年 5 月 26 日	组卷教师(签字):	集体	軍定人(名	签字):			中
考生注意: 请把	!所有答案写在答	<u>题纸上,试卷</u>	上写好姓名	和答题纸-	<u>-起上交。</u>				
一、填空题(每	空 2 分, 共 12 分)							
1. 逻辑函数 F($(A,B,C,D) = \sum_{i=1}^{n} m_i$	(3,4,5,9,14)+	$-\sum d(0,7,13)$,15) 的最简	5与或式为F(A	A,B,C,D) = 0) 。	1
2. 已知某个门的	$V_{\rm IH~(min)} = 3.6 V$	$V_{OH (min)} = 4$.4V、V _{IL(ma}	$_{x^{)}} = 1.2 \text{V}$ V	$V_{\rm OL~(max)} = 0.3 \text{V}$	7,则该门电路	输入为高	高电平	站时
的噪声容限	$V_{NH} = () V_{A}$	o							
3. 如图1(a)	所示,其中 7485	是四位数值	北较器,当转	俞入X ₃ X ₂ X	₁ X ₀ 为0101时	け,输出 F=() .		
	F ≥1 Y _(A>B) Y _(A=B) 7485 A ₃ A ₂ A ₁ A ₀ B ₃ B ₃ B ₄ 1 1 1 1 1 1 1 1 1	I (A=B) 2 B ₁ B ₀ (A < B)	0 1 0	Q 01 10 11) AB 0		00 01 0		
	图 1 (a)				图 1	(b)			
4. 已知某存储 ¹	单元电路的状态转	传换图如图 1	(b) 所示(A、B 为驱	动信号),则	该电路的状态	方程的晶	景简与	j或
表达式为 Q ⁿ	+1 = () 。							
5. 具有 10 位均	也址码可同时存取	又 4 位数据的	RAM 集成	芯片,若用	该芯片扩展成	戏 4k×8 位的存	储器,至	巨少需	雯
	十这样的 RAM 集								
	单极性 D/A 转换		进制码为 01 1	100100 时产	生 2.0V 的输	ì出电压,则当	输入二进	生制码	扐
11110101 ÞJ :	输出电压为() V _°							
	题 2 分,共 12 分				误的题目填×	()			
1. m _i 和m _j 是3	三变量 A、B、C 的	两个不同最小	、项,则有 m _i	$\bullet m_j = 1$				()
	门(OC)在使用							()
3. 实现一个输	入脉冲信号的频率	率为 1000Hz,	输出信号的	前 類率为 101	Hz 的分频器,	则至少需要 7	个触发	器。	,
1	法 证由区 <i>栏</i> 只##	4. 公园一城乡	的红豆亚沙	应 页田	太仙华山叻			()
	弦波电压信号转拉 存储容量为 2 ⁸ ×8							()
	仔個吞重/32 xo A/D 转换器, 具有			又\ 0 /以双:	ルロング。			()


- 三、(共12分)按要求完成以下组合逻辑电路的分析和设计。
- **1.** 分析图 3(a)所示组合逻辑电路,写出逻辑函数 $F_1(A, B, C)$ 和 $F_2(A, B, C)$ 的最小项之和的表达式; (要求写成 $\sum m_i$ 的形式)
- 2. 用图 3(b) 所示的 4 选 1 数据选择器 MUX 和少量门实现逻辑函数:

$$F(A,B,C,D) = \sum m(0,2,3,5,6,7,8,9) + \sum d(10,11,14,15)$$


要求选用A、B作为数据选择器的高、低位地址码,写出设计过程,画出电路图。




- 四、(共12分)按要求完成以下组合逻辑电路的分析和设计。
- 1. 分析图 4 所示电路, 列出逻辑函数 X(A.B.C)、Y(A.B.C)的真值表;
- 2. 若电路输入为二进制码 $D_2D_1D_0$,输出为格雷码 $R_2R_1R_0$,即有 $R_2(D_2,D_1,D_0)=D_2$ 、 $R_1(D_2,D_1,D_0)=D_2\oplus D_1$ 、 $R_0(D_2,D_1,D_0)=D_1\oplus D_0$,用一片 3 线—8 线译码器 74138 和**少量与非门**设计实现该电路,写出设计过程,画出电路图。




- 五、(共16分)图 5 是由 JK 触发器所构成的同步时序逻辑电路,分析电路并完成:
- 1. 写出各触发器的驱动方程;
- 2. 写出各触发器的状态方程;
- 3. 列出状态表; (要求按 $Q_2Q_1Q_0$ 的顺序列表)
- **4.** 画出状态图。(要求按 Q_0Q_0 → 的格式画图)



- **六、(共12分)**图 6(a)是由一片 4 位二进制计数器 74163 辅以少量门电路所构成的一种电路。(74163 功能表见图 6(b))
- **1.** 在不考虑虚线方框电路的情况下,分析图 6 (a) 中的计数器电路,画出在 S=0 和 S=1 时的**有效循环状态转换** 图; (画成 $Q_3Q_2Q_1Q_0$ →的形式)
- **2.** 用门电路设计完成图 6 (a) 中的虚线方框电路,实现功能: S=0 时,Z 输出为一个 5 位序列信号 00111; S=1 时,Z 输出为一个 7 位序列信号 0011101。写出输出 $Z(Q_3,Q_2,Q_1,Q_0)$ 的最简与或表达式,画出**虚线方框电路**。




- 七、(共12分)如图7所示是由555集成定时器构成的一种应用电路。
- 1. 按钮 S 未按下时, 电路中 V; 是高电平还是低电平? 发光二极管的状态是亮还是灭?
- 2. 按动一次按钮 S 后(迅速按下后马上松开,假设 S 为理想开关,没有抖动),定性说明发光二极管的状态是如何变化的?
- 3. 综合上述 1 和 2 的按钮工作情况,定性画出该电路中 V_i 、 V_c 、 V_o 的波形。



八、(共12分)

- **1.** 分析图 8(a) 所示电路,画出该电路工作的**完整状态转换图**,说明该电路能否自启动;(要求画成 $Q_0Q_1Q_2Q_3 \to$ 的形式,移位寄存器 74194 的功能表如图 8(b) 所示)
- 2. 在不允许使用其它器件的条件下,仅用一片移位寄存器 74194 和一片二进制加法器 7483,使电路符合如图 8 (c) 所示的**有效循环状态转换图**要求(不考虑自启动)。写出设计过程,画出设计电路图。(二进制加法器 7483 的逻辑符号如图 8 (d) 所示,其中 $A_3A_2A_1A_0$ 是一组加数, $B_3B_2B_1B_0$ 是另一组加数,CI 为进位信号输入端, $S_3S_2S_1S_0$ 为和,CO 为向高位的进位信号)
- **3.** 仅增加一个非门,使第 2 问的电路能够自启动,试问该非门的输入端应接入哪个信号?输出端应接至哪个信号?



 ×
 0
 ×
 ×
 异步清零

 ↑
 1
 0
 0
 保持

 ↑
 1
 0
 1
 五移


 ↑
 1
 1
 0
 左移


 ↑
 1
 1
 1
 并行置数

(b)

CLR

CLK





74194功能表

功能

图 8