

## 南京理工大学课程考试试卷 (学生考试用)

11次至工八1次	1 7 6/16		T 1 M/H/			
课程名称: 数字逻辑电路	学分:	3.5	大纲编号:_	0402630	4	_
试卷编号:	字):	集体	审定人(签	· 字) <b>:</b>		_
考生注意:请把所有答案写在答题纸上,试卷上	写好姓名和	<u> </u>	<u>記上交。</u>			
一、填空题(每空 2 分, 共 12 分)						
1. 逻辑函数 $F_1(A,B,C)=\sum m(2,3,4)$ , $F_2(A,B,C)=\sum m(2,3,4)$ 的取值相等。	$=\Pi M(2,3)$ ,	当输入信	号 ABC 是(	)时,F <sub>1</sub> (A	A,B,C)和F <sub>2</sub>	(A,B,C)
<b>2.</b> 图 1 所示的 CMOS 门电路中,若 V <sub>1</sub> 输入高电	电平, <b>V</b> <sub>2</sub> 输 <i>λ</i>	、低电平,	则输出信号	F 的状态是(	) 。	
$V_1$ $V_2$ $V_2$ $V_2$ $V_3$ $V_4$ $V_5$ $V_6$ $V_7$ $V_8$ $V_8$ $V_9$		-	$\begin{array}{c cccc} X & Y & Q^{n+1} \\ \hline 0 & 0 & \overline{Q}^n \\ 0 & 1 & \underline{1} \\ 1 & 0 & \overline{Q}^n \\ 1 & 1 & 0 \\ \end{array}$			
图 1			图 2			
<ul> <li>3. 已知某存储单元电路的特性表如图 2 所示(X</li> <li>4. 用 PROM 实现一个能将 4 位二进制数转换为</li> <li>5. 10 线一4 线优先编码器 74147 是最高位优先组</li> </ul>	$oxed{1}_{4}$ 位格雷码 $oxed{1}_{6}$ 编码电路( $oxed{ar{I}}_{6}$	的代码转扩,优先级最	與电路,所需 (高),输入低	PROM 的最小	容量为(	)位。
码的反码。则当输入 $I_1I_2I_3I_4I_5I_6I_7I_8I_9$ = 110100 <b>6.</b> 一个 8 位 D/A 转换器的输入二进制码为 0001 输入二进制码为 ( )。				3么当输出的电	压为 2.72	V 时对应的
二、判断题(每题 2 分,共 12 分)(叙述正确的	的题目填 √,	叙述错误	的题目填×)			
<ol> <li>一个 1 分 10 的数据分配器,至少需要 10 位址</li> <li>逻辑函数 F(A,B,C,D)=ĀB+ĀD+BC,且Ā+目</li> <li>将三态门的输出端直接连在一起可以实现线点</li> </ol>	<b>B=1</b> ,则其:				. (	,
<b>4.</b> 用上升边沿触发的 T'触发器(Q <sup>n+1</sup> =Q̄ <sup>n</sup> )串打位触发器的 Q̄ <sub>i-1</sub> 输出端。	<b>姜</b> 形风开步 <sub>─</sub>	_进制颁社	<b>、</b> 计	<b>司</b> 位	り 钾 脉 冲 <b>C</b>	LK <sub>i</sub> 巡接低
<b>5.</b> 对 8 片容量为 2 <sup>8</sup> ×8 位的 RAM 进行容量扩展	,扩展后的]	RAM 最多	;可以有 11 条	地址线。		( )
6. 一个 10 位的 AD 转换器在量化过程中可以采	用只舍不入	和有舍有。	入两种方式,	这两种量化方	式的最大量	量化误差是
一样的。				(		
三、(共12分)按要求完成以下组合逻辑电路的	的分析和设计	0				
1. 分析图 3 (a) 所示组合逻辑电路, 列出逻辑	掉函数 X(A, B	, C)和 Y(A	A, B, C)的真值	直表;		

**2.** 仅用图 3(b)所提供的 3 线—8 线二进制译码器和门电路,实现逻辑函数  $F_1(A,B,C) = \overline{AB} + \overline{AC}$  和  $F_2(A,B,C) = \sum m(0,1,2,3,4)$ ,要求画出电路图。



- 四、(共 12 分)7483 是 4 位二进制加法器,其中  $A_3A_2A_1A_0$  是一组加数,  $B_3B_2B_1B_0$  是另一组加数,CI 为进位输入端,  $S_3S_2S_1S_0$  为和,CO 为向高位的进位信号。
- **1.** 分析图 4(a)所示电路,该电路的输入信号  $A_3A_2A_1A_0$  为余 3BCD 码,请列出  $Y_3Y_2Y_1Y_0$ 与  $A_3A_2A_1A_0$  的代码转换关系表;
- 2. 仅用一片 7483 设计一个代码转换电路,该电路的输入信号  $X_3 X_2 X_1 X_0$  为 8421BCD 码,输出信号为  $Z_3 Z_2 Z_1 Z_0$ ,代码转换关系表如图 4(b)所示。要求写出设计过程,画出电路图。




	X3X2X1X0	Z3Z2Z1Z0
0	0 0 0 0	0 0 0 0
1	0 0 0 1	0 0 0 1
2	0 0 1 0	0 0 1 1
2 3	0 0 1 1	0 1 0 0
4	0 1 0 0	0 1 1 0
5	0 1 0 1	0 1 1 1
6	0 1 1 0	1 0 0 1
7	0 1 1 1	1 0 1 0
8	1 0 0 0	1 1 0 0
9	1 0 0 1	1 1 0 1
	(b)	

图 4

五、(共 16 分)图 5 是由 JK 触发器( $Q^{n+l}=J\overline{Q^n}+\overline{K}Q^n$ )和 D 触发器( $Q^{n+l}=D$ )所构成的同步时序逻辑电路,分析


电路并完成以下要求:

- 1. 写出电路中各触发器的驱动方程;
- 2. 写出各触发器的状态方程;
- 3. 列出状态表(要求按  $Q_0Q_1Q_2$  的顺序列表);
- 4. 画出状态图(要求按 $Q_0Q_1Q_2$  )的格式画图)。




六、(共12分)图 6(a)是由555定时器所构成的波形变换电路,分析电路并完成以下要求:

- 1. 画出图 6 (a) 所示电路中 555 定时器的电压传输特性曲线( $V_{OI} = f(V_{I})$ );并在曲线上标明该电路的  $V_{T+}$ (上触发电平或正向阈值电压)和  $V_{T-}$ (下触发电平或负向阈值电压)的电压值各是多少?
- 2. 输入信号  $V_i$  波形如图 6 (b) 所示,设触发器的初始状态为 0,画出输出信号  $V_{O1}$  和  $V_{O2}$  的波形,并标明相应的参数。
- 3. 如果输入信号  $V_i$ 的频率为  $400H_Z$ ,则  $V_{O1}$ 和  $V_{O2}$ 波形的频率分别是多少?




七、(共12分)图 7(a)是由一片 4 位移位寄存器 74194 辅以少量门电路所构成的一种移位寄存器型计数器电路(74194 功能表见图 7(c)),分析电路并完成以下要求:

- 1. 画出 74194 工作的完整状态图(画成  $Q_0Q_1Q_2Q_3 \rightarrow$  的形式);
- 2. 设 74194 的初始状态  $Q_0Q_1Q_2Q_3$  为 0000, 完成图 7 (b) 所示的时序波形图 。



- 八、(共12分)74163是4位二进制同步加法计数器,其逻辑符号及功能表如图8(a)所示, 完成以下要求:
- 1. 用一片 74163 和少量门电路设计一个模 8 计数器,此计数器的有效循环输出状态为:  $3 \rightarrow 4 \rightarrow 5 \rightarrow 6 \rightarrow 11 \rightarrow 12 \rightarrow 13$   $\rightarrow 14 \rightarrow \cdots$  。 (计数器的输出状态是指 74163 的  $Q_3Q_2Q_1Q_0$  所对应的十进制数,例如:  $Q_3Q_2Q_1Q_0=1100$ ,即为 12)
- 2. 用一片 74163、一个 4 选 1 数据选择器、两个 2 输入端与非门设计一个多功能的计数电路,该电路在信号 S1 和 S0 的控制下可以完成如图 8 (c) 所示有效计数状态。请写出该计数电路的设计过程,并画出电路图。(4 选 1 数据选择器的逻辑辑符号如图 8 (b) 所示)



S1	S0	计数器输出 Q3Q2Q1Q0 的状态	
0	0	$0 \rightarrow 1 \rightarrow 2 \rightarrow 3 \rightarrow 4 \rightarrow 5 \rightarrow 6 \rightarrow 7 \rightarrow 8 \rightarrow 9 \rightarrow 10 \rightarrow \cdots$	(11 个有效循环计数状态)
0	1	$1 \rightarrow 2 \rightarrow 3 \rightarrow 4 \rightarrow 5 \rightarrow 6 \rightarrow 7 \rightarrow 8 \rightarrow 9 \rightarrow 10 \rightarrow \cdots$	(10 个有效循环计数状态)
1	0	$2 \rightarrow 3 \rightarrow 4 \rightarrow 5 \rightarrow 6 \rightarrow 10 \rightarrow 11 \rightarrow 12 \rightarrow 13 \rightarrow 14 \rightarrow \cdots$	(10 个有效循环计数状态)
1	1	$3 \rightarrow 4 \rightarrow 5 \rightarrow 6 \rightarrow 11 \rightarrow 12 \rightarrow 13 \rightarrow 14 \rightarrow \cdots$	(8个有效循环计数状态)

(c)

图 8