


取址单元及控制单元 的设计



单周期CPU 数据通路回顾




- 1. 定义指令ROM存储器
- 2. 到指令ROM中取指令
- 3. 对PC值进行+4处理
- 4. 完成几种跳转指令的PC修改功能
- 5. 最终修改PC值




定义指令ROM

IP Catalog > Memories & Storage Elements > RAMs & ROMs & BRAM> Block Memory Generator




定义指令ROM

部件名称prgprom, Native 单端口ROM, 不要 ECC校验, 最小面积算法



定义指令ROM


创建 64KB 的 ROM,数据 宽度 32 位,要 16384 个数 据单元,地址线 14 根,始 终使能,写优先。



7

定义指令ROM

在创建 prgrom 的时候先设 置成没有初始文件,点击 OK,并生成(Generater) IP 核



创建存储器初始化文件prgmip32.coe

.coe 文件需要有一定的格式。

```
memory_initialization_radix = 16; // 表明是 16 进制形式
memory_initialization_vector = // 下面放数据,要放满
000000000,
// 正式文档要用数据填满
```

16384 个数据单元

创建存储器初始化文件prgmip32.coe

创建好prgrom后,创建存储器初始化文件prgmip32.coe并拷贝到minisys/minisys.srcs/sources_1/ip/prgrom/中

双击刚建立的prgrom IP核,重新设置其为有初始化文件,并选择已经拷贝好的 prgmip32.coe文件。

Ifetc32.v中的ROM元件例化

练习:完成对 PC+4 的处理

```
output[31:0] PC_plus_4_out; // (pc+4)送执行单元
wire[31:0] PC_plus_4;

assign PC_plus_4[31:2] =? ??
assign PC_plus_4[1:0] =? ??
assign PC_plus_4_out = PC_plus_4[31:0];
// PC+4 送到执行单元,以便执行单元在必要的时候算出 ADDRESULT
```


练习:完成 beq, bne, jr 跳转对 PC 的修改

```
input[31:0] Add_result; // 来自执行单元,算出的跳转地址
input[31:0] Read_data_1; // 来自译码单元, jr 指令用的地址
input Branch; // 来自控制单元
                    // 来自控制单元
input
       nBranch;
input
        Jrn; //来自控制单元
input Zero; //来自执行单元
reg[31:0] next_PC; // 下条指令的 PC (不一定是 PC+4)
always @ begin // beg, bne, jr
// 以及三条指令的执行该给 next_PC 赋什么值
end
```

练习:完成 PC 的最终修改(含 J, Jal 指令和 reset 的处理)

仿真参考波形

使用sakai站点中lab12下的仿真文件,结合完成的取址单元进行功能验证,参考波形如下:



测试


- 请根据不同类型的输入信号,确定对应的nextPc, pcPlus4 是否正确
- 请打开coe文件,以pc[15:2]为地址,确认是否从rom中正确读取到该地址对应的指令地址

time(ns)	与指令跳转相关的操作
100	reset信号失效
200	jal // 跳转到 label对应的地址
300	j \$rs // 待跳转的指令地址为寄存器读取的数值: 32'h0000019c
400	beq //待跳转的指令由执行单元计算得到: 32'h00000002
500	非跳转指令,普通指令

```
🗎 prgmip32.coe🛚
    memory initialization radix = 16;
  2 memory initialization vector =
  3 34010001,
    34020002,
    34030003,
  6 34040004,
    34050005,
 8 34060006,
 9 34070007,
 10 34080008,
 11 34090009,
 12 340a000a,
 13 340b000b,
 14 340c000c,
 15 340d000d,
 16 340e000e,
 17 340f000f,
 18 34100010,
 19 34110011,
 20 34120012,
 21 34130013,
```

设计方法:

考察每条指令在数据通路中的执行过程和涉及到的控制信号的取值 根据列出的指令和控制信号之间的关系,写出每个控制信号的逻辑表达式。



control32.v 文件中给出了控制单元的 Verilog HDL 程序中信号定义部分

```
module_control32(Opcode, Function_opcode, Jrn, RegDST, ALUSrc, MemortoReg, RegWrite, MemWrite, Bran
                            // 来自取指单元instruction[31..26]
   input[5:0]
             Opcode;
   input[5:0] Function opcode; // 来自取指单元r-类型 instructions[5..0]
                         // 为1表明当前指令是证
   output
             Jrn:
                          // 为1表明目的寄存器是rd,否则目的寄存器是rt
             RegDST:
   output
                          // 为1表明第二个操作数是立即数 (beg, bne除外)
             ALUSre:
   output
             MemtoReg: // 为1表明需要从存储器读数据到寄存器
output
                      // 为1表明该指令需要写寄存器
             RegWrite;
   output
                            为1表明该指令需要写存储器
             MemWrite: //
   output
             Branch;
                      // 为1表明是Bea指令
   output
                            为1表明是Bne指令
             nBranch:
   output
                        // 为1表明是T指令
   output
             Jmp;
                        // 为1表明是Tal指令
             Tal:
   output
                       // 为1表明该指令是除beg, bne, LW, SW之外的其他I-类型指令
   output
             I format:
                        // 为1表明是移位指令
             Sftmd:
   output
                         // 是R-类型或I format=1时位1为1, bea、bne指令则位0为1
   output[1:0]
             ALU0p:
```

ALU 的控制电路设计

ALU采用分级控制的方法(减轻控制器负担),在控制器中,只发出ALUop信号

指令操作码	ALUop
LW	00
SW	00
BEQ, BNE	01
R-format	10
I-format	10

assign ALUOp = {(R_format || I_format), (Branch || nBranch)}; // 是R-type或需要立即数作32位扩展的指令1位为1, beq、bne指令则0位为1

RegDST 的控制电路设计

ор→	001101	001001	100011	101011	000100	000010	000000
指令操作码	ori	addiu	lw	sw	beq	j	R-format
RegDST	0	0	0	x	х	x	1

```
assign R_format = (Opcode=6' b0000000)? 1' b1:1' b0; //--00h
assign RegDST = R_format; //说明目标是rd,否则是rt
```

	ор→	001xxx	000000	100011	101011	000011	000010	000000
排	自令操作码	I-format	jr	lw	sw	jal	j	R-format
R	RegWrite	1	0	1	х	1	х	1


练习1:根据以上表格的提示,在此基础上完成以下控制信号电路的verilog描述

练习2: 请给出以下控制信号电路的 Verilog 描述

```
ALUSrc; // 为1表明第二个操作数是立即数(beg, bne 除外)
output
          MemtoReq; // 为1表明需要从存储器读数据到寄存器
output
          MemWrite; // 为1表明该指令需要写存储器
output
          Branch; // 为1表明是Beg 指令
output
           nBranch; // 为1表明是Bne 指令
output
                      // 为1表明是J指令
           Jmp;
output
                      // 为1表明是移位指令
           Sftmd:
output
assign Sw = ?????
assign ALUSrc = ? ? ? ? ?
assign Branch = ? ? ? ? ?
assign nBranch = ? ? ? ? ?
assign Jmp = ? ? ? ? ?
assion MemWrite = ? ? ? ? ?
assign MemtoReg = ? ? ? ? ?
assign Sftmd = ? ? ? ? ?
```

参考波形

使用sakai站点中lab12下的仿真文件,结合完成的控制单元进行功能验证,参考波形如下:



参考波形

time(ns)	opcode	function_opcode	instruction	
	06'h00	6'h20	add rd,rs,rt	//RegDST=1, RegWrite=1, ALUSrc=0, ALUOp=10
20	06'h00	6'h08	jr rs	//RegDST=1, RegWrite=0, ALUSrc=0, ALUOp=10, jrn=1,
40	06'h08	6'h08	addi rt,rs,imm	//RegDST=0, RegWrite=1, ALUSrc=1, I_format=1
60	06'h23	6'h08	lw rt,imm(rs)	//RegDST=0, RegWrite=1, ALUSrc=1, ALUOp=00, MemtoReg=1
80	06'h2b	6'h08	sw rt,imm(rs)	//RegDST=0, RegWrite=0, ALUSrc=1, ALUOp=00, MemtoReg=0, MemWrite=1
105	06'h04	6'h08	beq rs,rt,label	//RegDST=0, RegWrite=0, ALUSrc=0, ALUOp=01, Branch=1
125	06'h05	6'h08	bne rs,rt,label	//RegDST=0, RegWrite=0, ALUSrc=0, ALUOp=01, Branch=0, nBranch=1
150	06'h02	6'h08	j label	//RegDST=0, RegWrite=0, ALUSrc=0, ALUOp=00, Branch=0, nBranch=0, Jmp=1
170	06'h03	6'h08	jal label	//RegDST=0, RegWrite=1, ALUSrc=0, ALUOp=00, Branch=0, nBranch=0, Jmp=0, Jal=1
195	06'h00	6'h02	srl rd,rt,shamt	//RegDST=1, RegWrite=1, ALUSrc=0, ALUOp=10, sftmd=1