# Proyecto final

Jostin Cubero Torres B92491 César Andrés Fonseca Villegas C12959 Marvin López Valverde C14324

## Modelo Estructural Derecha a Izquierda

Para el caso de derecha a izquierda la cantidad mínima de estados necesarios para realizar el trayecto serían dos estados, debido a que en este caso a diferencia del sentido contrario no se necesita un estado exclusivo para que sea capaz de detectar la igualdad de las palabras, y debido a que de esta manera se está analizando cada palabra del bit menos significativo al más significativo, en este caso no existirían estados absorbentes ya que reiteradamente estaría comparando un bit cada vez más significativo que el anterior.

- K) Actualmente la palabra A es menor o igual a la palabra B.
- L) Actualmente la palabra A es mayor que la palabra B.

Seguidamente, se crearon las tablas de transición respectivas, lo que después se codificó después de la asignación de estados.


Tabla de transición sin codificar y codificada

Estado Presente	Estado Futuro AB			
	00	01	10	11
К	K	К	L	К
L	L	К	L	L


Estado Presente	Estado Futuro			
n	AB			
р	00	01	10	11
0	0	0	1	0
1	1	0	1	1
	Р			

Después se resolvieron los MK para el diseño de la celda típica, celda inicial y la celda final, encontrando las funciones de los estados futuros, denotando el estado inicial para el cual la red iterativa debía empezar (tratando que sea el más neutro posible), y por último se diseñó la celda final, teniendo en cuenta que la salida Z se activaba en bajo, obteniendo su función.


#### Celda Inicial



P(0, A, B) = AB



$$P(p,A,B) = AB' + pA + pB'$$



$$Z(p,A,B) = A`B + p`A` + p`B$$

### Implementación

```
module CeldaInicialBit(output P_in,
input [2:0] A, B

);

wire not_B; //Cables intermedios

and gate_and(P_in, not_B, A);
not gate_not(not_B, B);

endmodule
```

```
module CeldaTipicaBit(output P_mid,
input [2:0] A, B,
input P_in, P
);

wire not_B, and_or1, and_or2, and_or3;
and gate_and1(and_or1, P_in);
and gate_and2(and_or2, not_B, P);
and gate_and3(and_or3, A, P);
not gate_not1(not_B, B);
or gate_or(P_mid, and_or1, and_or2, and_or3);
endmodule
```

```
module CeldaFinalBit(output Z_out,
input P_mid
);
   not not_gate(Z_out, P_mid);
endmodule
```

### Implementación


#### Cableado

```
module CableadoBit( output Z out,
   input [15:0] A,
   input [15:0] B,
   wire P in; // Cable intermedio entre CeldaInicial y CeldaTipica
   wire P mid; // Cable intermedio entre CeldaTipica y CeldaFinal
   // Instancias de las celdas
        .P in(P in),
        .B(B)
       .P mid(P mid),
       .P(P),
        .B(B),
        .P in(P in)
   CeldaFinalBit final(
        .Z out(Z out),
        .P mid(P mid)
endmodule
```

#### Patrón del generate


```
for (i = 0; i < 10; i = i + 1) begin
    $display("Prueba %0d", i);
   seed = $random; // Inicializar la semilla
   miVectorA = $random(seed) % (1 << N); // Generar número aleatorio entre 0 y (2^N - 1)
   miVectorB = $random(seed) % (1 << N); // Generar número aleatorio entre 0 y (2^N - 1)
    $display("mivectorA = %b, mivectorB = %b", mivectorA, mivectorB);
    if (miVectorA > miVectorB)
       P = 1;
       P = 0:
   #period;
    $display("P = %0d, Z out = %0d", P, Z out);
$finish; // Finalizar la simulación
```

## Pruebas Cada Celda para 1 bit



#### Prueba en el sistema completo 1bit

```
Prueba 0
miVectorA = 1, miVectorB = 0
P = 1, Z_{out} = 0
Prueba 1
miVectorA = 0, miVectorB = 1
P = 0, Z_{out} = 1
Prueba 2
miVectorA = 0, miVectorB = 0
P = 0, Z_{out} = 1
Prueba 3
miVectorA = 0, miVectorB = 0
P = 0, Z_{out} = 1
Prueba 4
miVectorA = 1, miVectorB = 1
P = 0, Z_{out} = 1
Prueba 5
miVectorA = 0, miVectorB = 0
P = 0, Z_{out} = 1
Prueba 6
miVectorA = 1, miVectorB = 1
P = 0, Z_{out} = 1
Prueba 7
miVectorA = 1, miVectorB = 1
P = 0, Z_{out} = 1
Prueba 8
miVectorA = 1, miVectorB = 0
P = 1, Z_{out} = 0
Prueba 9
```




#### Prueba en el sistema completo 3 bits

```
Prueba 0
miVectorA = 111, miVectorB = 000
P = 1, Z_{out} = 0
Prueba 1
miVectorA = 100, miVectorB = 111
P = 0, Z_{out} = 1
Prueba 2
miVectorA = 110, miVectorB = 110
P = 0, Z_{out} = 1
Prueba 3
miVectorA = 000, miVectorB = 010
P = 0, Z_{out} = 1
Prueba 4
miVectorA = 001, miVectorB = 101
P = 0, Z_{out} = 1
Prueba 5
miVectorA = 010, miVectorB = 110
P = 0, Z_{out} = 1
Prueba 6
miVectorA = 101, miVectorB = 001
P = 1, Z_{out} = 0
Prueba 7
miVectorA = 101, miVectorB = 111
P = 0, Z_{out} = 1
Prueba 8
miVectorA = 001, miVectorB = 100
P = 0, Z_{out} = 0
Prueba 9
miVectorA = 010, miVectorB = 011
P = 0, Z_{out} = 1
```



#### Prueba en el sistema completo 16 bits

```
Prueba 0
miVectorA = 0110001110000111, miVectorB = 0010101111000000
P = 1, Z_{out} = 0
Prueba 1
miVectorA = 0011110100001100, miVectorB = 1010100101111111
P = 0, Z_{out} = 1
Prueba 2
miVectorA = 1101110101100110, miVectorB = 0111110000000110
P = 1, Z_{out} = 0
Prueba 3
miVectorA = 0011011000010000, miVectorB = 1000011110011010
P = 0, Z_{out} = 1
Prueba 4
miVectorA = 0011010010010001, miVectorB = 1100001010010101
P = 0, Z_{out} = 1
Prueba 5
miVectorA = 0010000101101010, miVectorB = 1010010100111110
P = 0, Z_{out} = 1
Prueba 6
miVectorA = 0010011100010101, miVectorB = 1101000110110001
P = 0, Z_{out} = 1
Prueba 7
miVectorA = 1010010000000101, miVectorB = 1000000101001111
P = 1, Z_{out} = 0
```



# Modelo Conductual Izquierda a Derecha

Para el caso de izquierda a derecha la cantidad mínima de estados necesarios para realizar el trayecto serían tres estados, debido a que se necesita, un estado capaz de detectar la igualdad de las palabras, y debido a que de esta manera se está analizando cada palabra del bit más significativo al menos significativo, por lo que apenas se encuentre que en una comparación de bit se detecte que un bit es mayor o menor que otro, automáticamente este será un estado absorbente, debido a que la comparación de los siguientes bits menos significativos no tendrán importancia.

- K) Actualmente la palabra A y la palabra B son iguales.
- L) La palabra A es mayor que la palabra B.
- M) La palabra A es menor que la palabra B.


Seguidamente, se crearon las tablas de transición respectivas, lo que después se codificó después de la asignación de estados.

Tabla de transición sin codificar y codificada

Estado Presente	Estado Futuro AB			
	00	01	10	11
К	K	М	L	K
L	L	L	L	L
М	M	М	М	М


Estado Presente	Estado Futuro			
V/D	AB			
ур	00	01	10	11
01	01	11	10	01
10	10	10	10	10
11	11	11	11	11
	,	Υ	Р	

Después se resolvieron los MK para el diseño de la celda típica, celda inicial y la celda final, encontrando las funciones de los estados futuros, denotando el estado inicial para el cual la red iterativa debía empezar (tratando que sea el más neutro posible), y por último se diseñó la celda final, teniendo en cuenta que la salida Z se activaba en bajo, obteniendo su función.




$$Y(0, 1, A, B) = A`B + AB`$$

$$P(0, 1, A, B) = A' + B$$



$$Y(y, p, A, B) = y + A`B + AB`$$

$$P(y, p, A, B) = yp + pA' + pB$$



$$Z(y, p, A, B) = yp + pA^{\cdot} + pB$$

### Implementación

```
module celda_inicial(
input [2:0] A, B,
output f_in, g_in
);

//todas las salidas de Z
assign f_in = (~A|B);

//todas las salidas de la funcion Y
assign g_in = ((~A|B) & (A|~B));

endmodule
```

```
module celda_tipica(
input z, y, g_in,
input [2:0] A, B,
output f_mid, g_mid

//todas las salidas de Z
sassign f_mid = (((z | ~A) & (z | B)) & (y | z));

//todas las salidas de la funcion Y
sassign g_mid = (y & g_in);
endmodule
```

### Implementación

#### Cableado

```
include "celda inicial.v"
     include "celda tipica.v"
     include "celda final.v"
     module system(
         input [2:0] A, B,
         input z, y,
12 //conexiones generadas para el cableado de cada celda
     wire f in;
     wire g in:
     wire f_mid;
    wire g mid;
     celda inicial C1 (
         .A(A).
         .B(B),
         .f_in(f_in),
         .g_in(g_in)
     celda tipica C2(
         .A(A),
         .B(B).
         .g in(g in),
         .f_mid(f_mid),
         .g_mid(g_mid)
         .f_mid(f_mid),
```

#### Patrón del Generate

```
// bucle para comparar los bits de los vectores
 for (n = 15; n >= 0; n = n - 1) begin
   // Compara los términos correspondientes de los vectores
   if (miVectorA[n] == miVectorB[n]) begin
      $display("Por el momento las dos palabras son iguales");
      v = 0:
      z = 1:
     #period;
   end else if (miVectorA[n] > miVectorB[n]) begin
      $display("La palabra A es mayor a la palabra B");
      V = 1:
      z = 0:
     #period;
     $finish;
   end else begin
     $display("La palabra B es mayor a la palabra A");
      v = 1;
     z = 1;
     #period;
     $finish;
    end
   display("Para n = \%0d, y = \%0d, z = \%0d, f = \%0d", n, y, z, f);
   #period;
```

## Pruebas (César)


prueba de 1-bit en celdas



### Pruebas en el sistema Completo

#### caso vectores iguales:

Por el momento las dos palabras son iguales Para y = 0, z = 1, f = 1



#### caso B > A:

VCD info: dumpfile MainModule\_tb.vcd opened for output. La palabra B es mayor a la palabra A



#### caso A > B:

VCD info: dumpfile MainModule\_tb.vcd opened for output.

La palabra A es mayor a la palabra B

Signals

Time
miVectorA-1
miVectorB-0
y-1
z-0
f=0

MainModule\_tb

Name

10 ns

#### Pruebas en el sistema Completo


#### caso vectores iguales: (011 y 011)

VCD info: dumpfile MainModule\_tb.vcd opened for output. Por el momento las dos palabras son iguales Para n = 2,  $y = \theta$ , z = 1, f = 1 Por el momento las dos palabras son iguales Para n = 1,  $y = \theta$ , z = 1, f = 1 Por el momento las dos palabras son iguales Para n =  $\theta$ ,  $y = \theta$ , z = 1, f = 1




#### caso B > A: (B=111 y A=011)

VCD info: dumpfile MainModule\_tb.vcd opened for output.
La palabra B es mayor a la palabra A



#### caso A > B: (A=111 y B=101)


Para n = 2, y = 0, z = 1, f = 1 La palabra A es mayor a la palabra B




### Pruebas en el sistema Completo


caso vectores iguales: (16'b1101101010110101)







caso A > B: (A=16'b1101101010110101 y B=16'b1101101010110000)



# Muchas gracias