

FACULTAD DE INGENIERÍA

Laboratorio de Diseño Digital

Reporte de práctica 10

Divisores de tiempo

Profesor:

Alumno(s):	M.I. Guevara Rodríguez MA. DEL
Francisco Pablo Rodrigo	Socorro
Grupo: 6	
	Calificación total
	Previo
	Desarrollo
	Conclusiones

6 de mayo de 2019

1. Objetivos

1.1. General

El alumno diseñará circuitos secuenciales.

1.2. Particular

Analizar, diseñar, simular e implementar divisores de tiempo.

2. Introducción

Los circuitos digitales, a no ser que sean asíncronos, van comandados por un reloj cuya frecuencia puede variar según el tipo de sistema digital del que se trate. Desde microprocesador 6502 que funcionaba con un reloj de 1Mhz hasta los actuales, que funcionan en el orden de los gigahercios, no han pasado ni cuatro décadas. En un sistema digital complejo es habitual que necesitemos obtener diferentes frecuencia de reloj para diferentes subsistemas. Un ejemplo muy claro puede ser el de un reloj digital que tiene que contar los segundos, por lo tanto, necesita un reloj de 1Hz (un pulso por segundo).




Figura 1: Frecuencias de operación de un reloj

3. Previo

4. Desarrollo

Para esta práctica tuvimos que conocer las características internas de la FPGA, por ejemplo, en la hoja de datos de la FPGA nos indica que el reloj interno opera a una frecuencia de 50 MGHz, dicha frecuencia es muy alta para poder implementar un contador por lo cual tenemos que reducirla y para ello tenemos que implementar un divisor de tiempo.

Para implementar un divisor de tiempo debemos recordar $F = \frac{1}{T}$

$$T = \frac{1}{50MGHz}$$

$$T = 20ns$$

$$\frac{1.51seg}{20 \ nseg} = 75500000$$

En donde 1.51 seg es el tiempo propuesto.

Ahora bien, tenemos que encontrar una forma de que el número 75 500 000 pueda ser usado como contador, para ello utilizamos el número en su forma hexadecimal 48009E0, y posteriormente podemos pasarlo a su forma binaria la cual es, 0100 1000 0000 0000 1001 1110 0000, este número se representa con 27 bits, entonces usaremos el bit 26 para representar el flanco ascendente como se muestra en el siguiente código.

```
library IEEE;
  use IEEE.STD_LOGIC_1164.ALL;
  use IEEE.STD_LOGIC_ARITH.ALL;
  use IEEE.STD_LOGIC_UNSIGNED.ALL;
      - Uncomment the following library declaration if instantiating
   ---- any Xilinx primitives in this code.
  —library UNISIM;
  —use UNISIM. VComponents. all;
11
  entity divt is
      Port (Reloj: in STD_LOGIC;
13
          salidascount: out STDLOGIC_VECTOR(4 downto 0);
14
             CLK: out
                         STDLOGIC);
  end divt;
16
17
  architecture Behavioral of divt is
19
  begin
  process (Reloj)
    variable cuenta: std_logic_vector(4 downto 0):="00000";
22
  BEGIN
23
      sa nt <= cuenta;
24
25
      if rising_edge(Reloj) then
         if cuenta = "10100" then --20 en decimal
26
          cuenta:= "00000";
27
        else
28
           cuenta := cuenta + 1;
29
        end if;
30
      end if;
```

```
32 CLK<=cuenta(3);
33 end process;
```

5. Conclusiones