```
Obliczyć adres uwzględniając segmentację pamięci:
standardowa (segmented model): x = AF = adres bazowy + offset
tryb adresow rzeczywistych (real-adress model) adres bazowy = selektor segmentu x 16 + offset
CPI procesora = (CPI instr. 1 x czestosc wyst. instr. 1) +... + (CPI instr. N x czestosc wyst. instr. N)
Frac_enh = (CPI instr. 1 * czestosc wyst. instr.)/ CPI procesora
Speedup_enh = czestosc wyst. instr./nowe czestosc wyst. instr.
Speedup = 1 / ( (1- Frac_enh ) + (Frac_enh / Speedup_enh ) )
Ilosc linijek w cache = wielkość cache / wielkosc linijki
Ilosc linijek w pamieci glownej = wielkość głownej / wielkość linijki
wielkość głownej / wielkość cache = 2^x czyli tag = x
liczba roznych linijek z pamieci operacyjnej odwzorowanych na te sama linijke w cache = 2^Taq
ile bitów bedzie zajmować kompletna linijka w pamieci cache?
linijka w cache = bit ważności (1 bit) + Tag (x np. 16bit) + dane (32-bitowe adresy -> 32bity) = 49
laczna liczba bitow w cache = linijka w cache * ilość linijek w ciche
Lattency = (ilosc potokow) x (najwyzszy stopien potoku + czas propagacji rejestru)
Throughput = 1000 / (najwyzszy stopien potoku + czas propagacji rejestru)
Hazardy: RAW - przekątna w prawo / WAR - przekątna w lewo / WAW - jedna po drugim z lewej
```

Adresowanie: rejestrowy - dx / natychmiastowy - 300h / pośredni - [bx] / rej. wzgl. - [si+400] / bezpośredni - var1