

#### FIGURA 5-24


Diagrama de estados para el detector de sucesiones

**Tabla 5-11** *Tabla de estados para el detector de sucesiones* 

Estado actual		Entrada	Siguiente Estado		Salida	
Α	В	X	A B		у	
0	0	0	0	0	0	
0	0	1	0	1	0	
0	1	0	0	0	0	
0	1	1	1	0	0	
1	0	0	0	0	0	
1	0	1	1	1	0	
1	1	0	0	0	1	
1	1	1	1	1	1	

$$Q(t+1)=D(t)$$

$$A(t + 1) = D_A(A, B, x) = \sum (3, 5, 7)$$
  
 $B(t + 1) = D_B(A, B, x) = \sum (1, 5, 7)$   
 $y(A, B, x) = \sum (6, 7)$   
 $D_A = Ax + Bx$   
 $D_B = Ax + B'x$   
 $y = AB$ 



**FIGURA 5-26** Diagrama lógico del detector de sucesiones

- 1\_ Entender bien el enunciado del problema. Si hay dudas de lo que se pide, preguntar antes de empezar a solucionarlo.
- 2\_ Decidir si es tipo Mealy o tipo Moore (Normalmente se pide tipo Moore). (El enunciado generalmente lo indica, si no se dice nada elegir siempre tipo Moore).
- 3\_ Identificar las entradas, las salidas, los estados y las variables de estados, nombrarlos y codificarlos.
- 4\_ Hacer Diagrama de Estados.
- 5\_ Elegir o Definir el tipo de Flip Flops a utilizar. Si no se dice nada elegir siempre Flip Flop tipo D.
- 6\_ Encontrar ecuaciones para el combinacional de estados y para el combinacional de salidas.
- 7\_ Seleccionar Tecnologías para implementar los combinacionales e Implementar el circuito final.

#### • Ejemplo 01:

- Diseñar e implementar un circuito secuencial de Mealy, que cumpla con las especificaciones descriptas más abajo.
   Implementar con Flip-Flops tipo D, y compuertas de cualquier tipo, a su elección. La especificaciones de transiciones de estados y de valor de salida son las siguientes:
- Al arrancar luego de un reset tipo asíncrono, desde un estado inicial, el circuito sensa (en cada flanco ascendente de reloj) la llegada de tres o más unos consecutivos a su entrada. Dicha entrada es una señal de un bit denominada «x».
- Mientras van entrando los tres unos consecutivos en «x», la salida «y» se mantiene en 0 y la máquina va pasando al siguiente estado, hasta que entran al menos tres unos consecutivos.

- Ejemplo 01: (Continuación)
  - Si mientras va esperando los tres unos consecutivos, la entrada «x» se pone a 0, cortando la secuencia de unos, entonces la salida «y» se pone a 1, y la máquina regresa al inicial, empezando todo de nuevo.
  - Si luego de entrar los tres unos consecutivos siguen entrando unos por la entrada «x» el comportamiento sigue igual respecto de la salida.
  - Si ya entraron al menos tres unos consecutivos, y entra por «x» un 0, la máquina de Mealy saca por su salida «y» un 1, y regresa al estado inicial empezando todo de nuevo.

- Paso 01: (Entender bien el problema)
  - Si está en su primer estado (estado inicial luego del reset) y su entrada es 0, entonces su salida es 0, y permanece en dicho primer estado.
  - Sino, si está en su primer estado y su entrada es 1, entonces su salida es 0, y pasa al segundo estado, registrando de esta manera la llegada del primer uno.
  - Sino, si está en su segundo estado y su entrada es 0, entonces su salida es 1, y regresa al primer estado porque se cortó la secuencia.
  - Sino, si está en su segundo estada y su entrada es 1, entonces su salida es 0, y avanza hacia el tercer estado, registrando de esta manera la llegada del segundo 1 consecutivo.

- Paso 01: Entender bien el problema (Continuación)
  - Sino, si está en su tercer estado y su entrada es 0, entonces su salida es 1 y regresa al primer estado, porque se cortó la secuencia.
  - Sino, si está en su tercer estado y su entrada es 1, entonces su salida es 0 y pasa a su cuarto estado, registrando de esta manera la llegada del tercer uno consecutivo.
  - Sino, si está en su cuarto estado estado y su entrada es
    0, entonces su salida es 1 y regresa a su primer estado.
  - Sino, si está en su cuarto estado y su entrada es 1, entonces su salida es 0 y pasa a su cuarto estado.

- Paso 02: Definir si es Mealy o Moore
- En realidad esto se indica en el enunciado del problema como en este caso. Si no se dice nada siempre se prefiere tipo Moore.
- Recordar que en el tipo Moore las salidas, en un tiempo dado, solo dependen del estado.
- En cambio en el tipo Mealy, las salidas en un tiempo dado, depeden del estado y las entrdas en ese instante.
  - Antes la duda elegir tipo Moore, pero en este caso se pidio tipo Mealy, asi que recordar que este ejemplo es un secuencial tipo Mealy.

- Paso 03: Identificar las entradas, las salidas, los estados y las variables de estados, nombrarlos y codificarlos.
  - En este caso está claro que hay una entrada de un bit que es «x», una salida de un bit que es «y».
  - También está claro que hay cuatro estados, y por ende hay dos flips flops como mínimo. Cada salida Q de cada flip flop será una variable de estados.
  - Llamaremos A a la salida Q del primer flip-flop, y la salida Q del segundo flip flop será llamada B.

- Paso 03: Identificar las entradas, las salidas, los estados y las variables de estados, nombrarlos y codificarlos. (Continuación)
- Los estados se codificarán según la siguiente tabla:
- Notar que la codificación de estados es totalmente arbitraria y aquí por ejemplo, al tercer estado se codifico con (11) y al cuarto con (10).

Α	В	Estado	Código de Estado (AB)
0	0	Primero	00
0	1	Segundo	01
1	1	Tercero	11
1	0	Cuarto	10

Paso 04: Hacer Diagrama de estados




FIGURA 5-16
Diagrama de estados del circuito de la figura 5-15

- Paso 05: Elegir el tipo de flip flop a utilizar.
- Siempre por defecto elegimos primero al flip flop tipo D.
- De todas maneras aunque nos pidieran otro tipo de flip flop siempre partimos de un tipo D, resolvemos para tipo D, y luego modificamos las ecuaciones como se indicará después.
- En resumen, elegir siempre primero tipo D, y resolver primero para tipo D. Si se piden otro tipo de flip flop, se pueden transformar después las ecuaciones.

 Paso 06: Encontrar las ecuaciones del combinacional de estados y del combinacional de salida.

**Tabla 5-3**Segunda forma de la tabla de estados

Estado actual	Siguie estad		Salida		
	x = 0	x = 1	x = 0	x = 1	
AB	AB	AB	у	у	
00	00	01	0	0	
01	00	11	1	0	
10	00	10	1	0	
11	00	10	1	0	

 Paso 06: Encontrar las ecuaciones del combinacional de estados y combinacial de salida.

**Tabla 5-2** *Tabla de estados para el circuito de la figura 5-15* 

Estado actual A B		Entrada	Siguiente estado	Salida y	
		X	A B		
0	0	0	0 0	0	
0	0	1	0 1	0	
0	1	0	0 0	1	
0	1	1	1 1	0	
1	0	0	0 0	1	
1	0	1	1 0	0	
1	1	0	0 0	1	
1	1	1	1 0	0	

 Paso 06: Encontrar las ecuaciones del combinacional de estados y combinacional de salida.

$$D_A = Ax + Bx$$

$$D_B = A'x$$

$$y = (A + B)x'$$

$$D: Q(t + 1) = D_0.$$

• Paso 7:




FIGURA 5-15 Ejemplo de circuito secuencial

 Obtención Directa de ecuaciones de Estados y salidas:

**Tabla 5-2** *Tabla de estados para el circuito de la figura 5-15* 

Estado actual		Entrada	Siguiente estado	Salida
Α	В	X	A B	У
0	0	0	0 0	0
0	0	1	0 1	0
0	1	0	0 0	1
0	1	1	1 1	0
1	0	0	0 0	1
1	0	1	1 0	0
1	1	0	0 0	1
1	1	1	1 0	0

- Obtención Directa de ecuaciones de Estados y salidas:
- Simplemente sumamos los minitérminos
- DA= A'BX+AB'X+ABX
- DB= A'BX+A'B'X
- Y=A'BX'+AB'X'+ABX'

- Obtención Directa de ecuaciones de Estados y salidas:
- SI COMPARAMOS SE PUEDEN SACAR DIRECTAMETNE DEL DIAGRAMA DE ESTADOS.
- TENIENDO EN CUENTA LA CODIFICACION DE ESTADOS:


A	В	Estado	Código de Estado (AB)
0	0	Primero	00
0	1	Segundo	01
1	1	Tercero	11
1	0	Cuarto	10

# Diseño o Síntesis de Circuitos Secuenciales OBTENCIÓN DIRECTA DE ECUACIONES

DA= A'BX+AB'X+ABX

DB= A'BX+A'B'X

Y=A'BX'+AB'X'+ABX'




Α	В	Estado	Código
0	0	Primero	00
0	1	Segundo	01
1	1	Tercero	11
1	0	Cuarto	10

## HDL para Secuenciales

Ejemplo HDL 5-5

```
//Diagrama de estados Mealy (figura 5-16)
module Mealy_mdl (x,y,CLK,RST);
  input x, CLK, RST;
  output y;
  reg y;
  reg [1:0] Prstate, Nxtstate;
  parameter S0 = 2'b00, S1 = 2'b01, S2 = 2'b10, S3 = 2'b11;
   always @ (posedge CLK or negedge RST)
      if (~RST) Prstate = S0; //Iniciar en estado S0
      else Prstate = Nxtstate; //Operaciones de reloj
   always @ (Prstate or x) //Determinar siguiente estado
         case (Prstate)
            S0: if (x) Nxtstate = S1;
                  else Nxtstate = S0:
            S1: if (x) Nxtstate = S3;
                  else Nxtstate = S0;
            S2: if (\sim x) Nxtstate = S0;
                  else Nxtstate = S2;
            S3: if (x) Nxtstate = S2;
                  else Nxtstate = S0;
         endcase
   always @ (Prstate or x) //Evaluar salida
         case (Prstate)
            S0: y = 0;
            S1: if (x) y = 1'b0; else y = 1'b1;
            S2: if (x) y = 1'b0; else y = 1'b1;
            S3: if (x) y = 1'b0; else y = 1'b1;
         endcase
  endmodule
```



**FIGURA 5-19** 


Diagrama de estados del circuito de la figura 5-18


**Tabla 5-12** Tablas de excitación de flip-flops


Q(t)	Q(t + 1)	J	K		Q(t)	Q(t + 1)	T
0	0	0	X		0	0	0
0	1	1	X		0	1	1
1	0	X	1		1	0	1
1	1	X	0		1	1	0
	a) <i>JK</i>			_		b) <i>T</i>	


**Tabla 5-13** *Tabla de estados y entradas de flip-flops JK* 


Estado Actual		Entrada	Siguiente Estado		Entradas del flip-flop			
Α	В	X	A	В	JA	K <sub>A</sub>	J <sub>B</sub>	K <sub>B</sub>
0	0	0	0	0	0	X	0	X
0	0	1	0	1	0	X	1	X
0	1	0	1	0	1	X	$\boldsymbol{X}$	1
0	1	1	0	1	0	X	$\boldsymbol{X}$	0
1	0	0	1	0	X	0	0	X
1	0	1	1	1	X	0	1	X
1	1	0	1	1	X	0	$\boldsymbol{X}$	0
1	1	1	0	0	X	1	$\boldsymbol{X}$	1












**FIGURA 5-18** Circuito secuencial con flip-flop *JK* 

• Flip Flop J-k



a) Diagrama de circuito

b) Símbolo gráfico

FIGURA 5-12 Flip-Flop JK

$$D = JQ' + K'Q$$


# Proceso de Diseño con FF JK OBTENCIÓN DIRECTA DE ECUACIONES

- Da=A' B X' + A B' X' + A B' X + A B X'
- Da= Ja A' + Ka' A
- SI A = 0 OBTENEMOS:
- Ja = B X'
- SI A = 1 OBTENEMOS:
- Ka' = B' X' + B' X + B X' = B' (X' + X) + B X'
- Ka' = B' + (BX') = (B'+B)(B'+X') = B'+X'
- LUEGO Ka = B X (APLICANDO DE MORGAN)

# Proceso de Diseño con FF JK OBTENCIÓN DIRECTA DE ECUACIONES

- Db = A' B' X + A' B X + A B' X + A B X'
- Db = Jb B' + Kb' B
- SI B=0
- Jb = A' X + A X = X
- SIB = 1
- Kb' = A' X + A X'


#### Sección 7-2 Memoria de acceso aleatorio 257




# FIGURA 7-2 Diagrama de bloqes de una unidad de memoria

#### Ejemplo HDL 7-1


```
//Operaciones de lectura y escritura de memoria.
//El tamaño de la memoria es 64 palabras de 4 bits c/u.
module memory (Enable, ReadWrite, Address, DataIn, DataOut);
    input Enable, ReadWrite;
    input [3:0] DataIn;
    input [5:0] Address;
   output [3:0] DataOut;
   reg [3:0] DataOut;
   reg [3:0] Mem [0:63]; //Memoria de 64 x 4
    always @ (Enable or ReadWrite)
      if (Enable)
      if (ReadWrite)
      DataOut = Mem[Address]; //Leer
      else
     Mem[Address] = DataIn; //Escribir
      else DataOut = 4'bz;  //Estado de alta impedancia
endmodule
```






#### FIGURA 7-4

Formas de onda de temporización de un ciclo de memoria





Selecionar


BC

Leer/escribir

Salida


Entrada

FIGURA 7-5
Celda de memoria




Datos de salida

#### Sección 7-5 Memoria de sólo lectura 271



#### FIGURA 7-9

Diagrama de bloques de ROM



#### **FIGURA 7-10**

Lógica interna de una ROM de  $32 \times 8$ 





FIGURA 7-11 Programación de la ROM según la tabla 7-3



#### Se pide:

Indicar el tamaño de cada bloque de memoria (RAM #1, #1, #2, #3, #4, #5) expresado en cantidad de palabras x ancho de palabra en bits.

Dibujar el mapa de memoria implementado, indicando la dirección de inicio y final de cada bloque.

Indicar si esta implementación presenta posiciones imagen o espejo. De ser así, indicar su ubicación en el mapa y a que bloque real corresponden.

Calcular la capacidad total (expresada en bytes) de memoria implementado (no se consideran las posiciones imagen)

