
# Lógica Secuencial Sincrónica

Circuitos Secuenciales Sincrónicos



**FIGURA 5-2** Circuito secuencial sincrónico con reloj




FIGURA 5-15 Ejemplo de circuito secuencial

$$A(t+1) = A(t)x(t) + B(t)x(t)$$

$$B(t+1) = A'(t)x(t)$$

$$A(t+1) = Ax + Bx$$

$$B(t+1) = A'x$$

$$y(t) = [A(t) + B(t)]x'(t)$$

$$y = (A + B)x'$$

Tabla de Estados

**Tabla 5-2** *Tabla de estados para el circuito de la figura 5-15* 

Estado actual		Entrada	Siguiente estado	Salida	
A B		X	A B	У	
0	0	0	0 0	0	
0	0	1	0 1	0	
0	1	0	0 0	1	
0	1	1	1 1	0	
1	0	0	0 0	1	
1	0	1	1 0	0	
1	1	0	0 0	1	
1	1	1	1 0	0	

Tabla de Estados

**Tabla 5-3**Segunda forma de la tabla de estados

Estado actual	Siguie estac		Salida		
	x = 0	x = 1	x = 0	x = <b>1</b>	
AB	AB	AB	у	у	
00	00	01	0	0	
01	00	11	1	0	
10	00	10	1	0	
11	00	10	1	0	

### Análisis de Circuitos Secuenciales

Diagrama de Estados




FIGURA 5-16
Diagrama de estados del circuito de la figura 5-15

### Análisis de Circuitos Secuenciales


Ecuaciones de Estado y Ecuación de Salida

$$D_A = Ax + Bx$$

$$D_B = A'x$$


$$y = (A + B)x'$$

$$D: Q(t+1) = D_Q.$$



Estado actual	Salidas	Siguiente estado
A	x y	A
0	0 0	0
0	0 1	1
0	1 0	1
0	1 1	0
1	0  0	1
1	0 1	0
1	1 0	0
1	1 1	1


b) Tabla de estados



c) Diagrama de estados

#### **FIGURA 5-17**

Circuito secuencial con flip-flop D



#### **FIGURA 5-18**

Circuito secuencial con flip-flop JK


$$J_A = B$$
  $K_A = Bx'$   
 $J_B = x'$   $K_B = A'x + Ax' = A \oplus x$ 

$$J_A = B$$
  $K_A = Bx'$   
 $J_B = x'$   $K_B = A'x + Ax' = A \oplus x$   
 $A(t+1) = JA' + K'A$   
 $B(t+1) = JB' + K'B$   
 $A(t+1) = BA' + (Bx')'A = A'B + AB' + Ax$   
 $B(t+1) = x'B' + (A \oplus x)'B = B'x' + ABx + A'Bx'$ 

$$J_A = B$$
  $K_A = Bx'$   
 $J_B = x'$   $K_B = A'x + Ax' = A \oplus x$ 


**Tabla 5-4** *Tabla de estados de un circuito secuencial con flip-flops JK* 

Estado Actual				Siguiente estado		Entradas de flip-flop			
Α	В	X	Α	В		J <sub>A</sub>	K <sub>A</sub>	<b>J</b> <sub>B</sub>	K <sub>B</sub>
0	0	0	0	1		0	0	1	0
0	0	1	0	0		0	0	0	1
0	1	0	1	1		1	1	1	0
0	1	1	1	0		1	0	0	1
1	0	0	1	1		0	0	1	1
1	0	1	1	0		0	0	0	0
1	1	0	0	0		1	1	1	1
1	1	1	1	1		1	0	0	0



**FIGURA 5-19** 

Diagrama de estados del circuito de la figura 5-18



a) Diagrama de circuito

**FIGURA 5-20** 

Circuito secuencial con dos flip-flops T


$$Q(t+1) = T \oplus Q = T'Q + TQ'$$

$$T_A = Bx$$
  
 $T_B = x$   
 $y = AB$ 

$$A(t + 1) = (Bx)'A + (Bx)A' = AB' + Ax' + A'Bx$$
  
 $B(t + 1) = x \oplus B$ 

**Tabla 5-5**Tabla de estados para un circuito secuencial con flip-flops T

Estado actual		Entrada	Siguiente estado		Salida	
Α	В	X	A	В	У	
0	0	0	0	0	0	
0	0	1	0	1	0	
0	1	0	0	1	0	
0	1	1	1	0	0	
1	0	0	1	0	0	
1	0	1	1	1	0	
1	1	0	1	1	1	
1	1	1	0	0	1	



b) Diagrama de estados

FIGURA 5-20

Circuito secuencial con dos flip-flops T

```
initial
    begin
        clock = 1'b0;
    repeat (30)
        #10 clock = ~ clock;
    end
end

initial
    begin
        clock = 1'b0;
        #300 $finish;
    end
    always
        #10 clock = ~clock;
```

**always** @ (expresión de control de sucesos) Enunciados procedimentales de asignación.

#### Ejemplo HDL 5-1

```
//Descripción de un latch D (Véase la figura 5-6)
module D_latch (Q,D,control);
  output Q;
  input D,control;
  reg Q;
  always @ (control or D)
  if (control) Q = D; //Igual que: if (control == 1)
endmodule
```

```
//Flip-flop D
module D_FF (Q,D,CLK);
  output Q;
  input D,CLK;
  reg Q;
  always @ (posedge CLK)
  Q = D;
endmodule
```

```
//Flip-flop D
module D_FF (Q,D,CLK);
   output Q;
   input D, CLK;
   req 0;
   always @ (posedge CLK)
    O = D:
endmodule
//Flip-flop D con restablecimiento asincrónico.
module DFF (Q,D,CLK,RST);
   output Q;
   input D, CLK, RST;
   req 0;
   always @(posedge CLK or negedge RST)
     if (\simRST) 0 = 1'b0; // Igual a: if (RST == 0)
     else O = D;
endmodule
```

```
//Flip-flop T hecho con flip-flop D y compuertas
module TFF (Q,T,CLK,RST);
   output Q;
   input T, CLK, RST;
   wire DT;
   assign DT = 0 ^ T ;
//Crear ejemplar del flip-flop D
   DFF TF1 (O,DT,CLK,RST);
endmodule
//Flip-flop JK hecho con flip-flop D y compuertas
module JKFF (Q,J,K,CLK,RST);
   output Q;
   input J, K, CLK, RST;
   wire JK;
   assign JK = (J \& \sim Q) \mid (\sim K \& Q);
//Crear ejemplar de flip-flop D
   DFF JK1 (Q, JK, CLK, RST);
endmodule
```

```
//Flip-flop JK hecho con flip-flop D y compuertas
module JKFF (O, J, K, CLK, RST);
   output Q;
   input J, K, CLK, RST;
   wire JK;
   assign JK = (J \& \sim Q) \mid (\sim K \& Q);
//Crear ejemplar de flip-flop D
   DFF JK1 (O, JK, CLK, RST);
endmodule
//Flip-flop D
module DFF (Q,D,CLK,RST);
   output Q;
   input D, CLK, RST;
   reg 0;
   always @ (posedge CLK or negedge RST)
     if (\simRST) 0 = 1'b0;
     else O = D;
endmodule
```

```
//Descripción funcional de flip-flop JK
module JK FF (J,K,CLK,Q,Onot);
   output 0, Onot;
   input J, K, CLK;
   reg Q;
   assign Qnot = ~ Q ;
   always @ (posedge CLK)
           case ({J,K})
             2'b00: 0 = 0;
             2'b01: Q = 1'b0;
             2'b10: Q = 1'b1;
             2'b11: Q = ~ Q;
           endcase
endmodule
```





FIGURA 5-16
Diagrama de estados del circuito de la figura 5-15


```
//Diagrama de estados Mealy (figura 5-16)
module Mealy_mdl (x,y,CLK,RST);
  input x, CLK, RST;
  output y;
  reg y;
  reg [1:0] Prstate, Nxtstate;
  parameter S0 = 2'b00, S1 = 2'b01, S2 = 2'b10, S3 = 2'b11;
   always @ (posedge CLK or negedge RST)
      if (~RST) Prstate = S0; //Iniciar en estado S0
      else Prstate = Nxtstate; //Operaciones de reloj
   always @ (Prstate or x) //Determinar siguiente estado
         case (Prstate)
            S0: if (x) Nxtstate = S1;
                  else Nxtstate = S0:
            S1: if (x) Nxtstate = S3;
                  else Nxtstate = S0;
            S2: if (\sim x) Nxtstate = S0;
                  else Nxtstate = S2;
            S3: if (x) Nxtstate = S2;
                  else Nxtstate = S0;
         endcase
   always @ (Prstate or x) //Evaluar salida
         case (Prstate)
            S0: y = 0;
            S1: if (x) y = 1'b0; else y = 1'b1;
            S2: if (x) y = 1'b0; else y = 1'b1;
            S3: if (x) y = 1'b0; else y = 1'b1;
         endcase
  endmodule
```



**FIGURA 5-19** 

Diagrama de estados del circuito de la figura 5-18

```
//Diagrama de estados de Moore (figura 5-19)
module Moore_mdl (x,AB,CLK,RST);
   input x,CLK,RST;
   output [1:0]AB;
   reg [1:0] state;
   parameter S0 = 2'b00, S1 = 2'b01, S2 = 2'b10, S3 = 2'b11;
      always @ (posedge CLK or negedge RST)
         if (~RST) state = S0; //Iniciar en estado S0
         else
         case (state)
           S0: if (\simx) state = S1; else state = S0;
           S1: if (x) state = S2; else state = S3;
           S2: if (\simx) state = S3; else state = S2;
           S3: if (\simx) state = S0; else state = S3;
         endcase
   assign AB = state;  //Salida de flip-flops
endmodule
```



a) Diagrama de circuito

b) Diagrama de estados


**FIGURA 5-20** 

Circuito secuencial con dos flip-flops T

```
//Descripción estructural de circuito secuencial
//Véase la figura 5-20a)
module Tcircuit (x,y,A,B,CLK,RST);
   input x,CLK,RST;
   output y, A, B;
   wire TA, TB;
//Ecuaciones de entrada de flip-flop
   assign TB = x,
          TA = x \& B;
//Ecuación de salida
   assign y = A \& B;
//Se crean ejemplares de flip-flops T
   T FF BF (B, TB, CLK, RST);
   T FF AF (A, TA, CLK, RST);
endmodule
//Flip-flop T
module T_FF (Q,T,CLK,RST);
   output 0;
   input T, CLK, RST;
   reg ();
     always @ (posedge CLK or negedge RST)
       if (\simRST) 0 = 1'b0;
       else O = O ^ T;
endmodule
```


```
//Estímulo para probar el circuito secuencial
module testTcircuit:
  reg x, CLK, RST; //entradas del circuito
 wire y, A, B; //salida del circuito
  Tcircuit TC (x,y,A,B,CLK,RST); // se crea un ejemplar
                                   // del circuito
  initial
     begin
        RST = 0;
        CLK = 0;
      #5 RST = 1;
         repeat (16)
      #5 CLK = \simCLK;
     end
  initial
     begin
          x = 0;
      #15 x = 1;
          repeat (8)
      #10 x = ~ x;
     end
endmodule
```

#### 198 Capítulo 5 Lógica secuencial sincrónica



#### **FIGURA 5-21**

Salida de la simulación del ejemplo HDL 5-7



#### FIGURA 5-24

Diagrama de estados para el detector de sucesiones

**Tabla 5-11** *Tabla de estados para el detector de sucesiones* 

Estado actual				iente do	Salida	
Α	В	X	Α	В	У	
0	0	0	0	0	0	
0	0	1	0	1	0	
0	1	0	0	0	0	
0	1	1	1	0	0	
1	0	0	0	0	0	
1	0	1	1	1	0	
1	1	0	0	0	1	
1	1	1	1	1	1	

$$A(t+1) = D_A(A, B, x) = \sum (3, 5, 7)$$
  


$$B(t+1) = D_B(A, B, x) = \sum (1, 5, 7)$$
  

$$y(A, B, x) = \sum (6, 7)$$

$$D_A = Ax + Bx$$

$$D_B = Ax + B'x$$

$$y = AB$$




**FIGURA 5-26** Diagrama lógico del detector de sucesiones


**Tabla 5-12** Tablas de excitación de flip-flops


Q(t)	Q(t + 1)	J	K		Q(t)	Q(t + 1)	T
0	0	0	X		0	0	0
0	1	1	X		0	1	1
1	0	X	1		1	0	1
1	1	X	0		1	1	0
	a) <i>JK</i>			_		b) <i>T</i>	


**Tabla 5-13** *Tabla de estados y entradas de flip-flops JK* 

Estado Actual		Entrada	Siguiente da Estado		Entradas del flip-flo			
Α	В	X	A	В	JA	K <sub>A</sub>	J <sub>B</sub>	K <sub>B</sub>
0	0	0	0	0	0	X	0	X
0	0	1	0	1	0	X	1	X
0	1	0	1	0	1	X	$\boldsymbol{X}$	1
0	1	1	0	1	0	X	$\boldsymbol{X}$	0
1	0	0	1	0	X	0	0	X
1	0	1	1	1	X	0	1	X
1	1	0	1	1	X	0	$\boldsymbol{X}$	0
1	1	1	0	0	X	1	$\boldsymbol{X}$	1













FIGURA 5-28
Diagrama lógico para el circuito secuencial con flip-flops JK



#### FIGURA 5-29

Diagrama de estados de un contador binario de tres bits

**Tabla 5-14** *Tabla de estados para el contador de tres bits* 

Estado actual		Siguiente estado		estado	Entradas de los flip-flops	
A <sub>2</sub>	<i>A</i> <sub>1</sub>	A <sub>0</sub>	A <sub>2</sub>	Α	A <sub>0</sub>	$T_{A2}$ $T_{A1}$ $T_{A0}$
0	0	0	0	0	1	0 0 1
0	0	1	0	1	0	0 1 1
0	1	0	0	1	1	0 0 1
0	1	1	1	0	0	1 1 1
1	0	0	1	0	1	0 0 1
1	0	1	1	1	0	0 1 1
1	1	0	1	1	1	0 1 1
1	1	1	0	0	0	1 1 1




FIGURA 5-30

Mapas para el contador binario de tres bits




FIGURA 5-31
Diagrama lógico del contador de tres bits

- 1\_ Entender bien el enunciado del problema. Si hay dudas de lo que se pide, preguntar antes de empezar a solucionarlo.
- 2\_ Decidir si es tipo Mealy o tipo Moore (Normalmente se pide tipo Moore). (El enunciado generalmente lo indica, si no se dice nada elegir siempre tipo Moore).
- 3\_ Identificar las entradas, las salidas, los estados y las variables de estados, nombrarlos y codificarlos.
- 4\_ Hacer Diagrama de Estados.
- 5\_ Elegir o Definir el tipo de Flip Flops a utilizar. Si no se dice nada elegir siempre Flip Flop tipo D.
- 6\_ Encontrar ecuaciones para el combinacional de estados y para el combinacional de salidas.
- 7\_ Seleccionar Tecnologías para implementar los combinacionales e Implementar el circuito final.

#### • Ejemplo 01:

- Diseñar e implementar un circuito secuencial de Mealy, que cumpla con las especificaciones descriptas más abajo.
   Implementar con Flip-Flops tipo D, y compuertas de cualquier tipo, a su elección. La especificaciones de transiciones de estados y de valor de salida son las siguientes:
- Al arrancar luego de un reset tipo asíncrono, desde un estado inicial, el circuito sensa (en cada flanco ascendente de reloj) la llegada de tres o más unos consecutivos a su entrada. Dicha entrada es una señal de un bit denominada «x».
- Mientras van entrando los tres unos consecutivos en «x», la salida «y» se mantiene en 0 y la máquina va pasando al siguiente estado, hasta que entran al menos tres unos consecutivos.

- Ejemplo 01: (Continuación)
  - Si mientras va esperando los tres unos consecutivos, la entrada «x» se pone a 0, cortando la secuencia de unos, entonces la salida «y» se pone a 1, y la máquina regresa al inicial, empezando todo de nuevo.
  - Si luego de entrar los tres unos consecutivos siguen entrando unos por la entrada «x» el comportamiento sigue igual respecto de la salida.
  - Si ya entraron al menos tres unos consecutivos, y entra por «x» un 0, la máquina de Mealy saca por su salida «y» un 1, y regresa al estado inicial empezando todo de nuevo.

- Paso 01: (Entender bien el problema)
  - Si está en su primer estado (estado inicial luego del reset) y su entrada es 0, entonces su salida es 0, y permanece en dicho primer estado.
  - Sino, si está en su primer estado y su entrada es 1, entonces su salida es 0, y pasa al segundo estado, registrando de esta manera la llegada del primer uno.
  - Sino, si está en su segundo estado y su entrada es 0, entonces su salida es 1, y regresa al primer estado porque se cortó la secuencia.
  - Sino, si está en su segundo estada y su entrada es 1, entonces su salida es 0, y avanza hacia el tercer estado, registrando de esta manera la llegada del segundo 1 consecutivo.

- Paso 01: Entender bien el problema (Continuación)
  - Sino, si está en su tercer estado y su entrada es 0, entonces su salida es 1 y regresa al primer estado, porque se cortó la secuencia.
  - Sino, si está en su tercer estado y su entrada es 1, entonces su salida es 0 y pasa a su cuarto estado, registrando de esta manera la llegada del tercer uno consecutivo.
  - Sino, si está en su cuarto estado estado y su entrada es
     0, entonces su salida es 1 y regresa a su primer estado.
  - Sino, si está en su cuarto estado y su entrada es 1, entonces su salida es 0 y pasa a su cuarto estado.

- Paso 02: Definir si es Mealy o Moore
- En realidad esto se indica en el enunciado del problema como en este caso. Si no se dice nada siempre se prefiere tipo Moore.
- Recordar que en el tipo Moore las salidas, en un tiempo dado, solo dependen del estado.
- En cambio en el tipo Mealy, las salidas en un tiempo dado, depeden del estado y las entrdas en ese instante.
  - Antes la duda elegir tipo Moore, pero en este caso se pidio tipo Mealy, asi que recordar que este ejemplo es un secuencial tipo Mealy.

- Paso 03: Identificar las entradas, las salidas, los estados y las variables de estados, nombrarlos y codificarlos.
  - En este caso está claro que hay una entrad de un bit que es «x», una salida de un bit que es «y».
  - También está claro que hay cuatro estados, y por ende hay dos flips flops como mínimo. Cada salida Q de cada flip flop será una variable de estados.
  - Le llamaremos a la salida Q del primer flip será A, y la salida Q del segundo flip flop será llamada B.

- Paso 03: Identificar las entradas, las salidas, los estados y las variables de estados, nombrarlos y codificarlos. (Continuación)
- Los estados se codificarán según la siguiente tabla:
- Notar que la codificación de estados es totalmente arbitraria y aquí por ejemplo, al tercer estado se codifico con (11) y al cuarto con (10).

Α	В	Estado	Código de Estado (AB)
0	0	Primero	00
0	1	Segundo	01
1	1	Tercero	11
1	0	Cuarto	10

Paso 04: Hacer Diagrama de estados




FIGURA 5-16
Diagrama de estados del circuito de la figura 5-15

- Paso 05: Elegir el tipo de flip flop a utilizar.
- Siempre por defecto elegimos primero al flip flop tipo D.
- De todas maneras aunque nos pidieran otro tipo de flip flop siempre partimos de un tipo D, resolvemos para tipo D, y luego modificamos las ecuaciones como se indicará después.
- En resumen, elegir siempre primero tipo D, y resolver primero para tipo D. Si se piden otro tipo de flip flop, se pueden transformar después las ecuaciones.

 Paso 06: Encontrar las ecuaciones del combinacional de estados y del combinacional de salida.

**Tabla 5-3**Segunda forma de la tabla de estados

Estado actual	Siguie estac		Salida	
	x = 0	x = 1	x = 0	x = 1
AB	AB	AB	у	у
00	00	01	0	0
01	00	11	1	0
10	00	10	1	0
11	00	10	1	0

 Paso 06: Encontrar las ecuaciones del combinacional de estados y combinacioal de salida.

**Tabla 5-2** *Tabla de estados para el circuito de la figura 5-15* 

Estado actual		Siguiente Entrada estado		Salida
Α	В	X	A B	У
0	0	0	0 0	0
0	0	1	0 1	0
0	1	0	0 0	1
0	1	1	1 1	0
1	0	0	0 0	1
1	0	1	1 0	0
1	1	0	0 0	1
1	1	1	1 0	0

 Paso 06: Encontrar las ecuaciones del combinacional de estados y combinacional de salida.

$$D_A = Ax + Bx$$

$$D_B = A'x$$

$$y = (A + B)x'$$

$$D: Q(t + 1) = D_0.$$

• Paso 7:




FIGURA 5-15 Ejemplo de circuito secuencial

 Obtención Directa de ecuaciones de Estados y salidas:

**Tabla 5-2** *Tabla de estados para el circuito de la figura 5-15* 

Estado actual		Siguiente Entrada estado		Salida	
Α	В	X	A B	У	
0	0	0	0 0	0	
0	0	1	0 1	0	
0	1	0	0 0	1	
0	1	1	1 1	0	
1	0	0	0 0	1	
1	0	1	1 0	0	
1	1	0	0 0	1	
1	1	1	1 0	0	

- Obtención Directa de ecuaciones de Estados y salidas:
- Simplemente sumamos los minitérminos
- DA= A'BX+AB'X+ABX
- DB= A'BX+A'B'X
- Y=A'BX'+AB'X'+ABX'

- Obtención Directa de ecuaciones de Estados y salidas:
- SI COMPARAMOS SE PUEDEN SACAR DIRECTAMETNE DEL DIAGRAMA DE ESTADOS.
- TENIENDO EN CUENTA LA CODIFICACION DE ESTADOS:


A	В	Estado	Código de Estado (AB)
0	0	Primero	00
0	1	Segundo	01
1	1	Tercero	11
1	0	Cuarto	10

# Diseño o Síntesis de Circuitos Secuenciales OBTENCIÓN DIRECTA DE ECUACIONES

DA= A'BX+AB'X+ABX

DB= A'BX+A'B'X

Y=A'BX'+AB'X'+ABX'



Α	В	Estado	Código
0	0	Primero	00
0	1	Segundo	01
1	1	Tercero	11
1	0	Cuarto	10

```
initial
    begin
        clock = 1'b0;
    repeat (30)
        #10 clock = ~ clock;
    end
end

initial
    begin
        clock = 1'b0;
        #300 $finish;
    end
    always
        #10 clock = ~clock;
```

**always** @ (expresión de control de sucesos) Enunciados procedimentales de asignación.

#### Ejemplo HDL 5-1

```
//Descripción de un latch D (Véase la figura 5-6)
module D_latch (Q,D,control);
  output Q;
  input D,control;
  reg Q;
  always @ (control or D)
  if (control) Q = D; //Igual que: if (control == 1)
endmodule
```

```
//Flip-flop D
module D_FF (Q,D,CLK);
  output Q;
  input D,CLK;
  reg Q;
  always @ (posedge CLK)
  Q = D;
endmodule
```

```
//Flip-flop D
module D_FF (Q,D,CLK);
   output Q;
   input D, CLK;
   req 0;
   always @ (posedge CLK)
    O = D:
endmodule
//Flip-flop D con restablecimiento asincrónico.
module DFF (Q,D,CLK,RST);
   output Q;
   input D, CLK, RST;
   req 0;
   always @(posedge CLK or negedge RST)
     if (\simRST) 0 = 1'b0; // Igual a: if (RST == 0)
     else O = D;
endmodule
```

```
//Flip-flop T hecho con flip-flop D y compuertas
module TFF (Q,T,CLK,RST);
   output Q;
   input T, CLK, RST;
   wire DT;
   assign DT = 0 ^ T ;
//Crear ejemplar del flip-flop D
   DFF TF1 (O,DT,CLK,RST);
endmodule
//Flip-flop JK hecho con flip-flop D y compuertas
module JKFF (Q,J,K,CLK,RST);
   output Q;
   input J, K, CLK, RST;
   wire JK;
   assign JK = (J \& \sim Q) \mid (\sim K \& Q);
//Crear ejemplar de flip-flop D
   DFF JK1 (Q, JK, CLK, RST);
endmodule
```

```
//Flip-flop JK hecho con flip-flop D y compuertas
module JKFF (O, J, K, CLK, RST);
   output Q;
   input J, K, CLK, RST;
   wire JK;
   assign JK = (J \& \sim Q) \mid (\sim K \& Q);
//Crear ejemplar de flip-flop D
   DFF JK1 (O, JK, CLK, RST);
endmodule
//Flip-flop D
module DFF (Q,D,CLK,RST);
   output Q;
   input D, CLK, RST;
   reg 0;
   always @ (posedge CLK or negedge RST)
     if (\simRST) 0 = 1'b0;
     else O = D;
endmodule
```

```
//Descripción funcional de flip-flop JK
module JK FF (J,K,CLK,Q,Onot);
   output 0, Onot;
   input J, K, CLK;
   reg Q;
   assign Qnot = ~ Q ;
   always @ (posedge CLK)
           case ({J,K})
             2'b00: 0 = 0;
             2'b01: Q = 1'b0;
             2'b10: Q = 1'b1;
             2'b11: Q = ~ Q;
           endcase
endmodule
```






FIGURA 5-16
Diagrama de estados del circuito de la figura 5-15

```
//Diagrama de estados Mealy (figura 5-16)
module Mealy_mdl (x,y,CLK,RST);
  input x, CLK, RST;
  output y;
  reg y;
  reg [1:0] Prstate, Nxtstate;
  parameter S0 = 2'b00, S1 = 2'b01, S2 = 2'b10, S3 = 2'b11;
   always @ (posedge CLK or negedge RST)
      if (~RST) Prstate = S0; //Iniciar en estado S0
      else Prstate = Nxtstate; //Operaciones de reloj
   always @ (Prstate or x) //Determinar siguiente estado
         case (Prstate)
            S0: if (x) Nxtstate = S1;
                  else Nxtstate = S0:
            S1: if (x) Nxtstate = S3;
                  else Nxtstate = S0;
            S2: if (\sim x) Nxtstate = S0;
                  else Nxtstate = S2;
            S3: if (x) Nxtstate = S2;
                  else Nxtstate = S0;
         endcase
   always @ (Prstate or x) //Evaluar salida
         case (Prstate)
            S0: y = 0;
            S1: if (x) y = 1'b0; else y = 1'b1;
            S2: if (x) y = 1'b0; else y = 1'b1;
            S3: if (x) y = 1'b0; else y = 1'b1;
         endcase
  endmodule
```




**FIGURA 5-18**Circuito secuencial con flip-flop *JK* 



**FIGURA 5-19** 

Diagrama de estados del circuito de la figura 5-18

```
//Diagrama de estados de Moore (figura 5-19)
module Moore_mdl (x,AB,CLK,RST);
   input x, CLK, RST;
   output [1:0]AB;
   reg [1:0] state;
   parameter S0 = 2'b00, S1 = 2'b01, S2 = 2'b10, S3 = 2'b11;
      always @ (posedge CLK or negedge RST)
         if (~RST) state = S0; //Iniciar en estado S0
         else
         case (state)
           S0: if (\simx) state = S1; else state = S0;
           S1: if (x) state = S2; else state = S3;
           S2: if (\simx) state = S3; else state = S2;
           S3: if (\simx) state = S0; else state = S3;
         endcase
   assign AB = state;  //Salida de flip-flops
endmodule
```



a) Diagrama de circuito

b) Diagrama de estados

**FIGURA 5-20** 

Circuito secuencial con dos flip-flops T

## HDL para Secuenciales

Ejemplo HDL 5-7


```
//Descripción estructural de circuito secuencial
//Véase la figura 5-20a)
module Tcircuit (x,y,A,B,CLK,RST);
   input x,CLK,RST;
   output y, A, B;
   wire TA, TB;
//Ecuaciones de entrada de flip-flop
   assign TB = x,
          TA = x \& B;
//Ecuación de salida
   assign y = A \& B;
//Se crean ejemplares de flip-flops T
   T FF BF (B, TB, CLK, RST);
   T FF AF (A, TA, CLK, RST);
endmodule
//Flip-flop T
module T_FF (Q,T,CLK,RST);
   output 0;
   input T, CLK, RST;
   reg ();
     always @ (posedge CLK or negedge RST)
       if (\simRST) 0 = 1'b0;
       else O = O ^ T;
endmodule
```

# HDL para Secuenciales

```
//Estímulo para probar el circuito secuencial
module testTcircuit:
  reg x, CLK, RST; //entradas del circuito
 wire y, A, B; //salida del circuito
  Tcircuit TC (x,y,A,B,CLK,RST); // se crea un ejemplar
                                   // del circuito
  initial
     begin
        RST = 0;
        CLK = 0;
      #5 RST = 1;
         repeat (16)
      #5 CLK = \simCLK;
     end
  initial
     begin
          x = 0;
      #15 x = 1;
          repeat (8)
      #10 x = ~ x;
     end
endmodule
```


# HDL para Secuenciales

#### 198 Capítulo 5 Lógica secuencial sincrónica



#### **FIGURA 5-21**

Salida de la simulación del ejemplo HDL 5-7



#### FIGURA 5-24

Diagrama de estados para el detector de sucesiones

**Tabla 5-11** *Tabla de estados para el detector de sucesiones* 

Estado actual		Entrada	Siguiente Estado		Salida	
Α	В	X	Α	В	У	
0	0	0	0	0	0	
0	0	1	0	1	0	
0	1	0	0	0	0	
0	1	1	1	0	0	
1	0	0	0	0	0	
1	0	1	1	1	0	
1	1	0	0	0	1	
1	1	1	1	1	1	

$$A(t+1) = D_A(A, B, x) = \sum (3, 5, 7)$$
  


$$B(t+1) = D_B(A, B, x) = \sum (1, 5, 7)$$
  

$$y(A, B, x) = \sum (6, 7)$$


$$D_A = Ax + Bx$$

$$D_B = Ax + B'x$$

$$y = AB$$



**FIGURA 5-26** Diagrama lógico del detector de sucesiones



**FIGURA 5-19** 


Diagrama de estados del circuito de la figura 5-18


**Tabla 5-12** Tablas de excitación de flip-flops


Q(t)	Q(t + 1)	J	K		Q(t)	Q(t + 1)	T
0	0	0	X		0	0	0
0	1	1	X		0	1	1
1	0	X	1		1	0	1
1	1	X	0		1	1	0
	a) <i>JK</i>		_		b) <i>T</i>		

**Tabla 5-13** *Tabla de estados y entradas de flip-flops JK* 

Estado Actual		Entrada	Siguiente Estado		Entradas del flip-flop				
Α	В	X	A	В	JA	K <sub>A</sub>	J <sub>B</sub>	K <sub>B</sub>	
0	0	0	0	0	0	X	0	X	
0	0	1	0	1	0	X	1	X	
0	1	0	1	0	1	X	$\boldsymbol{X}$	1	
0	1	1	0	1	0	X	$\boldsymbol{X}$	0	
1	0	0	1	0	X	0	0	X	
1	0	1	1	1	X	0	1	X	
1	1	0	1	1	X	0	$\boldsymbol{X}$	0	
1	1	1	0	0	X	1	$\boldsymbol{X}$	1	










FIGURA 5-27 Mapas para las ecuaciones de entrada J y K






FIGURA 5-28
Diagrama lógico para el circuito secuencial con flip-flops JK



**FIGURA 5-18** Circuito secuencial con flip-flop *JK* 

• Flip Flop J-k



a) Diagrama de circuito

b) Símbolo gráfico

FIGURA 5-12 Flip-Flop JK

$$D = JQ' + K'Q$$

# Proceso de Diseño con FF JK OBTENCIÓN DIRECTA DE ECUACIONES


- Da=A' B X' + A B' X' + A B' X + A B X'
- Da= Ja A' + Ka' A
- SI A = 0 OBTENEMOS:
- Ja = B X'
- SI A = 1 OBTENEMOS:
- Ka' = B' X' + B' X + B X' = B' (X' + X) + B X'
- Ka' = B' + (BX') = (B'+B)(B'+X') = B'+X'
- LUEGO Ka = B X (APLICANDO DE MORGAN)

# Proceso de Diseño con FF JK OBTENCIÓN DIRECTA DE ECUACIONES

- Db = A' B' X + A' B X + A B' X + A B X'
- Db = Jb B' + Kb' B
- SI B=0
- Jb = A' X + A X = X
- SIB = 1
- Kb' = A' X + A X'

# Flip-Flops


#### Flip Flop T



a) Con un flip-flop JK

T D C

b) Con un flip-flop D



c) Símbolo gráfico

FIGURA 5-13 Flip-Flop *T* 

$$D = T \oplus Q = TQ' + T'Q$$

# Flip-Flops

#### Tablas de Transición

**Tabla 5-1** *Tablas características de flip-flops* 


Flip-Flop <i>JK</i>								
J K	Q(t+1)							
0 0 0 1 1 0 1 1	Q(t) 0 1 $Q'(t)$	Sin cambio Restablecer Establecer Complementar						

Flip-Flop T

	, Hob p	
D	Q(t+1)	
0	0	Restablecer
1	1	Establecer

Flip-Flop D

T	Q(t+1)	
0	Q(t) $Q'(t)$	Sin cambio Complementar



#### FIGURA 5-29

Diagrama de estados de un contador binario de tres bits

**Tabla 5-14** *Tabla de estados para el contador de tres bits* 

Estado actual		Siguiente estado			Entradas de los flip-flops			
A <sub>2</sub>	<i>A</i> <sub>1</sub>	A <sub>o</sub>	A <sub>2</sub>	Α	A <sub>0</sub>	T <sub>A2</sub>	$T_{A1}$	$T_{A0}$
0	0	0	0	0	1	0	0	1
0	0	1	0	1	0	0	1	1
0	1	0	0	1	1	0	0	1
0	1	1	1	0	0	1	1	1
1	0	0	1	0	1	0	0	1
1	0	1	1	1	0	0	1	1
1	1	0	1	1	1	0	1	1
1	1	1	0	0	0	1	1	1




FIGURA 5-30

Mapas para el contador binario de tres bits




FIGURA 5-31
Diagrama lógico del contador de tres bits