# 复旦大学计算机科学技术学院

#### 2016-2017 第一学期《数字逻辑与部件设计》期末练习卷答案

#### 共9页

课程代码:	COMP130002.02	考试形式	:□闭卷	☑开卷	2016 年	12 月
	(本试卷答卷时间为1	20 分钟,答	案必须写	在试卷上,	做在草稿纸上无效)	

专业_			学	号		姓名			_成绩_		<u> </u>
题号	_	=	Ξ	四	五	六	七	八	九	+	总分
得分											

### 一、填空题(15分)

- 1. 将十进制数(43.375)<sub>10</sub>用二进制数表示为\_(101011.011)<sub>2</sub>,用八进制数表示为\_(53.3)<sub>8</sub>。
- 2. 带符号位二进制数(-1101)<sub>2</sub>的原码为\_11101\_, 反码为\_10010\_, 补码为\_10011\_。
- 3. 格雷码的特点为<u>相邻的两个代码之间只有一位发生变化</u>, (49)<sub>10</sub>用 8421 BCD 码表示为\_\_(01001001)<sub>8421BCD</sub>。
- 4. 2K×4 位 RAM 字线为 <u>2048</u>根,位线为 4 根,地址数有 <u>11</u> 个,要组成 8K×8 位的存储器需要 2K×4 位 RAM 芯片需要 <u>8</u>片。


# 二、单选题(20分)

1.	下列逻辑等式,不正确的是	В	0	
	A. $A + AB = A$ C. $AB + AB' = A$		A + A'B = B $A(A + B) = A$	
2.	把逻辑函数式 $Y = AB'C + A' + B'$	8 +	C′化成最简形	式,可得 <u>D</u> 。
	A. $Y = A' + B$ C. $Y = A' + C'$		Y = B + C' $Y = 1$	
3.	下列函数式中,是最小项之和形	〈式	的为: <u>B</u>	o
	A. $Y(A, B, C) = A + B'C$ C. $Y(A, B, C) = ABC + (A'BC')'$			C'C' + AB'C + A'BC' C'C'D' + ABD'
4.	在下列电路中,属于时序逻辑电	路	的是 <u>       C                             </u>	o
	A. 编码器 C. 计数器		译码器 数据选择器	
5.	对于输入输出均为低电平有效的	J 8	线-3 线优先编	扁码器 74HC148,已
	知I' <sub>0</sub> ~I' <sub>7</sub> 优先级别依次增大,当	它	的输出端Y′2Y′	<sub>1</sub> Y' <sub>0</sub> = 010时,它的
	输入端I′ <sub>0</sub> I′ <sub>1</sub> I′ <sub>2</sub> I′ <sub>3</sub> I′ <sub>4</sub> I′ <sub>5</sub> I′ <sub>6</sub> I′ <sub>7</sub> 可能是	륃:	<u>B</u> •	
	A. 10011111 C. 11011001		10011 <mark>011</mark> 11111001	
5.	为了把串行输入的数据转换为并	行	输出的数据,	可以使用 <u>A</u> 。
	A. 移位寄存器 C. 计数器		寄存器 存储器	
7.	随机存取存储器具有	能	0	
	A. 读/写 B. 无读/写	C.	只读	D. 只写

## 三、化简题(5分)


1. 应用卡诺图化简法,把下列逻辑函数化简为最简**与或**形式  $Y(A,B,C,D) = \sum m(3,5,6,7,10) + d(0,1,2,4,8)$ 

解: Y = A' + B'D'



# 四、作图题(5分)

在边沿 SR 触发器中,已知 S、R、CLK 端的电压波形如下图所示,试画出 Q、Q′端对应的电压波形。设触发器的初始状态为 Q=0。




五、(15分)用与非门设计一个组合电路,其输入为4位二进制数,当该数大于或等于10(1010)时,输出为1,否则输出为0。

### 解:


1	$A_2$	$A_1$	$A_0$	Y
$A_3$		0	0	0
0	0	0	1	0
0	0	1	0	0
0	0	1	1	0
0	1	0	0	0
0	1	0	1	0
0	1	1	0	0
0	1	1	1	0
0	0	0	0	0
1		0	1	0
1	0	1	0	1
1	0	1	1	1
1	0		0	1
1	1	0	0	1
1	1	0	1	1
1	1	1	0	1
1	1	1	1	1

得到Y =  $A_3A'_2A_1A'_0 + A_3A'_2A_1A_0 + A_3A_2A'_1A'_0 + A_3A_2A'_1A_0 +$  $A_3A_2A_1A'_0 + A_3A_2A_1A_0$ 

用卡诺图化简后得:  $Y = A_3A_2 + A_3A_1 = ((A_3A_2)'(A_3A_1)')'$ 



六、(15 分)分析下图所示时序电路的逻辑功能,写出电路的输入方程、状态方程和输出方程,画出电路的状态转移图,并说明电路能否自启动。




#### 解:

输入方程: 
$$\begin{cases} D_1 = Q'_3 \\ D_2 = Q_1 \\ D_3 = Q_1 Q_2 \end{cases}$$

状态方程: 
$$\begin{cases} Q_1^* = D_1 = {Q'}_3 \\ Q_2^* = D_2 = Q_1 \\ Q_3^* = D_3 = Q_1 Q_2 \end{cases}$$

输出方程:  $Y = (Q'_1Q_3)'$ 




由状态转换图可知, 该电路能够自启动。

七、(15 分)试用下降沿触发的边沿 JK 触发器设计一个同步时序电路,其状态转换如下图所示,要求根据分析的方程画出电路逻辑图。

$$\begin{array}{ccc}
000 \rightarrow 001 \rightarrow 011 \\
\uparrow & \downarrow \\
100 \leftarrow 110 \leftarrow 111
\end{array}$$

**解**:根据状态图,画出电路次态 $Q_2^*Q_1^*Q_0^*$ 的卡诺图



将上面的卡诺图分解为3个卡诺图,3个次态化简后得状态方程:

$$Q_2^* = Q_1$$
 ,  $Q_1^* = Q_0$  ,  $Q_0^* = {Q'}_2$ 

根据 JK 触发器的特性方程 $Q^* = JQ' + K'Q$ ,变换次态函数形式


$$Q_2^* = Q_1(Q_2' + Q_2) = Q_1Q_2' + Q_1Q_2$$

$$Q_1^* = Q_0(Q_1' + Q_1) = Q_0Q_1' + Q_0Q_1$$


$$Q_0^* = Q_2'(Q_0' + Q_0) = Q_2'Q_0' + Q_2'Q_0$$

对比特性方程,可得驱动方程:

$$J_0 = Q_1$$
,  $K_0 = {Q'}_1$ ;  $J_1 = Q_0$ ,  $K_1 = {Q'}_0$ ;  $J_2 = {Q'}_2$ ,  $K_2 = Q_2$ 



八、( $\frac{5}{9}$ )试分析下图的与或逻辑阵列,写出 $Y_1$ 、 $Y_2$ 、 $Y_3$ 与 A、B、C、D之间的逻辑函数式。




$$Y_1 = A' + B + C + D'$$

$$Y_2 = AB + A'B' + CD' + C'D$$

$$Y_3 = ABCD + A'B'C'D'$$

### 九、(5分)编写下图 4 位移位寄存器的 Verilog 程序



```
module ShiftReg(
  input wire clk,
  input wire clr,
  input wire data_in,
  output reg [3:0] q );
  always @(posedge clk, posedge clr)
  begin
    if(c1r == 1)
      q \le 0
    else
    begin
      q[3] <= data_in;
      q[2:0] \leftarrow q[3:1];
    end
  end
```

endmodule