
تمرین ۷ مدارهای منطقی

چمران معینی

9971+07



حالات A, B, C, D را به ترتیب A, B, C, D کدگذاری می کنیم.


S	Х	S+	Υ
00	0	00	0
00	1	01	0
01	0	00	0
01	1	10	0
10	0	11	0
10	1	10	0
44	0	00	1
11	1	01	0

حال از یک طرف شروع به سرم مدارمان می کنیم.

از طرفی میبینیم که خروجی تنها در یک حالت ۱ است، پس به سادگی میفهمیم:

 $Y = S_1 S_0 X'$

می توانیم گوشهای از مدار را براساس این معادله رسم کنیم:



حالا باید ورودی فلیپفلاپها را مشخص کنیم.

در مجموع چهار ورودی داریم. ورودیهای FF0 را J0 و K0 مینامیم و ورودیهای FF1 را J1 و K1 مینامیم و خروجی آنها را هم S0 و S1 مینامیم. سپس برای هر یک از این ورودیها، یک جدول کارنو براساس S و X میکشیم تا ببینیم به هر یک از این ورودیها، باید چه مقداری بدهیم.

میدانیم که معادلهی فلیپ فلاپ JK به این شکل است:

$$(Q^+) = QK' + Q'J$$

برای مثال، در مورد فلیپ فلاپ ۰ می توانیم بنویسیم:

$$S_0^+ = S_0 K' + S_0' J$$

J0

S	00	01	11	10
0	0	Х	X	1
1	1	Х	Х	0

$$J_0 = XS_1' + X'S_1 = X xor S_1$$

K0

S	00	01	11	10
0	X	1	0	X
1	X	<u>1</u>	1	Х

 $K_0 = S_1' + X' = X \text{ nand } S_1$

S	00	01	11	10
0	0	0	Х	Х
1	0	1	X	Х


 $J_1 = XS_0$


Κ1

S	00	01	11	10
0	Х	X	1	0
1	Х	X	1	0


 $K_1 = S_0$

حال براساس مقادیری که پیدا کردیم، می توانیم ورودی های فلیپفلاپها را وصل کنیم:





ابتدا هر چهار متغیرمان صفر هستن. از چپ شروع می کنیم و یکی یکی فلیپفلاپها را در این حالت بررسی می کنیم.





اولین فلیپفلاپ، که هردو ورودیِ آن ۱ است، همواره در حالت **toggle** قرار دارد، یعنی با هر کلاک خوردن، خروجی آن تغییر می کند، پس با اولین لبه ی پایینرونده ی کلاک، مقدار A برابر با یک خواهد شد. این تغییر، باعثِ ایجاد یک لبه ی بالارونده در کلاک فلیپفلاپ دوم و چهارم خواهد بود، که چون همه ی فلیپفلاپها به لبه ی پائینرونده حساس هستند، هیچ تغییری در آنها ایجاد نخواهد شد. پس از ۲۰۰۰ به ۱۰۰۰ تغییر خواهیم داشت و نمودار به شکل مقابل خواهد بود:

با رسیدن به لبه ی پائین رونده ی بعدی کلاک، مقدار A دوباره تغییر می کند و برابر با ۰ می شود. به طور کلی می پذیریم که مقدار A در تمام لبه های پائین رونده، تغییر خواهد کرد.

هنگامی که A از ۱ به ۰ تغییر می کند، ورودی کلاک در فلیپفلاپ دوم و چهارم هم در لبهی پایین روندهی خود قرار می گیرند. در نتیجه خروجی فلیپفلاپ دوم که JK اَن 11 است هم، از صفر به یک تغییر می کند. به این ترتیب کلاک فلیپفلاپ سوم، در لبهی بالاروندهی خود خواهد بود و خروجیاش تغییری نمی کند.


به سراغ چهارمین فلیپفلاپ میرویم. چون همچنان C برابر با صفر است، J نیز در آن صفر خواهد بود و K برابر با یک است، پس در حالت RESET قرار دارد و خروجی صفر می دهد. پس از ۱۰۰۰ به ۱۰۰۰ تغییر خواهیم داشت و نمودار به شکل مقابل خواهد بود:





در لبهی پائین روندهی بعدی، مقدار A دوباره برابر با ۰ میشود، پس تغییری در فلیپفلاپ دوم و چهارم نداریم. در خروجی فلیپ فلاپ سوم هم تا زمانی که به لبهی پائینرونده نرسیده باشد، تغییری نداریم. پس از ۱۱۰۰ به ۱۱۰۰ خروجی فلیپ فلاپ سوم هم تا زمانی که به لبهی پائینرونده نرسیده باشد، تغییری نداریم. پس از نمودار به شکل مقابل خواهد بود:

به همین ترتیب، تا انتها مقدار A در تمام لبههای پائینرونده کلاک، تغییر می کند. مقدار B هم در لبههای پائینرونده ی A تغییر می کند. مقدار C هم در لبههای پائینرونده کالاک، تغییر می کند.




به شکل زیر:

پس این سه متغیر و تغییراتشان، برایمان واضح و مشخص هستند.


حال به بررسی D میپردازیم. تا هنگامی که C برابر با صفر باشد، J در این فلیپ فلاپ صفر خواهد بود، پس با توجه به این که K همواره ۱ است، همواره در حال به بررسی D می داد. حالت RESET قرار خواهد داشت و خروجی صفر می دهد.

حال به بررسی حالتی میپردازیم که C برابر با یک شده باشد. اگر در این حالت B برابر صفر باشد، مشابه حالت قبلی D برابر با D برابر با D برابر با D برابر با D میشود. آنگاه مدار در حالت D خواهد شد. اما اگر هم D و هم D برابر با D باشند، آنگاه D برابر با D میتوانیم بر این اساس، مقادیر D را هم بکشیم:



 $0000 \to 1000 \to 0100 \to 1100 \to 0010 \to 1010 \to 0110 \to 1110 \to 0001 \to 1001 \to 0100$

۳. دیاگرام حالت زیر مربوط به یک شمارنده 6 modulo است که از حالت 000 شروع می شود. (۲۰ نمره)
الف) ابتدا با روش حداقل هزینه (Minimal Cost) و با استفاده از T-FF این مدار را طراحی کنید.
ب)آیا برای حالات مشخص نشده در مدار مشکلی وجود دارد؟ توضیح دهید.



بک ماشین حالت توسط کد وریلاگ صفحه بعد توصیف شده است. (۲۰ نمره)
الف) به چند فلیپفلاپ برای ساخت این ماشین حالت نیاز داریم؟

ب) دیاگرام حالت ماشین را رسم کنید. (نیازی به رسم خود مدار نیست.)

ج) اگر دنباله ورودی از چپ به راست بصورت زیر باشد، دنباله خروجی چیست؟

1010100101

د) آیا reset در این مدار از نوع سنکرون است یا اَسنکرون؟ توضیح دهید.

۵. جدول حالت زیر را با رسم implication chart تا جای ممکن کاهش حالت دهید. (۲۰ نمره) *x* 0 1 E/1 *A*/0 Α *C*/0 В *E*/1 *D*/1 С *A*/1 D *F*/0 *G*/1 Ε *C*/0 *B*/1 *F*/0 *E*/1 *A*/1 *D*/1

ابتدا implication chart را می کشیم.

در قدم اول، خانههای جدول را برای خانههایی که در آنها خروجیها برابر است پر میکنیم.

b						
С						
d	a=f					
"	e=g					
е		e=b				
-		c=c				
f	a=f			f=f		
'	e=e			g=e		
~			a=a			
g			d=d			
	a	b	С	d	е	f

مواردی که در آنها شرط تساوی، نمی تواند برقرار باشد را قرمز رنگ می کنیم:

b						
С						
d	a=f e=g					
е		e=b c=c				
f	a=f e=e			f=f g=e		
g			a=a d=d		X	
	a	b	С	d	е	f

در نتیجه خواهیم داشت:

$$a = f$$
, $b = e$, $c = g$

پس می توانیم جدول حالتمان را به شکل زیر، ساده کنیم:


	X		
	0	1	
А	A/0	B/1	
В	B/1	C/0	
С	A/1	D/1	
D	A/0	C/1	

⁹. مدار زیر را در نظر بگیرید.

الف) با استفاده از جدول کارنو مشخص کنید آیا مدار تولید کننده F هازارد دارد یا خیر. در صورت مثبت بودن پاسخ، نوع هازارد را نیز مشخص کنید.

ب) با کشیدن شکل موج و با فرض ۵ نانوثانیه تاخیر برای وارون کنندهها و ۱۰ نانوثانیه تاخیر برای سایر گیتها، صحت نتیجه قسمت الف را بررسی کنید.

ج) اگر تغییرات ورودیهای A تا D دقیقاً همزمان با لبه کلاک انجام شوند، حداقل پریود کلاک چقدر باشد تا مدار به درستی کار کند؟ تاخیر فلیپفلاپ را ۱۰ نانوثانیه، زمان setup آن را ۱۵ نانوثانیه، و زمان hold آن را ۷ نانوثانیه در نظر بگیرید.



الف)

AAB'	
В	F=AB'+A'CD
c	b
D A'CD	CLR

AB CD	00	01	11	10
00	0	0	0	1
01	0	0	0	1
11	1	1	0	1
10	0	0	0	1

در جدول مان دو خانهی یک مجاور داریم که با یکدیگر در یک گروه نیستند (با رنگ سبز مشخص شدهاند)، پس هازارد داریم.

از طرفی چون مدارمان از نوع SoP است، پس هازادر استاتیک-۱ داریم، یعنی بین دو حالتی که خروجی یک است، در یک واحد زمان، شاهد خروجی صفر خواهیم بود.

ب) تغییرات مدار را از 1011 به 0011 بررسی می کنیم.

با تغییر مقدار A از یک به صفر، مقدار 'AB هم از یک به صفر تغییر می کند، که البته این تاخیر ۱۰ نانوثانیه طول می کشد.

همچنین بعد از ۵ نانوثانیه، وارون کننده یکی از ورودیهای A'CD را یک میکند، و ۱۰ نانوثانیه بعد از آن، خروجی A'CD برابر با یک میشود.

در این بین، ۵ نانوثانیه، هر دو گیت اند، خروجی شان صفر خواهد بود که در این جا یک گلیچ ۰ خواهیم داشت.

F	
Α	
В	
C	
D	


ج)

بدون در نظر گرفتن f ، حداقل پریود کلاک باید ۱۰+۲۵=۲۵ باشد. از طرفی اگر لبه ی کلاک رو همزمان با تغییرات ورودیها بگیریم، میدانیم که پالس ما ۱۰ نانوثانیه بعد از تغییر شروع می شود و ۱۵ نانوثانیه بعد از اولین تغییر هم تمام می شود، پس با توجه به این که ۲۵>۱۵ ، در نتیجه پاسخ همان ۲۵ نانوثانیه است.

۷. دیاگرام حالت Mealy مداری را رسم کنید که یک ورودی X را در هر پالس ساعت (Clock) دریافت می کند و خروجی آن (Z) هنگامی یک می شود که دنباله ۱۰۱۱۱ در ورودی دریافت شده باشد. این مدار باید همپوشانی دنباله را هم بپذیرد. بنابراین دنباله ۱۰۱۱۱۱۱۱۱ باید دوبار خروجی را یک کند. (فقط رسم دیاگرام حالت کافی است). (۲۰ نمره)

۸. یک ماشین حالت سنکرون دارای دو ورودی x_1 و x_2 و خروجی x_1 است. ابتدا با مقایسه ورودیها در لبه کلاکها منتظر می ماند تا در دو پالس متوالی کلاک مقادیر یکسانی در ورودیها ببیند. پس از آن تعداد یکها در ورودی x_1 را چک می کند و با دیدن تعداد فرد یک در این ورودی، خروجی یک شده و با مشاهده تعداد زوج یک در این ورودی، خروجی صفر می شود. (۳۰ نمره) الف) اگر ماشین حالت از نوع میلی باشد، دیاگرام حالت و جدول حالت را رسم کنید. x_1 باگر ماشین حالت از نوع مور باشد، دیاگرام حالت و جدول حالت را رسم کنید.


۹. با استفاده از یک شمارنده ۴بیتی و گیتهای مورد نیاز شمارندهای طراحی کنید که مرتباً از ۵ به ۱۳ بالا شمرده و سپس از ۱۳ به ۵ پایین بشمرد و این چرخه تکرار گردد. (نمره کامل به مدار با حداقل گیت داده خواهد شد.) (۲۰ نمره)



۱۰. مدار زیر را در نظر بگیرید، با فرض اینکه تاخیر گیتهای NAND برابر 10ns و تاخیر گیتهای وارون کننده برابر با 5ns است، به سوالات زیر پاسخ دهید: (۳۰ نمره)

الف) ابتدا بدون رسم شکل موج، با استفاده از یکی از روشهایی که در درس آموختید تعیین کنید که آیا این مدار هازارد دارد یا خیر. در هر دو حالت پاسخ مثبت یا منفی دلیل پاسخ خود را بطور کامل توضیح دهید. همچنین در صورتی که پاسخ مثبت است، نوع هازارد را مشخص کنید.

ب) با رسم شکل موج پاسختان به سوال قبلی را راستی آزمایی نمایید. چنانچه پاسخ مثبت بوده باشد، عرض پالس ناخواسته را نیز گزارش کنید.



الف)

ابتدا مدار تولید کنندهی ac'd+c'd را بررسی می کنیم (خروجی اَنرا z مینامیم):

AB CD	00	01	11	10
00	0	0	0	0
01	1	1	1	1
11	0	0	0	0
10	0	0	0	0

میبینیم که دو یک مجاور که گروه مشترک نداشته باشند، نداریم. پس در این بخش تاخیری نداریم.

حال بقیهی مدار را یک SoP دیگر در نظر می گیریم و آن را بررسی می کنیم.

AB CD	00	01	11	10
00	0	0	0	0
01	1	1	1	1
11	0	1	1	0
10	0	1	1	0

میبینیم که در اینجا ۱ های مجاوری داریم که در گروههای مشترک نباشند، پس انتظار داریم که استاتیک هازارد-۱ داشته باشیم.

تغییرات مدار را از 1111 به 1101 بررسی می کنیم.

مقدار z پس از ۲۵ نانوثانیه از ۰ به ۱ تغییر می کند.

مقدار bc هم بعد از ۱۰ نانوثانیه از ۱ به ۰ تغییر می کند.

بین این دو تاخیر، ۳۰ نانوثانیه است که در آن هنگام، هردو ورودی گیت آخرمان صفر است، پس خروجیاش هم صفر خواهد بود و یک پالس ناخواسته به عرض ۱۵ نانوثانیه خواهیم داشت.

