تمرین پنجم مدارهای منطقی

چمران معینی

9971+07

■ بخش دوم: سوالات اصلى

۱. با استفاده از یک مالتی پلکسر ۴ به ۱ و حداقل تعداد گیتهای دیگر، تابع زیر را پیادهسازی کنید. راهنمایی: سعی کنید ورودیها را هوشمندانه انتخاب کنید تا مجبور نشوید زمان زیادی را صرف امتحان کردن همه حالات ممکن کنید.

 $F(A, B, C, D) = \Sigma m(2,3,6,9,10,13,15) + \Sigma d(0,12,14)$

میدانیم که هر مالتیپلکستر ۴:۱ دو سلکتور دارد، پس میتوانیم دوتا از متغیرهایمان را به عنوان سلکتور انتخاب کنیم. همچنین میدانیم که در هر یک از چهار حالت سلکتور، دو متغیر دیگر نیز میتوانند چهار حالت مختلف داشته باشند.

ل کارنو بررسی کنیم.	ا به کمک جدوز	حالتهای مختلف را	مى توانيم اين
---------------------	---------------	------------------	---------------

AB CD	00	01	11	10	
00	Χ	0	Х	0	0
01	0	0	1	1	Α
11	1	0	1	0	C XNOR D
10	1	1	Х	1	1
	С	CD'	1	C XOR D	


در هر یک از سطرها، و هم چنین در هر یک از سطرها، مقدار دو متغیر ثابت است که می توانیم آن دو متغیر را سلکتورها فرض کنیم که در یکی از چهار حالت خود هستند. سپس دو متغیر دیگر را بررسی می کنیم تا ببینیم در آن حالت، به واسطه ی چند گیت ورودی موردنظر را تولید می کنند.

همین کار را برای شش (تعداد حالات ممکن برای انتخاب دو سلکتور از چهار متغیر) حالت دیگر نیز بررسی می کنیم.

AC BD	00	01	11	10	
00	Х	1	1	0	С
01	0	1	0	1	A XOR C
11	0	0	1	1	А
10	0	1	Х	Х	С
	0	B'+D'	B+D'	D	

AD BC	00	01	11	10	
00	Х	0	1	0	AD
01	1	1	0	1	A'+D'
11	1	0	1	Х	A'+D
10	0	0	1	Х	А
	С	B'C	(B'C)'	С	

با مقایسه ی این شش حالت، میبینیم بهترین حالت هنگامیست که AD به عنوان سلکتور انتخاب شود، در این حالت تنها به دو گیت نات و یک گیت اند نیاز داریم.



ری عملکرد مدار زیر را با زبان وریلُاگ (Verilog) بصورت dataflow توصیف کنید. (۱۰ نمره) A' عملکرد مدار زیر را با زبان وریلُاگ M المحتال M المحتال


```
module Two(I, A, B, C, D, E);


output I;
input A, B, C, D, E;
wire F, G, N;

assign F = (~A) & B & C;
assign G = D & (~E);
assign I = ~ (F ^ G);

endmodule
```

۳. به کمک جمع کننده BCD که در اسلایدها بررسی شد، یک مدار جمع کننده -تفریق کننده طراحی کنید. (۲۰ نمره)






این یک مدار جمع کننده ی BCD است، مانند همان چیزی که در اسلایدها بررسی شد، با این تفاوت که چون FA مناسب برای جمع دو تک بیتی در پروتئوس پیدا نکردم، از FA های برای جمع دو عددِ دوبیتی استفاده شده که از s1 های شان به عنوان Cout استفاده شده و به A2 B2 های شان هم مقدار صفر داده شده است تا مشابه فول ادرهایی که در اسلایدها برای جمع دو تک بیتی داشتیم، عمل کنند.

حال قصد داریم عملگر تفریق را نیز به قابلیتهای این مدار اضافه بکنیم. میدانیم که اگر به تفریق این دو عدد ده واحد اضافه کنیم، چیزی که در خروجی می بینیم تغییر نخواهد کرد، یعنی:


$$A - B = A - B + 10 = A + (10 - B)$$


پس می توانیم در ورودی مان یک سلکتورِ تکبیتی اضافه کنیم. اگر صفر بود، یعنی حاصل برابر جمع خواهد بود و همان فرآیندِ قبلی را ادامه می دهیم. اگر سلکتور برابر یک بود، به جای B از B-D استفاده می کنیم.

برای به دست آوردن B-D کافیست که از یک ادر استفاده کنیم و عدد B را با مکملِ دوی 1010 (دهِ باینری) که برابر است با 0110 جمع بکنیم. با منطق گفته شده، مدار مطلوب به این شکل خواهد بود:




دو 0 ای که با دایره ی نارنجی مشخص شدهاند، صفرهای منطقی هستند. 1 ای که با دایره ی قرمز مشخص شده است، سلکتوری ست که اگر 1 باشد، حاصلمان A + B خواهد شد و اگر 0 باشد، حاصل مان A + B خواهد شد. دایره های آبی و بنفش هم به ترتیب اعداد A و B را نشان می دهند که هر ارقام باارزش تر بالاتر قرار گرفته اند.





اگر قصد داشته باشیم بیشتر از دو عدد را هم با یکدیگر جمع و تفریق کنیم، میتوانیم از Cin ادری که کمارزش ترین ارقام اعداد را جمع می کند، به عنوان Cin استفاده کنیم، برای Cout هم از خروجی گیت NOT استفاده می کنیم.



الف)

در این مدار، هنگامی که مقدار B برابر با صفر باشد، مقدار Q برابر با A' می شود، و هنگامی که مقدار B برابر با ۱ شود، مدار وارد حالت Q برابر با Q می شود و هنگامی که مقدار Q می همان مقدار قبلی شان خواهند ماند.


چرا؟ وقتی که مقدار B برابر با یک می شود، هر دو گیتِ OR خروجیِ یک می دهند، به این ترتیب یکی از ورودی های هر دو NAND برابر با یک می شود، Q' برابر است با Q' برابر با همان Q' خواهد Q' برابر است با Q' برابر با همان Q' خواهد بود. Q' همان Q' خواهد بود.

به همین ترتیب در NAND پائینی هم، مقدار X برابر با Q است، پس X' هم برابر با Q' میشود، یعنی مقدار جدیدی که به Q' نسبت داده میشود، همان Q'

تا اینجا ثابت کردیم که چرا وقتی B برابر با یک باشد، مدار وارد حالتِ هلا می شود و همواره همان پاسخ قبلی را دوباره نشان می دهد. حال توضیح می دهیم که چرا وقتی B برابر با صفر می شود، هر دو گیت Q خروجی شان برابر با ورودی که چرا وقتی B برابر با صفر می شود، هر دو گیت Q خروجی شان برابر با ورودی دیگر خواهد شد. دیگر خواهد شد چون Q Q همارزش با Q است، به این ترتیب یکی از ورودی های دو Q برابر با صفر Q برابر با صفر می شود و در نتیجه Q برابر با یک می شود. همچنین اگر Q برابر با صفر شد، مقدار Q برابر با صفر می شود. می شود.


ب)

А	В	Q	Q'
0	0	1	0
0	1	HOLD	HOLD
1	0	0	1
1	1	HOLD	HOLD



این که در ابتدا مقدار Q برابر با یک است، به این معناست که مدتی پیش، مقدار S یک بوده است.

هنگامی که دوباره مقدار S برابر با یک و دوباره صفر می شود، تغییری در مقدار Q ایجاد نمی شود، اما هنگامی که R برابر با یک می شود، مقدار Q برابر با صفر خواهد شد و این بار Q' برابر یک می شود. بعد از صفر شدن R نیز، Q همچنان همان مقدار را در خود نگه خواهد داشت، تا زمانی که دوباره مقدار Q برابر با یک شود و این مقدار را تا زمانی که R برابر با صفر است، در خود نگه می دارد و نهایتا هنگامی که دوباره R برابر با یک می شود، دوباره مقدار Q برابر با صفر می شود و تا زمانی که مقدار Q برابر با صفر می شود، دوباره مقدار Q برابر با صفر می شود و تا زمانی که مقدار Q برابر با صفر است، این مقدار را در خود نگه می دارد.



۶. عملکرد مدار زیر را شرح دهید. (۲۰ نمره) مرک اشرح دهید. (۲۰ نمره)

هنگامی که **f برابر با یک** باشد، هر یک از بیتهای B برابر با متضادِ بیت متناظر از A خواهد بود، به بیانِ دیگر مدارمان مکملِ یکِ ورودیاش را خروجی میدهد.

هنگامی که **f برابر با صفر** باشد، تا جایی که بیتهای A (از شروع به پایان / از راست به چپ) برابر با ۰ باشند، هر یک از بیتهای B برابر با بیت متناظر B خواهند بود، اولین بیت A که برابر با ۱ بشود نیز، خروجیِ متناظرش برابر آن خواهد بود و مقدارِ یک را خواهد داشت، اما از آنجا به بعد تمام بیتهای B برابر با مقدار متضاد بیت متناظر از A خواهند شد. می بینیم که این همان روشی ست که برای یافتنِ مکمل دوی اعداد استفاده می کردیم، که از سمت راست شروع می کردیم و تمام صفرها و اولین یک را رد می کردیم و بعد از آن تمام ۱ ها را ۰ ، و تمام ۰ ها را ۱ می کردیم. پس در این حالت، مدار مکملِ دوی وردی شروع می دهد.

اما چطور و چگونه؟

در حالتی که f برابر با یک باشد، fout در اولین C مان هم برابر یک خواهد شد. به این ترتیب، fin بعدی و پس از آن تمام fin ها و تمام fout ها برابر با یک می شوند. هنگامی که همه f ها برابر با یک هستند، مقدار B برابر با f xor 1 یا همان f خواهد شد، به این ترتیب مکمل یک تولید می شود.

در حالتی که **f برابر با صفر** باشد، تا جایی که بیتهای A هم برابر با صفر هستند، هم 0 xor 0 برابر با صفر است و هم 0 and 0 ، در نتیجه تمام خروجیها و fin و fout ها نیز 0 خواهند بود. هنگامی که اولین بیت A برابر با یک شود، آنگاه 1 xor 0 هم برابر با یک می شود و از آنجا که

1 and 0 برابر با 1 است، از اینجا به بعد تمام fin ها و fout ها برابر با ۱ خواهند شد و مطابقِ همان منطقِ بندِ قبلی، هر یک از بیتهای B برابر با 1 and 0 بیت متناظر A خواهد شد.

پس به طور خلاصه می توان گفت این مدار می تواند مکمل یک و مکمل دوی اعداد را تولید کنند.

۷. حداکثر با چهار عدد AA و چهار عدد HA مداری طراحی کنید که یک عدد ۵-بیتی را در ورودی دریافت نموده و آن را در عدد ثابت ۳۷ ضرب کند. استفاده از هیچ عنصر دیگری غیر از چهار عدد AA و چهار عدد HA مجاز نیست. (۳۰ نمره)

باید ۳۷ را به شکل جمعی از توانهای دو در بیاوریم:

$$37 = 32 + 4 + 1 = 2^5 + 2^2 + 2^0$$

میدانیم که با ضرب شدنِ دو در یک عددِ باینری، یک صفر به سمتِ راستِ عددمان اضافه میشود، یعنی حاصل ضرب هر عدد ۵-بیتی در ۳۷ را میتوان این گونه به دست آورد:

						A[4]	A[3]	A[2]	A[1]	A[0]
				A[4]	A[3]	A[2]	A[1]	A[0]		
	A[4]	A[3]	A[2]	A[1]	A[0]					
ANSWER	A[4]	A[3]	A[2] + Cout	A[3] + A[0] + Cout(A[4] + A[2])	A[3] + A[0] + Cout(A[4] + A[2])	A[4] + A[2] + Cout(A[3] + A[1])	A[3] + A[1] + Cout(A[2] + A[0])	A[2] + A[0]	A[1]	A[0]

تفاوت FA و HA در این است که در HA دو بیت را با یکدیگر جمع می کنیم و یک بیت کری و یک بیتِ سام را در خروجی می دهیم، اما در FA علاوه بر اینها، همچنین می توانیم یک Cin هم بگیریم، یعنی تواناییِ جمعِ سه بیت را داریم، پس برای بخشهای بنفشِ جدول که جمع دو متغیرند، از HA و برای بخشهای بنفشِ جدول که جمع دو متغیرند، از FA استفاده می کنیم.


فرض می کنیم که HA و FA به این ترتیب ورودی بگیرند:

```
module HA(
    output Sum,
    output Cout,
    input x,
    input y
);
```

```
module FA(
    output Sum,
    output Cout,
    input x,
    input y,
    input Cin
);
```

اگر عدد ورودی را A بنامیم و خروجی را B بنامیم، کد وریلاگ مدار طراحی شده، به این شکل خواهد بود:

```
module x37(b, a);
    output b.
    input a;
    wire c0, c1, c2, c3, c4, c5, c6, c7;
    assign b[0] = a[0];
    assign b[1] = a[1];
    HA ha0(b[2], c0, a[2], a[0]);
    FA fa0(b[3], c1, a[3], a[1], c0);
    FA fa1(b[4], c2, a[4], a[2], c1);
    FA fa2(b[5], c3, a[0], a[3], c2);
    FA fa3(b[6], c4, a[1], a[4], c3);
    HA ha1(b[7], c5, a[2], c4);
    HA ha2(b[8], c6, a[3], c5);
    HA ha3(b[9], c7, a[4], c6);
endmodule
```



در تمام حالات تعریف شده ی این مدار، مقدار Q برابر با 1 است، برای اثبات این موضوع، فرض می کنیم که حالتی وجود داشته باشد که در آن Q برابر با و صفر باشد. در این حالت، باید هر دو ورودی گیت NAND برابر با یک باشند، یعنی Q و Q برابر با یک باشند. اگر Q برابر با یک باشد، آنگاه باید هر دو ورودی گیت NOR برابر با صفر باشد. ورودی ای که از Q می آید که برابر با صفر فرض شد، پس Q هم باید برابر با صفر باشد. پس تنها در صورتی Q برابر با صفر می شود که Q برابر با صفر باشد و Q برابر با صفر باشد، که در حالتی که این دو ورودی این مقادیر را داشته باشند، نه یک ورودی یک برای فعال شدن با صفر می شود که Q برابر با یک باشد و Q برابر با صفر باشد، که در حالتی که این دو ورودی این مقادیر را داشته باشند، نه یک ورودی یک برای فعال شدن Q به صورت طبیعی هر گز گیت NAND کافیست و نه یک ورودی صفر برای فعال شدن گیت Q با یک را به Q متصل کند. به این ترتیب جدول مشخصه ی مدار به طور طبیعی به این شکل است:

А	В	Q	Q'
0	0	1	0
0	1	1	0
1	0	1	0
1	1	1	0