

计算机组成原理第一次作业

陈安达 PB24111686

题目 1：Cache 地址格式

已知：

- 主存：512K × 16 位，也就是 2¹⁹ 个 16 位字
- 地址为字地址，所以主存地址位数为 19 位
- Cache：4096 × 16 位，也就是 2¹² 个 16 位字
- 块长：4 个 16 位字，所以块内地址 2 位
- Cache 块数：

[
 $2^{12} / 2^2 = 2^{10}$
]

1. 直接映射

Cache 行数为 2¹⁰，所以行号 10 位。

[
 $19 = 7 + 10 + 2$
]

标记 Tag	Cache 行号	块内地址
7 位	10 位	2 位

2. 全相联映射

全相联没有行号或组号，只需要 Tag 和块内地址。

[
 $19 = 17 + 2$
]

标记 Tag	块内地址
17 位	2 位

3. 二路组相联映射

Cache 块数为 2^{10} ，二路组相联，所以组数为：

[
 $2^{10} / 2 = 2^9$
]

组号 9 位。

[
 $19 = 8 + 9 + 2$
]

标记 Tag	组号	块内地址
8 位	9 位	2 位

4. 主存改为 512K × 32 位，四路组相联

CPU 仍按 16 位字地址编址。

主存容量变为：

[
 $512K \times 32 = 1024K \times 16$
]

所以主存有 2^{20} 个 16 位字，地址 20 位。

Cache 仍为 4096 个 16 位字，块长 4 字，所以 Cache 块数仍为：

[
 $4096 / 4 = 1024 = 2^{10}$
]

四路组相联：

[
 $2^{10} / 4 = 2^8$
]

组号 8 位。

[
 $20 = 10 + 8 + 2$
]

标记 Tag	组号	块内地址
10 位	8 位	2 位

题目 2：虚拟存储与 Cache 命中率

已知：

- 虚拟地址：32 位
- 页面大小：4KB
- Cache 数据区：8KB
- 块大小：32B
- 4 路组相联
- `int` 为 4B
- 数组：

[
 $24 \times 64 \times 4 = 6144\text{B} = 6\text{KB}$
]

1. 页面数与缺页异常

数组大小为 6KB，页面大小为 4KB，所以占：

[
2
]

个页面。

起始地址为：

[
00432000H
]

数组第 1 个页面：

[
 $00432000\text{H} \sim 00432\text{FFFH}$
]

数组第 2 个页面：

[
 $00433000\text{H} \sim 00433\text{FFFH}$
]

因此会发生 2 次缺页异常。

次数	触发访问	缺页地址
1	a[0][0]	00432000H
2	a[16][0]	00433000H

2. 是否具有时间局部性？

不具备明显时间局部性。

原因：每个数组元素只被写一次，之后不再访问。

但它具备空间局部性，因为数组按行优先连续存放，循环也是按行访问。

3. Cache 地址字段与 a[1][0]

Cache 块大小为 32B，所以块内地址：

$$\lceil \log_2 32 \rceil = 5$$

即：

字段	位数	地址位
块内地址	5 位	A4 ~ A0
组号	6 位	A10 ~ A5
标记	21 位	A31 ~ A11

因为 Cache 块数：

$$8\text{KB} / 32\text{B} = 256$$

4 路组相联，组数：

$$256 / 4 = 64 = 2^6$$

所以组号 6 位。

a[1][0] 地址：

$$00432000\text{H} + 1 \times 64 \times 4 = 00432100\text{H}$$

组号：

```
[  
(00432100H >> 5) \bmod 64 = 8  
]
```

所以：

```
a[1][0] 的虚拟地址 = 00432100H  
对应 Cache 组号 = 8
```

4. 数组占用主存块数与命中率

数组大小 6144B，主存块大小 32B：

```
[  
6144 / 32 = 192  
]
```

所以数组占 192 个主存块。

每个 Cache 块能放：

```
[  
32 / 4 = 8  
]
```

个 `int`。

原循环顺序

```
for (int i = 0; i < 24; i++)  
    for (int j = 0; j < 64; j++)  
        a[i][j] = 10;
```

总访问次数：

```
[  
24 \times 64 = 1536  
]
```

每块第一次访问 miss，后面 7 次 hit。

Miss 次数：

```
[  
192  
]
```

Hit 次数：

```
[
1536 - 192 = 1344
]
```

命中率：

```
[
1344 / 1536 = 87.5%
]
```

交换循环顺序后

```
for (int j = 0; j < 64; j++)
    for (int i = 0; i < 24; i++)
        a[i][j] = 10;
```

数组总大小 6KB，小于 Cache 数据区 8KB。

且题目假设数组访问不会和其他数据发生 Cache 冲突，所以每个块仍然只会第一次 miss。

因此：

```
[
hit\ rate = 87.5%
]
```

题目 3：Cache 映射与替换

已知：

- 地址 16 位，按字节编址
- Cache 数据区：128B
- 块大小：16B
- 2 路组相联
- LRU 替换
- 初始为空

1. 地址格式

块内地址：

```
[
\log_2 16 = 4
]
```

Cache 块数：

[
128 / 16 = 8
]

2 路组相联，所以组数：

[
8 / 2 = 4 = 2^2
]

组号 2 位。

[
16 = 10 + 2 + 4
]

标记 Tag	组号	块内地址
10 位	2 位	4 位

2. 每次访问 hit / miss

访问地址	块号	组号	Tag	结果
0000H	0	0	0	miss
0010H	1	1	0	miss
0040H	4	0	1	miss
0004H	0	0	0	hit
0080H	8	0	2	miss
0044H	4	0	1	miss
0100H	16	0	4	miss
0008H	0	0	0	miss
0014H	1	1	0	hit
0084H	8	0	2	miss

Hit 次数：

[
2
]

总访问次数：

[
10
]

命中率:

[
2 / 10 = 20%
]

3. 最终 Cache 内容

只涉及组 0 和组 1。

组号	最终内容
0	块 0000H ~ 000FH, 块 0080H ~ 008FH
1	块 0010H ~ 001FH
2	空
3	空

组 0 中，最后访问的是 0084H，所以块 0080H ~ 008FH 是最近使用的块。