# به نام خالق یکتا

پروژه میانی درس معماری کامپیوتر نیمسال دوم سال تحصیلی ۹۴–۹۳

#### موعد تحويل: ۲۵ اسفندماه ۹۳

هدف از این پروژه، طراحی و پیادهسازی یک حافظه نهان ٔ ساده برای یک حافظه اصلی ٔ، با استفاده از زبان Verilog و یا VHDL میباشد. انتخاب نرمافزار بر عهده دانشجویان است. میتوانید از نرمافزارهای Modelsim و یا Xilinx استفاده کنید.

#### ویژگیهای حافظه اصلی:

- حجم حافظه: ۴ کیلوبایت (۲۰۴۸ سطر ۲ بایتی)
- نیازی به پیادهسازی حافظه اصلی نیست (خط نوشتن، خواندن، داده و ...)
  - حافظه اصلی را با دادههای تصادفی ثابت پرکنید.

#### ویژگیهای حافظه نهان:

- حجم حافظه: ١ كيلوبايت (٢٥٤ سطر، هر سطر ۴ كلمه ٢ بايتي)
  - حافظه نهان موردنظر از نوع نگاشت مستقیم است.
- امتیازی ۱: در صورت پیادهسازی حافظه نهان مجموعه انجمنی ٔ در حالت k=2، نمره مثبت در نظر گرفته خواهد شد (تا سقف ۰/۵ نمره).
  - سیگنالهای ورودی /خروجی و عملکرد آنها در جدول ۱-سیگنالهای ورودی/خروجی آمده است.

<sup>2</sup> Main memory

<sup>&</sup>lt;sup>1</sup> Cache

<sup>&</sup>lt;sup>3</sup> Direct mapped cache

<sup>&</sup>lt;sup>4</sup> K-way set associative cache (KWSA)

# جدول ۱ -سیگنالهای ورودی/خروجی

توضيحات	پهنای بیتی	خروجی <i>ا</i> ورودی	نام سیگنال
حالت آمادهبه کار. از نوع active high. اگر در حالت low قرار بگیرد، سیگنالهای compو write بی تأثیر و مقدار تمام خروجیها ۰ خواهد بود.	١	ورودی	enable
بیتهای آدرس که برای مشخص کردن شماره سطر حافظه نهان استفاده میشوند.	٨	ورودی	index
معین می کند به کدام کلمه (word) در سطر مشخص شده توسط index در حافظه نهان دسترسی خواهیم داشت.	۲ (۳)	ورودى	word
سیگنال مقایسه (compare). اگر comp=1، حافظه نهان، مقدار سیگنال $tag_i$ و مقدار لیگنال $tag_i$ و مقدار $tag_i$ خط انتخاب شده را مقایسه می کند. اگر $tat$ رخداده باشد $tat$ از مکان موردنظر از حافظه نهان $tat$ یا در آن $tat$ می شود؛ اما در صورت رخداد $tat$ $tat$ $tat$ نمی شود.	١	ورودی	comp
اگر در لبه بالارونده کلاک مقدار ۱ داشته باشد، داده تعیینشده توسط index و word در محل تعیینشده توسط قسمت tag از سیگنال index نوشته خواهد شد (مشروط بر comp=0)	١	ورودى	write
اگر comp=1 ، برای تشخیص رخداد hit، این سیگنال با tag ذخیرهشده در حافظه مقایسه می شود. اگر comp=0 و write=1 این سیگنال در بخش tag آرایه نوشته خواهد شد.	۵	ورودى	tag_in
دادهای که در زمان نوشتن در محل تعیینشده توسط index و word نوشته خواهد شد.	18	ورودى	data_in
در زمان نوشتن درصورتی که comp=0، این بیت نشان دهنده مقداری است که باید در بیت valid آن سطر قرار داده شود.	1	ورودى	valid_in
سيگنال کلاک. حساس به لبه بالارونده.	١	ورودى	clk
اگر در لبه بالارونده کلاک، مقدار سیگنال rst، برابر ۱ باشد، بیت valid تمام سطرها مقدار false کواهد خواهد گرفت. (باقیمانده فضای initialize نشده حافظه نهان احتمالاً مقدار high z)X )خواهد داشت.)	١	ورودى	rst
هنگام مقایسه، اگر مقدار tag خانه مشخصشده با index، با مقدار tag_in برابر باشد، مقدار این سیگنال high خواهد شد.	١	خروجی	hit


<sup>5</sup> Read

<sup>&</sup>lt;sup>6</sup> Write

این بیت نشان دهنده این است که آیا بر داده مستقر در این خانه از حافظه نهان تغییری اعمال شده است یا خیر. (در یک عمل نوشتن در حالت comp=1، حافظه نهان بیت dirty را برابر یک قرار می دهد. می دهد و در عمل نوشتن در حالت comp=0 حافظه نهان بیت dirty را برابر با و قرار می دهد.	١	خروجی	dirty
زمانی که مقدار سیگنال write برابر ۰ باشد، مقدار tag موجود در سطر تعیینشده توسط index در این خروجی قرار می گیرد.	۵	خروجي	tag_out
زمانی که مقدار سیگنال write برابر ۰ باشد، data موجود در خانه مشخص شده توسط سیگنالهای index و word در این خروجی قرار داده می شود.	18	خروجي	data_out
در طول یک عمل <i>خواندن</i> ، نشاندهنده اعتبار برای خط مشخصشده است.	١	خروجی	valid

## ١) ساختار حافظه نهان:

حافظه نهان شامل ۲۵۶ خط و هر خط شامل یک بیت معتبر $^{\prime}$ ، یک بیت کثیف $^{\Lambda}$ ، یک برچسب ۵ بیتی و چهار کلمه ۱۶ بیتی است.



شکل ۱ - شمای کلی حافظه نهان از منظر ورودی/خروجی

<sup>8</sup> Dirty bit

<sup>&</sup>lt;sup>7</sup> Valid bit

v	D	Tag	Word 1	Word O	Word 2	Word 3
<u></u>	_[	<u> </u>	l	l	ļ	
_  -	_  _	.  .	 	 	 	 
_ 	_ -	.	I	I	I	II
<u> </u>	_'[		[	[	[	[
-  -	_ _ _ _	.	 	 	 	 

شکل ۲- شمای منطقی حافظه نهان

### ۲) عملکرد حافظه نهان نگاشت مستقیم:

اگرچه سیگنالهای زیادی در این حافظه نهان وجود دارد، اما عملکرد آنها بسیار ساده است. هنگامی که سیگنال enable مقدار ۱، (high) است، مقادیر دو خط کنترل اصلی comp و write چهار حالت به شرح زیر به وجود میآورند:

۱- مقايسه و خواندن (comp=1, write=0)

این حالت زمانی رخ می دهد که دستور load اجرا می شود. سیگنالهای tag\_in و word و word باید معتبر باشند. اگر hit رخ دهد، سیگنال data\_out دارای مقدار معتبر خواهد بود. در صورت رخداد miss، خروجی سیگنال data\_out، مشخص کننده اعتبار بلوکی است که خط معین شده توسط index اشغال کرده است. خروجی سیگنال dirty، مقدار بیت dirty آن خط از حافظه است.

- مقايسه و نوشتن (comp=1, write=1)

این حالت زمانی رخ می دهد که دستورالعمل store اجرا شود. سیگنالهای data\_in و tag\_in و word و word باید valid باشند. اگر miss و miss و miss و miss باید به حافظه اصلی فرستاده شود). در صورت رخداد miss رخ دهد، تغیری در وضعیت حافظه نهان رخ نمی دهد (داده برای نوشته شدن باید به حافظه اصلی فرستاده شود). در صورت رخداد hit، سیگنال word در لبه بالارونده کلاک در حافظه، نوشته می شود و مقدار بیت dirty آن خط از حافظه نهان، ۱ می شود (درواقع چون در سیکل نوشتن داده هستیم، خروجی misty بی dirty بی معنا خواهد بود). زمانی که hit رخ دهد، لازم است که به سیگنال خروجی valid نیز miss رفتار کند.

اگر miss اتفاق بیفتد، خروجی سیگنال valid مشخص کننده اعتبار بلوکی است که آن خط از حافظه را اشغال کرده است. بهعلاوه مقدار سیگنال dirty نیز نمایش دهنده وضعیت بیت dirty آن خانه از حافظه نهان، خواهد بود. برعکس اگر مقدار سیگنال ۱،hit باشد و سیگنالهای write و comp نیز مقادیر ۱ داشته باشند، خروجی سیگنال dirty، ۰ باقی خواهد ماند (زیرا حافظه نهان در حین انجام عمل *نوشتن* است).

۳- دسترسی و خواندن (comp=0, write=0)

زمانی رخ می دهد که بخواهیم به tag و data ای، خارج از حافظه نهان (از حافظه اصلی) دسترسی داشته باشیم. مورداستفاده آن زمانی است که خطی از حافظه نهان، به عنوان قربانی برای جایگزینی انتخاب شده است (اگر بیت dirty آن خط از حافظه نهان دارای مقدار ۱ باشد، باید در حافظه اصلی، بازنویسی شود).

درواقع حافظه نهان در حالت comp = 0، مانند RAM عمل می کند. سیگنالهای index و word باید معتبر باشند تا بتوانند داده موردنظر برای خواندن را انتخاب کنند. در این سیکل، سیگنالهای data\_out و dirty نیز معتبر هستند.

#### ۴- دسترسی و نوشتن (comp=0, write=1)

زمانی که دادهای از حافظه اصلی آورده شده است و باید در حافظه نهان ذخیره شود. سیگنالهای index و tag\_in و tag\_in و word و word و valid\_in و valid\_in و valid\_in در این حالت باید معتبر باشند. در لبه بالارونده کلاک مقادیر در خط مشخص شده در حافظه نهان نوشته می شوند و همچنین مقدار بیت dirty، و قرار داده خواهد شد.

در ابتدا مقدار بیت valid تمام خانههای حافظه نهان، ۱۰ است.

## ۳) امتیازی ۲: پیادهسازی یک حافظه نهان مجموعه انجمنی:

پس از ساختن یک حافظه نهان که عملکرد نگاشت مستقیم دارد، می توانید واحد ٔ حافظه نهان دیگری اضافه کنید که به صورت wet-associative کار می کند.

چهار حالت جدید به صورت زیر به وجود می آیند:

لازم است که index و word به هر دو واحد (way) حافظه نهان برسد. اگر هرکدام از خروجیهای hit یک شوند، یک hit خواهیم داشت. از یکی از خروجیهای hit به عنوان خط select تسهیم کننده ٔ بین دو خروجی data استفاده کنید. اگر miss رخ داد، بر اساس منطق زیر تصمیم گیری کنید کدام بخش باید حذف شود:

- اگریکی از آنها valid بود دیگری را حذف کنید.
- اگر هیچکدام valid نبودند، way شماره ، را انتخاب کنید.
- اگر هر دو valid بودند از *الگوریتم Pseudo-Random replacement* استفاده کنید.

لازم است که word و word و data به هر دو واحد حافظه نهان فرستاده شوند. اگر هر کدام از خروجی های hit یک باشند، hit رخداده است. توجه داشته باشد که داده تنها در یکی از واحدهای حافظه نهان نوشته شود.

پس از تصمیم گیری درباره واحد قربانی شونده، از بیت select برای انتخاب valid ،data و dirty bit یکی از واحدها استفاده کنید.

سیگنالهای data ،word ،index و بیت valid را برای هر دو واحد تنظیم کنید. اطمینان حاصل کنید که فقط در واحد درست بیت write برابر یک میشود.

-

<sup>&</sup>lt;sup>9</sup> Module

<sup>&</sup>lt;sup>10</sup> Multiplexer

### Pseudo-Random replacement الگوريتي ٣,١

- ۱ یک فلیپ-فلاپ به نام victimway که بهصورت ۰ مقدار اولیه دادهشده است، داشته باشید.
  - read یا write کردن در حافظه نهان victimway را برعکس کنید.
- ۳ پس از یک **miss** در صورت وجود یک خط *نامعتبر* دریکی از واحدها، خط آورده شده از حافظه اصلی در آن واحد قرار می گیرد.
  - ۴ اگر هر دو خط در واحدها معتبر باشند، واحد اول را برای جایگزینی انتخاب می کنیم.

### ۴) نکات مهم:

- 💠 پروژه شما باید دارای یک محک برای تست ۱۱، بهمنظور ارائه و ارزیابی تمامی قابلیتهای پیادهسازی شده باشد.
  - 💠 پیادهسازیها در سطح بالای تجرید خواهد بود. لزومی به پیادهسازی ثبات و مانند آن نیست.
    - 💠 پروژه بهصورت انفرادی انجام خواهد شد.
    - 💠 تهیه گزارش برای این پروژه الزامی است.
    - با هرگونه کیی (از دانشجو و از وب) بهشدت برخورد خواهد شد.
    - ♦ کارگاههای آموزشی کار با Verilog برگزار خواهد شد، زمان آن بهزودی اعلام می گردد.
      - 💠 در صورت وجود هرگونه ابهام و سؤال، از طریق مودل پرسشهای خود را مطرح کنید.

موفق باشيد.

\_

<sup>&</sup>lt;sup>11</sup> Test bench