Verilog流水线CPU设计文档

一、CPU设计方案综述

(一) 总体设计概述

使用Verilog开发一个简单的流水线CPU,总体概述如下:

- 1. 此CPU为32位CPU
- 2. 此CPU为流水线设计
- 3. 此CPU支持的指令集为: {add, sub, ori, lw, sw, beq, lui, nop,jal,j,jr}
- 4. add, sub不支持溢出

(二) 关键模块定义




Figure 7.58 Pipelined processor with full hazard handling

主代码mips

```
1
    `timescale 1ns / 1ps
 2
    `include "macro.v"
 3
    module mips(input clk,
                input reset,
                input [31:0] i_inst_rdata,
 6
                input [31:0] m_data_rdata,
 7
 8
                output [31:0] i_inst_addr,
 9
                output [31:0] m_data_addr,
                output [31:0] m_data_wdata,
10
11
                output [3 :0] m_data_byteen,
```

```
12
              output [31:0] m_inst_addr,
13
              output w_grf_we,
14
              output [4:0] w_grf_addr,
15
              output [31:0] w_grf_wdata,
16
              output [31:0] w_inst_addr
17
              );
18
    19
       //datapath_for_wire_and_reg
20
       //datapath
21
       wire stall;
22
       //IFU
23
       wire [31:0] npc;
24
       wire [31:0] F_Instr;
25
       wire [31:0] F_PC;
26
27
       //IF_ID
28
       wire [31:0] D_Instr;
29
       wire [31:0] D_PC;
       30
31
       //Grf
32
       wire [4:0] d_rs;
33
       wire [4:0] d_rt;
34
       wire [4:0] d_A3;
35
       wire [31:0] WD;
36
       wire [31:0] d_RD1;
37
       wire [31:0] d_RD2;
38
       //EXT
39
       wire [2:0] d_SignExt;
40
       //NPC
41
       wire [31:0] ra;
42
       wire [31:0] d_imm32;
43
       wire [25:0] d_J_address;
44
       wire [3:0] d_branch;
45
       wire [31:0] D_PC8;
46
       wire d_ALU_change;
47
       //B_transfer
       wire [31:0] d_b_transfer1;
48
49
       wire [31:0] d_b_transfer2;
50
       wire [3:0] d_B_change;
51
       //Controller
52
       wire [5:0] d_opcode;
53
       wire [5:0] d_func;
54
       wire [4:0] d_rd;
55
       wire [4:0] d_shamt;
56
       wire [15:0] d_imm16;
57
       wire [11:0] d_ALUop;
58
       wire d_Wegrf;
59
       wire d_WeDm;
       wire [3:0] d_AluSrc1;
60
61
       wire [3:0] d_AluSrc2;
62
       wire [7:0] d_WhichtoReg;
       wire [3:0] d_RegDst;
63
64
       wire [5:0] d_DM_type;
65
66
       //ID_EX
67
       wire [1:0] d_Tnew;
```

```
wire [31:0] e_RD1;
 68
 69
         wire [31:0] e_RD2;
 70
         wire [4:0] e_shamt;
 71
         wire [4:0] e_rs,e_rt,e_rd;
 72
         wire [4:0] e_A3;
 73
        wire [31:0] e_imm32;
 74
        wire [31:0] E_PC;
 75
        wire [31:0] E_PC8;
 76
        wire [1:0] e_Tnew;
 77
         wire e_Wegrf;
 78
        wire e_WeDm;
 79
        wire [11:0] e_ALUop;
 80
        wire [3:0] e_AluSrc1;
 81
        wire [3:0] e_AluSrc2;
 82
         wire [7:0] e_WhichtoReg;
 83
        wire [3:0] e_RegDst;
 84
        wire [5:0] e_DM_type;
 85
        wire e_ALU_change;
 86
 87
         wire d_mdu_en;
         88
 89
         //ALU
 90
         wire [31:0] e_A;
 91
        wire [31:0] e_B;
 92
         wire [31:0] res;
 93
         //MD_Unit
 94
         wire [3:0] d_MDop,e_MDop;
 95
        wire [31:0] HI,LO;
 96
        wire [31:0] mdu_out;
 97
        wire mdu_en,busy;
 98
         //EX_MEM
99
         wire [31:0] e_res;
100
        wire [31:0] m_RD2;
101
        wire [31:0] m_res;
102
        wire [4:0] m_A3;
103
         wire [4:0] m_rt;
104
        wire [31:0] M_PC;
        wire [31:0] M_PC8;
105
106
        wire [1:0] m_Tnew;
107
        wire m_Wegrf;
108
        wire m_WeDm;
109
         wire [7:0] m_WhichtoReg;
110
        wire [3:0] m_RegDst;
111
        wire [5:0] m_DM_type;
112
        wire [31:0] m_imm32;
113
        wire m_ALU_change;
         114
115
        //DM
116
         wire [31:0] m_Address;
117
        wire [31:0] m_RD;
118
        wire [1:0] low2;
119
         wire [3:0] data_byteen ;
120
         wire [31:0] DM_input,DM_output;
121
         //MEM_WB
122
         wire [1:0] w_Tnew;
123
        wire [4:0] w_A3;
124
        wire [31:0] w_res;
125
         wire [31:0] w_RD;
```

```
126
       wire [31:0] W_PC;
127
       wire [31:0] W_PC8;
128
       wire w_Wearf;
129
       wire [7:0] w_WhichtoReg;
130
       wire [3:0] w_RegDst;
131
       wire [31:0] w_imm32;
132
       wire w_ALU_change;
133
     134
       //main_part
135
       wire [1:0] D_Tuse_rs,D_Tuse_rt;
136
       wire [2:0] d_SelB_D1,d_SelB_D2;
137
       wire [1:0] d_SelALU_A,d_SelALU_B;
138
       wire d_SelDM;
139
       wire [1:0] d_SelJr;
140
       wire [31:0] e_A_f,e_B_f;
141
       wire [31:0] M_WD_f;//DM
142
       //HazardUnit
143
       HazardUnit hzu(
144
       .D_A1(d_rs),
145
       .D_A2(d_rt),
146
       .E_A1(e_rs),
147
       .E_A2(e_rt),
148
       .M_A2(m_rt),
149
       .E_A3(e_A3),
150
       .M_A3(m_A3),
151
       .W_A3(w_A3),
152
       .E_Wegrf(e_Wegrf),
153
       .M_Wegrf(m_Wegrf),
154
       .W_Wegrf(w_Wegrf),
155
156
157
       .D_Tuse_rs(D_Tuse_rs),
158
       .D_Tuse_rt(D_Tuse_rt),
159
       .E_Tnew(e_Tnew),
160
       .M_Tnew(m_Tnew),
161
       .W_Tnew(w_Tnew),
162
       .E_WhichtoReg(e_WhichtoReg),
163
       .M_WhichtoReg(m_WhichtoReg),
164
       .start(mdu_en),
165
        .busy(busy),
166
       .MDU_en(d_mdu_en),
167
168
       .SelB_D1(d_SelB_D1),
169
       .SelB_D2(d_SelB_D2),
170
        .SelaLu_A(d_SelaLu_A),
171
       .SelaLu_B(d_SelaLu_B),
       .SelDM(d_SelDM),
172
       .stall(stall)
173
174
       );
175
     176
       //IFU
177
       PC pc(
178
       .clk(clk),
179
       .reset(reset),
```

```
180
        .NPC(npc),
181
        .en(~stall),
182
183
        //.Instr(F_Instr),
184
        .PC(F_PC)
185
        );
186
        assign F_Instr=i_inst_rdata;
187
        //IF_ID
188
        IF F_reg(
189
        .clk(clk),
190
        .reset(reset),
191
        .en(~stall),
192
        .F_Instr(F_Instr),
193
        .F_PC(F_PC),
194
195
        .D_Instr(D_Instr),
196
        .D_PC(D_PC)
197
        );
198
     199
        //Grf
200
        assign WD = (w_WhichtoReg == 8'b0000_0001)?w_res:
201
                     (w_{whichtoReg} == 8'b0000_0010)?w_{RD}:
202
                     (w_{whichtoReg} == 8'b0000_0100)?w_{imm32}:
                     (w\_WhichtoReg == 8'b0000\_1000)?w\_PC8:
203
204
                     w_ALU_change;//
205
        GRF grf(
206
        .A1(d_rs),
207
        .A2(d_rt),
208
        .A3(w_A3),
209
        .WD(WD),
        .clk(clk),
210
211
        .reset(reset),
212
        .WE(w_Wegrf),
213
        .WPC(W_PC),
214
215
        .RD1(d_RD1),
216
        .RD2(d_RD2)
217
        );
218
        //EXT
219
        EXT ext(
220
        .imm16(d_imm16),
221
        .sign(d_SignExt),
222
223
        .imm32(d_imm32)
224
        );
225
        //NPC
226
        assign ra = d_b_transfer1;
227
        //
        NPC Npc(
228
        .F_PC(F_PC),
229
230
        .D_PC(D_PC),
231
        .offset(d_imm32),
232
        .imm26(d_J_address),
233
        .ra(ra),
234
        .branch(d_branch),
235
        .ALU_change(d_ALU_change),
```

```
236
237
         .npc(npc),
238
         .PC8(D_PC8)
239
         );
240
         //B_transfer
241
         assign d_b_{transfer1} = (d_Selb_D1 == 3'b000)?d_RD1:
242
                                  (d_Selb_D1 == 3'b001)?WD:
                                  (d_Selb_D1 == 3'b010)?m_res:
243
244
                                  (d_Selb_D1 == 3'b011)?M_PC8:
245
                                  E_PC8;//
         assign d_b_{transfer2} = (d_Selb_D2 == 3'b000)?d_RD2:
246
247
                                  (d_Selb_D2 == 3'b001)?WD:
248
                                  (d_Selb_D2 == 3'b010)?m_res:
249
                                  (d_Selb_D2 == 3'b011)?M_PC8:
250
                                  E_PC8;
251
         B_transfer b_trans(
252
          .A(d_b_transfer1),
253
         .B(d_b_transfer2),
254
         .Type(d_B_change),
255
256
         .ALU_change(d_ALU_change)
257
         );
258
         //controller
259
         assign d_opcode = D_Instr[31:26];
260
         assign d_rs
                             = D_Instr[25:21];
261
         assign d_rt
                             = D_Instr[20:16];
262
         assign d_rd
                              = D_Instr[15:11];
         assign d_shamt
                             = D_Instr[10:6];
263
264
         assign d_func
                             = D_Instr[5:0];
265
         assign d_imm16
                              = D_Instr[15:0];
266
         assign d_J_address = D_Instr[25:0];
267
         Controller controller(
268
         .op(d_opcode),
269
         .func(d_func),
270
         .rt(d_rt),
271
272
         .ALUop(d_ALUop),
273
         .Wegrf(d_Wegrf),
274
         .WeDm(d_WeDm),
275
         .branch(d_branch),
276
         .AluSrc1(d_AluSrc1),
277
          .AluSrc2(d_AluSrc2),
278
         .WhichtoReg(d_WhichtoReg),
279
         .RegDst(d_RegDst),
280
         .SignExt(d_SignExt),
281
         .B_change(d_B_change),
282
          .DM_type(d_DM_type),
283
         .MDop(d_MDop),
284
285
         .D_Tuse_rs(D_Tuse_rs),
286
         .D_Tuse_rt(D_Tuse_rt),
287
         .D_Tnew(d_Tnew)
288
         );
289
         //ID_EX
290
         ID D_reg(
291
         .clk(clk),
292
          .reset(reset),
293
         .clr(stall),
```

```
294
         .D_RD1(d_b_transfer1),
295
         .D_RD2(d_b_transfer2),
296
         .D_instr_s(d_shamt),
297
         .D_A1(d_rs),
298
         .D_A2(d_rt),
299
         .D_A3(d_rd),
         .D_{imm32}(d_{imm32}),
300
301
         .D_PC(D_PC),
302
         .D_PC8(D_PC8),
303
         .D_Tnew(d_Tnew) ,
304
         .D_Wegrf(d_Wegrf),
305
         .D_WeDm(d_WeDm),
306
         .D_ALUop(d_ALUop),
307
         .D_AluSrc1(d_AluSrc1),
308
         .D_AluSrc2(d_AluSrc2),
309
         .D_WhichtoReg(d_WhichtoReg),
310
         .D_RegDst(d_RegDst),
311
         .D_DM_type(d_DM_type),
312
         .D_ALU_change(d_ALU_change),
313
         .D_MDop(d_MDop),
314
315
         .E_RD1(e_RD1),
316
         .E_RD2(e_RD2),
317
         .E_instr_s(e_shamt),
318
         .E_A1(e_rs),
319
        .E_A2(e_rt),
320
         .E_A3(e_rd),
321
         .E_imm32(e_imm32),
322
        .E_PC(E_PC),
323
         .E_PC8(E_PC8),
324
        .E_Tnew(e_Tnew),
325
         .E_Wegrf(e_Wegrf),
326
         .E_WeDm(e_WeDm),
327
        .E_ALUop(e_ALUop),
328
         .E_AluSrc1(e_AluSrc1),
329
        .E_AluSrc2(e_AluSrc2),
330
         .E_WhichtoReg(e_WhichtoReg),
331
         .E_RegDst(e_RegDst),
332
         .E_DM_type(e_DM_type),
333
        .E_ALU_change(e_ALU_change),
334
        .E_MDop(e_MDop)
335
        );
336
        assign d_mdu_en=(d_MDop!=`nop_MDU);
337
      338
        assign e_A3 = (e_RegDst == 4'b0001)?e_rd:
339
                        (e_RegDst == 4'b0010)?e_rt:
340
                        5'b11111;
341
        //ALU
                        (e_AluSrc1 == 4'b0001)?e_A_f://
342
        assign e_A =
343
                      e_B_f;
344
345
        assign e_A_f = (d_Selalu_A == 2'bll)?M_PC8:
346
                        (d_Selalu_A == 2'b00)?e_RD1:
                        (d_Selalu_A == 2'b01)?WD:
347
348
                        m_res;//rs
349
        assign e_B_f = (d_Selalu_B == 2'b11)?M_PC8:
```

```
350
                           (d_Selalu_B == 2'b00)?e_RD2:
351
                           (d_Selalu_B == 2'b01)?WD:
352
                           m_res;//rt
353
354
355
         assign e_B =
                          (e_AluSrc2 == 4'b0001)?e_B_f:
356
                        (e_AluSrc2 == 4'b0010)?e_imm32://
                         (e_AluSrc2 == 4'b0100)?({{27{1'b0}}},e_shamt)):
357
358
                        e_A_f;
359
360
         ALU alu(
361
          .A(e_A),
362
          .B(e_B),
363
         .ALUop(e_ALUop),
364
365
         .res(res)
366
         );
367
         //MD_Unit
368
         assign mdu_en=(e_MDop==`mult_MDU)||(e_MDop==`multu_MDU)||
369
                         (e_MDop==`div_MDU) | | (e_MDop==`divu_MDU);
370
         MD_Unit mdu (
371
          .clk(clk),
372
          .reset(reset),
373
         .en(mdu_en),
374
          .MDop(e_MDop),
375
          .A(e_A),
376
          .B(e_B),
377
378
         .HI(HI),
379
          .LO(LO),
380
          .out(mdu_out),
381
          .busy(busy)
382
         );
383
         assign e_res=(e_MDop==`mfhi_MDU||e_MDop==`mflo_MDU)?mdu_out:
384
                                                                 res;
385
         //EX_MEM
386
         EX E_reg(
387
          .clk(clk),
388
          .reset(reset),
389
         .E_A2(e_rt),
390
         .E_A3(e_A3),
391
          .E_RD2(e_B_f),
392
          .E_ALUout(e_res),
393
          .E_PC(E_PC),
394
          .E_PC8(E_PC8),
395
         .E_Tnew(e_Tnew),
396
          .E_Wegrf(e_Wegrf),
397
          .E_WeDm(e_WeDm),
398
          .E_WhichtoReg(e_WhichtoReg),
399
          .E_RegDst(e_RegDst),
400
         .E_DM_type(e_DM_type),
401
          .E_imm32(e_imm32),
402
         .E_ALU_change(e_ALU_change),
403
404
          .M_A2(m_rt),
          .M_A3(m_A3),
405
406
          .M_RD2(m_RD2),
407
          .M_ALUout(m_res),
```

```
408
        .M_PC(M_PC),
409
        .M_PC8(M_PC8),
410
        .M_Tnew(m_Tnew),
411
        .M_Wegrf(m_Wegrf),
412
        .M_WeDm(m_WeDm),
413
        .M_WhichtoReg(m_WhichtoReg),
414
        .M_RegDst(m_RegDst),
415
        .M_DM_type(m_DM_type),
416
        .M_imm32(m_imm32),
417
        .M_ALU_change(m_ALU_change)
418
        );
419
     420
        //DM
421
        assign m_Address = m_res;
422
        assign M_WD_f
                      = (d_Seld)?WD:
423
                           m_RD2;
424
        // DM dm(
        // .Address(m_Address),
425
426
        // .WD(M_WD_f),
427
        // .clk(clk),
428
        // .reset(reset),
429
        // .pc(M_PC),
        // .WE(m_WeDm),
430
431
        // .DM_type(m_DM_type),
432
433
        // .RD(m_RD)
        // ):
434
435
        assign low2=m_Address[1:0];
436
        DM_In din(.low2(low2),
437
                  .WD(M_WD_f),
438
                  .DM_type(m_DM_type),
439
440
                  .data_byteen(data_byteen),
441
                  .DM_input(DM_input)
442
                  );
443
        assign DM_output=m_data_rdata;
        DM_Out dot( .low2(low2),
444
445
                    .DM_type(m_DM_type),
446
                    .DM_output(DM_output),
447
448
                    .RD(m_RD);
449
        //MEM_WE
450
451
        MEM M_reg(
452
        .clk(clk),
453
        .reset(reset),
454
        .M_A3(m_A3),
455
        .M_ALUout(m_res),
456
        .M_RD(m_RD),
457
        .M_PC(M_PC),
458
        .M_PC8(M_PC8),
459
         .M_Wegrf(m_Wegrf),
460
        .M_WhichtoReg(m_WhichtoReg),
461
        .M_RegDst(m_RegDst),
462
         .M_imm32(m_imm32),
463
        .M_ALU_change(m_ALU_change),
```

```
464
       .M_Tnew(m_Tnew),
465
466
       .W_A3(w_A3),
467
       .W_ALUout(w_res),
468
       .W_RD(w_RD),
469
       .W_PC(W_PC),
470
       .W_PC8(W_PC8),
471
       .W_Wegrf(w_Wegrf),
472
       .W_WhichtoReg(w_WhichtoReg),
473
       .W_RegDst(w_RegDst),
474
       .W_imm32(w_imm32),
475
       .W_ALU_change(w_ALU_change),
476
       .W_Tnew(w_Tnew)
477
       );
478
     479
       //output
480
       assign i_inst_addr = F_PC;
481
       assign m_data_addr = m_Address;
482
       assign m_data_wdata = DM_input;
483
       assign m_data_byteen = (m_WeDm)?data_byteen:4'b0000;
484
       assign m_inst_addr = M_PC;
485
       assign w_grf_we
                       = w_Wegrf;
       assign w_grf_addr
486
                         = w_A3;
487
       assign w_grf_wdata = WD;
       assign w_inst_addr
488
                         = W_PC;
489
    endmodule
490
```

宏的定义

```
`timescale 1ns / 1ps
 1
 2
   //alu
 3
    `define _ADD 12'b00000000001
 4
    `define _SUB 12'b000000000010
    `define _AND 12'b000000000100
 5
 6
    `define _OR 12'b000000001000
 7
    `define _XOR 12'b000000010000
8
    `define _NOR 12'b000000100000
9
    `define _SLL 12'b000001000000
10
    `define _SRA 12'b000010000000
11
    `define _SRL 12'b000100000000
12
    `define _SLT 12'b001000000000
13
    `define _SLTU 12'b010000000000
    //ifu
14
15
    `define PC_Initial 32'h0000_3000
16
    //ext
17
    `define Zero_Ext 3'b001
18
    `define Sign_Ext 3'b010
19
    `define Lui_Ext 3'b100
20
   //NPC
    `define PC4_NPC 4'b0001
21
22
    `define B_transfer_NPC 4'b0010
23
    `define J_transfer_NPC 4'b0100
24
    `define Jr_NPC 4'b1000
25 //Controller_for_Reg
```

```
26 define ALUop_Initial 7'b0000001
27
    `define AluSrc1_Initial 4'b0001
    `define AluSrc2_Initial 4'b0001
28
29
   `define WhichtoReg_Initial 8'b00000001
    `define RegDst_Initial 4'b0001
30
31
    `define DM_type_Initial 6'b000001
32
   //DM
    `define Word_DM 6'b000001
33
34
    `define Half_DM 6'b000010
    `define Byte_DM 6'b000100
35
    `define Unsigned_Half_DM 6'b001000
36
37
    `define Unsigned_Byte_DM 6'b010000
38
    //B_transfer
39
    `define nop_B_trans 4'b0000
    `define beq_B_trans 4'b0001
40
41
    `define bgez_B_trans 4'b0010
42
    `define bgtz_B_trans 4'b0011
    `define blez_B_trans 4'b0100
43
    `define bltz_B_trans 4'b0101
    `define bne_B_trans 4'b0110
45
46 //MD_Unit
47
    `define nop_MDU 4'b0000
48
    `define mult_MDU 4'b0001
49
    `define multu_MDU 4'b0010
    `define div_MDU 4'b0011
50
51
    `define divu_MDU 4'b0100
52
    `define mfhi_MDU 4'b0101
53
    `define mflo_MDU 4'b0110
54    `define mthi_MDU 4'b0111
    `define mtlo_MDU 4'b1000
```

F级流水线

1. PC

(1) 端口说明

表1-IFU端口说明

序号	信号名	方向	描述
1	clk	I	时钟信 号
2	reset	I	同步复位信号,将PC值置为0x0000_3000: 0:无效 1:复位
3	en	I	使能信号,决定是否阻塞
4	NPC[31:0]	I	下一周期PC的地址
6	PC[31:0]	0	当前执行的PC

(2) 功能定义

序号	功能	描述	
1	复位	reset有效时,PC置为0x00003000	
2	更新PC的值	将PC赋值为NPC	

```
`timescale 1ns / 1ps
 2
    `include "macro.v"
 3
    module PC(input clk,
 4
              input reset,
 5
               input en,
               input [31:0] NPC,
 6
 7
 8
               output [31:0] PC
9
                  );
10
        reg [31:0] now_PC = `PC_Initial;
        wire [11:0] Address;
11
12
        //transfer
        always @(posedge clk)begin
13
14
            if (reset)begin
15
                 now_PC <= `PC_Initial;</pre>
16
            end
17
            else begin
                 if (en)begin
18
19
                     now_PC <= NPC;</pre>
20
                 end
21
                 else begin
22
                    now_PC <= now_PC;</pre>
23
                 end
24
            end
25
        end
26
        assign PC = now_PC;
27
    endmodule
28
29
```

D级流水线

1. GRF

(1) 端口说明

表3-GRF端口说明

序号	信号名	方向	描述
1	clk	I	时钟信号
2	reset	I	同步复位信号,将32个寄存器中全部清零 1: 清零 0: 无效
3	WE	I	写使能信号 1:可向GRF中写入数据 0:不能向GRF中写入数据
4	A1[4:0]	ı	5位地址输入信号,指定32个寄存器中的一个,将其中存储的数据 读出到RD1
5	A2[4:0]	ı	5位地址输入信号,指定32个寄存器中的一个,将其中存储的数据 读出到RD2
6	A3[4:0]	I	5位地址输入信号,指定32个寄存器中的一个,作为RD的写入地址
7	WD[31:0]	I	32位写入数据
8	WPC[31:0]	I	当前写入GRF的PC
9	RD1[31:0]	0	输出A1指定的寄存器的32位数据
10	RD2[31:0]	0	输出A2指定的寄存器的32位数据

(2) 功能定义

表4-GRF功能定义

序号	功能	描述
1	同步复位	reset为1时,将所有寄存器清零
2	读数据	将A1和A2地址对应的寄存器的值分别通过RD1和RD2读出
3	写数据	当WE为1且时钟上升沿来临时,将WD写入到A3对应的寄存器内部
4	内部转发	当A1和A2之一与A3相等且写入信号为1时,用WD代替RD1或RD2的输出

```
`timescale 1ns / 1ps
1
2
    module GRF(input [4:0] A1,
 3
               input [4:0] A2,
4
               input [4:0] A3,
5
               input [31:0] WD,
 6
               input clk,
 7
               input reset,
8
               input WE,
9
               input [31:0] WPC,
10
               output [31:0] RD1,
11
               output [31:0] RD2);
        reg[31:0] RF[31:0];
12
13
        integer i = 0;
```

```
14
         integer file=0;
15
         wire eq_A1,eq_A2;
16
         assign eq_A1=(A1==A3)\&\&(A3!=0)\&WE;
17
         assign eq_A2=(A2==A3)\&\&(A3!=0)\&WE;
18
19
         initial begin
20
             for(i=0;i<=31;i=i+1)begin
21
                  RF[i] = 0;
22
             end
23
         end
         always@(posedge clk)begin
24
25
             if (reset)begin
                  for(i=0;i<=31;i=i+1)begin
26
27
                      RF[i] \leftarrow 0;
28
                  end
29
             end
30
             else begin
31
                 if (WE)begin
32
                      RF[A3] <= WD;</pre>
                      RF[0] \leftarrow 0;
33
                      /* if (A3!=0)begin
34
35
                           $display("%d@%h: $%d <= %h",$time, WPC, A3, WD);
36
                      end */
37
                  end
38
                  else begin
39
                      RF[A3] <= RF[A3];</pre>
40
                  end
41
             end
42
         end
43
         assign RD1 = eq\_A1?WD:RF[A1];
44
         assign RD2 = eq_A2?WD:RF[A2];
     endmodule
45
46
```

2. EXT

(1) 端口说明

表9-EXT端口说明

序号	信号名	方向	描述
1	imm16[15:0]	I	代扩展的16位信号
2	sign[2:0]	I	无符号或符号扩展选择信号 3'b001: 无符号扩展 3'b010: 符号扩展 3'b100: 寄存到高位
3	imm32[31:0]	0	扩展后的32位的信号

(2) 功能定义

序号	功能	描述
1	无符号扩展	当sign为3′b001时,将imm16无符号扩展输出
2	符号扩展	当sign为3′b010时,将imm16符号扩展输出
3	存储到高位	当sign为3′100时,将imm16存在高16位

```
`timescale 1ns / 1ps
    `include "macro.v"
 2
 3
    module EXT(input [15:0] imm16,
 4
               input [2:0] sign,
               output reg [31:0] imm32);
       always @(*)begin
 6
 7
            if (sign == `Zero_Ext)begin
8
                 imm32 = \{\{16\{1'b0\}\}, imm16\};
9
            else if (sign == `Sign_Ext)begin
10
11
                 imm32 = {{16{imm16[15]}},imm16};
12
            end
13
            else if(sign==`Lui_Ext) begin
14
                 imm32 = \{imm16, \{16\{1'b0\}\}\};
15
            end
16
        end
    endmodule
17
18
```

3. Controller

(1) 端口说明

表11-Controller端口说明

序号	信号名	方向	描述	
1	op[5:0]	I	instr[31:26]6位控制信号	
2	func[5:0]	I	instr[5:0]6位控制信号	
3	rt[4:0]	I	instr[20:16]5位控制信号	
4	AluOp[11:0]	0	ALU的控制信号	
5	WeGrf	0	GRF写使能信号 0:禁止写入 1:允许写入	
6	WeDm	0	DM的写入信号 0:禁止写入 1:允许写入	
7	branch[3:0]	Ο	PC转移位置选择信号 4'b0001:其他情况 4'b0010:beq 4'b0100:j jal 4'b1000:jr;	
8	AluSrc1[3:0]	0	参与ALU运算的第一个数 4'b0001: RD1 4'b0010: RD2	
9	AluSrc2[3:0]	Ο	参与ALU运算的第二个数,来自GRF还是imm 4'b0001: RD2 4'b0010: imm32 4'b0100: offset	
10	WhichtoReg[7:0]	Ο	将何种数据写入GRF? 8'b0000_0001: ALU计算结果 8'b0000_0010: DM读出信号 8'b0000_0100: upperlmm 8'b0000_1000: PC+4	
11	RegDst[3:0]	0	写入GRF的哪个寄存器? 4'b0001:rd 4'b0010:rt 4'b0100:31号寄存器	
12	SignExt[2:0]	0	拓展方式: 3'b001:0拓展 3'b010:符号拓展 3'b100:存储到高位	
13	B_change[3:0]	Ο	B转移的类型 4'b0001:beq 4'b0010:slt 4'b0100:blez	

序号	信号名	方向	描述
14	DM_type[5:0]	0	存取指令类型: 6'b000001:lw/sw 6'b000010:lh/sh 6'b000100:lb/sb 6'b001000:lhu 6'b010000:lbu
15	MDop[3:0]	0	乘除指令选择信号: 4'b0000:无操作 4'b0001:mult 4'b0010:multu 4'b0011:div 4'b0100:divu 4'b0110:mfli 4'b0111:mthi 4'b1000:mtlo
16	D_Tuse_rs[1:0]	0	指令的rs寄存器的值从第一次进入D级到被使用的周期数
17	D_Tuse_rt[1:0]	0	指令的rt寄存器的值从第一次进入D级到被使用的周期数
18	D_Tnew[1:0]	0	指令从进入D开始到产生运算结果需要的周期数

```
1
    `timescale 1ns / 1ps
    `include "macro.v"
2
3
    module Controller(input [5:0] op,
 4
                       input [5:0] func,
 5
                      input [4:0] rt,
6
 7
                      output [11:0] ALUop,
 8
                      output Wegrf,
9
                      output WeDm,
10
                      output [3:0] branch,
11
                      output [3:0] AluSrc1,
12
                      output [3:0] AluSrc2,
13
                      output [7:0] WhichtoReg,
14
                      output [3:0] RegDst,
15
                      output [2:0]SignExt,
16
                      output [3:0] B_change,
17
                      output [5:0] DM_type,
18
                      output [3:0] MDop,
19
20
                      output [1:0] D_Tuse_rs,
21
                      output [1:0] D_Tuse_rt,
22
                      output [1:0] D_Tnew
23
                      );
    //calc_r
24
25
    wire _add,_sub,_addu,_subu,_and,_or,_nor,_xor,_slt,_sltu;
    assign \_add = (op == 6'b000000)\&\&(func == 6'b100000);
26
    assign \_sub = (op == 6'b000000)&&(func == 6'b100010);
27
    assign \_addu = (op == 6'b000000)&&(func == 6'b100001);
28
    assign \_subu = (op == 6'b000000)&&(func == 6'b100011);
29
30
    assign \_and = (op == 6'b000000)&&(func == 6'b100100);
```

```
31 | assign _{or} = (op == 6'b000000)&&(func == 6'b100101);
32
    assign _nor = (op == 6'b000000)&&(func == 6'b100111);
33
    assign \_xor = (op == 6'b000000) \&\&(func == 6'b100110);
    assign \_slt = (op == 6'b000000)&&(func == 6'b101010);
35
    assign \_sltu = (op == 6'b000000)&&(func == 6'b101011);
36
37
    //calc_i
38
   wire _addi,_addiu,_andi,_ori,_xori,_slti,_sltiu;
   assign \_addi = op == 6'b001000;
40
   assign \_addiu = op == 6'b001001;
41 assign _andi = op == 6'b001100;
42
   assign _ori = op == 6'b001101;
43
   assign \_xori = op == 6'b001110;
44 | assign _slti = op == 6'b001010;
45
   assign _sltiu = op == 6'b001011;
46
47
   //shift
48
   wire _sll,_sra,_srl;
   assign _sll = (op == 6'b000000)&&(func == 6'b000000);
49
    assign \_sra = (op == 6'b000000)&&(func == 6'b000011);
   assign \_srl = (op == 6'b000000) &&(func == 6'b000010);
51
52
53
   //shift_v
54
   wire _sllv,_srav,_srlv;
   assign _{sllv} = (op == 6'b000000) \&\&(func == 6'b000100);
   assign _srav = (op == 6'b000000)&&(func == 6'b000111);
    assign \_srlv = (op == 6'b000000) &&(func == 6'b000110);
57
58
59
   //load
60
   wire _lw,_lh,_lhu,_lb,_lbu;
61 | assign _{lw} = op == 6'b100011;
   assign _lh = op == 6'b100001;
62
63
   assign _lhu = op == 6'b100101;
64 assign _1b = op == 6'b100000;
   assign _{lbu} = op == 6'b100100;
65
66
67
    //store
68
   wire _sw,_sh,_sb;
69 assign _sw = op == 6'b101011;
70
   assign \_sh = op == 6'b101001;
   assign _{sb} = op == 6'b101000;
71
72
73
   //b_type
74
   wire _beq,_bne,_bgtz,_blez,_bgez,_bltz;
75
   assign _{beq} = op == 6'b000100;
76
   assign \_bgez = (op == 6'b000001)\&\&(rt == 5'b00001);
77
    assign \_bgtz = op == 6'b000111;
78
   assign _blez = op == 6'b000110;
79
   assign _bltz = (op == 6'b000001)&&(rt == 5'b00000);
80
   assign _{bne} = op == 6'b000101;
81
82
    //j_type
83
   wire _j,_jal,_jr,_jalr;
    assign _{j} = op == 6'b000010;
84
85
    assign _jal = op == 6'b000011;
    assign _{jr} = (op == 6'b000000) &&(func == 6'b001000);
86
87
    assign _{jalr} = (op == 6'b000000) \&\&(func == 6'b001001);
88
```

```
89 //lui
   90
                 wire _lui;
                 assign _lui = op == 6'b001111;
   91
   92
   93
                //md
   94
               wire _mult,_multu,_div,_divu;
   95
                 assign _{div} = (op == 6'b000000) && (func == 6'b011010);
   96
                 assign _{divu} = (op == 6'b000000) \&\& (func == 6'b011011);
                 assign _{mult} = (op == 6'b000000) &&(func == 6'b011000);
   97
   98
                 assign _{multu} = (op == 6'b000000) && (func == 6'b011001);
  99
100
                //mf
101
               wire _mfhi,_mflo;
              assign _{mfhi} = (op == 6'b000000)\&\&(func == 6'b010000);
102
103
                assign _{mflo} = (op == 6'b000000) &&(func == 6'b010010);
104
105
               //mt
106
              wire _mthi,_mtlo;
107 | assign _mthi = (op == 6'b000000)&&(func == 6'b010001);
108
               assign _{mtlo} = (op == 6'b000000)\&\&(func == 6'b010011);
109
110
               111
112
               //category
113
                 wire
                 calc_r,calc_i,shift,shift_v,load,store,b_type,j_type,md_type,mf_type,mt_typ
                 e;
114
                 assign calc_r =
                  _add||_sub||_addu||_subu||_and||_or||_nor||_xor||_slt||_sltu;
115
               assign calc_i = _addi||_addiu||_andi||_ori||_xori||_slti||_sltiu;
116
              assign shift = _sll||_sra||_srl;
117
               assign shift_v = _sllv||_srav||_srlv;
118
              assign load = _{lw}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{lh}|_{
119 | assign store = \_sw||\_sh||\_sb;
120
               assign b_type = _beq||_bne||_bgtz||_blez||_bgez||_bltz;
121 | assign j_type = _jal||_j||_jr||_jalr;
122
               assign md_type = _mult||_multu||_div||_divu;
123
              assign mf_type = _mfhi||_mflo;
124
              assign mt_type = _mthi||_mtlo;
                 125
126
                 ALUOP_11, ALUOP_10, ALUOP_9, ALUOP_8, ALUOP_7, ALUOP_6, ALUOP_5, ALUOP_4, ALUOP_3, A
                 LUop_2,ALUop_1,ALUop_0;
127
                 assign ALUop_0 =
                 {\sim} ALUop\_11\&\&{\sim} ALUop\_10\&\&{\sim} ALUop\_9\&\&{\sim} ALUop\_8\&\&{\sim} ALUop\_7\&\&{\sim} ALUop\_6\&\&{\sim} ALUop\_5\&\&{\sim} ALUop\_5\&\&{\sim} ALUop\_5\&\&{\sim} ALUop\_6\&\&{\sim} ALUop\_6\&\&{\sim} ALUop\_5\&\&{\sim} ALUop\_6\&\&{\sim} ALUop\_6\&\&{
                 Uop_4&&~ALUop_3&&~ALUop_2&&~ALUop_1;
               assign ALUop_1 = _subu||_sub;
129
              assign ALUop_2 = _andi||_and;
130 | assign ALUop_3 = _ori||_or;
131 | assign ALUop_4 = _xor||_xori;
132 | assign ALUop_5 = _nor;
               assign ALUop_6 = _s11||_s11v;
133
134 | assign ALUop_7 = _sra||_srav;
135 | assign ALUop_8 = \_srl||\_srlv;
136
              assign ALUop_9 = _slt||_slti;
137 | assign ALUop_10 = _sltu||_sltiu;
138
               assign ALUop_11 = 1'b0;
```

```
140
    wire branch_3, branch_2, branch_1, branch_0;
141
    assign branch_0 = ~branch_3&&~branch_2&&~branch_1;
142
    assign branch_1 = _beq||_blez||_bgez||_bgtz||_bltz||_bne;
143
    assign branch_2 = _j||_jal||_jalr;
144
    assign branch_3 = _jr;
145
    146 | wire AluSrc1_3,AluSrc1_2,AluSrc1_1,AluSrc1_0;
147
    assign AluSrc1_0 = ~AluSrc1_3&&~AluSrc1_2&&~AluSrc1_1;//rs
148 | assign AluSrc1_1 = _sll||_sllv||_sra||_srav||_srl||_srlv;//rt
149
    assign AluSrc1_2 = 1'b0;
150 | assign AluSrc1_3 = 1'b0;
    151
152
    wire AluSrc2_3,AluSrc2_2,AluSrc2_1,AluSrc2_0;
assign AluSrc2_0 = ~AluSrc2_3&&~AluSrc2_2&&~AluSrc2_1;//rt
154
    assign AluSrc2_1 = _{lw}|_{sw}|_{ori}|_{andi}|_{sb}|_{lb}|_{sh}|_{lh}|
155
    _addi||_lui||_addiu||_slti||_sltiu||_xori||_lbu||_lhu;//imm32
    assign AluSrc2_2 = _sll||_sra||_srl;//shamt
156
157 | assign AluSrc2_3 = _sllv||_srav||_srlv;//rs
158
    159
    whichtoReg_7, whichtoReg_6, whichtoReg_5, whichtoReg_4, whichtoReg_3, whichtoReg
    _2, WhichtoReg_1, WhichtoReg_0;
160
    assign WhichtoReg_0 =
    ~WhichtoReg_1&&~WhichtoReg_2&&~WhichtoReg_3&&~WhichtoReg_4&&
161
                        ~WhichtoReg_5&&~WhichtoReg_6&&~WhichtoReg_7;//res
162
    assign WhichtoReg_1 = _lw|__lh|__lb||__lbu||__lhu;//RD
163
    assign WhichtoReg_2 = _lui;//imm32
164 | assign WhichtoReg_3 = _jal||_jalr;//PC8
165
    assign WhichtoReg_4 = 1'b0;//ALU_change
166
    assign WhichtoReg_5 = 1'b0;
167
    assign WhichtoReg_6 = 1'b0;
168
    assign WhichtoReg_7 = 1'b0;
169
    170
    wire RegDst_3,RegDst_2,RegDst_1,RegDst_0;
171
    assign RegDst_0 = ~RegDst_1&&~RegDst_2&&~RegDst_3;//rd
172
    assign RegDst_1 = ||ui||_|w||_|sw||_|ori||_|andi||_|sh||_|lh||
173
                    _sb||_lb||_addi||_xori||_addiu||_slti||_sltiu||_lbu||
174
                    _lhu;//rt
175
    assign RegDst_2 = _jal;//$31
176
    assign RegDst_3 = 1'b0;
177
    178
    wire SignExt_2,SignExt_1,SignExt_0;
179
    assign SignExt_0 = ~SignExt_1&&~SignExt_2;
180
    assign SignExt_1 = |w| |_sw| |_beq| |_lh| |_sh| |_lb| |_sb| |_blez| |
181
    _addi||_sltiu||_slti||_bne||_bltz||_bgtz||_bgez||_addiu||
182
                     _1bu||_1hu;
    assign SignExt_2 = _lui;
183
184
    185
    wire DM_type_5,DM_type_4,DM_type_3,DM_type_2,DM_type_1,DM_type_0;
    assign DM_type_0 = _1w|_sw;
186
187 | assign DM_type_1 = _1h|_sh;
188 \mid assign DM_type_2 = _1b||_sb;
189
    assign DM_type_3 = _1hu;
190 | assign DM_type_4 = _lbu;
191
    assign DM_type_5 = 1'b0;
```

```
193 | wire D_Tuse_rs_1,D_Tuse_rs_0;
194
           assign D_Tuse_rs_1 = 1'b0;
195
           assign D_Tuse_rs_0 =
           calc_r||calc_i||shift_v||load||store||md_type||mt_type;
196
           197
           wire D_Tuse_rt_1,D_Tuse_rt_0;
           assign D_Tuse_rt_1 = store;
198
199
           assign D_Tuse_rt_0 = calc_r||shift||shift_v||md_type;
200
           201
           assign ALUop
            \{ ALUop\_11, ALUop\_10, ALUop\_9, ALUop\_8, ALUop\_7, ALUop\_6, ALUop\_5, ALUop\_4, ALUop\_3, ALUop\_6, ALUop\_5, ALUop\_4, ALUop\_3, ALUop\_6, ALuop
           ALUop_2,ALUop_1,ALUop_0);
202
           assign Wegrf
                                                 = _add||_sub||_addu||_subu||_addiu||_addi||_or||_ori||
203
                                                     _and||_andi||_xor||_xori||_nor||_sll||_sllv||_sra||
204
                                                     _srav||_srl||_srlv||_lui||
205
                                                     _lw||_lb||_lh||_lbu||_lhu||
206
                                                     _jal||_jalr||
                                                     _slt||_sltu||_slti||_sltiu||
207
208
                                                     _mfhi||_mflo;
209
           assign WeDm
                                                 = _sw||_sh||_sb;
210
           assign branch
                                                 = {branch_3,branch_2,branch_1,branch_0};
211
           assign AluSrc1
                                                 = {AluSrc1_3,AluSrc1_2,AluSrc1_1,AluSrc1_0};
212
           assign AluSrc2
                                                 = {AluSrc2_3,AluSrc2_2,AluSrc2_1,AluSrc2_0};
213
         assign WhichtoReg =
           {WhichtoReq_7, WhichtoReq_6, WhichtoReq_5, WhichtoReq_4, WhichtoReq_3, WhichtoRe
           g_2,WhichtoReg_1,WhichtoReg_0);
214
         assign RegDst
                                                 = {RegDst_3, RegDst_2, RegDst_1, RegDst_0};
           assign SignExt
215
                                                 = {SignExt_2,SignExt_1,SignExt_0};
216
          assign B_change
                                                = (_beq)?`beq_B_trans:
217
                                                     (_bgez)?`bgez_B_trans:
218
                                                     (_bgtz)?`bgtz_B_trans:
219
                                                     (_blez)?`blez_B_trans:
220
                                                     (_bltz)?`bltz_B_trans:
221
                                                     (_bne)?`bne_B_trans:
222
                                                       nop_B_trans;
223
           assign DM_type
                                                 = {DM_type_4,DM_type_3,DM_type_2,DM_type_1,DM_type_0};
224
           assign MDop
                                                 = (_mult)?`mult_MDU:
225
                                                     (_multu)?`multu_MDU:
                                                     (_div)?`div_MDU:
226
227
                                                     (_divu)?`divu_MDU:
                                                     (_mfhi)?`mfhi_MDU:
228
229
                                                     (_mflo)?`mflo_MDU:
230
                                                     (_mthi)?`mthi_MDU:
231
                                                     (_mtlo)?`mtlo_MDU:
232
                                                      `nop_MDU;
233
          //A_T
234
           assign D_Tuse_rs = {D_Tuse_rs_1,D_Tuse_rs_0};
235
           assign D_Tuse_rt = {D_Tuse_rt_1,D_Tuse_rt_0};
236
           assign D_Tnew
                                                = (load)?2'd3:
237
                                                     (calc_i||calc_r||shift||shift_v||mf_type)?2'd2:
238
                                                     (_lui)?2'd1:
239
                                                     2'd0;
240
           endmodule
241
242
```

4.NPC

NPC (下一指令计算单元)

该模块根据当前pc(包括D级和F级)和其他控制信号(NPCOp, CMP输出信息),计算出下一指令所在的地址npc,传入IFU模块。

信号名	方向	位宽	描述
F_pc	I	32	F级指令地址
D_pc	I	32	D级指令地址
offset	I	32	地址偏移量,用于计算B类指令所要跳转的地址
imm26	I	26	当前指令数据的前26位(0~25),用于计算jal和j指令所要跳转的地址
ra	I	32	储存在寄存器(\$ra或是jalr指令中存储"PC+4"的寄存器)中的地址数据,用于实现jr和jalr指令
ALU_change	I	1	B类指令判断结果 1: 说明当前B类指令的判断结果为真 0: 说明判断结果为假
branch	I	4	NPC功能选择 0x000:顺序执行 0x001:B类指令跳转 0x010: jal/j跳转 0x011: jr/jalr跳转
npc	0	32	输出下一指令地址
PC8	0	32	jr指令时存储PC+8的值

```
1 \rimescale 1ns / 1ps
 2
    `include "macro.v"
 3
    module NPC(input [31:0] F_PC,
 4
               input [31:0] D_PC,
 5
               input [31:0] offset,
 6
               input [25:0] imm26,
 7
               input [31:0] ra,
               input [3:0] branch,
 8
 9
               input ALU_change,
10
               output reg [31:0] npc,
11
12
                     output [31:0] PC8
13
14 | wire [31:0] PC4;
15 assign PC4 = F_PC+4;
   assign PC8 = D_PC+8;
16
17
   always @(*)begin
        if (branch == `PC4_NPC) begin
18
19
            npc = PC4;
20
        end
        else if (branch == `B_transfer_NPC)begin
21
22
            if (ALU_change)begin
23
                 npc = D_PC + 4 + \{offset[29:0], \{2\{1'b0\}\}\};
24
            end
```

```
25
             else begin
26
                 npc = D_PC + 8;
27
28
        end
         else if (branch == `J_transfer_NPC)begin
29
30
              npc = \{D_PC[31:28], imm26, \{2\{1'b0\}\}\};
31
        end
32
        else if(branch==`Jr_NPC)begin
33
            npc = ra;
34
        end
35
    end
36
37
    endmodule
38
```

5.B_transfer(B类指令比较单元)

该单元根据输入的CMPOp信号对当前B指令的类型进行判断,进而对当前输入的数值进行相应比较,最后输出结果。

信号名	方向	位宽	描述
А	1	32	输入B_transfer单元的第一个数据
В	I	32	输入B_transfer单元的第二个数据
Туре	I	4	Type功能选择信号 0x0001: beq判断 0x0010: slt判断 0x0100: blez判断
ALU_change	0	1	判断结果输出 1: 判断结果为真 0: 判断结果为假

```
`timescale 1ns / 1ps
1
 2
    `include "macro.v"
 3
    module B_transfer(input [31:0] A,
 4
                      input [31:0] B,
 5
                      input [3:0] Type,
                      output ALU_change);
 6
 7
   wire eq,less,more;
   //calc ALU_change
8
9 assign eq = (A == B);
10 assign eq_zero = (A == 0);
   assign less = $signed(A)<$signed(B);</pre>
12
   assign less_zero = $signed(A)<0;</pre>
13 assign more = $signed(A)>$signed(B);
14 | assign more_zero = $signed(A)>0;
15
   //calc B
   wire beq,bgez,bgtz,blez,bltz,bne;
17
    assign beq = eq;
18
    assign bgez = eq_zero||more_zero;
```

```
19 assign bgtz = more_zero;
20 | assign blez = eq_zero||less_zero;
21 assign bltz = less_zero;
22 assign bne = ~eq;
23 //mux
24
   assign ALU_change = (Type == `beq_B_trans)?beq:
25
                        (Type == `bgez_B_trans)?bgez:
                        (Type == `bgtz_B_trans)?bgtz:
26
                        (Type == `blez_B_trans)?blez:
27
                        (Type == `bltz_B_trans)?bltz:
28
29
                        (Type == `bne_B_trans)?bne:
30
                        1'b0;
31
32 endmodule
33
```

E级流水线

1. ALU

(1) 端口说明

表5-ALU端口说明

序号	信号名	方向	描述
1	A[31:0]	I	参与运算的第一个数
2	B[31:0]	I	参与运算的第二个数
3	ALUop[11:0]	I	决定ALU做何种操作 12'b0000_0000_0001: 无符号加 12'b0000_0000_0100: 无符号减 12'b0000_0000_0100: 与 12'b0000_0000_1000: 或 12'b0000_0001_0000:异或 12'b0000_0010_0000:或非 12'b0000_0100_0000:sll 12'b0000_1000_0000:sra 12'b0001_0000_0000:slt 12'b0010_0000_0000:slt
4	res	0	A与B做运算后的结果

(2) 功能定义

表6-ALU功能定义

序号	功能	描述
1	加运算	res = A + B
2	减运算	res = A - B
3	与运算	res = A & B
4	或运算	res = A B
5	左移位运算	Res=A< <b< td=""></b<>

```
1
     `timescale 1ns / 1ps
 2
    `include "macro.v"
    module ALU(input [31:0] A,
 4
                input [31:0] B,
 5
                input [11:0] ALUop,
 6
                output reg[31:0] res
 7
    //calc res
 8
9
    always @(*)begin
10
        case(ALUop)
11
              `_ADD:
12
             res = A+B;
              `_SUB:
13
14
             res = A+\sim B+1;
             `_AND:
15
16
             res = A\&B;
17
             `_OR:
18
             res = A | B;
19
             `_XOR:
20
             res = A \land B;
21
              `_NOR:
22
             res = \sim (A|B);
23
             `_SLL:
24
             res = A << B;
             `_SRA:
25
             res = $signed($signed(A)>>>B) ;
26
             `_SRL:
27
28
             res = A >> B;
29
             `_SLT:
30
             res = ($signed(A)<$signed(B));</pre>
              `_SLTU:
31
32
             res = A < B;
             default:res = 32'd0;
33
34
         endcase
35
    end
36
    endmodule
37
38
```

2.MD_Unit

方向	信号名	位宽	描述	输入来源
I	clk	1	时钟信号	mips.v中的clk
1	reset	1	同步复位信号	mips.v中的reset
I	en	1	MD_Unit使能信号	判断是否为乘除计算
1	MDop	4	指令选择信号	Controller
I	А	32	第一个计算数	e_A
1	В	32	第二个计算数	e_B
0	НІ	32	HI寄存器輸出	
0	LO	32	LO寄存器输出	
0	out	32	取出HI或LO的值	
0	busy	1	是否在进行乘除计算	

```
1
    `timescale 1ns / 1ps
    `include "macro.v"
 2
 3
    module MD_Unit(input clk,
 4
                    input reset,
 5
                    input en,
 6
                    input [3:0] MDop,
 7
                    input [31:0] A,
 8
                    input [31:0] B,
 9
                    output reg [31:0] HI,
10
                    output reg [31:0] LO,
11
                    output [31:0] out,
12
                    output busy);
13
         reg [31:0] cnt
                           = 0;
14
         parameter MU_cycle = 5,D_cycle = 10;
15
         always @(posedge clk)begin
16
             if (reset)begin
17
                 HI <= 0;
18
                 LO \ll 0;
19
                 cnt <= 0;</pre>
20
             end
21
             else if (busy)begin
22
                 cnt <= cnt-1;</pre>
23
             end
24
             else begin
25
                 case(MDop)
26
                      `nop_MDU:begin
27
28
                     end
                      `mult_MDU:begin
29
30
                          if (en)begin
31
                              {HI,LO} <= $signed(A)*$signed(B);</pre>
                                      <= MU_cycle;
32
                              cnt
```

```
33
                           end
34
                      end
35
                       `multu_MDU:begin
                          if (en)begin
36
37
                               {HI,LO} <= A*B;
38
                               cnt <= MU_cycle;</pre>
39
                           end
40
                      end
41
                      `div_MDU:begin
42
                          if (en)begin
43
                               HI <= $signed(A)%$signed(B);</pre>
44
                               LO <= $signed(A)/$signed(B);
45
                               cnt <= D_cycle;</pre>
46
                           end
                      end
47
48
                      `divu_MDU:begin
49
                          if (en)begin
50
                               HI <= A\%B;
51
                               LO \ll A/B;
52
                               cnt <= D_cycle;</pre>
53
                           end
54
                      end
55
                       `mfhi_MDU:begin
56
                         //out <= HI;</pre>
57
58
                      `mflo_MDU:begin
59
                         //out <= L0;
60
                      end
61
                      `mthi_MDU:begin
62
                         HI <= A;
63
                       `mtlo_MDU:begin
64
65
                         LO <= A;
66
                      end
67
                  endcase
68
             end
69
         end
70
         assign busy = (cnt != 0);
71
         assign out= (MDop==`mflo_MDU)?LO:
72
                      (MDop==`mfhi_MDU)?HI:
73
                      32'b0;
74
    endmodule
75
```

M级流水线

1. DM_In

方向	信号名	位宽	描述	输入来源
I	low2	2	时钟信号	Address低两位
I	WD	31	处理前写入结果	32位写入数据
I	DM_type	6	决定存取指令类型	存取指令类型: 6'b000001:lw/sw 6'b000010:lh/sh 6'b000100:lb/sb 6'b001000:lhu 6'b010000:lbu
Ο	data_byteen	4	字节使能信号	
0	DM_input	32	处理后的写入结果	

```
`timescale 1ns / 1ps
    `include "macro.v"
 3
    module DM_In(input [1:0] low2,
                  input [31:0] WD,
 5
                  input [5:0] DM_type,
 6
 7
                 output [3:0] data_byteen,
                 output [31:0] DM_input
 8
 9
                 );
10
    wire [7:0] new_b;
    wire [15:0] new_h;
11
12
    //initial
13
    assign new_b=WD[7:0];
14
    // \text{ assign new\_b} = (low2 == 2'b00)?WD[7:0]:
15
                     // (low2 == 2'b01)?WD[15:8]:
                     // (low2 == 2'b10)?WD[23:16]:
16
17
                     //
                                        WD[31:24];
18
    // \text{ assign new_h} = (low2[1] == 1'b1)? WD[31:16]:
19
    //
                                          WD[15:0];
    assign new_h=WD[15:0];
20
21
    //1b,sb
22
    assign data_byteen = (DM_type == `Word_DM)?4'b1111:
                           (DM_type == `Half_DM||DM_type == `Unsigned_Half_DM)?(
23
    (low2[1] == 1'b1)?4'b1100:4'b0011):
24
                           (DM_type == `Byte_DM||DM_type == `Unsigned_Byte_DM)?(
    (low2 == 2'b00)?4'b0001:
25
     (low2 == 2'b01)?4'b0010:
26
     (low2 == 2'b10)?4'b0100:
27
     4'b1000):
28
     4'b0000;
29
    //1h,sh
                       (DM_type == `Word_DM)?WD:
30
    assign DM_input =
31
                         (DM_type == `Half_DM||DM_type == `Unsigned_Half_DM)?
    ((low2[1] == 1'b1)?{new_h, {16{1'b0}}}: {\{16{1'b0}}, new_h):
32
                         (DM_type == `Byte_DM||DM_type == `Unsigned_Byte_DM)?
    ((low2 == 2'b00)?{{24{1'b0}}}, new_b}:
```

```
33
    (low2 == 2'b01)?{{16{1'b0}}, new_b, {8{1'b0}}}:
34
    (low2 == 2'b10)?{{8{1'b0}}, new_b, {16{1'b0}}}:
35
    {new_b, {24{1'b0}}}):
36
    32'd0;
37 // assign DM_input = WD;
38
39 endmodule
40
```

2.DM_Out

方向	信号名	位宽	描述	输入来源
I	low2	2	时钟信 号	Address低两位
I	DM_output	32	处理前读入信号	32位读入数据
I	DM_type	6	决定存取指令类型	存取指令类型: 6'b000001:lw/sw 6'b000010:lh/sh 6'b000100:lb/sb 6'b001000:lhu 6'b010000:lbu
0	RD	32	处理后的读入结果	

```
1
    `timescale 1ns / 1ps
 2
     `include "macro.v"
 3
    module DM_Out(input [1:0] low2,
 4
                   input [5:0] DM_type,
 5
                   input [31:0] DM_output,
 6
 7
                   output [31:0] RD
 8
                   );
 9
        wire [7:0] DM_output_3,DM_output_2,DM_output_1,DM_output_0;
10
        assign DM_output_0 = DM_output[7:0];
11
        assign DM_output_1 = DM_output[15:8];
12
        assign DM_output_2 = DM_output[23:16];
13
        assign DM_output_3 = DM_output[31:24];
14
        wire [31:0] out_h,out_b,out_hu,out_bu;
15
        //sb,1b
16
         assign out_bu = (1ow2 == 2'b00)?{{24{1'b0}}},DM_output_0}:
17
                          (low2 == 2'b01)?{\{16\{1'b0\}\}, DM_output_1, \{8\{1'b0\}\}\}:}
18
                          (low2 == 2'b10)?{\{8\{1'b0\}\}, DM\_output\_2, \{16\{1'b0\}\}\}:}
19
                          {DM_output_3, {24{1'b0}}};
20
         assign out_b = (low2 == 2'b00)?{\{24\{DM\_output\_0[7]\}\},DM\_output\_0\}:}
21
                          (low2 == 2'b01)?{\{16\{DM\_output\_1[7]\}\}, DM\_output\_1, \}}
    {8{1'b0}}}:
```

```
22
                          (low2 == 2'b10)?{\{8\{DM\_output\_2[7]\}\}, DM\_output\_2, }
    {16{1'b0}}}:
23
                         {DM_output_3, {24{1'b0}}};
24
        //sh,1h
25
        wire [15:0] low_h;
26
        assign low_h = (low2 == 2'b00)? \{DM_output_1, DM_output_0\}:
27
                                          {DM_output_3,DM_output_2};
28
        assign out_hu =(low2[1] == 1'b1)?{low_h,{16{1'b0}}}:
29
                                          {{16{1'b0}}},low_h};
30
        assign out_h = (low2[1] == 1'b1)? \{low_h, \{16\{1'b0\}\}\}:
31
                                          {{16{low_h[15]}},low_h};
32
        //output
        assign RD = (DM_type == `Word_DM)?DM_output:
33
34
                     (DM_type == `Half_DM)?(out_h):
                     (DM_type == `Byte_DM)?out_b:
35
36
                     (DM_type == `Unsigned_Half_DM)?out_hu:
37
                     (DM_type == `Unsigned_Byte_DM)?out_bu:
38
                     32'b0;
39
    endmodule
40
```

各级流水线寄存器

1.IF_ID

D_Reg (IF/ID流水寄存器)

方向	信号名	位宽	描述	输入来源
I	clk	1	时钟信号	mips.v中的clk
1	reset	1	同步复位信号	mips.v中的reset
I	en	1	D级寄存器使能信号	stall信号取反
I	F_instr	32	F级instr输入	IFU_instr
I	F_pc	32	F级pc输入	IFU_pc
Ο	D_instr	32	D级instr输出	
0	D_pc	32	D级pc输出	

```
`timescale 1ns / 1ps
1
2
   `include "macro.v"
3
   module IF(input clk,
4
             input reset,
5
              input en,
6
             input [31:0] F_Instr,
7
             input [31:0] F_PC,
8
9
              output reg [31:0] D_Instr,
```

```
10
         output reg [31:0] D_PC
11
                 );
12
        always @(posedge clk)begin
13
           if (reset)begin
14
                D_Instr <= 0;</pre>
                D_PC <= `PC_Initial;</pre>
15
16
            end
17
            else begin
               if (en)begin
18
19
                    D_Instr <= F_Instr;</pre>
20
                    D_PC <= F_PC;
21
                end
22
                    else begin
23
                D_Instr <= D_Instr;</pre>
                D_PC <= D_PC;
24
25
                   end
                //$display("%d F_Instr:%h F_PC:%h",$time,F_Instr,F_PC);
26
27
            end
28
        end
29
    endmodule
30
```

2.ID_EX

E_Reg (ID/EX流水寄存器)

方向	信号名	位 宽	描述	输入来源
1	clk	1	时钟信号	mips.v中的clk
I	reset	1	同步复位信号	mips.v中的reset
I	clr	1	E级寄存器清空信号	HazardUnit中stall信号
I	D_RD1	32	D级GRF输出RD1	通过B_transfer_D1转发的数据
I	D_RD2	32	D级GRF输出RD2	通过B_transfer_D2转发的数据
I	D_instr_s	5	D级instr的shamt	D_instr的s域数据
I	D_A1	5	D级A1输入	D_instr的rs域数据
I	D_A2	5	D级A2输入	D_instr的rt域数据
I	D_A3	5	D级A3输入	通过MUX_A3选择出的数据
I	D_imm32	32	D级imm32输入	通过EXT模块扩展出的数据
I	D_PC	32	D级PC输入	前一级相同信号
I	D_PC8	32	D级PC8输入	前一级相同信号
I	Tnew_D	2	D级指令的Tnew输 入	前一级相同信号
I	D_Wegrf	1	D级控制信号输入	前一级相同信号
I	D_WeDm	1	D级控制信号输入	前一级相同信号
I	D_ALUop	7	D级控制信号输入	前一级相同信号
I	D_AluSrc1	4	D级控制信号输入	前一级相同信号
I	D_AluSrc2	4	D级控制信号输入	前一级相同信号
I	D_WhichtoReg	8	D级控制信号输入	前一级相同信号
I	D_RegDst	4	D级控制信号输入	前一级相同信号
I	D_DM_type	6	D级控制信号输入	前一级相同信号
1	D_ALU_change	1	D级ALU_change输 入	前一级相同信号
I	D_MDop	4	D级MDop输入	前一级相同信号
0	E_RD1	32	E级RD1输出	
0	E_RD2	32	E级RD2输出	
0	E_instr_s	5	移位指令的位移数	
0	E_A1	5	E级A1输出	

方向	信号名	位 宽	描述	输入来源
0	E_A2	5	E级A2输出	
0	E_A3	5	E级A3输出	
Ο	E_imm32	32	E级imm32输出	
О	E_PC	32	E级PC输出	
0	E_PC8	32	E级PC8输出	
О	E_Tnew	2	E级指令的Tnew输出	
0	E_Wegrf	1	E级控制信号输出	
0	E_WeDm	1	E级控制信号输出	
0	E_ALUop	7	E级控制信号输出	
0	E_AluSrc1	4	E级控制信号输出	
0	E_AluSrc2	1	E级控制信号输出	
0	E_WhichtoReg	1	E级控制信号输出	
0	E_RegDst	3	E级控制信号输出	
0	E_DM_type	6	E级控制信号输出	
0	E_ALU_change	1	E级ALU_change输 出	
0	E_MDop	4	E级MDop输出	

• 运算功能

Tnew_E = $(Tnew_D > 0)$? Tnew_D - 1: $0Tnew_E = (Tnew_D > 0)$?Tnew_D-1:0

```
1
    `timescale 1ns / 1ps
    `include "macro.v"
 2
3
    module ID(input clk,
 4
              input reset,
 5
              input clr,
 6
              input [31:0] D_RD1,
 7
              input [31:0] D_RD2,
 8
              input [4:0] D_instr_s,
 9
              input [4:0] D_A1,
10
              input [4:0] D_A2,
11
              input [4:0] D_A3,
12
              input [31:0] D_imm32,
              input [31:0] D_PC,
13
14
              input [31:0] D_PC8,
15
              input [1:0] D_Tnew,
16
              input D_Wegrf,
17
              input D_WeDm,
              input [11:0] D_ALUop,
18
19
              input [3:0] D_AluSrc1,
20
              input [3:0] D_AluSrc2,
```

```
21
               input [7:0] D_WhichtoReg,
22
               input [3:0] D_RegDst,
23
               input [5:0] D_DM_type,
24
               input
                           D_ALU_change,
25
               input [3:0] D_MDop,
26
27
28
               output reg [31:0] E_RD1,
29
               output reg [31:0] E_RD2,
30
               output reg [4:0] E_instr_s,
31
               output reg [4:0] E_A1,
32
               output reg [4:0] E_A2,
33
               output reg [4:0] E_A3,
34
               output reg [31:0] E_imm32,
35
               output reg [31:0] E_PC,
36
               output reg [31:0] E_PC8,
37
               output reg [1:0] E_Tnew,
38
               output reg E_Wegrf,
39
               output reg E_WeDm,
40
               output reg [11:0] E_ALUop,
41
               output reg [3:0] E_AluSrc1,
42
               output reg [3:0] E_AluSrc2,
43
               output reg [7:0] E_WhichtoReg,
44
               output reg [3:0] E_RegDst,
45
               output reg [5:0] E_DM_type,
46
               output reg
                               E_ALU_change,
47
               output reg [3:0] E_MDop
48
              );
49
        always @(posedge clk)begin
50
             if (reset || clr)begin
                //if(reset)begin
51
52
                 E_instr_s
                              <= 0;
                              <= 0;
53
                E_RD1
54
                 E_RD2
                              <= 0;
55
                 E_A1
                              <= 0;
56
                 E_A2
                              <= 0;
57
                 E_A3
                              <= 0;
                 E_imm32
58
                              <= 0;
59
                 E_PC
                              <= 0;
60
                 E_PC8
                              <= 0;
                              <= 0;
61
                 E_Tnew
62
                 E_Wegrf
                              <= 0;
63
                 E_WeDm
                              <= 0;
                              <= `ALUop_Initial;
64
                 E_ALUop
65
                 E_AluSrc1
                              <= `AluSrc1_Initial;
                              <= `AluSrc2_Initial;
66
                 E_AluSrc2
                 E_WhichtoReg <= `WhichtoReg_Initial;</pre>
67
68
                 E_RegDst
                              <= `RegDst_Initial;
69
                              <= `DM_type_Initial;
                 E_DM_type
70
                 E_ALU_change <= 0;</pre>
71
                 E_MDop
                              <= 0;
72
             end
73
             else begin
74
                 E_instr_s
                              <= D_instr_s;
75
                 E_RD1
                              <= D_RD1;
76
                 E_RD2
                              <= D_RD2;
77
                 E_A1
                              <= D_A1;
78
                 E_A2
                              \leq D_A2;
```

```
79
                 E_A3
                             <= D_A3;
80
                 E_imm32
                              <= D_imm32;
81
                 E_PC
                              <= D_PC;
                 E_PC8
                             <= D_PC8;
82
83
                 E_Wegrf
                              <= D_Wegrf;
84
                 E_WeDm
                             <= D_WeDm;
                 E_ALUop <= D_ALUop;</pre>
85
                 E_AluSrc1 <= D_AluSrc1;</pre>
86
87
                 E_AluSrc2 <= D_AluSrc2;</pre>
88
                 E_WhichtoReg <= D_WhichtoReg;</pre>
89
                 E_RegDst
                             <= D_RegDst;
                 E_DM_type <= D_DM_type;</pre>
90
91
                 if (D_Tnew>0)begin
92
                     E_Tnew <= D_Tnew-1;</pre>
93
                 end
                 else begin
94
95
                     E_Tnew <= 0;</pre>
96
97
                 E_ALU_change <= D_ALU_change;</pre>
98
                           <= D_MDop;
                 //$display("%d D_RD1:%d ,D_RD2:%d
99
     ,D_imm32:%d,D_PC:%h",$time,D_RD1,D_RD2,D_imm32,D_PC);
100
             end
101
         end
     endmodule
102
103
```

3.EX_MEM

M_Reg (EX/MEM流水寄存器)

方向	信号名	位宽	描述	输入来源
I	clk	1	时钟信号	mips.v中的clk
I	reset	1	同步复位信号	mips.v中的reset
I	E_A2	5	E级A2输入	ALU_out数据
I	E_A3	5	E级A3输入 (转发值)	MUX_ALU选择出来的数据
I	E_RD2	32	E级RD2输入	前一级相同信号
I	E_ALUout	32	E级res输入	前一级相同信号
I	E_PC	32	E级PC输入	前一级相同信号
I	E_PC8	32	E级PC8输入	前一级相同信号
I	E_Tnew	2	E级Tnew输入	前一级相同信号
I	E_Wegrf	1	E级控制信号输入	前一级相同信号
I	E_WeDm	1	E级控制信号输入	前一级相同信号
I	E_WhichtoReg	8	E级控制信号输入	前一级相同信号
I	E_RegDst	4	E级控制信号输入	前一级相同信号
1	E_DM_type	6	E级控制信号输入	前一级相同信号
I	E_ALU_change	1	E级ALU_change输入	前一级相同信号
1	E_imm32	32	E级imm32输入	前一级相同信号
0	M_A2	5	M级A2输出	
0	M_A3	5	M级A3输出	
0	M_RD2	32	M级RD2输出	
0	M_ALUout	32	M级res输出	
0	M_PC	32	M级PC输出	
0	M_PC8	32	M级PC8输出	
0	M_Tnew	2	M级Tnew输出	
0	M_Wegrf	1	M级Tnew输出	
0	M_WeDm	1	M级控制信号输出	
0	M_WhichtoReg	8	M级控制信号输出	
0	M_RegDst	4	M级控制信号输出	
0	M_DM_type	6	M级控制信号输出	
0	M_ALU_change	1	M级ALU_change输出	
0	M_imm32	32	M级imm32输出	

 $Tnew_M = (Tnew_E > 0)$? $Tnew_E - 1$: $OTnew_M = (Tnew_E > 0)$? $Tnew_E - 1$: $OTnew_M = (Tnew_E > 0)$?

```
`timescale 1ns / 1ps
1
2
    `include "macro.v"
3
    module EX(input clk,
 4
               input reset,
 5
               input [4:0] E_A2,
 6
               input [4:0] E_A3,
7
               input [31:0] E_RD2,
8
               input [31:0] E_ALUout,
9
               input [31:0] E_PC,
10
               input [31:0] E_PC8,
               input [1:0] E_Tnew,
11
12
               input E_Wegrf,
13
               input E_WeDm,
14
               input [7:0] E_WhichtoReg,
15
               input [3:0] E_RegDst,
16
               input [5:0] E_DM_type,
17
               input
                           E_ALU_change,
18
               input [31:0] E_imm32,
19
20
               output reg [4:0] M_A2,
               output reg [4:0] M_A3,
21
22
               output reg [31:0] M_RD2,
23
               output reg [31:0] M_ALUout,
24
               output reg [31:0] M_PC,
25
               output reg [31:0] M_PC8,
26
               output reg [1:0] M_Tnew,
27
               output reg M_Wegrf,
28
               output reg M_WeDm,
29
               output reg [7:0] M_WhichtoReg,
30
               output reg [3:0] M_RegDst,
31
               output reg [5:0] M_DM_type,
32
               output reg
                                M_ALU_change,
33
               output reg [31:0] M_imm32
34
               );
35
        always @(posedge clk)begin
36
             if (reset)begin
37
                 M_A2
                              <= 0;
38
                 M_A3
                              <= 0;
39
                              <= 0;
                 M_RD2
40
                 M_ALUout
                              <= 0;
41
                              <= 0;
                 M_PC
42
                 M_PC8
                              <= 0;
43
                 M_Wegrf
                              <= 0;
44
                 M_WeDm
                              <= 0;
45
                 M_WhichtoReg <= `WhichtoReg_Initial;</pre>
46
                              <= `RegDst_Initial;
                 M_RegDst
47
                 M_DM_type
                              <= `DM_type_Initial;
48
                              <= 0;
                 M_imm32
49
                 M_Tnew
                              <= 0;
50
                 M_ALU_change <= 0;
51
            end
52
             else begin
53
                 M_A2
                              <= E_A2;
54
                 M_A3
                              <= E_A3;
```

```
55
               M_RD2 <= E_RD2;
               56
57
58
               M_PC8
                          <= E_PC8;
               M_Wegrf
                          <= E_Wegrf;
59
               M_WeDm <= E_WeDm;
60
               M_WhichtoReg <= E_WhichtoReg;</pre>
61
62
               M_RegDst <= E_RegDst;</pre>
63
               M_DM_type <= E_DM_type;</pre>
               M_imm32 <= E_imm32;
64
65
               if (E_Tnew>0)begin
66
                   M_Tnew <= E_Tnew-1;</pre>
67
               end
68
               else begin
69
                   M_{\text{Tnew}} \ll 0;
70
               end
71
               M_ALU_change <= E_ALU_change;</pre>
72
               //$display("%d E_A3: %d,E_ALUout:%d ,E_RD2:%d
    ,E_PC:%h",$time,E_A3,E_ALUout,E_RD2,E_PC);
73
74
        end
75
    endmodule
76
```

4.MEM_WB

W_Reg (MEM/WB流水寄存器)

• 接口定义

方向	信号名	位宽	描述	输入来源
1	clk	1	时钟信号	mips.v中的clk
I	reset	1	同步复位信号	mips.v中的reset
I	M_A3	5	M级A3输入	前一级相同信号
1	M_RD	32	M级RD输入	前一级相同信号
I	M_PC	32	M级PC输入	前一级相同信号
I	M_PC8	32	M级PC8输入	前一级相同信号
I	M_Wegrf	1	M级控制信号输入	前一级相同信号
I	M_WhichtoReg	1	M级控制信号输入	前一级相同信号
I	M_RegDst	4	M级控制信号输入	前一级相同信号
I	M_imm32	32	M级imm32输入	前一级相同信号
I	M_ALU_change	1	M级ALU_change输入	前一级相同信号
I	M_Tnew	2	M级Tnew输入	前一级相同信号
0	W_A3	5	W级A3输出	
0	W_ALUout	32	W级res输出	
0	W_RD	32	W级RD输出	
0	W_PC	32	W级PC输出	
0	W_PC8	32	W级PC8输出	
0	W_Wegrf	1	W级控制信号输出	
0	W_WhichtoReg	8	W级控制信号输出	
0	W_RegDst	4	W级控制信号输出	
0	W_imm32	32	W级imm32输出	
0	W_ALU_change	1	W级ALU_change输出	
0	W_Tnew	2	W级Tnew输出	

```
`timescale 1ns / 1ps
2
    `include "macro.v"
3
    module MEM(input clk,
4
               input reset,
 5
               input [4:0] M_A3,
6
               input [31:0] M_ALUout,
 7
               input [31:0] M_RD,
8
               input [31:0] M_PC,
9
               input [31:0] M_PC8,
10
               input M_Wegrf,
11
               input [7:0] M_WhichtoReg,
               input [3:0] M_RegDst,
12
```

```
13
                input [31:0] M_imm32,
14
                input
                             M_ALU_change,
15
                input [1:0] M_Tnew,
16
17
                output reg [4:0] W_A3,
18
                output reg [31:0] W_ALUout,
19
                output reg [31:0] W_RD,
20
                output reg [31:0] W_PC,
21
                output reg [31:0] W_PC8,
22
                output reg W_Wegrf,
23
                output reg [7:0] W_WhichtoReg,
24
                output reg [3:0] W_RegDst,
25
                output reg [31:0] W_imm32,
26
                output reg
                                  W_ALU_change,
27
                output reg [1:0] W_Tnew
28
                );
29
        always @(posedge clk)begin
30
            if (reset)begin
31
                 W_A3
                              <= 0;
                 W_ALUout
32
                              <= 0;
33
                              <= 0;
                 W_RD
34
                 W_PC
                               <= 0;
35
                 W_PC8
                              <= 0;
36
                 W_Wegrf
                              <= 0;
37
                 W_WhichtoReg <= `WhichtoReg_Initial;</pre>
                             <= `RegDst_Initial;
38
                 W_RegDst
39
                              <= 0;
                 W_imm32
40
                              <= 0;
                 W_Tnew
41
                 W_ALU_change <= 0;</pre>
42
             end
43
             else begin
44
                 W_A3
                              <= M_A3;
45
                 W_ALUout
                              <= M_ALUout;
46
                 W_RD
                              <= M_RD;
47
                 W_PC
                               <= M_PC;
48
                 W_PC8
                               <= M_PC8;
49
                               <= M_Wegrf;
                 W_Wegrf
50
                 W_WhichtoReg <= M_WhichtoReg;</pre>
51
                              <= M_RegDst;
                 W_RegDst
52
                 W_imm32
                               <= M_imm32;
53
                 if (M_Tnew>0)begin
54
                     W_Tnew <= M_Tnew-1;
55
                 end
56
                 else begin
57
                     W_{\text{Tnew}} \ll 0;
58
59
                 W_ALU_change <= M_ALU_change;</pre>
60
                 //$display("%d M_ALUout:%d ,M_RD:%d
     ,M_PC:%h",$time,M_ALUout,M_RD,M_PC);
61
             end
        end
62
63
    endmodule
64
```

暂停、转发处理及相关多路选择器

(一) .冲突综合单元 (HazardUnit)

方向	信号名	位宽	描述
I	D_A1	5	D级A1端输入
1	D_A2	5	D级A2端输入
1	E_A1	5	E级A1端输入
I	E_A2	5	E级A2端输入
I	M_A2	5	M级A2端输入
I	E_A3	5	E级A3端输入
I	M_A3	5	M级A3端输入
I	W_A3	5	W级A3端输入
I	D_Tuse_rs	2	D_Tuse_rs输入
I	D_Tuse_rt	2	D_Tuse_rt输入
I	E_Tnew	2	E级Tnew输入
I	M_Tnew	2	M级Tnew输入
I	W_Tnew	2	W级Tnew输入
1	E_Wegrf	1	E级Wegrf输入
I	M_Wegrf	1	M级Wegrf输入
I	W_Wegrf	1	W级Wegrf输入
I	E_WhichtoReg	8	E级WhichtoReg输入
1	M_WhichtoReg	8	M级WhichtoReg输入
1	start	1	乘除开始信 号
1	busy	1	乘除忙碌信号
I	MDU_en	1	D级将进行乘除运算信号
0	SelB_D1	2	B_transfer的D1输入转发信号
0	SelB_D2	2	B_transfer的D2输入转发信号
0	SelALU_A	2	ALU输入A转发信号
0	SelALU_B	2	ALU输入B转发信号
0	SelDM	1	DM写入WD转发信号
0	stall	1	冲突信号

^{1 | `}timescale 1ns / 1ps `include "macro.v"

```
3
    module HazardUnit(input [4:0] D_A1,
 4
                        input [4:0] D_A2,
 5
                        input [4:0] E_A1,
 6
                        input [4:0] E_A2,
 7
                        input [4:0] M_A2,
 8
                        input [4:0] E_A3,
 9
                        input [4:0] M_A3,
10
                        input [4:0] W_A3,
11
12
                        input [1:0] D_Tuse_rs,
13
                        input [1:0] D_Tuse_rt,
14
                        input [1:0] E_Tnew,
15
                        input [1:0] M_Tnew,
16
                        input [1:0] W_Tnew,
17
                        input E_Wegrf,
18
                        input M_Wegrf,
19
                        input W_Wegrf,
20
                        input [7:0] E_WhichtoReg,
21
                        input [7:0] M_WhichtoReg,
22
                        input start,
23
                        input busy,
24
                        input MDU_en,
25
26
                        output [2:0] SelB_D1,
27
                        output [2:0] SelB_D2,
28
                        output [1:0] SelALU_A,
29
                        output [1:0] SelALU_B,
30
                        output SelDM,
31
                        output stall
32
                        );
33
34
35
    //stall
36
    wire stall_rs,stall_rt,stall_md;
37
    //stop
38
    assign stall_rs = (D_A1!= 0)\&\&((D_Tuse_rs<E_Tnew)\&\&(D_A1 == E_A3)\&\&E_Wegrf||
39
                               (D\_Tuse\_rs < M\_Tnew) \&\& (D\_A1 == M\_A3) \&\& M\_Wegrf| \mid
40
                               (D_Tuse_rs< W_Tnew) && (D_A1 == W_A3) && W_Wegrf);
41
42
43
    assign stall_rt = (D_A2! = 0)\&((D_Tuse_rt < E_Tnew)\&(D_A2 == E_A3)\&E_wegrf||
44
                               (D_Tuse_rt < M_Tnew) & (D_A2 == M_A3) & M_Wegrf|
45
                               (D_Tuse_rt<W_Tnew)&&(D_A2 == W_A3)&&W_Wegrf);
46
47
    assign stall_md=(start||busy)&&(MDU_en);
48
49
    //output
50
51
    assign Selb_D1 = (D_A1 == E_A3)\&\&(E_Tnew == 0)\&\&D_A1\&\&E_Wegrf\&\&
    (E_WhichtoReg==8'b0000_1000)?3'b100:
52
                      (D_A1 == M_A3) \&\& (M_Tnew == 0) \&\&D_A1 \&\&M_Wegrf\&\&
    (M_WhichtoReg==8'b0000_1000)?3'b011:
53
                      (D_A1 == M_A3) & (M_Tnew == 0) & D_A1 & M_Wegrf?3'b010:
54
                      (D_A1 == W_A3) && (W_Tnew == 0) && D_A1 && W_Wegrf?3'b001:
55
                      3'b000;
56
57
58
```

```
assign Selb_D2 = (D_A2 == E_A3)\&\&(E_Tnew == 0)\&\&D_A2\&\&E_Wegrf\&\&
             (E_WhichtoReg==8'b0000_1000)?3'b100:
60
                                                                 (D_A2 == M_A3) \&\& (M_Tnew == 0) \&\&D_A2 \&\&M_wegrf\&\&
              (M_WhichtoReg==8'b0000_1000)?3'b011:
61
                                                                 (D_A2 == M_A3) & (M_Tnew == 0) & D_A2 & M_Wegrf?3'b010:
62
                                                                 (D_A2 == W_A3) & (W_Tnew == 0) & D_A2 & W_Wegrf?3'b001:
63
                                                                3'b000;
64
65
66
             assign SelALU_A = (E_A1 == M_A3)&&(M_Tnew == 0)&&E_A1&&M_Wegrf&&
67
             (M_WhichtoReg==8'b0000_1000)?2'b11:
68
                                                                       (E_A1 == M_A3)&&(M_Tnew == 0)&&E_A1&&M_Wegrf?2'b10:
69
                                                                                                             (E_A1 == W_A3)\&\&(W_Tnew == 0)\&\&E_A1\&\&W_Wegrf?
             2'b01:
70
                                                                                                             2'b00;
71
             //assign SelaLU_A = 2'b00;
72
73
74
             assign SelALU_B = (E_A2 == M_A3) & (M_Tnew == 0) & E_A2 & M_Wegrf & (E_A2 == M_A3) & (M_Tnew == 0) & E_A2 & M_Wegrf & (E_A2 == M_A3) & (M_Tnew == 0) & (M_Tn
             (M_WhichtoReg==8'b0000_1000)?2'b11:
75
                                                                      (E_A2 == M_A3)\&\&(M_Tnew == 0)\&\&E_A2\&\&M_wegrf?2'b10:
76
                                                                                                            (E_A2 == W_A3)\&\&(W_Tnew == 0)\&\&E_A2\&\&W_Wegrf?
             2'b01:
77
                                                                                                            2'b00;
78
79
80
81
             assign SelDM = (M_A3 == W_A3)\&\&M_A3\&\&(W_Tnew == 0)\&\&W_Wegrf;
             //assign SelDM = 1'b0;
82
83
84
85
             assign stall = stall_rs||stall_rt||stall_md;
86
87
             endmodule
88
```

(二).控制和冒险简述

- 对于控制冒险,本实验要求大家实现**比较过程前移至 D 级**,并**采用延迟槽**。
- 对于数据冒险,两大策略及其应用:
 - 1 假设当前我需要的数据,其实已经计算出来,只是还没有进入寄存器堆,那么我们可以用**转发**(Forwarding)来解决,即不引用寄存器堆的值,而是直接从后面的流水级的供给者把计算结果发送到前面流水级的需求者来引用。如果我们需要的数据还没有算出来。则我们就只能**暂停**(Stall),让流水线停止工作,等到我们需要的数据计算完毕,再开始下面的工作。

(三).冒险处理

冒险处理我们均通过"A_T"法实现——

转发 (forward)

当前面的指令要写寄存器但还未写入,而后面的指令需要用到没有被写入的值时,这时候会产生**数据冒险**,我们首先考虑进行转发。我们**假设所有的数据冒险均可通过转发解决**。也就是说,当某一指令前进到必须使用某一寄存器的值的流水阶段时,这个寄存器的值一定已经产生,并**存储于后续某个流水线寄存器中。**

在这一阶段,我们不管需要的值有没由计算出,都要进行转发,即暴力转发。为实现这一机制,我们要清楚哪些模块需要转发后的数据(需求者)和保存着写入值的流水寄存器(供应者)

• 供应者及其产生的数据

流水级	产生数据	MUX名&选择信号名	MUX输出名
Е	E_imm32, E_PC8	直接流水线传递	直接流水线传递
М	M_ALUout, M_PC8	直接流水线传递	直接流水线传递
W	w_res, w_RD, w_imm32, W_PC8	w_WhichtoReg	WD

注: 当M级指令为读hi和lo的指令时, M_AO中的结果是从上一周期在乘除槽中读取的hi或lo的值; 如果是其他指令, M_AO是上一周期ALU的计算结果。

• 需求者及其产生的数据

接收端口	选择数据	HMUX名&选择信号名	MUX输出名
B_transfer_D1	D_V1, M_out, E_out	SelB_D1	d_b_transfer1
B_transfer_D2	d_RD2, m_res, e_res	SelB_D2	d_b_transfer2
ALU_A	e_RD1, WD, m_res	SelALU_A	e_A
ALU_B	e_RD2, WD, m_res	SelALU_B	e_B
DM_WD	m_RD2, WD	SelDM	M_WD_f
NPC_ra	D_V1_f , E_PC8 , M_PC8	SelJr	ra

从上表可以看出,W级中的数据没有转发到D级,原因是我们在GRF内实现了内部转发机制,将GRF输入端的数据(还未写入)及时反映到RD1或这RD2,判断条件为A3 == A2或者A3 == A1。

此时为了生成HMUX的选择信号,我们需要向HCU(冒险控制器)输入"A"数据,然后进行选择信号的计算,执行转发的条件为——

- 前位点的读取寄存器地址和某转发输入来源的写入寄存器地址相等且不为 0
- 写使能信号有效

转发的构造

首先,我们**假设所有的数据冒险均可通过转发解决**。也就是说,当某一指令前进到必须使用某一寄存器的值的流水阶段时,这个寄存器的值一定已经产生,并**存储于后续某个流水线寄存器中**。

我们接下来分析需要转发的位点。当某一部件需要使用 GPR(General Purpose Register)中的值时,如果此时这个值存在于后续某个流水线寄存器中,而还没来得及写入 GPR,我们就需要通过转发(旁路)机制将这个值从流水线寄存器中送到该部件的输入处。

根据我们对数据通路的分析,这样的位点有:

- 1. D 级比较器的两个输入(含 NPC 逻辑中寄存器值的输入);
- 2. E级 ALU 的两个输入;
- 3. M 级 DM 的输入。

为了实现转发机制,我们对这些输入前加上一个 MUX。这些 MUX 的默认输入来源是上一级中**已经转发过**的数据。(**Thinking 1**:如果不采用已经转发过的数据,而采用上一级中的原始数据,会出现怎样的问题?试列举指令序列说明这个问题。)下面,我们继续分析这些 MUX 的其他输入来源和选择信号的生成。

GPR 是一个特殊的部件,它既可以视为 D 级的一个部件,**也可以视为 W 级之后的流水线寄存器**。 基于这一特性,我们将对 GPR采用**内部转发**机制。也就是说,当前 GPR 被写入的值会即时反馈到读取端上。(**Thinking 2**:我们为什么要对 GPR 采用内部转发机制?如果不采用内部转发机制,我们要怎样才能解决这种情况下的转发需求呢?)

在对 GPR 采取内部转发机制后,这些 MUX 的其他输入来源就是这些 MUX 之后所有流水线寄存器中对 GPR 写入的、且对当前 MUX 的默认输入不可见的数据。具体来说,D 级 MUX 的其他输入来源是 D/E 和 E/M 级流水线寄存器中对 GPR 写入的数据。由于 M/W 级流水线寄存器中对 GPR 写入的数据可以通过 GPR 的内部转发机制而对 D 级 MUX 的默认输入可见,因此无需进行转发。对于其他流水级的转发 MUX,输入来源可以类比得出。

选择信号的生成规则是:只要**当前位点的读取寄存器地址和某转发输入来源的写入寄存器地址相等且不为0**(Thinking 3:为什么0号寄存器需要特殊处理?),就选择该转发输入来源;在有多个转发输入来源都满足条件时,**最新产生的数据优先级最高。**(Thinking 4:什么是"最新产生的数据"?)为了获取生成选择信号所需的信息,我们需要对指令的读取寄存器和写入寄存器在D级进行译码并流水(指令的"A信息")。

如果同学们真正理解了上述构造规则,大家会发现: 转发机制核心逻辑的构造可以在短至 **5 行代** 码内完成。

暂停 (stall)

接下来,我们来处理通过转发不能处理的数据冒险。在这种情况下,新的数据还未来得及产生。我们只能暂停流水线,等待新的数据产生。为了方便处理,我们仅仅为D级的指令进行暂停处理。

我们把Tuse和Tnew作为暂停的判断依据——

• Tuse: 指令进入 **D** 级后,其后的某个功能部件**再**经过多少时钟周期就**必须**要使用寄存器值。对于有两个操作数的指令,其**每个操作数的 Tuse 值可能不等**(如 store 型指令 rs、rt 的 Tuse 分别为

1和2)。

• Tnew: 位于 E 级及其后各级的指令,再经过多少周期就能够产生要写入寄存器的结果。在我们目前的 CPU 中,W 级的指令Tnew 恒为 0;对于同一条指令,Tnew@M = max(Tnew@E - 1, 0)、

在这一阶段,我们找到D级生成的Tuse_rs和Tuse_rt和在E,M,W级寄存器中流水的Tnew_D, Tnew_M, Tnew_W, 如下表所示

• Tuse表和计算表达式

指令类型	Tuse_rs	Tuse_rt
calc_R	1	1
calc_l	1	X
shift	X	1
shiftv	1	1
load	1	X
store	1	2
md	1	1
mt	1	X
mf	X	X
branch	0	0
j/jr	X	X
jal / jalr	0	X
lui	X	X

• Tnew表和计算表达式

指令类型	Tnew_D	Tnew_E	Tnew_M	Tnew_W
calc_R	2	1	0	0
calc_I	2	1	0	0
shift	2	1	0	0
shiftv	2	1	0	0
load	3	2	1	0
store	X	Χ	X	Χ
md	X	X	X	X
mt	X	Χ	X	Χ
mf	2	1	0	0
branch	X	Χ	X	X
jal / jalr	0	0	0	0
j/jr	X	X	X	X
lui	1	0	0	0

然后我们Tnew和Tuse传入HCU(冒险控制器中),然后进行stall信号的计算。如果满足以下条件则stall有效——

- Tnew > Tuse
- 前位点的读取寄存器地址和某转发输入来源的写入寄存器地址相等且不为 0
- 写使能信号有效
- 当E级延迟槽在进行运算 (start | busy) 时, D级为md、mt、mf指令
- 阻塞的构造 (D级)

那么,我们什么时候需要在 D 级暂停呢?根据 Tuse 和 Tnew 所提供的信息,我们容易得出: 当 D 级指令读取寄存器的地址与 E 级或 M 级的指令写入寄存器的地址相等且不为 0,且 D 级指令的 Tuse 小于对应 E 级或 M 级指令的 Tnew 时,我们就需要在 D 级暂停指令。在其他情况下,数据冒险均可通过转发机制解决。

为了获取暂停机制所需的信息,我们还需要**对指令的 Tuse 和 Tnew 信息在 D 级进行译码,并将 Tnew 信息流水**(指令的" T 信息")。

将指令暂停在 D 级时, 我们需要进行如下操作:

- 冻结 PC 的值
- 冻结 F/D 级流水线寄存器的值
- 将 D/E 级流水线寄存器清零 (这等价于插入了一个 nop 指令)

如此,我们就完成了暂停机制的构建。

(四) .需求时间——供给时间模型

Tuse (对于数据需求): 这条指令位于 D 级的时候,再经过多少个时钟周期就必须要使用相应的数据。

例如,对于BEQ指令,立刻就要使用数据,所以Tuse=0。

对于 addu 指令,等待下一个时钟周期它进入 EX 级才要使用数据,所以 Tuse=1。

而对于 sw 指令,在 EX 级它需要 GPR[rs] 的数据来计算地址,在 MEM 级需要 GPR[rt] 来存入值,所以对于 rs 数据,它的 Tuse_rs=1,对于 rt 数据,它的 Tuse_rt=2。

在 P5 课下要求的指令集的条件下, Tuse 值有两个特点:

- 特点 1: 是一个定值,每个指令的 Tuse 是一定的
- 特点 2: 一个指令可以有两个 Tuse 值
- Tnew (对于数据产出): 位于某个流水级的某个指令,它经过多少个时钟周期可以算出结果 并且存储到流水级寄存器里。

例如,对于 addu 指令,当它处于 EX 级,此时结果还没有存储到流水级寄存器里,所以此时它的 Tnew=1,而当它处于 MEM 或者 WB 级,此时结果已经写入了流水级寄存器,所以此时 Tnew=0。

在 P5 课下要求的指令集的条件下,Tnew 值有两个特点:

- 特点 1: 是一个动态值,每个指令处于流水线不同阶段有不同的 Tnew 值
- 特点 2: 一个指令在一个时刻只会有一个 Tnew 值 (一个指令只有一个结果)
- 用这两个定义来描述数据冒险:
 - 1. Tnew=0, 说明结果已经算出,如果指令处于 WB 级,则可以通过寄存器的内部转发设计解决,不需要任何操作。如果指令不处于 WB 级,则可以通过转发结果来解决。
 - 2. Tnew<=Tuse,说明需要的数据可以及时算出,可以通过转发结果来解决。
 - 3. Tnew>Tuse, 说明需要的数据不能及时算出,必须暂停流水线解决。

真值表

端口	addu	subu	ori	lw	sw	lui	beq
ор	000000	000000	001101	100011	101011	001111	000100
func	100001	100011					
AluOp	0000001	0000010	0001000	0000000	0000000	0000000	0000000
WeGrf	1	1	1	1	0	1	0
WeDm	0	0	0	0	1	0	0
branch	0001	0001	0001	0001	0001	0001	0010
AluSrc1	0001	0001	0001	0001	0001	0001	0001
AluSrc2	0001	0001	0010	0010	0010	0001	0001
WhichtoReg	0001	0001	0001	0010	0001	0100	0001
RegDst	0001	0001	0010	0010	0010	0010	1010
SignExt	0	0	0	1	1	0	1
端口	andi	jal	j	jr	sll	add	sub
端 口 op	andi 001100	jal 000011	j 000010	jr 000000	sll 000000	add	sub 000000
ор				000000	000000	000000	000000
op func	001100	000011	000010	000000	000000	000000	000000
op func AluOp	001100	000011	000010	000000 001000 0000000	000000 000000 0010000	000000 100000 0000000	000000 100010 0000001
op func AluOp WeGrf	001100 0000100 1	000011	000010	000000 001000 0000000	000000 000000 0010000	000000 100000 0000000	000000 100010 0000001
op func AluOp WeGrf WeDm	001100 0000100 1 0	000011	000010 0000000 0	000000 001000 0000000 0	000000 000000 0010000 1 0	000000 100000 0000000 1	000000 100010 0000001 1
op func AluOp WeGrf WeDm branch	001100 0000100 1 0 0001	000011 0000000 1 0	000010 0000000 0 0 0100	000000 001000 0000000 0 0	000000 000000 0010000 1 0	000000 100000 0000000 1 0	000000 100010 0000001 1 0
op func AluOp WeGrf WeDm branch AluSrc1	001100 0000100 1 0 0001 0001	000011 0000000 1 0 0100 0001	000010 0000000 0 0 0100 0001	000000 001000 0000000 0 0 1000	000000 000000 0010000 1 0 0001	000000 100000 0000000 1 0 0 0001	000000 100010 0000001 1 0 0001
op func AluOp WeGrf WeDm branch AluSrc1 AluSrc2	001100 0000100 1 0 0001 0001 0010	000011 0000000 1 0 0100 0001	000010 0000000 0 0 0100 0001	000000 001000 0000000 0 0 1000 0001	000000 000000 0010000 1 0 0 0001 0010	000000 100000 0000000 1 0 0 0001 0001	000000 100010 0000001 1 0 0001 0001

二、测试方案

(1) 测试代码:

.text

ori \$a0,\$0,0x100


ori \$a1,\$a0,0x123

lui \$a2,456

lui \$a3,0xffff

ori \$a3,\$a3,0xffff

addu \$s0,\$a0,\$a2



```
sw $s5,64($t0)
ori $a1,$a1,4
jal loop4
loop3:sw $a1,56($t0)
sw $ra,60($t0)
ori $s5,$s5,5
jr $ra
loop4: sw $a1,68($t0)
sw $ra,72($t0)
 (2) 该CPU运行结果
@00003000: $ 4 <= 00000100
@00003004: $ 5 <= 00000123
@00003008: $ 6 <= 01c80000
@0000300c: $ 7 <= ffff0000
@00003010: $ 7 <= ffffffff
@00003014: $16 <= 01c80100
@00003018: $17 <= 000000ff
@0000301c: $20 <= fffffffe
@00003020: $18 <= fe380100
@00003024: $19 <= 00000101
@00003028: *00000000 <= 00000100
@0000302c: *00000004 <= 00000123
@00003030: *00000008 <= 01c80000
@00003034: *0000000c <= ffffffff
@00003038: *00000010 <= 01c80100
@0000303c: *00000014 <= 000000ff
@00003040: *00000018 <= fe380100
@00003044: *0000002c <= 00000101
@00003048: *00000030 <= fffffffe
@0000304c: $ 4 <= 00000100
@00003050: $ 5 <= ffffffff
@00003054: *0000001c <= 00000100
@00003058: *00000020 <= ffffffff
@0000305c: $ 4 <= 00000001
@00003060: $ 5 <= 00000002
@00003064: $ 6 <= 00000001
@00003074: *00000028 <= 00000002
@00003078: $31 <= 0000307c
@0000308c: *00000038 <= 00000002
@00003090: *0000003c <= 0000307c
```

```
2
    `timescale 1ns/1ps
 3
 4
    module mips_txt;
 5
 6
        reg clk;
 7
        reg reset;
 8
 9
        wire [31:0] i_inst_addr;
10
        wire [31:0] i_inst_rdata;
11
12
        wire [31:0] m_data_addr;
13
        wire [31:0] m_data_rdata;
14
        wire [31:0] m_data_wdata;
        wire [3 :0] m_data_byteen;
15
16
17
        wire [31:0] m_inst_addr;
18
19
        wire w_grf_we;
20
        wire [4:0] w_grf_addr;
21
        wire [31:0] w_grf_wdata;
22
23
        wire [31:0] w_inst_addr;
24
25
        mips uut(
26
             .clk(clk),
27
             .reset(reset),
28
29
             .i_inst_addr(i_inst_addr),
30
             .i_inst_rdata(i_inst_rdata),
31
32
             .m_data_addr(m_data_addr),
33
             .m_data_rdata(m_data_rdata),
34
             .m_data_wdata(m_data_wdata),
35
             .m_data_byteen(m_data_byteen),
36
37
             .m_inst_addr(m_inst_addr),
38
39
             .w_grf_we(w_grf_we),
40
             .w_grf_addr(w_grf_addr),
41
             .w_grf_wdata(w_grf_wdata),
42
43
             .w_inst_addr(w_inst_addr)
44
        );
45
46
        integer i;
        reg [31:0] fixed_addr;
47
48
        reg [31:0] fixed_wdata;
49
        reg [31:0] data[0:4095];
50
        reg [31:0] inst[0:4095];
51
52
        assign m_data_rdata = data[m_data_addr >> 2];
53
        assign i_inst_rdata = inst[(i_inst_addr - 32'h3000) >> 2];
54
55
        initial begin
56
             $readmemh("code.txt", inst);
57
             for (i = 0; i < 4096; i = i + 1) data[i] <= 0;
58
        end
59
```

```
60
        initial begin
61
            c1k = 0;
62
             reset = 1;
63
             #20 reset = 0;
64
        end
65
66
        always @(*) begin
67
             fixed_wdata = data[m_data_addr >> 2];
            fixed_addr = m_data_addr & 32'hfffffffc;
68
69
             if (m_data_byteen[3]) fixed_wdata[31:24] = m_data_wdata[31:24];
            if (m_data_byteen[2]) fixed_wdata[23:16] = m_data_wdata[23:16];
70
71
             if (m_data_byteen[1]) fixed_wdata[15: 8] = m_data_wdata[15: 8];
             if (m_data_byteen[0]) fixed_wdata[7 : 0] = m_data_wdata[7 : 0];
72
73
        end
74
75
76
        always @(posedge clk) begin
77
             if (~reset) begin
78
                 if (w_grf_we && (w_grf_addr != 0)) begin
                     $display("%d@%h: $%d <= %h", $time, w_inst_addr, w_grf_addr,</pre>
79
    w_grf_wdata);
80
                 end
81
             end
82
        end
83
84
        always @(posedge clk) begin
85
            if (reset) for (i = 0; i < 4096; i = i + 1) data[i] <= 0;
86
             else if (|m_data_byteen) begin
87
                 data[fixed_addr >> 2] <= fixed_wdata;</pre>
88
                 $display("%d@%h: *%h <= %h", $time, m_inst_addr, fixed_addr,</pre>
    fixed_wdata);
89
             end
90
        end
91
        always #2 clk <= ~clk;
92
93
    endmodule
```

三、思考题

(一) 为什么需要有单独的乘除法部件而不是整合进 ALU? 为何需要有独立的 HI、LO 寄存器?

因为ALU在计算乘除延迟的周期中时依然可以支持如加减法之类的其他计算,如果将乘除法部件整合进 ALU,将不利于乘除运算时的加减法运算,也不符合"高内聚,低耦合"的设计思想。

而增加独立的HI和LO寄存器,获得了更多的操作空间,将更有利于各种运算操作的实现。

(二) 真实的流水线 CPU 是如何使用实现乘除法的? 请查阅相关资料进行简单说明。

真实的CPU是通过多次加减法来实现乘法和除法的,所以显而易见乘除法所消耗的时间明显长于加减法。

乘法的计算语言加法和左移运算,并通过另一个寄存器{HI,LO}来保留计算结果,而除法则是依靠减法和左移。由此可以很清晰的分析出为什么HI存储乘法高位及除法的余数,而LO存储乘法低位和除法的商。

(三) 请结合自己的实现分析,你是如何处理 Busy 信号带来的周期阻塞的?

当MDU处于Busy信号或者en信号时将进行乘除法运算,如果此时位于D级的指令为乘除运算,则我们会选择在HazardUnit中控制产生阻塞信号,从而形成周期阻塞。

(四) 请问采用字节使能信号的方式处理写指令有什么好处? (提示: 从清晰性、统一性等角度考虑)

这样的方式写入字节有利于保持字对齐,清晰度较高,而从统一性处理将一个字分成四个字节,将 有利于对字,半字和字节的处理保持统一,有利于维护代码的运行及debug

(五) 请思考,我们在按字节读和按字节写时,实际从 DM 获得的数据和向 DM 写入的数据是否是一字节? 在什么情况下我们按字节读和按字节写的效率会高于按字读和按字写呢?

不是,当按字节写和按字节读时那个字是非对齐的位置时会高于按字读和按字写。

(六) 为了对抗复杂性你采取了哪些抽象和规范手段?这些手段在译码和处理数据冲突的时候有什么样的特点与帮助?

增加更多的板块,如分出多路选择器等让代码实现"高内聚,低耦合"的要求。尽可能简化**每一个**模块的复杂度,尽量使他们彼此独立。将指令分析和模块的功能分离,让模块**只受**译码器给出的信号的控制。

除此之外,增加宏的定义,避免对相同常量段的重复修改,同时宏的定义也有利于使代码更加清晰。

(七) 在本实验中你遇到了哪些不同指令类型组合产生的冲突? 你又是如何解决的? 相应的测试样例是什么样的?

对于乘除模块的冲突我们是直接选择延迟的方式进行处理的,而对于其他方式则见上方冲突转发部分。

(八) 如果你是手动构造的样例,请说明构造策略,说明你的测试程序如何保证覆盖了所有需要测试的情况;如果你是完全随机生成的测试样例,请思考完全随机的测试程序有何不足之处;如果你在生成测试样例时采用了特殊的策略,比如构造连续数据冒险序列,请你描述一下你使用的策略如何结合了随机性达到强测的效果。

我使用的是完全随机生成的测试样例,并对其缩小输出寄存器的范围,从而构造更多的数据冒险,但由于数据容易超出Mars的data区,这种方式不利于对存储指令进行测试,需要单独设立板块进行测试。

为了达到强测效果,我们要尽可能的增加代码长度,并多设计冒险方式的代码段。

选做题

(一) 请评估我们给出的覆盖率分析模型的合理性,如有更好的方案,可一并提出。

由于转发比阻塞的效率更高,所以我们在编码时的基本原则是尽可能转发,而在这个模型中,转发的得分明显高于阻塞,合理。

本覆盖率分析模型的指令集按需分类,更有利于集中式处理,使效率更高。

四.自动化测试模块

```
1 import random
2
3 #Calc_r = ['add']
4 Calc_r = ['add', 'sub', 'and', 'or', 'slt', 'sltu']
5 | Calc_i = ['ori', 'addi', 'ori']
6
   Load = [']b']
7
   # Load = ['lw', 'lb', 'lh']
   Store = ['sb']
   # Store = ['sw', 'sb', 'sh']
9
10 B_type = ['beq', 'bne']
11
   J_type = ['jal']
12 | Shift = []
13
   Shift_v = []
   md = ['mult', 'multu', 'div', 'divu']
    mf_mt = ['mfhi', 'mflo', 'mthi', 'mtlo']
15
16
17
   filename =
    "D:\\coding_file\\study\\Lesson\\co_lesson\\lesson\\p6\\statistic\\test.asm
   # 输出文件位置
18
19
   label = [0]
20 # 输出label的编号范围,事先存入0防止在第一次输出标签前出现跳转指令
22 # 可执行代码的行数
23 | flag = 1
24 # 当前所标出过的编号号码
25 | jal = []
   # 使用过的jal对应标签编号
27 \mid R_num = len(Calc_r)
28  I_num = len(Calc_i)
29
   L_num = len(Load)
30 S_num = len(Store)
31 \mid B_{\text{num}} = \text{len}(B_{\text{type}})
32  J_num = len(J_type)
33 MD_num = len(md)
34 MF_num = len(mf_mt)
35 # 各类指令出现频率设置
36
   f_R = 10*random.randint(1, 4)
f_{I} = 10*random.randint(1, 4)
38 \mid f_L = 40*random.randint(1, 4)
39 \mid f_S = 40*random.randint(1, 4)
40 f_B = 0*random.randint(1, 4)
41 \mid f_J = 0*random.randint(1, 4)
42 f_md = 5*random.randint(1, 4)
43
   f_mf = 5*random.randint(1, 4)
44
   num = f_R*R_num+f_I*I_num+f_L*L_num+f_S*S_num + 
       f_B*B_num+f_J*J_num+f_md*MD_num+f_mf*MF_num+1
45
46
   begin = 28
    end = 31
47
48
49
50
   class get_Ori:
51
        def __init__(self):
52
           # 对应指令生成随机数
            self.rs = random.randint(begin, end)
53
```

```
54
              self.rt = random.randint(begin, end)
 55
              self.imm16 = random.randint(0, 1 << 16-1)</pre>
 56
              self.main()
 57
         def main(self):
 58
 59
              if self.rs == 28 or self.rs == 29 or self.rs == 30:
 60
                  self.rs = self.rs-3
              if self.rt == 28 or self.rt == 29 or self.rt == 30:
 61
                  self.rt = self.rt-3
 62
              self.code = 'ori' + ' ' + '$' + \
 63
                  str(self.rt) + ',' + '$' + \
 64
 65
                  str(self.rs) + ',' + str(self.imm16) + '\n'
 66
 67
 68
     class get_Code:
 69
         def __init__(self):
 70
              # 对应指令生成随机数
 71
              self.rs = random.randint(begin, end)
              self.rt = random.randint(begin, end)
 72
 73
              self.rd = random.randint(begin, end)
              self.imm16 = random.randint(0, 1 << 8-1)</pre>
 74
 75
              self.imm26 = random.randint(0, 1 << 26-1)</pre>
 76
              #self.mem = random.randint(0, 100)
              self.mem = random.randint(0, 3) << 6</pre>
 77
 78
              # self.mem = random.randint(0, 3)
 79
              # 存储指令类型
 80
              self.list = []
 81
              # get函数
 82
              self.get_R()
 83
              self.get_I()
 84
              self.get_L()
 85
              self.get_S()
 86
              self.get_B()
 87
              self.get_J()
 88
              self.get_MD()
 89
              self.get_MF()
 90
              self.get_Label()
              self.main()
 91
 92
 93
         def get_R(self):
 94
              random1 = random.randint(0, R_num - 1)
 95
              type1 = Calc_r[random1]
 96
              self.list.append(type1)
 97
 98
         def get_I(self):
 99
              random2 = random.randint(0, I_num - 1)
100
              type2 = Calc_i[random2]
101
              self.list.append(type2)
102
103
         def get_L(self):
              random3 = random.randint(0, L_num - 1)
104
105
              type3 = Load[random3]
106
              self.list.append(type3)
107
108
         def get_S(self):
109
              random4 = random.randint(0, S_num - 1)
110
              type4 = Store[random4]
111
              self.list.append(type4)
```

```
112
113
         def get_B(self):
             random5 = random.randint(0, B_num - 1)
114
115
             type5 = B_type[random5]
116
             self.list.append(type5)
117
118
         def get_J(self):
119
             random6 = random.randint(0, J_num - 1)
120
             type6 = J_type[random6]
121
             self.list.append(type6)
122
123
         def get_MD(self):
124
             random7 = random.randint(0, MD_num - 1)
125
             type7 = md[random7]
126
             self.list.append(type7)
127
128
         def get_MF(self):
129
             random8 = random.randint(0, MF_num - 1)
130
             type8 = mf_mt[random8]
131
             self.list.append(type8)
132
133
         def get_Label(self):
134
             random9 = random.randint(0, len(label)-1)
135
             ran = label[random9]
136
             return ran
137
         def main(self):
138
             sel = random.randint(0, num+100)
139
140
             if self.rs == 28 or self.rs == 29 or self.rs == 30:
141
                 self.rs = self.rs-3
             if self.rt == 28 or self.rt == 29 or self.rt == 30:
142
                 self.rt = self.rt-3
143
             if self.rd == 28 or self.rd == 29 or self.rd == 30:
144
145
                 self.rd = self.rd-3
146
             # 控制参数类型
147
             if sel in range(0, f_R*R_num):
                 # 通过控制随机数的范围来决定输出各种指令的频率,并用各种指令的数目保证各指令
148
     出现概率基本相同
149
                 self.code = self.list[0] + ' ' + '$' + \
150
                     str(self.rd) + ' ' + ',' + '$' + \
                     str(self.rs) + ' ' + ',' + '$' + str(self.rt) + '\n'
151
             elif sel in range(f_R*R_num, f_R*R_num+f_I*I_num):
152
                 self.code = self.list[1] + ' ' + '$' + \
153
                     str(self.rt) + ',' + '$' + \
154
                     str(self.rs) + ',' + str(self.imm16) + '\n'
155
156
             elif sel in range(f_R*R_num+f_I*I_num,
     f_R*R_num+f_I*I_num+f_L*L_num):
                 self.code = self.list[2] + ' ' + '$' + \
157
                     str(self.rt) + ',' + str(self.mem) + \
158
                      '(' + '$' + '0' + ')'+'\n'
159
160
             elif sel in range(f_R*R_num+f_I*I_num+f_L*L_num,
     f_R*R_num+f_I*I_num+f_L*L_num+f_S*S_num):
                 self.code = self.list[3] + ' ' + '$' + \
161
                     str(self.rt) + ',' + str(self.mem) + \
162
                      '(' + '$' + '0' + ')'+'\n'
163
164
             elif sel in range(f_R*R_num+f_I*I_num+f_L*L_num+f_S*S_num,
     f_R*R_num+f_I*I_num+f_L*L_num+f_S*S_num+f_B*B_num):
                 self.code = self.list[4] + ' ' + '$' + \
165
```

```
str(self.rt) + ',' + '$' + \
166
167
                     str(self.rs) + ',' + 'label_' + \
                     str(self.get_Label()) + '\n'+'nop' + '\n'
168
169
             elif sel in
     range(f_R*R_num+f_I*I_num+f_L*L_num+f_S*S_num+f_B*B_num,
     f_R*R_num+f_I*I_num+f_L*L_num+f_S*S_num+f_B*B_num+f_J*J_num):
170
                 if self.list[5] == 'jal':
171
                     node = self.get_Label()
172
                     self.code = self.list[5] + ' ' + \
173
                          'label_' + str(node) + '\n'+'nop' + '\n'
                     jal.append(node)
174
175
                 elif self.list[5] == 'j':
176
                     self.code = self.list[5] + ' ' + \
177
                          'label_' + str(self.get_Label()) + '\n' + 'nop' + '\n'
178
             elif sel in
     range(f_R*R_num+f_I*I_num+f_L*L_num+f_S*S_num+f_B*B_num+f_J*J_num,
     f_R*R_num+f_I*I_num+f_L*L_num+f_S*S_num+f_B*B_num+f_J*J_num+f_md*MD_num):
179
                 self.code = self.list[6] + ' ' + '$' + \
                     str(self.rt) + ',' + '$' + \
180
181
                     str(self.rs) + '\n'
182
             elif sel in
     range(f_R*R_num+f_I*I_num+f_L*L_num+f_S*S_num+f_B*B_num+f_J*J_num+f_md*MD_n
     f_R*R_num+f_I*I_num+f_L*L_num+f_S*S_num+f_B*B_num+f_J*J_num+f_md*MD_num+f_m
     f*MF_num):
                 self.code = self.list[7] + ' ' + '$' + \
183
184
                     str(self.rs) + '\n'
185
             else:
                 self.code = 'lui' + ' ' + \
186
187
                      '$' + str(self.rt) + ',' + str(self.imm16) + '\n'
188
189
     with open(filename, 'w+') as f:
190
191
         for cnt in range(2*begin, 2*end):
192
             b = get_Ori()
193
             f.write(b.code)
194
195
         cnt = 0
         for cnt in range(0, num):
196
197
             a = get_Code()
198
             f.write(a.code)
199
             if random.randint(0, num) == 1 and label != []:
200
                 # 通过控制random范围来决定标签和jr出现的概率
                 f.write('label_' + str(flag) + ':' + '\n')
201
202
                 label.append(flag)
203
                 flag = flag+1
                 # f.write('jr $ra' + '\n')
204
205
                 # f.write('nop' + '\n')
206
             # if cnt == 10:
207
                   f.write('jr $ra' + '\n')
208
                   f.write('nop' + '\n')
209
             if cnt == num-5:
                 f.write('label_0' + ':' + '\n')
210
211
         f.close()
212
```

1、命名风格

- 各级之间使用 流水级_instr_方向 的方式,来有效地对它们进行区分,如:
 - D/E 寄存器的输入端口就可以命名为 D_instr_i
- 在顶层模块中,我们需要实例化调用子模块,这个过程会产生很多负责接线的"中间变量",推荐流水级_wirename的方式,并且将同级的信号尽可能都声明在一起。

2、模块逻辑排布 (看图说话)

```
/****** Declarations ******/
// F
wire [31:0] F Instr, F npc, /*...*/;
// D
wire [31:0] D Instr, D pc, D pc4, /*...*/;
wire [3:0] npc sel, /*...*/;
// wire ...
// ...
/****** Stage F *******/
pc PC(
   .clk(clk),
    .reset (reset),
   // ...
   );
npc NPC (
   .npc(F npc),
    .npc sel(npc sel),
   // ...
   );
// ...
/******* Stage D *******/
grf GRF(
   // ...
   );
// ...
```

3、常量、字面量与宏

对于指令不同的字段,直接定义 wire 型变量如 op、rs 映射到 instr 的对应位上,直观且简短。

对于控制器译出的信号,如果仅在一个模块内使用,可以使用 localparam 定义。但有很多信号需要被多个模块跨文件使用到(如 alu 的控制信号需要同时在控制器与 alu 出现),并且,我们需要为工程的扩展做好准备,因此更推荐编写一个单独的**宏定义文件(如下)**来供其他的模块用 `include 引用。

```
// constants.v
'define aluOr 4'd2
'define aluAnd 4'd3
'define aluNor 4'd6
'define aluXor 4'd7
// alu.v
'include "constants.v"
always @(*) begin
    case (alu op)
        `aluOr:
            alu out = alu A | alu B;
        `aluAnd:
            alu out = alu A & alu B;
        `aluNor:
            alu out = ~(alu A | alu B);
        `aluXor:
           alu_out = alu A ^ alu B;
    endcase
end
```

4、译码方式

- **集中式**(正宗): 在 F/D 级进行译码, 然后将控制信号流水传递。缺点是写起来复杂, 除此以外全是优点。
- **分布式**(偷鸡): 写一个 CU 部件负责所有的译码,每一级都用它进行译码。优点是写起来简单,除此以外全是缺点。

5、译码风格

• 指令驱动型:整体在一个 case 语句之下,通过判断指令的类型,来对所有的控制信号——进行赋值。这种方法便于指令的添加,不易遗漏控制信号,但是整体代码量会随指令数量增多而显著增大。

```
case(Instr[31:26])
    R: begin
        case(Instr[5:0])
        addu: begin
            grf_en = 1;
            dm_en = 0;
            alu_op = 0;
            npc_sel = 0;
            // ...
        end
            // ...
        endcase
        // ...
endcase
```

• 控制信号驱动型:为每个指令定义一个 wire 型变量,使用或运算描述组合逻辑,对每个控制信号进行单独处理。这种方法在指令数量较多时适用,且代码量易于压缩,缺陷是如错添或漏添了某条指令,很难锁定出现错误的位置。

```
wire R = (op == 6'b0000000);
wire addu = R & (func == 6'b100001);
wire subu = R & (func == 6'b100011);
// wire ...
assign grf_en = (addu | subu | /*...*/) ? 1'b1 : 1'b0;
// assign ...
```