OPTIMISATION DE MODELES NEURONAUX A OSCILLATEURS COUPLÉS - LIVRABLE 5 : FAST ET SCHÉMA SYNOPTIQUE

Da Silva Tristan - Battaglia Charles-Antoine
Botté-Magalhaes Jules - Gauthier Keanu - Fraysse Ianis

JUNIA - ISEN - AP4

`https://github.com/CharlesBta/Modele-Neuronaux-RD.git`

Table des matières

1 Diagrammes FAST **2**

2 Schéma synoptique **3**

Diagrammes FAST

Le diagramme **FAST** se lit de gauche à droite avec la question « *comment* ? » ; dans l'autre sens, la même chaîne répond à « *pourquoi* ? ». Chaque sous-fonction est reliée, par une flèche pointillée, à la solution technique (en jaune) qui la réalise. Dans tout le document, W désigne la matrice de connexions du réseau.

Légende. fonction sous-fonction solution technique.




FIGURE 1.1 – FAST de FP1 : le réseau est décrit par le générateur de connectome (FS1), puis simulé pas à pas – communication entre les neurones, mise à jour Hodgkin-Huxley (FC1) – jusqu'à la durée choisie.




FIGURE 1.2 – FAST de FP2 : les neurones sont répartis sur les cœurs, les données restent en VRAM (FC2) et l'orchestrateur lance les calculs à chaque pas.

Schéma synoptique




FIGURE 2.1 – Schéma synoptique du POC : l'orchestrateur sur CPU pilote la carte GPU ; la référence CPU et les sorties GPU sont comparées puis restituées.

L'orchestrateur, sur le **CPU** hôte, charge la configuration et le connectome, lance les calculs à chaque pas et récupère les sorties ; pendant ce temps, toute la simulation vit dans la **VRAM** de la carte, sans transfert en cours de calcul. Les fonctions cœur se repèrent bloc par bloc : FP1 dans les deux calculs de la carte (courants synaptiques et **Hodgkin-Huxley**), FP2 dans ces calculs et la mesure du **speedup**, FC1 dans la validation, FS1 dans le générateur et le stockage dense ou **CSR**, FC2 dans la carte visée (**RTX 5090**, 32 Go de **VRAM**).