



CENTRO UNIVERSITARIO DE CIENCIAS EXACTAS E INGENIERÍAS

INGENIERIA EN COMUNICACIONES Y ELECTRONICA

Circuitos Digitales 1

Tarea 01
Sumador 4 bits en VHDL
Sumador 6 bits en VHDL

Nombre: Aguilar Rodríguez Carlos Adolfo

Código: 215860049

Fecha: 10 de Febrero del 2018

Profesor: Chávez Martínez Ehecatl Joel

Contenido

Marco Teórico (2)
Sumador 4 bits (4)
-Código vhdl (4)
-Código pat (4)
-Código ioc (4)
-Diagrama caja negra (5)
-Diagrama Esquemático (5)
-Simulación (6)
-Plano (7)
-Tabla de resultados (8)
Sumador 6 bits (9)
-Código vhdl (9)
-Código pat (9)
-Código ioc (9)
-Diagrama caja negra (10)
-Diagrama Esquemático (10
-Simulación (11
-Plano (12)
-Tabla de resultados (13

Marco Teórico

Diseñar en VHDL un sumador de 4 bits con 3 entradas y dos salidas:
 Dos de las entradas son de 4 bits y una tercera entrada solo de 1 bit
 Una de la salidas guardara los 4 bits menos significativos del resultado de la operación

La otra salida será destinada para el bit más significativo en caso de que el resultado de la operación arroje 5 bits.

Para el diseño del sumador de 6 bits en VHDL de tres entradas y dos salidas dos de las entradas serán de 6 bits otra de un bit,

en las salidas una de ellas tomara los 6 bits menos significativos y la otra salida el bit más significativo, esto en caso de que el resultado de la operación arroje 7 bits.


Código VHDL

Codigo ioc

```
--Viernes 2 de febrero 2018
                                                        LEFT (
  --Sumador 4 bits
                                                             (IOPIN a(0).0 );
                                                             (IOPIN a(1).0 );
  --biblioteca
                                                             (IOPIN a(2).0 );
                                                             (IOPIN a(3).0);
library ieee;
                                                             (IOPIN b(0).0 );
  use ieee.std_logic_1164.all;
                                                             (IOPIN b(1).0 );
  use ieee.std_logic_arith.all;
                                                             (IOPIN b(2).0);
  use ieee.std_logic_unsigned.all;
                                                             (IOPIN b(3).0);
  --entidad
                                                        RIGHT (
    entity sum4bc is
                                                             (IOPIN cin.0);
    port (a,b: in std_logic_vector(3 downto 0);
                                                             (IOPIN cout.0);
         cin : in std_logic;
                                                             (IOPIN sum(0).0 );
         sum :out std_logic_vector(3 downto 0);
                                                             (IOPIN sum(1).0 );
         cout:out std_logic);
                                                             (IOPIN sum(2).0);
    end sum4bc;
                                                             (IOPIN sum(3).0 );
  --arquitectura
                                                             )
  architecture argl of sum4bc is
   signal resultado: std_logic_vector(4 downto 0);
    begin
       resultado<=a+b+cin;
       sum<=resultado (3 downto 0);</pre>
       cout<=resultado (4);
  end arq1;
```

Código pat


```
-- Sumador de 4 bits 2 de febrero 2018
-- Declaracion de puertos sum4bcy
    in a
            (3 downto 0)
                          Х;
    in b (3 downto 0)
                          Х;
    in cin
                           В;
    out sum (3 downto 0)
                          Х;
    out cout
-- Fin de puertos entradas y salidas
-- Fuente de alimentacion
    in vdd
                           В;
    in vss
                           В;
    begin
                             b
                                     cin
                                             sum
                                                      cout
                                                              vdd
                                                                       VSS
    <0ns>:
                                     Θ
                                              ?*
                                                              1
                                                                       Θ:
    <+50ns>:
                                     Θ
                                             ?*
                                                      ?*
                    Α
                             Α
                                                              1
                                                                       Θ;
                                             ?*
                                                      ?*
    <+50ns>:
                    Α
                             Α
                                     1
                                                              1
                                                                       Θ;
                                             ?*
                                                      ?*
    <+50ns>:
                                     1
                                                              1
                                                                       Θ;
    end;
```



Simulación

VSS vdd cout (5 downto cin (5 downto (5 downto 0) X

Plano real



• Tabla de resultados

LOON Area on file 'sum Area on file 'sum Critical path (no	4bc_boog.vst'6 4bc.vst'65500	2500 lamda	lamda² (² (with	with over- over-cell	cell routi routing)	
COUGAR						
	> Figure size	: (-100,			
	> Build transis 306	tors				

Critical path 2751 pico segundos Area $A=19650mn^2$ Transistores =306 Figura= 785610000

Sumador 6 bits

Código VHDL


Código ioc

```
--Viernes 2 de febrero 2018
--Sumador 6 bits
                                                         LEFT (
                                                              (IOPIN a(0).0 );
--biblioteca
                                                              (IOPIN a(1).0 );
                                                              (IOPIN a(2).0);
                                                              (IOPIN a(3).0);
library ieee;
                                                              (IOPIN a(4).0);
use ieee.std logic 1164.all;
                                                              (IOPIN a(5).0 );
use ieee.std_logic_arith.all;
                                                              (IOPIN b(0).0 );
                                                              (IOPIN b(1).0 );
use ieee.std_logic_unsigned.all;
                                                              (IOPIN b(2).0 );
                                                              (IOPIN b(3).0);
--entidad
  entity sum6bc is
                                                         RIGHT (
  port (a,b: in std_logic_vector(5 downto θ);
                                                              (IOPIN b(4).0);
        cin : in std_logic;
                                                              (IOPIN b(5).0);
        sum :out std_logic_vector(5 downto 0);
                                                              (IOPIN cin.0);
                                                              (IOPIN cout.0);
        cout:out std logic);
                                                              (IOPIN sum(0).0);
  end sum6bc;
                                                              (IOPIN sum(1).0 );
                                                              (IOPIN sum(2).0);
--arquitectura
                                                              (IOPIN sum(3).0);
                                                              (IOPIN sum(4).0);
                                                              (IOPIN sum(5).0);
architecture arql of sum6bc is
 signal resultado: std logic vector(6 downto 0);
  begin
      resultado<=a+b+cin;
     sum<=resultado (5 downto 0);
     cout<=resultado (6);
end arq1;
```

Código pat

```
-- Sumador de 6 bits 2 de febrero 2018
-- Declaracion de puertos sum4bc
           (5 downto 0) X;
   in a
   in b
           (5 downto 0) X;
   in cin
                          В;
   out sum (5 downto 0) X;
   out cout
                          В;
-- Fin de puertos entradas y salidas
-- Fuente de alimentacion
   in vdd
                          В;
   in vss
                          В:
   begin
                   а
                                   cin
                                            sum
                                                    cout
                                                           vdd
                                                                    VSS
                                            ?**
   <0ns>:
                  00
                           ΘΘ
                                                    ?*
                                                            1
                                                                    Θ:
                                            7**
                                                                    Θ;
   <+50ns>:
                  1E
                           14
                                                    ?*
                                                            1
   <+50ns>:
                   1E
                           10
                                   1
                                            ?**
                                                    ?*
                                                            1
                                                                    Θ;
                                            ?**
   <+50ns>:
                   3F
                           3F
                                   1
                                                    ?*
                                                                    Θ;
   end;
```

DIAGRAMA ESQUEMATICO



Simulacion

٠					•					
				V8	38					
				V0	dd					
				COL						
							_	_		
	sum	(5	downto	0)		.00	32)	(2F)	3F	
				c:						
	ь	(5	 downto	0)	×	00	14	10	3F	
	a a	(5	 downto	0)	×	00	1	E	3F	

Plano




Tabla de resultados

LOON(with over-cell	routing)/	 Area on 1	ile '	sum6bc.vst'102000 lan	 mda²	-Area on	file 'sum6	bc_boog.vst'99000 lamda²	
(with over-cell	routing)(Critical	path	(no warranty)4091 ps	from 'a 0	' to 'su			
> Figure size	e : (-100,	-100)		coodii	35000)	> Build transistors< 478	
1									

Critical path = 4091 picosegundos Area = $30600mn^2$ Transistores = 478 Figura = 1228500000