

Αρχιτεκτονική Διαλέξη 5.

RAM-CPU

Παράδειγμα 1

Δίνεται μια RAM 4Mb οργανωμένη σε 16 Chips.

Το μέγεθος της λέξης είναι 2 bytes

α) Πόσες λέξεις περιέχει κάθε Chip;

β) Πόσα bit χρειάζονται για την διεύθυνσιοδότηση της μνήμης;

γ) Μέγεθος CS, WS

δ) Πως επιλέγεται η λέξη με δ 1025

ε) Στις θέσεις 1025, 1026 βρίσκονται οι αριθμοί 100, 105.

Να δείξετε πως θα προστεθούν Στο 1027 (θέση) θα μπει το αποτέλεσμα της πρόσθεσης ($100+105=205$)

α) $4MB = \frac{2^{22}}{2^1} = 2^{21}$ Πλήθος λέξεων (συνολικό)

Αρα $\frac{2^{21}}{2^4} = 2^{17}$ λέξεις το κάθε Chip = 128K
 $2^4 = 16 =$ τα 16 Chips που έχουμε

$128K \cdot 2 \text{ bytes} =$ Κάθε Chip 256Kbyte

β) 2^{21} λέξεις = 21 bit (Η CPU στέλνει δ. μνήμης 21 bit προς τη μνήμη)

γ) Επειδή έχουμε 16 Chips:

• Για επιλογή ενός από τα 16 θέλουμε

DEC 4x16. Αρα το CS είναι 4x16

Κάθε Chip έχει 2^{17} λέξεις

• Για επιλογή λέξης θέλουμε DEC με


2^{17} εξόδους. Αρα τα WS είναι

$17 \times 2^{17} = 17 \times 128K$. Υλοποιείται με Cascading

Επαλήθευση 4 Εισόδοι CS

+ 17 Εισόδοι WS

21



Για να επιλέξει Chip από τα 16 θέλω Decoder 4x16

δ) 16 bit διεύθυνσης: 120-10

- Τα (μεγαλύτερα) bit 120-117 θα είναι εισόδοι στο **CS**
- Τα 16-10 θα είναι εισόδοι στα **WS** (Κοινές - όλα)


Με 21 bit: 1025 = **CS** 0000 **WS** 000000100000000001

• Αυτή η διεύθυνση ζητείται από της CPU μέσω ενός καταχωρητή που λέγεται **MAR**

• Επειδή 120-117 = 0000 Επιλέγεται το Chip 0.

• Αφού επιλεγεί Chip, διαβάζονται τα bit του **WS** 00.01 = 1025
Επιλέγεται η λέξη 1025 από το Chip 0

ε) Οι αριθμοί 100 και 105 γραφονται με 16bit (2byte)
Ενδεικτικό 100 θα είναι = 0000000001100100



■ Καταχωρητές: Τα στοιχεία μνήμης της CPU. Αποθηκεύει σε αυτούς δεδομένα που επεξεργάζεται πριν τα στείλει στη μνήμη

■ CPU: Λαμβάνει δεδομένα από τη μνήμη και τα επεξεργάζεται

■ Επικοινωνία CPU-Μνήμης γίνεται μέσω διαύλου

■ MAR: (Memory Address Register) Αποθηκεύει τη ζητούμενη διεύθυνση μνήμης. Ο μόνος καταχωρητής της CPU που μιλάει με το Address Bus (Μονοδρομική). Μέγεθος = 000 και 16 bit. Διεύθυνση - 000-16 bit

■ MDR: (Memory Data Register) Αποθηκεύει δεδομένα που στέλνονται από τη μνήμη προς την CPU και αντίστροφα. Είναι ο μοναδικός καταχωρητής που μιλάει με το Data Bus (Αμφιδρομική). Μέγεθος είναι 004 τα bit της λέξης.

Μεθοδολογία

► Στην 1027 θα γραφτεί το 205 ($C \leftarrow A+B$)

1. Η CPU ζητάει τα δεδομένα που βρίσκονται στην διεύθυνση 1025. $MAR \leftarrow 1025$ (21 bit) $1025 \rightarrow$ Address Bus

• Τα δεδομένα του Address Bus είναι οι διευθύνσεις 120-10

• $I_{20} - I_{17} \Rightarrow CS$ } \Rightarrow Επιλέγεται η

• $I_{16} - I_0 \Rightarrow WS$ (σελίδα) } λέξη 1025

2. Τα δεδομένα της διεύθυνσης 1025 μεταφέρονται στο Διάδρομο Δεδομένων. Δηλαδή η τιμή 100 (16 bits) πάει στο Data Bus

3. Η εντολή $C \leftarrow A+B$ απαιτεί να φέρουμε 2 λέξεις από τη Μνήμη στη CPU (A και B). Οι λέξεις έρχονται μέσω του MDR. Αρα μόλις φτάσουν στον MDR, απαιτείται αποθηκευθεί σε βοηθητικούς καταχωρητές (ACC)

► ACC (Accumulator) $ACC \leftarrow MDR \Rightarrow ACC \leftarrow 100$

Συμβολική Έννοια:

$MDR \leftarrow M[MAR]$

δηλαδή: $MDR \leftarrow M[1025]$
 $= 100$

Τα ίδια ακριβώς βήματα γίνονται και για την μεταφορά του 105

► Z: Αποθηκεύει τα αποτελέσματα των πράξεων της ALU

4. $Z=205$ Πως θα το στείλουμε στη Μνήμη;

• Η διεύθυνση 1027 δίνεται στον MAR

• Ο MAR βάζει τη διεύθυνση 1027 στο Address Bus

Ζητάει από τη Μνήμη αποκωδικοποίηση (για εγγραφή)


• Ο Z δίνει τα δεδομένα στον MDR ($Z \rightarrow MDR$). Μόνο από τον MDR μπορεί να τα στείλει

• Τα δεδομένα στέλνονται στη μνήμη

$MDR \leftarrow Z$

$M[MAR] \leftarrow MDR$ (Γράψιμο)

$M[1027] = 205$



► Ανάγνωση από τη Μνήμη: $MDR \leftarrow M[MAR]$

► Εγγραφή από τη Μνήμη: $M[MAR] \leftarrow MDR$

505

$MDR \leftarrow Z \Rightarrow$ Μεταφορά Καταχωρητών

Οι καταχωρητές της CPU επικοινωνούν μέσω εσωτερικών διαύλων

■ Σχεδίαση Μνήμης:

- Κύτταρα Μνήμης (\square): Κάθε κύτταρο = 1 bit


Κάθε έξοδος του WS (E_7-E_0) επιτρέπει την επιλογή μίας λέξης π.χ. Αν WS έχει ~~εξόδους~~ ^{εισόδους} $I_2, I_1, I_0 = 001$ ($E_1=1$) επιλέγεται η λέξη 1 και οι άλλες απενεργοποιούνται

■ R/W:

- 0 για εγγραφή ($R/W=0$) $\Rightarrow MEMAR \leftarrow MDR$

- 1 για ανάγνωση ($R/W=1$) $\Rightarrow MDR \leftarrow MEMAR$

■ ΓΡΑΜΜΕΣ ΕΙΣΟΔΟΥ: Όταν τα δεδομένα έρχονται από το Data Bus για εγγραφή στη μνήμη περιμένουν στις Γραμμές Εισόδου



Σύνοψη:

1. Επιλέγεται το Chip (CS)

2. Επιλέγεται η λέξη (WS)

3. R/W



4. Αν Ανάγνωση \Rightarrow Δεδομένα Γραμμές Εξόδου \Rightarrow Data Bus $\Rightarrow MDR$
($MDR \leftarrow MEMAR$)

5. Αν Εγγραφή \Rightarrow Δεδομένα: Data Bus \Rightarrow Γραμμές Εισόδου \Rightarrow Λέξη
($MEMAR \leftarrow MDR$)

■ Μεγέθυνση Κυκλώρου Μνήμης:

CLK (ρολοι): Παράγει χρονικούς παλμούς σταθερής διάρκειας

- Όταν το ρολοι μεταθεί θετικά ($0 \rightarrow 1$), μόνο τότε $Q = D$ δηλαδή το D αποθηκεύεται στο κύτταρο



Όλα τα κύτταρα έχουν 1 κοινό ρολο

Π.χ. Εστω ότι η CPU θέλει να αποθηκεύσει στα κύτταρα τον αριθμό 3. Τα δεδομένα έρχονται από τις Γραμμές Εισόδου όταν το CLK μεταθεί από $0 \rightarrow 1$ τότε οι τιμές του D αποθηκεύονται

