

Αρχιτεκτονική Διάλεξη 8


Στο σχήμα φαίνεται η κλήση υπορουτίνας και στο τελος της υπορουτίνας γίνεται return. Η επόμενη εντολή μετα το return είναι η K+1 Στην αναδρομή (π.χ. παραγοντικό) είναι ελαφρός διαφορετικό

Κλήση υπορουτίνας Αλμα:Ο PC μετά την ανάκληση της Jump θα είναι ίσος με K+1 (επόμενη εντολή μετά την υπορουτίνα) Η τιμή K+1 πρέπει να πάει στην κορυφή της στοίβας και ο PC να πάρει τη διεύθυνση της 1ης εντολής της υπορουτίνας



OPCODE | X | X= διεύθυνση της εντολής από οπου ξεκινάει η υπορουτίνα





ADD A,B: $A \leftarrow A + B$

Με έναν δίαυλο	Με 2 διαύλους
T0:MAR←PC,Z←PC+1	T0:MAR←PC

 $T1:MDR \leftarrow M[MAR],PC \leftarrow Z$ T2:IR←MDR T3:MAR←IR[Address 1] T4:MDR←M[MAR] T5:ACC←MDR T6:MAR←IR[Address 2] T7:MDR←M[MAR] T8:Z←MDR+ACC

T10:MAR←IR[Address 1] T11:M[MAR]←MDR

T9:MDR←Z

 $T1:MDR \leftarrow M[MAR],PC \leftarrow PC+1$

T2:IR←MDR

T3:MAR←IR[Address 1]

T4:MDR←M[MAR]

T5:ACC←MDR,MAR←IR[Address

2]

T6:MDR←M[MAR] T7:MDR←MDR+ACC T8:MAR←IR[Address 1]

T9:M[MAR]←MDR

Ανάκληση

 $T0:MAR \leftarrow PC, Z \leftarrow PC+1$

 $T1:MDR \leftarrow M[MAR],PC \leftarrow Z$

T2:IR←MDR[OPCODE],F←1 για να αρχησει η

(το Γ γίνεται 1 εκτέλεση)

Εκτέλεση STA

T3:MAR←MDR[ADDRESS 1]

T4:MDR←ACC

T5:M[MAR]←MDR

Εντολή LDA

T3:MAR←MDR[ADDRESS 1]

T4:MDR←M[MAR]

T5:ACC←MDR,IR(Interact Enable=0)

then $F \leftarrow 0$ else $G \leftarrow 1$

Εκτέλεση ADD

T3:MAR←MDR[ADDRESS 1]

T4:MDR←M[MAR]

T5:Z←ACC+MDR

T6: ACC←Z

Κύκλος διακοπής

T0: Z←SP-1

T1:SP←Z,MAR←Z

T2:MDR←PC

 $T3:M[MAR] \leftarrow MDR Z \leftarrow 0$

T4:MAR←Z

T5:MDR←M[MAR]

 $T6:PC \leftarrow MDR, F \leftarrow 0, G \leftarrow 0, Ien \leftarrow 0$

Εκτέλεση JSR

T3:Z←SP-1

 $T4:SP \leftarrow Z, MAR \leftarrow Z(Address)$

T5:Z←MDR

T6: MDR←PC

T7:M[MAR]←MDR, PC←Z

F=0 κατά την ανάκληση

F=1 κατά την εκτέλεση

G=0 σε κανονική λειτουργία

https://github.com/IliasChatzi

Ilias Chatzichristidis Architecture Notes

G=1 αν ακολουθεί κύκλος διακοπή (interrupt) Interact Enable=1 αν η CPU δεχτεί σήμα διακόπτη

IF(Ienable=0) then F=0 else G=1

Αρα IEN=0 δεν έχει έρθει σημα διακόπτη αρα το F γίνεται 0 για να ξεκινήσει η CPU την ανάκληση της επόμενης εντολής (θεωρούμε για απλουστευση οτι η διακοπή μπορεί να ζητηθεί όταν ολοκληρωθεί 1 εντολή) Αν Ien=1 τότε G=1(διακοπτή)

Τ0,Τ1,Τ2,Τ3: ο PC αποθηκεύεται στην κορυφή της στοίβας για να γνωρίσει η CPU απο ποιά εντολή θα συνεχίσει μολις ολοκληρωθεί η διακοπή Τ4,Τ5,Τ6:Επιστροφή της τιμής από την κορυφή της στοίβας στον PC μετά θα βάλω το κύκλο διακοπης.

Μοναδα ελεγχου: στέλνει σήματα ελέγχου στους καταχωρητές για να γνωρίζω κάθε χρονικό παλμο Τί αν πρέπει να γράψουν η να διαβασουν απο τον διαυλο Τρόποι ελέγχου:

- 1. Προκατασκευασμένος ελέγχος: Με πύλες
- 2. Μικροπρογγραματιζόμενος: Μέ μνήμη