

Αρχιτεκτονική Διάλεξη 10

Ανάκληση
 $T0: MAR \leftarrow PC, Z \leftarrow PC+1$
 $T1: MDR \leftarrow M[MAR], PC \leftarrow Z$
 $T2: IR \leftarrow MDR[OPCODE], F \leftarrow 1$

Εκτέλεση STA
 $T3: MAR \leftarrow MDR[ADDRESS\ 1]$
 $T4: MDR \leftarrow ACC$
 $T5: M[MAR] \leftarrow MDR$

Εκτέλεση ADD
 $T3: MAR \leftarrow MDR[ADDRESS\ 1]$
 $T4: MDR \leftarrow M[MAR]$
 $T5: Z \leftarrow ACC + MDR$
 $T6: ACC \leftarrow Z$

Εκτέλεση JSR
 $T3: Z \leftarrow SP-1$
 $T4: SP \leftarrow Z, MAR \leftarrow Z(Address)$
 $T5: Z \leftarrow MDR$
 $T6: MDR \leftarrow PC$
 $T7: M[MAR] \leftarrow MDR, PC \leftarrow Z$

Εκτέλεση AND
 $T3: MAR \leftarrow MDR(Address)$
 $T4: MDR \leftarrow M[MAR]$
 $T5: Z \leftarrow ACC \wedge MDR$
 $T6: ACC \leftarrow Z$

Κύκλος διακοπής
 $T0: Z \leftarrow SP-1$
 $T1: SP \leftarrow Z, MAR \leftarrow Z$
 $T2: MDR \leftarrow PC$
 $T3: M[MAR] \leftarrow MDR$
 $T4: MAR \leftarrow Z$
 $T5: MDR \leftarrow M[MAR]$
 $T6: PC \leftarrow MDR, F \leftarrow 0, G \leftarrow 0, Ien \leftarrow 0$

Εντολή LDA
 $T3: MAR \leftarrow MDR[ADDRESS\ 1]$
 $T4: MDR \leftarrow M[MAR]$
 $T5: ACC \leftarrow MDR, IF(Interact\ Enable=0)$
 then $F \leftarrow 0$ else $G \leftarrow 1$

| | Ανάκληση | | | LDA | | | STA | | | ADD | | | | AND | | | | JSR | | | | Διακοπή | | | | | | | |
|--------|----------|---|---|-----|---|---|-----|---|---|-----|----|----|----|-----|----|----|----|-----|----|----|----|---------|----|----|----|----|----|----|----|
| | 0 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 | 23 | 24 | 25 | 26 | 27 | 28 |
| MARin | 1 | 1 | | 1 | | | 1 | | | 1 | | | | 1 | | | | | 1 | | | | | 1 | | | 1 | | |
| PCin | 1 | | | | | | | | | | | | | | | | | | | | 1 | | | | | | | | 1 |
| PCout | 1 | | | | | | | | | | | | | | | | | | | | 1 | | | | 1 | | | | |
| Zin | 1 | | | | | | | | | | 1 | | | | 1 | | | 1 | | 1 | | | | 1 | | | | | |
| Zout | 1 | | | | | | | | | | | 1 | | | | 1 | | 1 | | 1 | 1 | | | 1 | | | | 1 | |
| MDRin | | | | | | | | 1 | | | | | | | | | | | | | | | | | 1 | | | | |
| MDRout | | 1 | 1 | 1 | 1 | 1 | | | | | 1 | | 1 | 1 | | | | | 1 | | | | | | | | | | 1 |
| IRin | | 1 | | | | | | | | | | | | | | | | | | | | | | | | | | | |
| IRout | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
| ACCin | | | | | | 1 | | | | | | 1 | | | | 1 | | | | | | | | | | | | | |
| ACCout | | | | | | | | 1 | | | | | | | | | | | | | | | | | | | | | |
| SPin | | | | | | | | | | | | | | | | | | | 1 | | | | | 1 | | | | | |
| Spout | | | | | | | | | | | | | | | | | | 1 | | | | | 1 | | | | | | |
| F | 0 | 0 | 1 | 1 | 1 | 0 | 1 | 1 | 0 | 1 | 1 | 1 | 0 | 1 | 1 | 1 | 0 | 1 | 1 | 1 | 1 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |

Τα IN θα είναι αριστερά και τα OUT θα είναι δεξιά για παράδειγμα .

Παράδειγμα στην Ανακλήση για το T0:

$MAR \leftarrow PC, Z \leftarrow PC+1$, PC δεξιά αρα PCout και τα άλλα in αφού είναι αριστερά

Έστω ότι ένα πρόγραμμα πρέπει να εκτελέσει διαδοχικά τις εντολές

ADD

JSR

STA

Για να διαβάσουμε απο την μνήμη ελέγχου τα σήματα ελέγχου πρέπει να υπάρχει ένας δείκτης που θα μετακινηθεί διαδοχικά στις θέσεις

| Αρχική Θέση | Διάβασμα στηλών |
|-------------|--------------------------|
| 0 | (0,1,2) |
| 9 | (9,10,11,12)→ ξανά 0 |
| 17 | (17,18,19,20,21)→ ξανά 0 |
| 6 | (6,7,8) |

000→LDA

001→STA

010→ADD

011→AND

100→JSR

Θέλουμε ένα κύκλωμα το οποίο στις εισόδους του να σχηματίζει τους αριθμους 0-4 (3 είσοδοι) Επίσης, οι έξοδοι πρέπει να σχηματίζουν τους αριθμούς απο 3-17(5 bit)

| Είσοδοι | | | Έξοδοι | | | | |
|---------|----|----|--------|----|----|----|----|
| I2 | I1 | I0 | D4 | D3 | D2 | D1 | D0 |
| 0 | 0 | 0 | 0 | 0 | 0 | 1 | 1 |
| 0 | 0 | 1 | 0 | 0 | 1 | 1 | 0 |
| 0 | 1 | 0 | 0 | 1 | 0 | 0 | 1 |
| 0 | 1 | 1 | 0 | 1 | 1 | 0 | 1 |
| 1 | 0 | 0 | 1 | 0 | 0 | 0 | 1 |

Στόχος: Κάθε φορά που διαβάζω ένα OP-CODE να στέλνω τον δεικτή στην θέση εκκίνησης της αντιστοιχης εντολής

Φτιάχνω χάρτη Karnaugh

| $I_2 \backslash I_1 I_0$ | 00 | 01 | 11 | 10 |
|--------------------------|----|----|----|----|
| 0 | 1 | | 1 | 1 |
| 1 | 1 | | | |

$$D_0 = I_1' I_0' + I_2' I_1$$

Κοιτάω αριστερά στον πίνακα της 2ης σελίδας τους εισοδους και οπου έχει ασσο προσθετω και ασσο στον πίνακα

| $I_2 \backslash I_1 I_0$ | 00 | 01 | 11 | 10 |
|--------------------------|----|----|----|----|
| 0 | 1 | 1 | | |
| 1 | | | | |


$$D_1 = I_2' I_1'$$

| $I_2 \backslash I_1 I_0$ | 00 | 01 | 11 | 10 |
|--------------------------|----|----|----|----|
| 0 | | 1 | 1 | |
| 1 | | | | |

$$D_2 = I_2' I_0$$

$$D_3 = I_2' I_1$$

$$D_4 = I_2 I_1' I_0'$$



Νά δείξετε τις τιμές που θα διαβάσουν τα σχήματα ελεγχού MARin,Pcin....

Κατά την ανάκληση στο βήμα ο IR διαβάζει το OP CODE. Το OP CODE περνάει στη μονάδα ελέγχου και αποκωδικοποιείται απο τον ειδικό αποκωδικοποιητή.

Ο μPC σχηματίζει μια τιμή εκκίνησης .

Ο μPC=01101=13 Ζητάει τη διεύθυνση 13 απο τη μνήμη ελεγχου
(ουσιαστικά η στήλη 13)

| | | | | | | | | | | | | | |
|---------------|-------|------|-------|--|--|--------|--|--|--|--|--|--|---|
| Διεύθυνση 13= | 1 | | | | | 1 | | | | | | | 1 |
| R= | 1 | | | | | 1 | | | | | | | 1 |
| | MARin | PCin | PCout | | | MDRout | | | | | | | F |

Όταν τελειώσουμε τη 13, έχει εκτελεστεί το T3 της ADD.

Ο μPC \leftarrow μPC+1 στον επόμενο παλμο του ρολογιού μPC=14 και

επαναλαμβάνεται η διαδικασία. Όταν μPC=16, τότε F=0(ανάκληση)


Ένα σήμα CLK μηδενίζει τον μPC και επαναλαμβάνεται η διαδικασία μPC



Ο αριθμός που αποθηκεύεται σε κάθε χρονική στιγμή μέσα στον μετρητή, αποθηκεύεται σε ένα πλήθος Flip-Flop

| | | | | | | |
|--|--|----|-----|----|----|----|
| | | 17 | JSR | 21 | 22 | 28 |
| | | | | | | |
| | | | | | | |

Αν έρθει διακοπή, τότε $G=1$ και ο μPC οδηγείται στην αρχή του κύκλου διακοπής



Άσκηση:

Ένα σύστημα διαθέτει 32 εντολές των οποίων η εκτελεστέα απαιτεί 3 βήματα, 32 εντολές τεσσάρων βημάτων και 64 εντολές 5 βημάτων. Επίσης διαθέτει τον κύκλο διακοπής 7 βημάτων και τον κύκλο ανάκλησης.

Τα σήματα ελέγχου είναι 20.

1. Ποιο το μέγεθος της μνήμης ελέγχου
2. Οι τιμές των σημάτων ελέγχου τοποθετούνται με τη σειρά
 - 2.1. Ανάκληση
 - 2.2. 32 εντολές τριών βημάτων
 - 2.3. 32 εντολές 4 βημάτων
 - 2.4. 64 εντολές 5 βημάτων
 - 2.5. κύκλος διακοπής
 - 2.6. Ποιο το μέγεθος του αποκωδικοποιητή και του μPC

Λύση:

1) Γραμμές = $20 \cdot (32 \text{ εντολές} \cdot 3 \text{ βήματα} + 32 \text{ εντολές} \cdot 4 \text{ βήματα} + 64 \text{ εντολές} \cdot 5 \text{ βήματα} + 3 + 7 \text{ bit})$

$20 \cdot 554$

κύκλος
ανάκλησης κύκλος διακοπής

- 2)
 - 2.1. Ανάκληση: 0-2
 - 2.2. 32 εντολές τριών βημάτων: 3-98
 - 2.3. 32 εντολές 4 βημάτων: 99-226
 - 2.4. 64 εντολές 5 βημάτων: 227-547
 - 2.5. κύκλος διακοπής: 548-554
 - 2.6. Αποκωδικοποιητής 128 αρα 7 bit $\rightarrow 2^7 = 128 \text{ bit}$
10 bit εξοδό
Η αρχή τελευταίας εντολής $\rightarrow 543$
Το 543 γραφεται σε 10 bit (1000011111)
10 bit

Ο μPC = 10×1024 (10 flip flop)

Ο μPC πρέπει να μετράει ως την τελευταία στηλη (553)

Ο αποκωδικοποιητής πρέπει να μετράει ως την αρχή της τελευταίας εντολής (543)

