# Αρχιτεκτονική Διάλεξη 2

#### Cascading (Το είδαμε και στην Διαλεξη 1)

#### 2ο Παράδειγμα Cascading

Να καταλάβω αυτό Ώστε να καταλάβω την RAM.


Να σχεδιάσετε έναν αποκωδικοποιητή 5x32 Με αποκωδικοποιητές
 2x4 και 3x8 Και να δείξετε πώς χρησιμοποιούνται τα bit εισόδου για να αποκωδικοποιηθεί ( να βγει ) η εξοδος (17)<sub>10</sub>

Ένας αποκωδικοποιητής με N=5 εισόδους έχωντας ως εργαλεία αποκωδικοποιητες με M=2 εισόδους και L=3

 $N=M+L\Rightarrow 2$  επίπεδα ( Αφού είναι δύο οι όροι που αθροίζονται ΑΡΑ 2 τα επίπεδα αποκωδικοποίησεις)

2 επίπεδα: 1) 2x4 (Επίπεδο 0 ) 2)3x8 (Επίπεδο 1)

## Με σχηματικό διάγραμμα:



Αποκωδικοποιητης	Λειτουργεί οταν:
0	Eo=1 (O0=1)
1	E1=1 (O1=1)
2	E2=1 (O2=1)
3	E3=1 (O3=1)

Καθενα απο τα 32 σήματα

εξόδου εχει :

- 1) Μία τοπική διεύθυνσή εντός του DEC( στο παραδειγμα D0-D7)
- 2) Μια καθολική διεύθυνση(στο παράδειγμα 1-32)

Η 17 που ψάχνουμε είναι τοπικά η εξοδο 1 του Dec 2

Γενικές Καθολικές	Dec	Θέση
7	0	D7
15	1	D7
23	2	D7
31	3	D7

Τώρα αφου βρήκαμε την έξοδο θα δείξουμε τι γίνεται στην διέυθυνση 17=10001

I4	13	I2	I1	10
1	0	0	0	1


Επειδή I4I3= 10 θα είναι O2=1 άρα Ε2=1 Επιλέγεται Dec2 Επειδή I2I1I0=001 επιλέγεται έξοδος D1 Επιλέχθηκε η έξοδος D1 του Dec 2

Αν ήταν πρώτα Dev 3x8 και μετά 2x4 θα ήταν: I4I3I2=100=4 αρα DEC 4 } Decoder 4 Εξοδος 1 I1I0=01=1 αρα 1

### 3 επίπεδα αποκωδικοποιησης

Θέλω Dec 7x128 με αποκωδικοποιητές 2x4 και 3x8

$$N=7$$
 $M=2 \rightarrow N=M+M+L$  ara 3 epipeda  $L=3$ 



Επιπεδο 0: Ενα Decoder 2x4 αρα 4 έξοδοι καθεμία απο τις οποίες είναι enable σε ενα Dec του επιπεδου 1. Αρα το επιπεδο 1 έχει 4 Dec τύπου 2x4. Αυτό σημαίνει ότι το επίπεδο 1 παράγει 4x4=16 εξόδους 16 enable προς το επιπεδο 2 . Αρα το επίπεδο 2 16 Dec 3x8 δήλαδη 16x8=128 εξοδους.

#### Πως ανακλύεται μια διευθυνση;

Βίτ επιπεδου : I6I5I4I3I2I1I0

IaI6I5: επιλέγουν Dec στο επίπεδο 1IaI6I5I4I3: επιλέγουν Dec στο επίπεδο 2I2I1I0: επιλέγουν το τελικό σήμα εξόδου


#### Παράδειγμα:

Η CPU ζητάει την διευθυνση 125 (μνήμη με 128 εξόδους) I6I5I4I3I2I1I0

125<sub>10</sub>:1111101

	I6	i5	I4	13	I2	I1	10
125 <sub>10</sub>	1	1	1	1	1	0	1

Αρα αφου το 127 είναι το τελευταίο το 125 είναι το τρίτο απο το τέλος



I6I5=11=3 Αρα επιλεγεται ο Dec 3 στο Επίπεδο 1

I4I3=11=3 επιλέγεται ο αποκωδικοποιητης 3 ανάμεσα στου 4 αποκωδικοποιητη που ελεγχονται απο τον Dec που επιλεχθηκε στο επιπεδο 1

I6I5I4I3=1111= 15 αρα ο Dec 15του Επιπεδου 2 η ο 3 επιλέγεταιαπο τον Dec 3 του επιπεδου 1

Ο 3 με την σειρα του επιλέγει του Dec 3 στο επιπεδο 2 (τοπικα)

I2I1I0=101=5

Ο επιλεγμένος Dec του επιπέδου 2 επιλέγει το σήμα

5 η το 125

τοπικα το και καθολικα το 125

101 τοπικα και 1111101 καθολικα

Το σήμα 5 του Dec 15

Ο Dec 15 είναι τοπικα ο Dec 3 που επιλεχθηκε απο τον Dec 3 του επιπεδου 1

# Παράδειγμα για εξασκηση

CPU ζητάει 31 διευθυνση

0011111

I6I5=(00)=> Dec 1 επιπεδου 1

I6I5I4I3=0011 => Dec 3 επιπεδου 2

I2I1I0=111=> 7 εξοδος του επιπεδου 2 του Dec 3 επιπέδου 2

Πολυπλέκτης, Πολυπλεξία: Είναι η διαδικασία με την οποία πολλές είσοδοι βγαίνουν σε μία μόνο έξοδο. Κάθε φορα μια απο τις εισόδους αυτές θα αποτελέσει την έξοδο.

Πολυπλέκτης 
$$2^N x1$$
 (4x1, N=2 ) Είσοδοι Έξοδος (8x1, N=3 )

(16x1, N=4) έχει κρυμμένο ένα αποκωδ.  $Nx2^{N}$ 

Mux↓

4x1 έχει 4 εισόδους 1 έξοδο και 1 Dec 2x4

Πολυπλέκτες

Θα φτιάξουμε πολυπλέκτη 4x1

1) Κάνω ενα πίνακα αληθείας.


Είσοδοι		Γραμμες Επιλογες		Γ(εξοδοι)		
I3	I2	I1	10	S1	S0	
Δεν μας ενδιαφέρει τι τιμή εχουν		0	0	F=I0		
		0	1	F=I1		
		1	0	F=I2		
				1	1	F=I3

Οι γραμμες επιλογής αποκωδικοποιουν την είσοδο που θα βγει στην έξοδο.

# Θα χρειαστούμε αποκωδικοποιητη 2x4 πολυπλέκτη 4x1

πολυπλέκτη 8x1 πολυπλέκτης 16x1 αποκωδικοποιητη 3x8 αποκωδικ. 4x16

#### Σχεδιαση πολυπλέκτη 4x1



Οι είσοδοι του MUX(4) είναι τόσες όσες οι έξοδοι του Dec(4)

Απο το παραπάνω σχήμα και βγάλω την OR και I0-I3 έχω Dec 2x4 Έστω S1=0,S0=0


Η πύλη 0 θα έχει 2 σήματα ίσα με 1 και 3 είσοδο Ι0 οι πύλες 1,2,3 έχουν σίγουρα μια είσοδος 0

ΑΡΑ οι πύλες 1-3 έχουν έξοδο 0

Η πύλη 0 έχει εξοδο Ι1.Ι0=1 τελικα F0=Ι0

`Εφαρμογές: Λογικές συναρτήσεις, πάνω σε πλακέτα (FPGA)

σχ. Διαγρ πολυπλέκτες 4x1



Γρ. επι(είναι οι είσοδοι του αποκωδικοποιητη) καθοριζουν ποια απο τις εισόδους θα διαμορφώσει την τελική έξοδο

Να υλοποιήσετε ένα πλήρη αθροιστή με κατάλληλο πλήθος πολυπλέκτων 4x1, οπου τα σήματα A,B συνδεόνται με τις γραμμές επιλόγης και το Cin με τις γρ. εισόδου.

Πλήρης Αθροιστής:


Πίνακας Αληθείας

Πλήρης Αθροιστης = 2 εξοδοι

	A	В	Cin	Sum	Cout
	0	0	0	0	0
00=10	0	0	1	1	0
	0	1	0	1	0
01=I1	0	1	1	0	1
	1	0	0	1	0
10=I2	1	0	1	0	1
	1	1	0	0	1
11=I3	1	1	1	1	1

Αφου 2 έξοδοι 2 πολυπλέκτες.

Τα bit που προστιθενται Α,Β τοποθετούνται στις γρ. επιλογής S1;S2 αντιστοιχα



Τα σήμα Cin θα συνδεθει με τις εισόδους ΙΟ-Ι3 των πολυπλεκτων.

Αν A=B=0 τότε S1=S0=0 και ως έξοδος κάθε πολυπλέκτη επιλέγεται το Ιο

Α=0 κ Β=1 τότε S1S0=01 και ως έξοδος κάθε πολυπλέκτη επιλεγεται το I1

Α=1 κ Β=0 τότε S1=1 S0=0 και ως έξοδος κάθε πολυπλέκτη επιλεγεται το Ι2

Α=Β=1 τότε S1S0=11 και ως έξοδος κάθε πολυπλέκτη επιλεγεται το Ι3

A και B=0 Cin=Sum

 $A=0 B=1 Cin \neq Sum$ 

Sum=Cin'

 $A=1 B=0 Cin \neq Sum$ 

Sum=Cin'

A=B=1 Cin=sum Το cin συνδέεται με τις γρ. εισόδου

Αρα πρέπει να τροφοδοτήσουμε τα I0 ως I3 μέσω του Cin έτσι ώστε οι έξοδοι να ικανοποιούν τον πίνακα αληθείας τους αθροιστές θέλουμε σχέση μεταξύ Cin με Sum και Cin με Cout (Διαβάζω πίνακα αληθείας για τις σχέσεις)

- 1) Sum: Av A=B=0, Sum=I0 Αν συνδέσω στο I0 το Cin τότε Sum=Cin (ισχύει για τις πρώτες 2 γραμμες του πίνακα αλήθειας οπου A=B=0)
- 2) Αν A=0, B=1, Sum=I1 Αν συνδέσω στο I1 το Cin τότε Sum= Cin' (Ισχύει για τις επόμενες 2 γραμμές οπου A=0,B=1)
- 3) A=1,B=0 SUM=I2 Αν συνδέσω στο I2 το CIN τότε SUM=Cin' (ισχύει για τις γραμμές αληθείας οπου A=1,B=0)
- 4) 4)A=B=1, SUM=I3 Συνδέω το I3 με το Cin οπότε SUM=CIN(ισχύει για τις 2 τελευταιές γραμμες)