
### Design of CMOS Analog Integrated Circuit

ในโปรเจคนี้ได้ทำการออกแบบ two-stages single-ended operational amplifier ขนาด  $0.18\mu m$  โดยวงจรนี้ใช้แหล่งจ่าย Supply Voltage เป็น 1.8~V และไดรฟ์โหลดด้วยตัวเก็บประจุขนาด  $C_L=100 fF$  ซึ่งส่วน ของแหล่งจ่ายกระแส สามารถใช้แหล่งจ่ายอุดมคติได้หนึ่งตัวที่มีขนาด  $1\mu A$  ขณะที่ทั้งวงจรให้สามารถสูญเสีย กำลังได้ไม่เกิน  $6\mu W$  ซึ่งภาพรวมของวงจรจะเป็นดังภาพ



โดยการออกแบบครั้งนี้มี specification ดังนี้


- DC gain > 80 dB
- Output Swing > 1.5 V
- Unity-gain frequency > 7MHz
- Phase margin of the open loop transfer function > 60°
- Input common-mode voltage > 1 V
- Total integrated input-referred noise  $< 220 \mu V_{rms}$
- 1% settling time < 2µs
- Total harmonic distortion of  $V_{\text{out}} < 0.2\%$

## ทฤษฎีที่ใช้ในการออกแบบ


#### ส่วนประกอบของวงจร

วงจร two-stages single-ended operational amplifier เป็นวงจรที่ใช้สอง Stage ในการขยายสัญญาณ ดังนั้น จะสามารถแบ่งวงจรได้เป็นสองส่วน ในส่วนแรกจะเป็น Active Differential Amplifier ที่รับ Input เข้ามาสองตัว และนำผลต่างของสอง Input นั้นมาขยายสัญญาณด้วย Gain ออกมาเป็น Single Ended ที่มี Output ตัวเดียว ต่อมาในส่วนที่สองจะเป็นวงจรขยายสัญญาณที่ใช้ PMOS และ NMOS ที่ทำหน้าที่เสมือนแหล่งจ่ายกระแสคงที่ โดย Gain ของ Stage นี้จะขึ้นอยู่กับตัว PMOS เท่านั้น เพราะฉะนั้นในแต่ละส่วนจะสามารถมองเป็น Block diagram ที่ประกอบไปด้วย two blocks gain ซึ่ง gain ของแต่ละ block จะสามารถหาได้จาก node equation และทฤษฎีต่างๆดังต่อไปนี้

- Small-Signal Analysis of Active Differential Amplifier



หา  $G_m$ :




$$i_{1} = \frac{V_{th}}{R_{th} + (\frac{1}{g_{m3}} || r_{03})} \approx -g_{m1,2}$$

$$i_{2} = g_{m4}(\frac{1}{g_{m3}} || r_{03}) \cdot i_{1}$$

$$i_{out} = -(i_{1} + i_{2}) = -g_{m1,2}(1 + g_{m4}(\frac{1}{g_{m3}} || r_{03}))/2$$

$$G_{m1} = \frac{i_{out}}{v_{in}} = -g_{m1,2}$$

หา R<sub>out</sub>:




$$i_{t} = V_{t} \left[ \frac{g_{m1} r_{o1,2} V_{in}}{(2r_{o1,2})} (1 + ((1/g_{m3}) || r_{o3}) \cdot g_{m4}) + \frac{1}{r_{o4}} \right]$$

$$R_{out1} = \frac{V_t}{I_t} = r_{o1} || r_{o4}$$

$$A_{v1} = \frac{V_{in2}}{V^{+}-V} = -G_m R_{out} = g_{m1,2}(r_{o1}||r_{o4})$$

- Small Signal of Second Stage Amplifier



ใช้ Node Equation ในการคำนวณหาอัตราขยาย

KCL @ V<sub>out</sub>;

$$g_{m5}V_{in2} + \frac{V_{out}}{r_{o5}||r_{o6}} = 0$$

$$\frac{V_{out}}{V_{in2}} = g_{m5}(r_{o5}||r_{o6})$$

$$\cdot \cdot A_{v2} = \frac{V_{out}}{V_{in2}} = g_{m5}(r_{o5}||r_{o6})$$

ในการออกแบบขนาดของ MOSFET จะเกิด Zero RHP จาก C<sub>gd</sub> ที่มาก ทำให้การ Compensate ให้มี Phase margin ดี ทำได้ยากขึ้น จึงต้องมีการคำนวณและดูแนวโน้มเพื่อทำการ trade off กับ specification อื่นๆ


- Small-Signal Analysis of Active Differential Amplifier with  $\mathsf{C}_{\mathsf{gd}}$ 

Node Equation at 
$$V_x$$
;  $(V_{in}-V_x)SC_{gd} = -g_mV_{in}/2 + V_x/r_{o1}$ 

Node Equation at 
$$V_y$$
 ;  $(V_{in}-V_y)SC_{gd} = g_mV_{in}/2 + V_y/r_{o2}$ 

$$V_{th} = V_x - V_y = -g_{m1,2} r_{o1,2} \frac{(1 - S(2Cgd/gm1))}{(1 + S(Cgd\cdot ro1))} \quad , \quad R_{th} = 2 \cdot (r_o||(1/SC_{dg}))$$

$$\text{W1 } G_{m}: \qquad \qquad i_{1} = \frac{V_{th}}{R_{th} + (\frac{1}{g_{m3}} || r_{o3})} \approx -g_{m1,2} (1 - S(2C_{gd}/g_{m1}))$$



$$\begin{split} i_2 &= g_{m4}(\frac{1}{g_{m3}} \| r_{03}) \cdot i_1 \\ i_{out} &= -(i_1 + i_2) = -g_{m1,2}(1 - S(2C_{gd}/g_{m1}))(1 + g_{m4}(\frac{1}{g_{m3}} \| r_{03}))/2 \\ G_m &= \frac{i_{out}}{V_{in}} = -g_{m1,2}(1 - S(2C_{gd}/g_{m1})) \\ \Re R_{out} : & i_t = V_t \left[ \frac{1}{(\frac{2r_{01}}{1 + SC_{gd}r_{01}})} (1 + ((1/g_{m3}) \| r_{03}) \cdot g_{m4}) + \frac{1}{r_{04}} \right] \\ R_{out} &= \frac{V_t}{i_t} = \frac{r_{01} \| r_{04}}{(1 + SC_{gd}(r_{01} \| r_{04}))} \\ \therefore A_{v1} &= \frac{V_x}{V^t - V} = -G_m R_{out} = g_{m1,2}(r_{01} \| r_{04}) \\ \frac{(1 - S(2C_{gd}/g_{m1}))}{(1 + SC_{gd}(r_{01} \| r_{04}))} \end{split}$$

- Small Signal of Second Stage Amplifier with  $C_{\text{ed}}$ 

ใช้ Node Equation ในการคำนวณหาอัตราขยาย

KCL @ Vout;

$$g_{m5}V_{in2} + \frac{V_{out}}{r_{o5}} = (V_{in2} - V_{out}) SC_{gd}$$

$$V_{out}(\frac{1}{r_{o5}||r_{o6}} + SC_{gd}) = V_{in2}(SC_{gd} - g_m)$$

$$A_{v2} = \frac{V_{out}}{V_{in2}} = g_{m5}(r_{o5}||r_{o6})$$

$$(1 - S\frac{C_{gd}}{g_{m5}})$$


$$(1 + SC_{gd}(r_{o5}||r_{o6}))$$


จากการคำนวณ จะสามารถเห็นได้ว่า ทั้งสองวงจรมี Zero ที่ RHP เมื่อรวมทั้งสองวงจรเข้าด้วยกันทำให้ Phase ถูกดึงลงด้วย Zero RHP ถึง 180° โดยขนาดของ C<sub>sd</sub> นั้น จะขึ้นอยู่กับ size ของ MOSFET เช่นถ้าหาก W,L ใหญ่มากเกินไปจะทำให้ Zero RHP เลื่อนเข้ามาที่ความถี่ต่ำ และทำให้มีผลต่อการ Compensate

ดังนั้น A(s) ก่อนที่จะ compensate จะมีค่า


$$A(s) = g_{m1,2}(r_{o1}||r_{o4}) g_{m5}(r_{o5}||r_{o6}) \cdot \frac{(1-S\frac{C_{gd}}{g_{m5}})}{(1+sC_{gd}(r_{o5}||r_{o6}))} \cdot \frac{(1-S(2C_{gd}/g_{m1}))}{(1+SC_{gd}(r_{o1}||r_{o4}))}$$

### - Block Diagram







### - Bode Plot



อย่างไรก็ตาม Phase ที่ Crossover Frequency จะมีค่าใกล้ -180 หรือน้อยกว่า โดยมีผลมาจาก Pole ตัวที่สองทำให้ Phase margin มีค่าน้อยมากๆ และทำให้ระบบไม่มีความเสถียรภาพ จึงต้องใช้หลักการของ Minor Loop Compensation โดยการต่อ Feedback path ด้วย  $R_c$  และ  $C_c$  ซึ่งช่วยให้ Bode plot หลังการ Compensate มี Phase margin ดีขึ้น



หลังจากใช้ Minor loop compensation แล้วจะได้ Feedback Path ซึ่งเป็น  $H_m(S) = \frac{SC_c}{g_{m1}(r_{o1}||r_{o4})} \cdot \frac{1}{1+SR_cC_c}$  เมื่อคำนวณ Close Loop Gain และ Plot Bode Plot จะได้  $A(s) = L(s) \mid \frac{1}{H_m(s)}$ 



ซึ่งจะทำให้ Pole ทั้งสองตัวเลื่อนออกห่างจากกันได้ และทำให้สามารถควบคุมให้ Crossover frequency อยู่ ระหว่าง Pole ทั้งสองตัวเพื่อรักษา Phase margin ให้น้อยลงได้

สามารถทำการหา noise ของวงจร unity-feedback ซึ่ง noise เกิดจาก 3 ส่วน NMOS, PMOS, Resistor ตามสมการดังนี้

Resistor Noise :  $I_{n,R} = \frac{4kT}{R}$ 


Mosfet Noise :  $I_{n,MOSFET} = 4kT \gamma g_m^2 + \frac{kn,p}{kn,p} \cdot g_m^2 \cdot \frac{1}{kn}$ 

โดย Kn = 5\*10^(-25),  $\gamma$ n=1.6,Kp = 1\*10^(-25), $\gamma$ p=0.8

### การออกแบบค่าพารามิเตอร์

ต้องการ Output Swing > 1.5 V โดยการสร้าง Range สามารถดูจาก  $V_{DSAT}$  ของ MOSFET แต่ละตัวได้ หากต้องการ Output Swing สูงๆ  $V_{DSAT}$  ควรจะต่ำๆ โดยกำหนดให้  $V_{GS}=0.5~V=>V_{DSAT}=0.5$ -0.45 = 0.05

แทนค่าลงในสมการเพื่อหา W/L ratio :




ต่อมาทำการปรับค่า DC gain > 80 dB ซึ่งจากสมการ Gain =  $-G_m R_{out} = -g_{m1}(r_{o1}||r_{o4})g_{m5}(r_{o5}||r_{o6})$ 

Gain ส่วนมากจะขึ้นอยู่กับค่า  $r_o$  ซึ่งแปรผันตรงกับ L ตามสมการ  $r_o = \frac{1}{\lambda l_D} = \frac{L}{0.08 l_D}$  จึงได้ทำการปรับค่า L เพื่อขึ้น แต่ไม่ให้ส่งผลกระทบกับจุดทำงานจึงได้เพิ่มด้วยอัตราส่วน W/L จนกระทั่งได้ DC Gain ที่มากกว่า 80 dB

เมื่อได้ DC gain และ Output Swing จะเริ่มทำการ Compensate ด้วย  $R_c$  และ  $C_c$  โดย Unity-gain frequency > 7MHz สามารถควบคุมได้จาก  $R_c$  และ  $C_c$  ถ้าเพิ่ม  $R_c$  จะทำให้ Zero ที่เกิดจาก Feedback Path ใกล้เข้ามาที่ Low frequency และ  $C_c$  จะเป็นตัวกำหนดให้ Pole ทั้งสองตัวแยกออกจากกัน โดยการออกแบบครั้ง นี้จะให้  $C_c$  และ  $R_c$  มีค่าที่ทำให้ crossover frequency อยู่ใกล้ 7MHz มากที่สุด

รวมถึงการออกแบบ Phase margin ให้ มีค่าไม่น้อยกว่า  $60^\circ$  ตัวต้านทาน  $R_c$  ก็มีผลอย่าง มากในการช่วยให้ Phase margin ดีขึ้น ในอีก ด้านหนึ่งการลดค่า size ของ W และ L จะช่วย ให้ Zero RHP ที่เกิดจาก  $C_{gd}$  อยู่ไกลมากขึ้น ซึ่ง Bode Plot ที่ได้จะเห็นว่า zero RHP อยู่ใกล้ crossover frequency ทำให้ Phase ของ zero RHP มีผลในระดับหนึ่ง ดังนั้นการ trade off ระหว่าง gain ด้วยการลด W และ L จะช่วยให้ Phase margin ดีขึ้น



Total integrated input-referred noise < 220µV<sub>rms</sub> โดยที่ Noise ของ MOSFET จะมีอยู่สอง ประเภทตามที่กล่าวไว้คือ 1/f Noise และ Thermal Noise และ Noise ของตัวต้านทานจะเป็น Thermal Noise โดยจะมีสมการดังนี้

Resistor Noise :  $I_{n,R} = \frac{4kT}{R}$ 

Mosfet Noise :  $I_{n,MOSFET} = 4kt \gamma gm1 + \frac{Kn,p}{Cox^*WL} \cdot gm1^2 \cdot \frac{1}{f}$ 

โดย Kn = 5\*10^(-25), **Y**n=1.6,Kp = 1\*10^(-25), **Y**p=0.8


โดยการออกแบบให้ Noise มีค่าน้อยกว่า  $220\mu V_{rms}$  จะต้องใช้ W·L ที่มากขึ้นเพื่อให้ Noise ลดลง ซึ่งการ เพิ่ม W หรือ L อย่างใดอย่างหนึ่ง จะส่งผลต่อ Output Swing ในอีกมุมหนึ่งถ้าหากเพิ่มทั้ง W/L จะทำให้ zero RHP เข้ามาที่ Low frequency มากขึ้นและทำให้ Phase margin ลดลง ดังนั้นจะได้ทำการ trade off ระหว่าง Output swing และ noise โดยการลด Output swing ด้วยการเพิ่ม W และลด L ทำให้ Noise ลดลงได้และ Phase margin ยังอยู่ใน Range ที่ต้องการอยู่

Total harmonic distortion of  $V_{out} < 0.2\%$  สามารถทำได้โดยการปรับค่า  $R_{in}$  และ  $R_{large}$  มีค่ามากใน ระดับหนึ่ง ในโปรเจคนี้ได้ใช้ 1Meg ทั้งสองตัว

ในส่วนของ Specification ที่ไม่ได้พูดถึงสามารถทำได้โดยไม่ได้ปรับค่าใดเพิ่ม


# ค่าพารามิเตอร์ที่ได้จะการปรับตามสมการและ trade off ใน specification ต่างๆจะได้วงจรดังนี้

MOSFET	L (µm)	W (µm)	W/L
$M_{a}$	7	8.40	1.21
$M_b$	7	18.6	2.65
$M_1$	2	100	50
$M_2$	2	100	50
$M_3$	1.65	10	6.06
$M_4$	1.65	10	6.06
$M_5$	1.65	10	6.06
$M_6$	7	9.31	1.33



### ผลการออกแบบ


- Bode plot of transfer function




DC gain > 80 dB 84 dB

Unity-gain frequency 7.003MHz

Phase margin 63°






DC gain (at  $V_{out} = 1.62$ ) = 79.42 dB

DC gain (at  $V_{out} = 0.18$ ) = 79.81 dB


## - Total integrated input-referred noise




RMS Noise =  $220.85\mu V_{rms}$ 


## - Transient Response

Settling time -> Settling time < 2µs ทั้งการเปลี่ยนจาก 0-0.5 หรือ 0.5-0





Total Harmonic Distortion -> 0.04%



## สรุปผลการออกแบบ

Specification			
DC gain > 80 dB	84 dB	✓	
Output Swing > 1.5 V	1.44V	X	
Unity-gain frequency > 7MHz	7.003MHz	✓	
Phase margin of the open	63°	<b>√</b>	
loop transfer function > 60°	05		
Total integrated input-	220.85µV <sub>rms</sub>	✓	
referred noise < 220µV <sub>rms</sub>	220.03μ v <sub>rms</sub>		
1% settling time < 2µs	<2µs	<b>√</b>	
Total harmonic distortion of	0.04%	/	
V <sub>out</sub> < 0.2%	0.0470	<b>V</b>	