中图分类号：TN43　　论文编号：
学科分类号：0809　　密　　级：公　开

安徽理工大學

硕 士 学 位 论 文

低抖动 65 nm CMOS 工艺电荷泵锁相环设计

作者姓名： 王 勇

专业名称： 电子科学与技术

研究方向： 集成电路设计与应用

导师姓名： 蔡俊　副教授

导师单位： 安徽理工大学

答辩委员会主席： 高先和 教授

论文答辩日期： 2024 年 06 月 01 日

安徽理工大学研究生院

年　月　日

中国知网　https://www.cnki.net

A Dissertation in Electronic Science and Technology

Design of Low-Jitter Charge Pump Phase-Locked Loop in 65nm CMOS Process

Candidate: Wang Yong

Supervisor: Cai Jun

Electrical and Information Engineering School

Anhui University of Science and Technology

No. 168, Taifeng Street, Huainan, 232001, Anhui, P. R. China

中国知网 https://www.cnki.net

摘　要

近年来，得益于半导体制造工艺和光刻技术的快速进步，集成电路得到了飞速发展，主要体现在更低的电源电压、更小尺寸的晶体管和更高的电路工作速度。随着电路的工作速度不断提升，对所提供的时钟频率和质量也提出了更高要求。相较于其他的频率综合技术，锁相环频率综合具有高输出频率和低相位噪声等优点，保证了时钟信号的稳定性和纯净度。因此，在要求低抖动和低噪声等应用场景中，为了给系统提供可靠的频率支持，锁相环仍然是不可缺少的。针对锁相环频率综合技术，本文设计了一款应用于频率综合器中的低抖动电荷泵锁相环。

首先讨论了电荷泵锁相环的基本理论和其中关键模块，包括鉴相鉴频器、电荷泵、环路滤波器、压控振荡器和分频器的一些常用电路结构及其存在的优缺点。针对电荷泵锁相环结构复杂，系统参数多，瞬态仿真耗时长的问题，分析建立了电荷泵锁相环的 S 域环路线性模型，确定系统环路参数。并在 MATLAB Simulink 中对电荷泵锁相环完成了行为级模型仿真，实现对环路参数的快速迭代验证。

通过采用 TSMC 65 nm CMOS 工艺，完成电荷泵锁相环的关键子模块电路设计。对于鉴相鉴频器电路，在 D 触发器和输入信号之间加入反相器、与非门和传输门组成的死区消除电路，消除鉴相死区，线性鉴相范围满足(-1.92π,+1.92π)。对于电荷泵存在的非理想效应，在电荷泵的两条支路间加入轨到轨运算放大器抑制电荷共享，并利用传输门开关消除时钟馈通，最大充、放电电流偏差约为 1%。对于环路滤波器，采用二阶无源滤波器，相比于三阶无源滤波器，在牺牲一定杂散性能的基础上，节省了一定的版图面积。对于压控振荡器电路，设计了互补交叉耦合对结构的电感-电容振荡器，NMOS 耦合对有利于快速起振，PMOS 耦合有利于抑制噪声，起振时间为 35 ns，频率调谐增益为 511.8 MHz/V，在 1 MHz 频偏处，相位噪声为-127.3 dBc/Hz。对于分频器电路，实现了 7 bit 编码，分频比 128~255 可调的可编程整数分频器。为了产生电荷泵锁相环所需的参考频率信号，利用晶体模型设计了一种晶体振荡电路，实现输出 16 MHz，占空比 50%的方波参考频率信号。

完成电荷泵锁相环的整体环路仿真和电路版图设计。仿真结果表明，在 1.2 V 电源电压，27℃条件下，参考频率信号 16 MHz，分频比 200，稳定后电荷泵锁相环锁定频率为 3.2 GHz，占空比约为 49%，锁定时间为 8.4 μs，最大峰峰值抖动为 2.44 ps，满足低抖动的设计指标。

中国知网　https://www.cnki.net

图 [89]，表 [4]，参 [81]
关键词：锁相环；鉴相鉴频器；电荷泵；压控振荡器；分频器；晶体振荡电路
分类号：（TN-43）

中国知网 https://www.cnki.net

Abstract

In recent years, thanks to the rapid advancements in semiconductor manufacturing processes and lithography techniques, integrated circuits have witnessed remarkable development, primarily evidenced by lower power supply voltages, smaller transistor sizes, and higher circuit operating speeds. As the circuit operating speed continues to increase, higher demands are placed on the provided clock frequency and quality. Compared to other frequency synthesis techniques, phase-locked loop (PLL) frequency synthesis offers advantages such as high output frequency and low phase noise, ensuring the stability and purity of clock signals. Therefore, in applications requiring low jitter and noise, PLL remains indispensable in providing reliable frequency support to the system. Focusing on PLL frequency synthesis technology, this paper designs a low-jitter charge-pump PLL for application in a frequency synthesizer.

Firstly, the fundamental theory of charge-pump PLL and its key modules are discussed, including the commonly used circuit structures and their advantages and disadvantages of phase-frequency detector, charge pump, loop filter, voltage-controlled oscillator, and frequency divider. Addressing the issues of complex PLL structures, numerous system parameters, and long transient simulation time, an S-domain linear model of the charge-pump PLL is analyzed and established to determine the system loop parameters. Behavioral-level model simulations of the charge-pump PLL are completed in MATLAB Simulink, enabling rapid iterative verification of loop parameters.

Utilizing the TSMC 65 nm CMOS process, the circuit design of key sub-modules of the charge-pump PLL is completed. For the phase-frequency detector circuit, a dead zone elimination circuit composed of an inverter, NAND gate, and transmission gate is added between the D flip-flop and the input signal to eliminate the phase detection dead zone, with a linear phase detection range of (-1.92π, +1.92π). To address the non-ideal effects of the charge pump, a rail-to-rail operational amplifier is added between the two charge pump branches to suppress charge sharing, and transmission gate switches are utilized to eliminate clock feedthrough, resulting in a maximum charging and discharging current deviation of approximately 1%. As for the loop filter, the second-order passive filter is adopted. Compared to the third-order passive filter, it

中国知网 https://www.cnki.net

saves the layout area while sacrificing some spurious performance. For the voltage-controlled oscillator circuit, a complementary cross-coupled inductor-capacitor oscillator is designed, with the NMOS coupling pair facilitating rapid oscillation and the PMOS coupling suppressing noise. The oscillation time is 35 ns, the frequency tuning gain is 511.8 MHz/V, and at a frequency offset of 1 MHz, the phase noise is -127.3 dBc/Hz.. The frequency divider circuit implements a 7-bit encoded programmable integer frequency divider with an adjustable division ratio of 128 to 255. To generate the reference frequency signal required for the charge-pump PLL, a crystal oscillator circuit is designed using a crystal model to achieve a 16 MHz, 50% duty cycle square wave reference frequency signal.

The overall loop simulation and circuit layout design of the charge-pump PLL are completed. Simulation results indicate that under a 1.2 V power supply voltage and 27℃ conditions, with a reference frequency signal of 16 MHz and a division ratio of 200, the charge-pump PLL stabilizes at a locked frequency of 3.2 GHz, with a duty cycle of approximately 49%, a locking time of 8.4 μs, and a maximum peak-to-peak jitter of 2.44 ps, these results meet the design criteria for low jitter.

Figure [89], Table [4], Reference [81]

Key Words： Phase-locked loop； Phase-frequency detector； Charge pump； Voltage-controlled oscillator；Frequency divider；Crystal oscillator circuit

Chinese Books Catalog: TN-43

中国知网 https://www.cnki.net

目　录

1 绪论.....1
1.1 研究背景与意义.....1
1.2 锁相环发展历史.....2
1.3 国内外研究现状.....3
1.3.1 国外研究现状.....4
1.3.2 国内研究现状.....5
1.4 论文结构框架.....6
2 电荷泵锁相环基本理论.....9
2.1 电荷泵锁相环.....9
2.2 鉴相鉴频器.....9
2.2.1 鉴相鉴频器工作原理.....9
2.2.2 鉴相鉴频器死区.....11
2.2.3 鉴相鉴频器结构分类.....11
2.3 电荷泵.....14
2.3.1 电荷泵工作原理.....14
2.3.2 电荷泵非理想效应.....14
2.3.3 电荷泵结构分类.....16
2.4 环路滤波器.....17
2.4.1 有源滤波器.....17
2.4.2 无源滤波器.....18
2.5 压控振荡器.....19
2.5.1 起振条件分析.....19
2.5.2 环形振荡器.....20
2.5.3 电感-电容振荡器.....21
2.6 分频器.....22
2.6.1 基于 N/N+1 分频单元级联的可编程分频器.....22
2.6.2 基于脉冲吞咽计数器的可编程分频器.....23
2.7 本章小结.....23
3 电荷泵锁相环系统建模与仿真.....25
3.1 电荷泵锁相环线性系统数学模型.....25
3.1.1 鉴相鉴频器和电荷泵数学模型.....25
3.1.2 环路滤波器数学模型.....26
3.1.3 压控振荡器数学模型.....26
3.1.4 分频器数学模型.....27

中国知网　https://www.cnki.net

3.1.5 电荷泵锁相环环路数学模型.....27
3.1.6 电荷泵锁相环环路参数设计.....29
3.2 电荷泵锁相环环路噪声特性.....30
3.2.1 时钟抖动.....30
3.2.2 相位噪声.....32
3.2.3 环路模块噪声传递函数.....33
3.3 电荷泵锁相环 Simulink 建模仿真.....35
3.3.1 鉴相鉴频器 Simulink 模型.....35
3.3.2 电荷泵和环路滤波器 Simulink 模型.....35
3.3.3 压控振荡器和分频器 Simulink 模型.....36
3.3.4 电荷泵锁相环系统级仿真.....37
3.4 本章小结.....38
4 电荷泵锁相环电路设计.....39
4.1 鉴相鉴频器设计.....39
4.1.1 D 触发器电路结构.....39
4.1.2 鉴相鉴频器电路结构.....41
4.1.3 鉴相鉴频器仿真结果.....43
4.2 电荷泵设计.....45
4.2.1 轨到轨运算放大器电路结构.....45
4.2.2 电荷泵电路结构.....48
4.2.3 电荷泵仿真结果.....49
4.3 环路滤波器设计及仿真.....51
4.4 压控振荡器设计.....52
4.4.1 电感-电容振荡器负阻.....52
4.4.2 压控振荡器电路结构.....53
4.4.3 压控振荡器仿真结果.....54
4.5 分频器设计.....57
4.5.1 2/3 分频单元电路结构.....58
4.5.2 可编程分频器电路结构.....58
4.5.3 分频器仿真结果.....59
4.6 晶体振荡电路设计.....60
4.6.1 晶体模型结构.....60
4.6.2 晶体振荡电路结构.....61
4.6.3 晶体振荡电路仿真结果.....63
4.7 本章小结.....64
5 锁相环版图设计与环路后仿真.....65
5.1 集成电路版图设计.....65
5.1.1 版图设计流程.....65

中国知网 https://www.cnki.net

5.1.2 版图设计规则.....66
5.1.3 版图设计注意事项.....68
5.2 电荷泵锁相环版图设计.....69
5.3 环路后仿真.....73
5.4 本章小结.....76
6 总结与展望.....77
6.1 总结.....77
6.2 展望.....78
参考文献.....79

中国知网 https://www.cnki.net

1 绪论

1.1 研究背景与意义

随着近年来集成电路设计、光刻技术和半导体制造工艺的迅猛发展，晶体管工作频率越来越高，电源电压越来越低，尺寸越来越小，集成电路正在朝着高速、低功耗和高集成度的方向不断进步。作为一个完整的片上系统(System on Chip, SoC)，模拟、射频、数字电路全部都集成于一块硅片之上，并且射频收发机和 CPU 等其他的混合信号系统必须依赖于频率综合器的时钟信号才能完成电路正常工作，如图 1 所示。常见的频率综合技术有直接模拟频率综合(Direct Analog Frequency Synthesis, DAFS)，直接数字频率综合(Direct Digital Frequency Synthesis, DDFS)和锁相环(Phase-Locked Loop, PLL)频率综合[1]。




图 1 射频收发机和 SoC 中频率综合器的应用

Fig. 1 Applications of frequency synthesizer in RF transceiver and SoC

DAFS 技术需要对晶振产生的振荡信号直接进行处理，通过大量混频、倍频、和分频等模拟硬件，再经过带通滤波器(Band Pass Filter, BPF)滤除带外信号，最后完成模拟电路的频率综合。DAFS 带来的结果是频率综合器电路结构复杂，频率转换时间较长，成本高，难以集成，BPF 的带外抑制能力较弱，使输出时钟信号在频域上容易产生其他的杂散分量目前几乎已不被采用[2]。为了加快的频率转换速度，随着数字集成电路技术的进步，开始出现了与 DAFS 技术完全不同的 DDFS 技术，其采用数模转换器(Digital-to-Analog Convert, DAC)、相位累加器等数字电路模块进行频率合成，具有电路集成度高，能够合成任意波形信号等优点[3]。DDFS 技术的劣势在于数模转换后的模拟信号并不达到完全一致，导致输出时钟信号出现幅度量化和相位截断的问题。因此，DDFS 技术中对 DAC 的性能指标提出了很高的要求[4]。

PLL 频率综合是一种间接频率综合技术，通过加入的 PLL 电路来产生所需频率的时钟信号[5]。与 DAFS 技术截然不同的是，PLL 频率综合技术不是对晶振的

中国知网 https://www.cnki.net

输出信号直接进行分频、倍频处理。而是将晶振产生的特定频率时钟作为 PLL 电路的参考频率信号，在电路中的压控振荡器(Voltage-Controlled Oscillator, VCO)模块产生相应频率的振荡信号，通过整个 PLL 构成的负反馈控制系统，调节 VCO 输出信号在所需的振荡频率，实现环路频率锁定，完成 PLL 频率综合[6]。

除了应用于频率综合器中之外，PLL 还可以被应用在时钟同步电路和时钟恢复电路中，例如，串行器/解串器(Serializer/Deserializer, SERDES)。SERDES 接收器通过 PLL 来恢复传输数据的时钟信号，接收器接收到串行数据流后，利用 PLL 来锁定接收到的数据的时钟频率，并将其恢复为并行数据[7]。发射端和接收端的时钟频率可能存在微小差异，需要通过 PLL 来实现时钟同步，PLL 可以根据接收到的时钟信号对本地时钟进行调整，以确保发送端和接收端的时钟保持同步，从而有效的传输数据[8]。

对于射频收发机中，通常将 PLL 的输出作为本振信号，用于上、下混频器中对需要发射、接收的信号进行调制和解调，要求其具有低抖动和低相位噪声[9]。对于要求响应速度的场景下，就需要系统环路快速锁定[10]。而对于一些小型电子设备，则要求具备较低的静态功耗，甚至在一些其他的应用中，则需要同时具备以上多个特性[11]。因此，一个性能优异的 PLL 在对电路设计者提出更高要求的同时，也在一定程度上推动了电路设计的发展。

1.2 锁相环发展历史

PLL 是一种反馈控制系统，它能够使一个振荡器的频率与某个参考信号的频率同步。锁相环在电子通信、计算机、导航、数据传输及其他众多领域都有广泛应用[12]。从发明至今，锁相环技术经历了长期的发展和完善。

荷兰物理学家惠更斯在 17 世纪通过提出同步振荡器的概念，并解释了两个振荡器之间完成相位锁定的原因，这也就是锁相概念最初的由来[13]。锁相环的最早可以追溯到 1940 年代，最初用于军事雷达系统中，以提高雷达信号的稳定性和准确性。后来随着电子技术的不断进步，在 20 世纪 50 年代锁相环开始被应用于民用领域中的电视接收机中，减弱噪声对电视信号的干扰，增强电视图形的色彩同步能力[14]。

在 1960 年代，尤其是集成电路技术的出现，锁相环技术得到了快速发展，得到了第一块集成的锁相环芯片，使得锁相环电路更加小型化、低成本和高性能。从此锁相环开始被广泛应用于通信系统中，用于频率合成、调制解调等[15]。从 1970 年代到 20 世纪末，锁相环技术不断成熟，随着微电子技术的进步，锁相环技术实

中国知网 https://www.cnki.net

现了进一步的微型化和集成化，为锁相环的应用提供了更多的灵活性和精确度。锁相环开始在计算机系统、数据通信和网络同步等领域发挥作用，其应用领域也在不断扩大[16]。

进入 21 世纪后，随着半导体工艺的进步，锁相环技术继续向着高频、低功耗、高集成度方向发展。在无线通信、高速数据传输、精密测量等领域的应用日益重要[17]。特别是在新一代通信技术、物联网(Internet of Things, IoT)、汽车电子等新兴技术领域，锁相环都起到了关键作用。

1.3 国内外研究现状

模拟锁相环是最早出现的锁相环类型，其中全都由模拟电路组成，又称为线性锁相环[18]。它通常由四象限模拟乘法器构成的相位检测器(Phase Detector, PD)，环路滤波器(Loop Filter, LPF)和压控振荡器(Voltage-Controlled Oscillator, VCO)等部分组成[19]。随后数字电路的发展，出现了由触发器和其他逻辑门构成的鉴相器和分频器，VCO 等其他模块仍是模拟电路，这种同时存在数字和模拟电路架构的锁相环被称为数模混合锁相环，具有锁定范围宽，频谱纯度高等特点。由于数字电路的特性，在集成电路制造工艺中，其更容易被集成到超大规模集成电路(Very Large Scale Integration Circuit, VLSI)中，全数字锁相环(All Digital PLL, ADPLL)开始应运而生。ADPLL 是一种完全基于数字电路的锁相环系统，所有的功能均采用数字电路实现。通过使用数字信号处理技术来完成相位检测和环路滤波等操作，同时还包括数字控制的振荡器(Digital Controlled Oscillator, DCO)和数字环路滤波器(Digital Loop Filter, DLF)[20]。ADPLL 的特点是采用离散时间域的算法和数字化的控制方式，通过离散时间采样和数值计算来实现锁相环的功能。

作为目前应用最为广泛的锁相环电路，数模混合锁相环主要有注入锁定锁相环(Injection-Locked PLL, ILPLL)、亚采样锁相环(Sub Sampling PLL, SSPLL)和电荷泵锁相环(Charge Pump PLL, CPPLL)[21]。ILPLL 是一种特殊类型的锁相环系统，它通过注入外部信号来实现相位锁定，输入信号被注入到反馈路径上，并且在正常锁相环操作中起着参考信号的作用[22]。SSPLL 利用时钟信号按照某个较低的采样频率对输出信号进行周期性采样，捕获高频信号的瞬时状态，而非连续跟踪信号的每一个周期，从而实现对高频信号的有效锁定[23]。CPPLL 通过使用电荷泵和环路滤波器将来自于鉴相鉴频器(Phase-Frequency Detector, PFD)输出的相位误差转换为控制电压，以调节振荡器的频率，从而实现反馈信号对输入信号的跟踪和同步[24]。在这类锁相环中，鉴相器、分频器(Divider, DIV)采用数字电路，而电荷

中国知网 https://www.cnki.net

泵、环路滤波器和压控振荡器依然采用的是模拟电路。

1.3.1 国外研究现状

2019 年，Mohammed Abdulaziz 等人采用 28 nm 全耗尽型绝缘层上硅(Fully Depleted Silicon-On-Insulator, FD-SOI) CMOS 工艺设计了一款参考频率为 2.28 GHz，锁定中心频率为 54.65 GHz 的毫米波锁相环。该毫米波锁相环同时具备快速锁定和低噪声的两种工作模式，并实现了二者间的无缝切换。通过提出的电荷泵失配补偿方案以及双注入锁定三分频电路，使得该锁相环在低噪声工作模式下仍具有出色的抖动和功耗性能。快速锁定模式下，环路锁定时间为 3 μs；低噪声模式下，锁定时间为 12 μs。整个频率调谐范围内，积分均方根抖动在 176~212 fs 之间，相位噪声在-93~-96 dBc/Hz 之间[25]。

2020 年，Aravinda Koithyar 等人采用 TSMC 180 nm CMOS 工艺，1.8 V 电源电压下，实现了一款整数分频 CPPLL，该锁相环锁定频率为 2.4 GHz，分频器模数为 24，锁定时间为 1.7 μs。相比于传统设计，提出的差分结构电荷泵电流失配减少了 3.2%，无复位鉴相鉴频器的鉴相死区接近于 0，电流饥饿型压控振荡器采用环形振荡器结构。在 1 MHz 频偏下，整个锁相环的相位噪声为-125.1 dBc/Hz，参考杂散为-72.4 dBc[26]。

2021 年，Ji-Hwan Seol 等人提出了一种低抖动、低功率、低参考杂散的基于 LC 振荡器的参考过采样数字锁相环，该锁相环采用 28 nm CMOS 工艺，参考频率为 200 MHz，锁定频率为 4 GHz。通过提出的一种数字控制振荡器(Digitally Controlled-Oscillator, DCO)及 DCO 调谐脉冲定时控制方策略，实现了快速的频率更新和良好的频率分辨率，同时使用所提出的 DCO 调谐脉冲定时控制方案，将其变容开关定时设置为低抖动。在 4 GHz 频率下，积分均方根抖动为 67.1 fs，在 1 MHz 频偏下，带内相位噪声为-129.2 dBc/Hz，参考杂散为-78.1 dBc[27]。

2022 年，George Souliotis 等人采用 180 nm CMOS 工艺，在 3.3 V 电源电压下，完成了一款具有温度系数补偿特性的 CPPLL。通过与绝对温度呈正比(Proportional to Absolute Temperature, PTAT)电流对环形振荡器的输出频率进行补偿的方式，以抵消在不同 PVT 条件下 VCO 输出频率的变化。PLL 锁定频率为 480 MHz 时，在-40℃~120℃的温度范围内，VCO 频率变化从-1.5%到 0.4%，信号占空比失真小于 1%，在 1 MHz 频偏下，带内相位噪声为-107 dBc/Hz[28]。

2022 年，David Gaidioz 等人采用 28 nm FD-SOI CMOS 工艺，1 V 电源电压下，设计了一款应用于物联网亚毫瓦级功耗的整数分频锁相环，在不使用

中国知网 https://www.cnki.net

Delta-Sigma 调制器的条件下，通过双环路拓扑结构实现类似于小数分频锁相环的精细频率分辨率。在锁相环参考频率为 440 MHz，锁定频率为 2.438 GHz 时，整体功耗仅为 0.87 mW，均方根抖动为 3.58 ps，频率分辨率为 2 MHz，在 1 MHz 频偏下，相位噪声为-90.7 dBc/Hz，参考杂散为-43.9 dBc[29]。

2023 年，Atsushi Motozawa 等人采用 12 nm CMOS 工艺，完成了一款可附加分频器的 CPPLL，通过附加分频器能够将整数锁相环配置成具备时钟扩频能力的小数分频锁相环。时钟扩频以可控方式使时钟产生抖动，旨在减少峰值能量，进而降低电磁干扰。当工作在小数分频模式下，参考频率 30 MHz，输出频率为 4200.234 MHz 时，均方根抖动为 5.99 ps，参考杂散为-69.3 dBc[30]。

1.3.2 国内研究现状

2019 年，深圳大学电子信息工程学院的 Xiang Chen 等人采用 130 nm CMOS 工艺，1.5 V 电源电压下，设计了一款快速锁定、低相位噪声的 CPPLL。通过提出具有电荷注入消除结构的电流转向电荷泵，以及输出差分缓冲单元来稳定锁相环输出波形并降低相位噪声。参考频率 26 MHz，分频比 48，锁定频率为 1.248 GHz 时，锁定时间为 1.8 μs，在 1 MHz 频偏下，相位噪声为-78.8 dBc/Hz[31]。

2020 年，中国科学院半导体研究所 Zhao Zhang 等人采用 40 nm CMOS 工艺，实现了一款超低电源电压的 CPPLL，供电电压最小值为 0.25 V。通过提出的偏移双径回路结构，放宽电荷泵了对于电流匹配的要求，在不需要抑制电流失配的条件下，从而降低了在低电源电压下电荷泵电路的设计难度。在 0.25~0.4 V 的电源电压范围内，能够实现 0.15~1.6 GHz 的锁定频率范围，最大积分均方根抖动为 147.2 fs；当锁定频率为 1.6 GHz 时，参考杂散为-58.3 dBc[32]。

2021 年，浙江大学微纳电子学院的 Gaofeng Jin 等人采用 40 nm CMOS 工艺，1.1 V 电源电压下，设计了一款小数分频的 SPLL。通过将恒定斜率数字时间转换器和采样相位检测器合并，缩短了临界相位检测路径，减少了噪声源，再利用单方斜坡转换实现相位检测和量化噪声消除，提高了系统整体线性度。参考频率为 100 MHz，锁定频率为 4.400195GHz 时，均方根抖动为 292 fs，在 100 kHz 频偏处，相位噪声为-104.6dBc/Hz，参考杂散为-54 dBc[33]。

2022 年，北京理工大学集成电路与电子学院的 Zuhang Wang 等人采用 180 nm CMOS 工艺，3.3 V 电源电压下，设计了一款带有四核宽带 VCO 快速启动的 CPPLL。提出了基于逐次逼近寄存器的自动频率控制策略，在工艺、电压和温度变化对 VCO 振荡频率进行校准。当参考频率为 28.45 MHz，分频系数为 208 时，环路锁

中国知网 https://www.cnki.net

定时间为 30 μs，在 1 MHz 频偏下，第四核 VCO 的相位噪声为-122 dBc/Hz[34]。

2022 年，东南大学的 Hui Dong 等人采用 55 nm CMOS 工艺，设计了一款应用于低功耗蓝牙收发机，且带有相位检测器的低功耗、低相位噪声的 CPPLL。提出了一种自偏置的线性跨导技术来提高 VCO 的相位噪声性能，并通过三阶 Delta-Sigma 调制，以减少杂散对噪声的影响。基于二分法的锁相检测器，自动选择开关电容器码字，锁相速度更快。当锁定频率为 4.88 GHz 时，在 1 MHz 频偏下，整体相位噪声为-106.6 dBc/Hz[35]。

2023 年，电子科技大学集成电路科学与工程学院的 Xinlin Geng 等人采用 65 nm CMOS 工艺，实现了一款基于时间放大鉴相鉴频器的整数分频 CPPLL。提出一种具有时间放大功能的鉴相鉴频器，其相位误差放大增益极大地抑制了带内噪声，从而在一定程度上突破了传统 CPPLL 中功耗与噪声之间的严格制约关系。参考频率为 200 MHz，锁定频率为 25.8 GHz 时，积分均方根抖动为 60 fs，在 10 kHz 频偏下，相位噪声为-99 dBc/Hz，参考杂散为-47 dBc[36]。

1.4 论文结构框架

本文遵循自顶向下的设计步骤，首先从电荷泵锁相环的顶层环路结构、模型构建以及性能指标出发，从而明确关键设计参数的确定依据。随后，针对具体电路设计展开分析，逐步深入各关键模块的内部细节，包括器件选型考量、非理想因素评估以及性能优化策略等。通过以上设计流程，确保电荷泵锁相环的整体性能达到预期目标。本文主要分为以下六章：

第一章为绪论。介绍本文的研究背景和意义，阐述锁相环的发展历史，分析目前国内外锁相环的研究现状。给出本文的主要研究内容和章节结构。

第二章为电荷泵锁相环基本理论。本章在介绍电荷泵锁相环的工作原理的基础上，对电荷泵锁相环中的关键模块电路，包括鉴相鉴频器、电荷泵、环路滤波器、压控振荡器和分频器的常用电路结构进行分析，比较不同结构存在的优缺点。

第三章为电荷泵锁相环系统建模与仿真。构建电荷泵锁相环系统的环路线性模型，推导出电荷泵锁相环的系统传递函数，分析系统的环路带宽和相位裕度等参数。并通过 MATLAB Simulink 设计验证电荷泵锁相环系统参数，随后进行行为级模型仿真。

第四章为电荷泵锁相环电路设计。实现电荷泵锁相环系统各个关键模块的晶体管级电路，为了产生电荷泵锁相环所需的参考频率信号，还设计了对应参考频率的晶体振荡电路，并对各个子模块进行电路仿真，实现各自模块电路功能。

中国知网 https://www.cnki.net

第五章为电荷泵锁相环环路仿真及版图设计。完成电荷泵锁相环的整体环路仿真和电路版图设计，验证设计的电路模块和系统参数，介绍版图设计过程中需要注意的不良效应和相关原则，完成整体电荷泵锁相环电路的版图设计。

第六章为总结与展望。总结电荷泵锁相环电路系统的研究与设计，对研究时存在的问题与不足进行回顾，并展望未来的研究和设计方向。

中国知网 https://www.cnki.net

中国知网 https://www.cnki.net

2　电荷泵锁相环基本理论

本章首先介绍电荷泵锁相环的基本组成结构及其工作原理，着重分析论述电荷泵锁相环五个组成子模块，包括鉴相鉴频器、电荷泵、环路滤波器、压控振荡器和分频器的一些常用电路结构及其存在的优缺点。

2.1　电荷泵锁相环

电荷泵锁相环(CPPLL)的整体结构如图 2 所示。主要由鉴相鉴频器(PFD)，电荷泵(CP)，环路滤波器(LPF）、压控振荡器(VCO)，分频器(DIV）五个模块构成。




图 2 电荷泵锁相环系统结构

Fig. 2 System structure of charge pump phase-locked loop

其工作原理：首先，PFD 检测外部输入的参考频率时钟信号 Fref 与经过 DIV 分频后的时钟信号 Fdiv 之间的相位差与频率差。其次，PFD 依据频率差和相位差产生控制 CP 充、放电的电压信号 UP、DW。再次，CP 将来自于 PFD 的电压信号转化为电流信号对 LPF 中的电容充放电，LPF 在将电流信号转化成电压信号 V_{ctrl}。然后，LPF 输出的电压信号 V_{ctrl} 控制 VCO 的振荡频率，以此实现对输出时钟信号 Fvco 频率的调节。最后，DIV 将 Fvco 分频得到 Fdiv 返回到 PFD 与 Fref 进行比较。不断重复上述过程，直至 Fdiv 与 Fref 达到同频同相，最终实现 CPPLL 环路进入锁定状态[37]。


2.2　鉴相鉴频器

2.2.1　鉴相鉴频器工作原理

PFD 分别以参考时钟信号 Fref 和 DIV 分频后的信号 Fdiv 作为其输入，通过判断两信号之间的相位差，得到输出为与相位差成正相关的电压信号[38]。当 Fref

中国知网　https://www.cnki.net

的相位超前于 Fdiv 时，CP 的开关 UP 打开，对 LPF 进行充电，通过提升 VCO 的振荡频率来补偿 Fdiv 在相位上的落后，如图 3(a)所示。反之，当 Fdiv 的相位超前于 Fref 时，CP 的开关 DW 打开，对 LPF 进行放电，通过降低 VCO 的振荡频率来抵消 Fdiv 在相位上的超前，如图 3(b)所示。




(a) (b)

图 3 PFD 鉴相功能示意图 (a) Fref 相位超前 Fdiv；(b) Fref 相位落后 Fdiv

Fig. 3 Schematic diagram of the phase detection function of PFD (a) the phase of Fref leads of Fdiv; (b) the phase of Fref lags behind of Fdiv

当 Fref 的频率大于 Fdiv 的频率时，说明目前 VCO 的振荡频率低于目标频率，所以为了提高 VCO 的振荡频率，CP 的开关 UP 打开，对 LPF 进行充电，如图 4(a)所示。反之，当 Fref 的频率小于 Fdiv 的频率时，说明目前 VCO 的振荡频率高于目标频率，所以为了降低 VCO 的振荡频率，CP 的开关 DW 打开，对 LPF 进行放电如图 4(b)所示。



(a) (b)


图 4 PFD 鉴频功能示意图 (a) Fref 频率大于 Fdiv；(b) Fref 频率小于 Fdiv

Fig. 4 Schematic diagram of the frequency detection function of PFD (a) the frequency of Fref is higher than of Fdiv; (b) the frequency of Fref is lower than of Fdiv

中国知网 https://www.cnki.net

2.2.2　鉴相鉴频器死区

对于理想的 PFD，其鉴相范围可以完整的覆盖到(-2π,+2π)，得到输出与相位差之间的关系如图 5(a)所示。但是在实际电路设计中，由于 PFD 存在鉴相死区的非理想效应，如图 5(b)所示，当 Fref 和 Fdiv 两信号的相位差很小，甚至边沿同时到达时，PFD 还未完成鉴相鉴频，信号就已经过去，所以 PFD 实际的鉴相范围一般会小于 4π[39]。



(a)　　(b)

图 5 PFD 鉴相范围　(a) 理想 PFD 鉴相范围；(b) 实际 PFD 鉴相范围

Fig. 5 Phase detection range of PFD　(a) ideal phase detection range of PFD; (b) actual phase detection range of PFD

为了减小鉴相死区的范围，通常的解决方法是在 PFD 的复位回路中加入一定长度反相器构成的延时单元，让控制电荷泵充、放电 UP 和 DW 信号可以维持一定的脉冲宽度，使得 CP 的充、放电开关可以充分导通和关断[40]。

2.2.3　鉴相鉴频器结构分类

目前 PFD 的结构主要有传统型 PFD、非时钟型 PFD、预充电型 PFD 和边沿触发式 PFD[41]。

(1) 传统型 PFD

传统型 PFD 存在较大的鉴相死区，由 RS 触发器构成，如图 6 所示，其内部包含大量的多输入 NAND 逻辑门，晶体管数量多，导致电路的延时较大，无法工作在高频状态，且高频时的动态功耗也很大。因此，传统型 PFD 在高速电路设计中已经很少使用。

中国知网　https://www.cnki.net




图 6 传统型 PFD 电路结构

Fig. 6 Traditional PFD circuit structure

(2) 非时钟型 PFD

非时钟型 PFD 结构如图 7 所示，其优点是电路简单，最少只需要 18 个 MOS 管就可以实现电路功能，对电平变化敏感，且没有鉴相死区；缺点是其输出信号受信号占空比的影响较大，鉴相范围较小，只有(-π,+π)，无法满足 PFD 对于鉴相范围尽可能大的要求。




图 7 非时钟型 PFD 电路结构

Fig. 7 No Clock PFD circuit structure

(3) 预充电型 PFD

预充电型 PFD 结构如图 8 所示，其结构与非时钟型 PFD 相似，在低电平时，对 P、Q 两点进行预充电，在高电平时完成信号的传输。但是其鉴相范围也只有(-π,+π)，并且存在鉴相死区。

中国知网 https://www.cnki.net




图 8 预充电型 PFD 电路结构

Fig. 8 Pre-charge PFD circuit structure

(4) 边沿触发型 PFD

边沿触发型 PFD 具有线性度高，鉴相范围宽等优点，结构如图 9 所示，主要由带复位端的 D 触发器(D Flip-Flop, DFF)，与非门和反相器构成，边沿触发的 DFF 使得输出可以不受信号占空比的影响[42]。




图 9 边沿触发型 PFD 电路结构

Fig. 9 Edge-triggered PFD circuit structure

边沿触发型 PFD 在工作过程中有三种工作状态，因此也叫做三态 PFD。其工作状态转移示意图如图 10 所示。




图 10 边沿触发式型 PFD 工作状态转移示意图

Fig. 10 Schematic diagram of edge-triggered PFD operating state transition

假设 PFD 以上升沿触发，初始状态保持在 UP=0，DW=0。当 Fref 的上升沿在 Fdiv 的上升沿之前来到，PFD 的 UP 信号为高、DW 信号为低，CP 工作在充电状态；反之，当 Fdiv 的上升沿在 Fref 的上升沿之前来到，PFD 的 UP 信号为低、DW 信号为高，CP 工作在放电状态[43]。

中国知网　https://www.cnki.net

2.3 电荷泵

2.3.1 电荷泵工作原理

CP 通过将前一级 PFD 输出控制充、放电的电压脉冲信号 UP 和 DW 转换成电流信号，CP 可以简化成两个开关和两个电流源组成的电路，结构如图 11 所示。在理想条件下，充电电流 I_{up} 和放电电流 I_{dw} 应该严格相等，UP 和 DW 两路信号控制 MOS 开关 S1、S2 的导通与关断,以实现 CP 对电容 C_{lpf} 的充、放电。在实际电路设计过程中，对 CP 电路提出了很高的要求，需要同时具有稳定性强，充、放电匹配精度高等特性。




图 11 CP 电路结构示意图

Fig. 11 Schematic diagram of CP circuit structure

当开关 S1 导通、S2 关断时，CP 以电流 I_{up} 对环路滤波器电容 C_{lpf} 进行充电，控制电压 V_{ctrl} 上升；当开关 S1 关断、S2 导通时，CP 以电流 I_{dw} 对环路滤波器电容 C_{lpf} 进行放电，控制电压 V_{ctrl} 降低；当开关 S1、S2 同时导通或关断时，CP 同时对环路滤波器电容 C_{lpf} 进行充、放电，控制电压 V_{ctrl} 保持稳定[44]。

2.3.2 电荷泵非理想效应

(1) 开关延时失配

在不改变 CP 工作原理的条件下，无论电路结构如何修改，都是通过 MOS 开关的导通与关闭来实现电流的充放。在实际电路中，由于信号通路上存在传输延时，如果 UP、DW 二者的信号未同时到达 CP 时，控制电压 V_{ctrl} 将会产生波动，波形如图 12 所示。并且由于 PMOS 管和 NMOS 管的器件特性不同，它们的导通和关断的速度也存在一定差异[45]。

中国知网 https://www.cnki.net




图 12 开关延时失配示意图

Fig. 12 Schematic diagram of switch delay mismatch

在实际电路设计过程中，为了减弱开关失配所带来的影响，通常采取的措施有，通过增加互补开关来平衡电路的工作状态下的失配。同时，选择同类型的开关，也能在一定程度上提高电路的一致性，从而减少失配的发生。此外，合理的版图信号走线也是尤为重要的，可以确保各路控制信号到达开关的走线长度一致，避免因信号传输路径不同而产生的失配问题。

(2) 电荷共享

当 CP 电路中的开关 S1、S2 处于关断状态时，作为电流源的 MOS 管 M1 和 M2 的漏极电压分别为 V_{DD} 和 0。如图 13 所示，当开关 S1、S2 导通时，由于 MOS 晶体管自身寄生电容 C_x、C_y 的存在，使得原来储存在电容 C_{lpf} 里的电荷，转移到 C_x 和 C_y 中。当 CP 正常工作时，开关 S1、S2 处于周期性的通断状态，将造成 LPF 上控制电压 V_{ctrl} 周期性的波动[46]。




图 13 电荷共享示意图

Fig. 13 Schematic diagram of charge sharing

为了解决电荷共享问题，并提高电路工作速度。可以在 CP 的两条支路中加入单位增益缓冲器，无论开关状态如何，单位增益缓冲器的输出电压会随输入电压变化而变化，确保两电流源漏极的电位保持一致，从理论上消除了电荷共享问题[47]。同时，在 CP 工作时会让电流交替流过两条支路，避免了电流的再建立过程，提高瞬态响应的速度。受漏极寄生电容和单位增益缓冲器带宽的限制影响，

中国知网　https://www.cnki.net

实际的电路工作过程中，仍然无法完全消除电荷共享效应。

(3) 时钟馈通

如图 14 所示。由于 MOS 开关管自身栅极寄生电容馈通作用的存在，单一 MOS 管做开关时，PM 或 NM 管栅极的时钟信号发生跳变，将导致 LPF 上控制电压 V_{ctrl} 的变化[48]。




图 14 时钟馈通示意图

Fig. 14 Schematic diagram of clock feedthrough

当使用互补传输门作为开关管时，由于 CLK 和 CLKN 是一组差分时钟信号，会导致 PM 和 NM 的栅极电压同时产生相反的变化，分别通过寄生电容 C_{GS} 和 C_{GD} 传递到控制电压端。再通过对 PMOS 和 NMOS 尺寸的调整，保证电容 C_{GS} 和 C_{GD} 的容值大小相等，抵消 LPF 上控制电压 V_{ctrl} 的变化，从源头上消除时钟馈通。

2.3.3 电荷泵结构分类

目前，CP 电路主要有单端结构和差分结构两种，由于差分结构需要两路独立的输出信号，其功耗通常为单端结构的两倍。单端 CP 按照电路中开关的位置被分为三类，分别是栅极开关式，源极开关式和漏极开关式，结构如图 15 所示[49]。




图 15 CP 常用电路结构 (a) 栅极开关式；(b) 源极开关式；(c) 漏极开关式

Fig. 15 Common circuit structures for CP (a) gate-controlled switch; (b) source-controlled switch; (c) drain-controlled switch

中国知网 https://www.cnki.net

(1) 栅极开关式

栅极开关式 CP 如图 15(a)所示，开关管 M1、M2 位于电流镜的栅极，当 M1、M2 导通时，电流镜的栅极分别被拉到 0 和 V_{DD}，此时电流镜不工作。当开关 M1、M2 关断时，由于 CP 需要工作在高速状态下，开关管需要通过大电流才能满足更快的响应速度，而大电流意味着电流镜 M3、M5 管需要更大的宽长比尺寸，因此也给栅极带来了更大的寄生电容，反过来又降低了开关管 M1、M2 的响应速度。

(2) 源极开关式

源极开关式 CP 如图 15(b)所示，开关管 M1、M2 位于电流镜的源极，当 M1、M2 导通时，电流镜的源极分别被拉到 0 和 V_{DD}，此时电流镜开始工作。开关管 M1、M2 分别只与电流镜的一个管子连接，带来的寄生电容更小，相比于栅极开关式 CP，开关管拥有更快的响应速度。

(3) 漏极开关式

漏极开关式 CP 如图 15(c)所示，开关管 M1、M2 位于电流镜的漏极，当 M1、M2 导通时，NMOS 电流镜的漏极电压从零逐渐上升到的 V_{ctrl}，其漏源电压 V_{DS} 逐渐增大，从线性区进入饱和区，从而产生一个过冲电流；同理，PMOS 电流镜的漏极电压从 V_{DD} 逐渐降到 V_{ctrl}，也会产生一个过冲电流。二者叠加将会导致充、放电电流不匹配，使得控制电压产生波动。

2.4　环路滤波器

LPF 能够滤除 CP 输出信号中的高频分量，从而纯化 VCO 的控制电压 V_{ctrl}。LPF 在很大程度上影响着整个 PLL 系统的环路特性，其零极点分布的位置不同将影响整个系统环路稳定性。常用 LPF 主要有两种，分别为源滤波器和无源滤波器。

2.4.1　有源滤波器

以常用的有源 RC 滤波器为例，主要由电阻、电容和运算放大器构成。如图 16 所示的一阶有源滤波器。




图 16 一阶有源滤波器电路结构

Fig. 16 First-order active filter circuit structure

中国知网　https://www.cnki.net

根据电路结构和元件参数，可以得到其传递函数为：

$$H_{1st}(s)=-\frac{C_1}{C_2}\cdot\frac{1+sR_1C_2}{1+sR_2C_1} \tag{2-1}$$

电路中包含一个零点和极点，零点频率为 $\omega_z=1/R_2C_2$，极点频率为 $\omega_p=1/R_1C_1$，该滤波器的增益为-C_1/C_2。

有源滤波器的优点是可以为滤波器提供一定的增益，随之带来的缺点是，给电路设计引入了更高的复杂度，在工艺偏差的影响下，运算放大器的增益、带宽也会发生变化，影响滤波器的稳定和线性度[50]。

2.4.2 无源滤波器

在 CPPLL 中，通常采用结构简单的无源 RC 滤波器，其阶数一般为二阶或者三阶，如图 17 所示。二阶 LPF 主要用于整数分频的锁相环电路，而三阶 LPF 大多用于小数分频的锁相环。三阶 LPF 对高频噪声的抑制效果更强，但同时引入的高频极点容易带来环路稳定性的问题，因此，对三阶 LPF 的参数选择需要充分考虑对系统环路稳定性的影响[51]。




图 17 无源滤波器电路结构 (a) 二阶无源滤波器；(b) 三阶无源滤波器

Fig. 17 Circuit structures of passive filters (a) second-order passive filter; (b) third-order passive filter

对于二阶 LPF，其传递函数为：

$$\begin{aligned}H_{2nd}(s)&=\frac{1}{sC}//(R_1+\frac{1}{sC_1})\\&=\frac{1+sR_1C_1}{s(C+C_1)(1+s\frac{CR_1C_1}{C+C_1})}\end{aligned} \tag{2-2}$$

对于三阶 LPF，其传递函数为：

中国知网 https://www.cnki.net

$$
\begin{aligned}
H_{3rd}(s) &= H_{2nd}(s)\cdot\frac{\frac{1}{sC_2}}{R_2+\frac{1}{sC_2}} \\
&= \frac{1+sR_1C_1}{s(C+C_1)(1+s\frac{CR_1C_1}{C+C_1})}\cdot\frac{1}{1+sR_2C_2} \\
&= \frac{1+sR_1C_1}{s(C+C_1)(1+sR_2C_2)(1+s\frac{CR_1C_1}{C+C_1})}
\end{aligned}
\tag{2-3}
$$

对于 CPPLL 中的 LPF，C1 的容值一般远远大于 C，通常为数十 pF，有时甚至能达到几百 pF，对于如此之大的片内电容，会占据芯片内巨大的面积。解决方法通常是将此电容放到片外，同时也可以避免，因为制造时工艺的偏差，造成电容值的误差，影响整个 LPF 的性能。

2.5　压控振荡器

PLL 中的 VCO 可以分两大类，分别为环形振荡器(Ring-VCO)和电感-电容振荡器(LC-VCO)。理想的 VCO 其输出频率与输入电压的关系是严格线性的，根据 LPF 输出的控制电压 V_{ctrl}，VCO 产生与之相对应频率的振荡信号。VCO 是整个 PLL 电路中最核心的模块，PLL 输出的时钟信号都是来源于 VCO 产生，所以 VCO 的性能优劣将会影响着整个 PLL 的锁定频率范围和时钟信号稳定性[52]。

2.5.1　起振条件分析

VCO 作为受电压控制对象，可以被看作成一个反馈系统，反馈系统模型如图 18 所示。




图 18 VCO 反馈系统模型

Fig. 18 VCO feedback system model

得到负反馈系统的闭环传递函数为：

$$
\frac{V_{out}}{V_{in}}(j\omega)=\frac{H(j\omega)}{1+H(j\omega)} \tag{2-4}
$$

中国知网　https://www.cnki.net

如果在 $\omega=\omega_0$ 时，$H(j\omega_0)=-1$，则此时振荡反馈系统的闭环增益可以视为无穷大。当电路中存在包含频率为 ω_0 的噪声，就会被无限放大，经过前馈通路产生 180°的相移；再经过加法器与输入信号相减，又产生 180°的相移，电路开始起振。由于实际电路中存在的非线性，形成的振荡信号幅度不会无限制增大，而是最终以一定的幅度稳定振荡。

通过总结，根据巴克豪森准则，VCO 之所以能够振荡，是因为在 ω_0 频率处形成了正反馈[53]。振荡电路可以产生稳定振荡的条件如式(2-5)所示。

$$\begin{aligned} &|H(j\omega_0)|\geq 1 \\ &\angle H(j\omega_0)=180^{\circ} \end{aligned} \tag{2-5}$$

2.5.2 环形振荡器

环形振荡器根据结构一般有两种，分别为单端 Ring-VCO 和差分 Ring-VCO。单端 Ring-VCO 通常是由奇数个反相器彼此首尾连接，形成单端输入、单端输出的环形结构。由于单端的电路结构对共模噪声和电源噪声的抑制能力较差，所以基本不会被使用。

差分 Ring-VCO 的结构如图 19 所示，通常由差分输入、差分输出的延时单元级联构成。相较于单端结构，差分结构中交叉耦合延时单元的正、反相输出端可以维持各自振荡，之间互不干扰，节点电压转换速度更快，并且差分结构对共模噪声和电源噪声均具有较好的抑制能力，因此，被广泛用于环形振荡器的电路设计中[54]。




图 19 差分环形振荡器电路结构

Fig. 19 Differential ring oscillator circuit structure

常见的差分环形振荡器中延时单元为伪差分交叉耦合对结构，如图 20 所示。以 PMOS 的 M1 和 M2 管作为输入对管，因其具有更低的闪烁噪声，以 NMOS 的 M3、M4、M5 和 M6 管作为输入对管的负载，M4 和 M5 管形成交叉耦合对[55]。伪差分结构通常无需使用尾电流源，电路结构更简单。

中国知网 https://www.cnki.net




图 20 伪差分交叉耦合对结构的延时单元

Fig. 20 Delay cell of pseudo-differential cross-coupled pair structure

Ring-VCO 具有电路面积小，增益大，频率调谐范围宽，适用于宽锁定范围的 PLL 中。由多级延时单元级联而成结构，使得 Ring-VCO 可以同时输出多个不同相位时钟。

2.5.3　电感-电容振荡器

LC-VCO 主要由电感电容谐振腔和负阻网络构成，结构如图所示 21。对于理想的谐振腔，信号振荡过程中不存在能量损耗，因此能够一直维持等幅振荡。但是实际电路中电感电容均存在电阻，假设阻值为 R_{eq}，信号每振荡一次，能量就会在电阻 R_{eq} 上被消耗一部分，形成衰减振荡，并最后停止[56]。




图 21 电感电容谐振腔和负阻网络

Fig. 21 Inductor-capacitor resonant cavity and negative resistance network

为解决衰减振荡的问题，通过给 LC 谐振腔加上一个负阻网络 R_N，抵消电感和电容上的等效电阻 R_{eq}，使得整个 LC 振荡电路能够维持等幅振荡。通常方法是使用交叉耦合对管产生正反馈来形成负阻，电路结构如图 22 所示，再通过调节可变电容器的容值大小来实现调节频率的目的[57]。对于负阻原理的具体的分析将在 4.4 节中进行详细阐述。

中国知网　https://www.cnki.net




图 22 交叉耦合对管结构 LC-VCO

Fig. 22 LC-VCO with cross-coupled pair structure

相比于 Ring-VCO，LC-VCO 中的电感电容谐振，更容易产生高频的时钟信号，由于电感自身高 Q 值的特性，LC-VCO 的相位噪声更低，因此更加适用于高速低噪声的应用中。其劣势在于一般频率调谐范围较窄，在一般工艺中，电感集成到片上的难度较高，而且在会在版图占据很大的面积[58]。

2.6 分频器

目前 PLL 中使用的 DIV 大多为可编程 DIV，可以通过输入不同的控制信号，来实现配置不同的分频比。按照结构的不同可以分为基于 N/N+1 分频单元级联的可编程 DIV 和基于脉冲吞咽计数器的可编程 DIV。

2.6.1 基于 N/N+1 分频单元级联的可编程分频器

基于 N/N+1 分频单元级联来实现的可编程 DIV，结构如图 23 所示。高频时钟信号每经过一个分频单元，将会以分频比 N 或 N+1 进行一次分频，通过设置 DIV 的级数和每一级的分频比，就可以得到所需分频后的频率信号。由于每一级的 N/N+1 分频单元结构相同，因此该可编程 DIV 具有结构简单，可复用性强的特点[59]。




图 23 基于 N/N+1 分频单元的可编程 DIV

Fig. 23 Programmable DIV based on N/N+1 frequency division unit

前一级的分频输出信号作为后一级分频输入信号，后一级模数控制的输出信号 MC_out 作为前一级模数控制的输入信号 MC_in，最后一级 N/N+1 分频单元的

中国知网 https://www.cnki.net

MC_in 端常置“1”。对于单级 N/N+1 分频单元，MC_in 端置“0”为无效，分频比为 N；MC_in 端置“1”为有效，当 P 端置“1”时，分频比为 N+1，当 P 端置“0”时，分频比为 N。图 23 所示可编程 DIV 的总分频比 M_1 可以表示为式(2-6)所示。

$$M_1 = P_0 + N \cdot P_1 + N^2 \cdot P_2 + \cdots + N^{n-2} \cdot P_{n-2} + N^{n-1} \cdot P_{n-1} + N^n \tag{2-6}$$

2.6.2　基于脉冲吞咽计数器的可编程分频器

基于脉冲吞咽计数器实现的可编程 DIV，结构如图 24 所示。主要由双模预分频器、脉冲计数器和吞咽计数器构成[60]。模数控制信号 MC 用于控制预分频器的分频比，当 MC 置低电平“0”时，预分频器的分频比为 N；当 MC 置高电平“1”时，预分频器的分频比为 N+1。




图 24 基于脉冲吞咽计数器的可编程 DIV

Fig. 24 Programmable DIV based on pulse swallow counter

脉冲计数器的控制字“P”，用于设置在一个分频周期内对时钟信号脉冲的计数。首先根据吞咽计数器的控制字“S”，进行 S 次的 N+1 分频，在完成 S 次 $(N+1)$分频后，将模数控制信号 MC 置为“0”，随后预分频器再进行$(P-S)$次的 N 分频。当完成最后一次 N 分频后，脉冲计数器产生一个复位信号 RST，使脉冲计数器和吞咽计数器重新开始计数，并开始下一个分频周期[61]。当满足条件 $P \geqslant S$ 时，图 24 所示可编程 DIV 的总分频比 M_2 可以为式(2-7)所示。

$$M_2 = (N+1) \cdot S + N \cdot (P-S) = P \cdot N + S \tag{2-7}$$

2.7　本章小结

本章首先介绍了电荷泵锁相环的基本组成结构及其工作原理，然后对其中关键模块，鉴相鉴频器、电荷泵、环路滤波器、压控振荡器和分频器的常用电路结构进行了详细论述，分析了其中部分结构存在的问题及其解决办法。

中国知网　https://www.cnki.net

中国知网 https://www.cnki.net

3　电荷泵锁相环系统建模与仿真

本章以三阶锁相环为例，分析 CPPLL 内部模块的 S 域数学模型，构建整个系统的开环及闭环传递函数，得到系统环路带宽、相位裕度等参数。然后，针对锁相环输出信号的两个主要评价指标进行详细分析，包括时钟抖动和相位噪声，再给出各个子模块的噪声传递函数及特性。最后，在 MATLAB 中建立 Simulink 模型并完成电荷泵锁相环系统仿真。

3.1　电荷泵锁相环线性系统数学模型

CPPLL 作为典型的数模混合电路，实际上是离散非线性系统。为了便于分析，当系统环路带宽 ω_c 小于参考频率 f_{ref} 的 1/10 时，其就可以被近似看作连续线性系统[62]。CPPLL 线性系统环路模型如图 25 所示。




图 25 CPPLL 线性系统环路模型

Fig. 25 Linear system loop model of CPPLL

在环路线性模型的分析中，CPPLL 通常被分成四个部分，即将 PFD 和 CP 看作一个整体，剩下的 LPF、VCO 以及 DIV 单独进行分析。各部分数学模型的建立与具体推导如下。

3.1.1　鉴相鉴频器和电荷泵数学模型

假设输入到 PFD 的参考时钟信号的相位为 φ_{ref}，经过 DIV 分频后的信号相位为 φ_{div}，参考时钟信号的周期为 T_{ref}，角频率为 ω_{ref}。可以得到在一个参考时钟信号周期内，PFD 的输出信号使得 CP 开关导通的时间 t_{on} 为式(3-1)所示。

$$t_{on} = \frac{\varphi_{ref} - \varphi_{div}}{\omega_{ref}} \tag{3-1}$$

再假设 CP 的充、放电流完全匹配，大小为 I_{CP}，则一个参考时钟信号周期内，CP 平均等效的输出电流 I_{out} 为式(3-2)所示。

$$I_{out} = I_{CP} \cdot \frac{t_{on}}{T_{ref}} = I_{CP} \cdot \frac{t_{on}}{2\pi / \omega_{ref}} \tag{3-2}$$

中国知网　https://www.cnki.net

将上式(3-1)带入式(3-2)，得到 CP 在一个参考时钟信号周期内，CP 的平均等效输出电流 I_{out} 如式(3-3)所示。

$$I_{out}=\frac{I_{CP}}{2\pi}\cdot(\varphi_{ref}-\varphi_{div}) \tag{3-3}$$

得到 PFD 和 CP 的传递函数 K_{PFD+CP} 如式(3-4)所示。

$$K_{PFD+CP}=\frac{I_{CP}}{2\pi} \tag{3-4}$$

3.1.2 环路滤波器数学模型

以 2.4.2 节图 17(a)所示的常用二阶 RC 滤波器为例，得到该二阶 LPF 的传递函数 $H_{LPF}(s)$为如式(3-5)所示[63]。

$$\begin{aligned}H_{LPF}(s)&=\frac{1}{sC}//(R_1+\frac{1}{sC_1})=\frac{\frac{1}{sC}(R_1+\frac{1}{sC_1})}{R_1+\frac{1}{sC_1}+\frac{1}{sC}}\\&=\frac{1+sR_1C_1}{s(C+C_1)(1+s\frac{CR_1C_1}{C+C_1})}\end{aligned} \tag{3-5}$$

3.1.3 压控振荡器数学模型

VCO 通过 LPF 输出的控制信号 $V_{ctrl(t)}$来调节其自身振荡频率，假设是理想的 VCO，其自身基础振荡频率为 ω_0，VCO 的频率调谐增益为 K_{VCO}[64]。则得到 VCO 振荡频率 ω_{VCO} 与控制电压 $V_{ctrl}(t)$的关系如式(3-6)所示。

$$\omega_{VCO}=\omega_0+K_{VCO}V_{ctrl}(t) \tag{3-6}$$

对上式(3-6)两边积分可以得到 VCO 输出信号的相位在时域上的表达式如式(3-7)所示。

$$\varphi_{VCO}(t)=\int\omega_{VCO}(t)dt=K_{VCO}\int V_{ctrl}(t)dt \tag{3-7}$$

再根据拉普拉斯变换的积分性质，对上式(3-7)进行拉普拉斯变换，得到 VCO 模块的传递函数 $H_{VCO}(s)$如式(3-8)所示。

$$H_{VCO}(s)=\frac{K_{VCO}}{s} \tag{3-8}$$

中国知网 https://www.cnki.net

3.1.4　分频器数学模型

DIV 将 VCO 输出的高频时钟信号分频为较低频的信号，进而反馈给 PFD 进行鉴相鉴频。假设 DIV 的分频比为 N，得到 DIV 的传递函数 $H_{DIV}(s)$为如式(3-9)所示。

$$H_{DIV}(s)=\frac{1}{N} \tag{3-9}$$

3.1.5　电荷泵锁相环环路数学模型

通过对以上每个模块的传递函数进行分析，利用 CPPLL 线性系统模型，得到整个 CPPLL 系统的开环传递函数 $H_{op}(s)$如式(3-10)所示。

$$\begin{aligned} H_{op}(s)&=K_{PFD+CP}\cdot H_{LPF}(s)\cdot H_{VCO}(s)\cdot H_{DIV}(s)\\ &=\frac{1}{N}\cdot\frac{I_{CP}}{2\pi}\cdot\frac{K_{VCO}}{s}\cdot\frac{1+sR_1C_1}{s(C+C_1)(1+s\dfrac{CR_1C_1}{C+C_1})} \end{aligned} \tag{3-10}$$

将上式(3-10)化简，可以得到 CPPLL 系统的开环传递函数 $H_{op}(s)$如式(3-11)所示。

$$H_{op}(s)=K\cdot\frac{a-1}{a}\cdot\frac{1+\dfrac{s}{\omega_z}}{\dfrac{s^2}{\omega_z}\cdot(1+\dfrac{s}{\omega_p})} \tag{3-11}$$

式(3-11)中，K、ω_z、ω_p 和 a 分别表示为如式(3-12)所示，其中 ω_z 为零点，ω_p 为非零极点。

$$K=\frac{I_{CP}K_{VCO}}{2\pi N},\quad \omega_z=\frac{1}{R_1C_1},\quad \omega_p=\frac{C+C_1}{R_1C_1C},\quad a=\frac{\omega_p}{\omega_z}=\frac{C+C_1}{C} \tag{3-12}$$

令 CPPLL 系统的环路带宽为 ω_c，根据奈奎斯特稳定性判断依据，可以得到 θ_p、θ_z 分别为如式(3-13)所示。

$$\theta_p=\arctan(\frac{\omega_c}{\omega_p}),\quad \theta_z=\arctan(\frac{\omega_c}{\omega_z}) \tag{3-13}$$

则 CPPLL 系统的环路带宽 ω_c 和相位裕度 PM 可以分别表示为如式(3-14)和(3-15)所示[65]。

中国知网　https://www.cnki.net

$$\omega_c = K \cdot \frac{a-1}{a} \cdot \frac{\cos\theta_p}{\sin\theta_z} \tag{3-14}$$

$$PM = \theta_z - \theta_p = \arctan(\frac{\omega_c}{\omega_z}) - \arctan(\frac{\omega_c}{\omega_p}) \tag{3-15}$$

对上式(3-14)进行求导，可以得到当相位裕度 *PM* 取得最大值时，环路带宽需要满足的条件如式(3-16)所示。

$$\omega_c = \sqrt{\omega_p \omega_z} = \frac{\omega_p}{\sqrt{a}} = \sqrt{a} \cdot \omega_z \tag{3-16}$$

将上式(3-16)带入式(3-15)中，相位裕度 *PM* 可以重新表示为如式(3-17)所示。

$$\begin{aligned} PM &= \arctan(\sqrt{\frac{\omega_p}{\omega_z}}) - \arctan(\sqrt{\frac{\omega_z}{\omega_p}}) \\ &= \arctan(\sqrt{a}) - \arctan(\sqrt{\frac{1}{a}}) \end{aligned} \tag{3-17}$$

根据上式(3-17)可知，CPPLL 系统的相位裕度 *PM* 的最大值仅与 LPF 中电容 *C* 和 C_1 的比值 *a* 有关。

结合式(3-12)和式(3-14)，得到 CPPLL 系统的环路带宽 ω_c 可以表示为：

$$\omega_c = \frac{I_{CP} K_{VCO} R_1 C_1}{2\pi N (C + C_1)} \tag{3-18}$$

计算出二阶 LPF 的参数结果如式(3-19)所示。

$$\begin{cases} R_1 = \dfrac{2\pi N \omega_c}{I_{CP} K_{VCO}} \\ C_1 = \dfrac{I_{CP} K_{VCO} \sqrt{a}}{2\pi N \omega_c^{\,2}} \\ C = \dfrac{I_{CP} K_{VCO} \sqrt{a}}{2\pi N \omega_c^{\,2} (a-1)} \end{cases} \tag{3-19}$$

根据反馈控制系统的定义，易知 CPPLL 系统的反馈系数为 β=1/*N*，得到 CPPLL 系统前馈网络的传递函数 *G*(*s*)如式(3-20)所示。

$$G(s) = \frac{I_{CP}}{2\pi} \cdot \frac{K_{VCO}}{s} \cdot \frac{1 + sR_1C_1}{s(C + C_1)(1 + s\dfrac{CR_1C_1}{C + C_1})} \tag{3-20}$$

负反馈系统的闭环网络传递函数 *H*(*s*)如式(3-21)所示。

中国知网 https://www.cnki.net

$$H(s)=\frac{G(S)}{1+\beta\cdot G(S)} \tag{3-21}$$

将上式(3-20)带入式(3-21)可以得到，最后，得到整个 CPPLL 反馈系统的闭环网络传递函数 $H_{co}(s)$如式(3-22)所示。

$$H_{co}(s)=\frac{\frac{I_{CP}}{2\pi}\cdot\frac{K_{VCO}}{s}\cdot\frac{1+sR_1C_1}{s(C+C_1)(1+s\frac{CR_1C_1}{C+C_1})}}{1+\frac{1}{N}\cdot\frac{I_{CP}}{2\pi}\cdot\frac{K_{VCO}}{s}\cdot\frac{1+sR_1C_1}{s(C+C_1)(1+s\frac{CR_1C_1}{C+C_1})}} \tag{3-22}$$

化简得到 CPPLL 反馈系统的闭环网络传递函数 $H_{co}(s)$如式(3-23)所示。

$$H_{co}(s)=N\frac{2\zeta\omega_n s+\omega_n^{\ 2}}{s^2+2\zeta\omega_n s+\omega_n^{\ 2}} \tag{3-23}$$

上式(3-23)中的自由振荡频率 ω_n 和阻尼因子 ζ 分别如式(3-24)和式(3-25)。

$$\omega_n=\sqrt{\frac{I_{CP}K_{VCO}}{2\pi N(C+C_1)}} \tag{3-24}$$

$$\zeta=\frac{R_1}{2}\sqrt{\frac{I_{CP}K_{VCO}(C+C_1)}{2\pi N}} \tag{3-25}$$

自由振荡频率 ω_n 和阻尼因子 ζ 作为用于衡量系统稳定性的两个重要参数，自由振荡频率 ω_n 的大小通常按照系统的相位噪声要求和稳定时间来选择，阻尼因子 ζ 用于定义系统的阻尼状态。ζ 值越小，系统进入稳定状态的时间越短，ζ 值越大，系统越容易进入稳定状态。当 ζ>1 时，系统处于过阻尼状态；当 ζ=1 时，系统处于临界阻尼状态；当 0<ζ<1 时，系统处于欠阻尼状态。对于 CPPLL 系统而言，在确保环路能够进入锁定的大前提下，要求其进入锁定状态的时间越短越好，ζ 的取值范围通常在$\sqrt{2}/2$到 1 之间。

3.1.6　电荷泵锁相环环路参数设计

本文中设计的 CPPLL 环路参数指标为：参考时钟信号频率 f_{ref} =16 MHz，分频比 N=200，环路进入锁定时，输出时钟信号频率 f_{vco}=3.2 GHz，CP 电路的电源电压 V_{DD}=1.2 V。

首先，确定 VCO 的频率调谐增益 K_{VCO} 和 CP 的充、放电电流 I_{CP}。为了确保 CPPLL 可以正常进入锁定，对于 VCO 的频率调谐范围一般设置在(1±5%)×f_{vco} 左右，CPPLL 输出时钟信号频率为 3.2 GHz。因此，VCO 的频率调谐范围初步设定

中国知网　https://www.cnki.net

在 3 GHz~3.4 GHz 之间。当 CP 电路的电源电压为 1.2 V 时，为了使 CP 电路中的所有 MOS 管都工作在饱和区，CP 的充、放电电流取 200 μA。考虑到 VCO 输出信号频率的线性度，控制电压 V_{ctrl} 的范围应小于电源电压，所以将控制电压 V_{ctrl} 的范围设置在 0.2 V~1 V，得到 VCO 频率调谐增益 K_{VCO} 为 500 MHz/V。

其次，确定 CPPLL 系统环路带宽 ω_c 和相位裕度 PM。系统环路带宽 ω_c 了决定 CPPLL 的多项参数指标，如锁定时间和系统噪声等。为了保证整个 CPPLL 的环路足够稳定，通常情况下系统环路带宽至少要设置为输入参考信号频率 f_{ref} 的 1/10。当参考时钟信号频率为 16 MHz，所以将系统环路带宽 ω_c 设定为 1 MHz。相位裕度的大小与环路稳定性密切相关，大相位裕度会使得系统响应变慢，这也意味着 CPPLL 需要更长的时间才能进入锁定；相反，小相位裕度会使得系统响应变快，锁定时间变短，但会使整个系统产生振荡，这是所不能接受的[66]。综合考虑系统响应和锁定时间，将相位裕度 PM 设计在 60°。

最后，将以上参数带入到式(3-18)和式(3-19)中，计算得到二阶环路滤波器的参数如下表 1 所示。

表 1 二阶环路滤波器参数

Table 1. Parameters of second-order LPF

C	C_1	R_1
3.39 pF	43.87 pF	13.54 kΩ

3.2 电荷泵锁相环环路噪声特性

时钟抖动和相位噪声是衡量 PLL 输出时钟稳定性的两个重要指标，要求越低越好，系统的环路稳定性和相位噪声是影响 PLL 所输出时钟抖动大小的两个决定性因素。相位噪声表现在频域,时钟抖动是同一现象在时域的反映，两者是同一现象的两种衡量方法[67]。通过分析 CPPLL 各个子模块的噪声特性和噪声传递函数，建立整个系统的环路噪声模型，最后验证得到 CPPLL 的整体噪声性能。

3.2.1 时钟抖动

时钟抖动在时域上的表达示如图 26 所示。从时钟抖动的来源分析，可以把抖动归纳为两大类：确定性抖动和随机性抖动。确定性抖动是由可识别的各种干扰信号造成的，如 EMI 辐射、电源噪声、同步切换噪声等，这种抖动幅度是有边界的，而且可以通过电路设计优化把干扰源消除或大幅降低，一般是不直接描述时

中国知网 https://www.cnki.net

钟器件的抖动性能。




图 26 时域上时钟抖动示意图

Fig. 26 Schematic diagram of clock jitter in the time domain

随机性抖动是不能预测的噪声源，如热噪声（也称为闪烁噪声），以及半导体加工工艺的局限性等。由于随机噪声是由多种不相关噪声源叠加的，根据统计理论可以用高斯分布来描述其特性。通过在多个周期内对 PLL 输出时钟信号周期的变化进行统计与测量，通常对于抖动有以下三种类型：周期抖动、相邻周期间抖动和时间间隔误差。对于以上三种类型抖动的示意图如图 28 所示。




图 27 常见三种类型的时钟抖动

Fig. 27 Three common types of clock jitter

(1) 周期抖动

周期抖动是待测量时钟信号的周期与理想时钟信号周期的差值进行统计与测量的结果，可以记为式(3-26)。

$$J_{pj}(n)=T(n)-T \tag{3-26}$$

其中，$J_{pj}(n)$为待测量时钟信号第 n 个周期抖动，T 是理想时钟信号的周期，$T(n)$为待测量时钟信号的第 n 个周期。对于周期抖动一般有两种表达方式，分别为峰峰值抖动和均方根抖动，峰峰值抖动记为第 n 个周期时钟边沿变化的最大值，均方根抖动记为第 n 个周期时钟边沿变化量的标准差。

(2) 相邻周期间抖动

相邻周期间抖动是通过对待测量时钟信号相邻周期内两个时钟周期的差值进行统计与测量的结果，可以记为式(3-27)。

$$J_{ccj}(n)=T(n+1)-T(n) \tag{3-27}$$

中国知网　https://www.cnki.net

其中，$J_{ccj}(n)$为待测量时钟信号第 n 个周期间抖动。

(3) 时间间隔误差

时间间隔误差是指待测量时钟信号在电平转换时，其边沿（上升沿）与理想时钟边沿位置的偏移量，可以记为式(3-28)。

$$\Delta TE(n)=t_a(n)-t_i(n) \tag{3-28}$$

其中，$\Delta TE(n)$为待测量时钟信号第 n 个时间间隔误差，$t_a(n)$为待测量时钟信号第 n 个周期的上升沿时刻，$t_i(n)$为理想时钟信号第 n 个周期的上升沿时刻。

3.2.2 相位噪声

PLL 通常作为电路中的时钟产生源，对时钟信号要求是具有非常高的频谱纯净度。理想情况下，PLL 的输出在时域上是某一固定频率的时钟信号，在频域上表现为某单一频点的冲激函数。但在实际电路中，由于存在噪声扰动，PLL 实际输出时钟信号的相位都在随机发生变化，中心频率处的能量会有一部分被噪声源调制到边带上，在频谱上形成一个以载波频率为中心的裙带[68]。理想时钟信号和实际时钟信号的频谱分别如图 28(a)、(b)所示。




图 28 信号频谱 (a) 理想时钟信号频谱；(b) 实际时钟信号频谱

Fig. 28 Spectrum of signals (a) spectrum of ideal clock signal; (b) spectrum of actual clock signal

相位噪声是对时钟信号噪声特性在频域上的表征方式，表征时钟信号频率的稳定度，是指偏离载波频率(f-f_c)处 1 Hz 带宽内噪声功率与载波信号总功率的比值，符号为 $L(\Delta f)$，单位为 dBc/Hz。图 29 是 PLL 输出时钟信号的频谱特性，从频谱上看其边带会随着远离主频的位置逐渐降低，在偏离载波(f-f_c)处，相位噪声约等于载波频率处曲线的高度与 f 频点处曲线的高度之差，即图中 $L(f-f_c)$值。得到相位噪声的表达式如式(3-29)所示。

$$L(\Delta f)=10\log_{10}\frac{P_n(f,1\text{Hz})}{P_c} \tag{3-29}$$

中国知网 https://www.cnki.net

式(3-29)中，$P_n(f,1\text{Hz})$为偏离载波频率$(f-f_c)$处 1 Hz 带宽内噪声功率，P_c为载波信号功率。




图 29 实际时钟信号频谱中相位噪声示意图

Fig. 29 Schematic diagram of phase noise in the spectrum of an actual clock signal

通过前面分析，噪声可以用时域的相位抖动指标和频域的相位噪声指标来表征，根据相关文献，RMS 抖动可以通过频域的相位噪声曲线计算获得，频域相位噪声与时域抖动之间的关系如式(3-30)所示。

$$Jitter_{RMS}=\frac{\sqrt{2\cdot\int_{f_2}^{f_1}L(f)df}}{2\pi f_c} \tag{3-30}$$

式(3-30)中，$L(f)$为单边带的相位噪声，f_c载波信号频率，f_1、f_2分别为积分上下限。

3.2.3　环路模块噪声传递函数

CPPLL 环路中噪声的引入主要来自于两个方面，分别是跟随参考频率信号进入环路的输入噪声 $\theta_{in}(s)$，以及环路中子模块工作时产生的内部噪声。对于内部子模块噪声通常包括 PFD+CP 的电流噪声 $i_{cp}(s)$、LPF 上的电压噪声 $v_{lpf}(s)$、VCO 的输出相位噪声 $\theta_{vco}(s)$和 DIV 的输出噪声 $\theta_{div}(s)$[69]。CPPLL 环路整体噪声模型如图 30 所示。

中国知网　https://www.cnki.net




图 30 CPPLL 环路整体噪声模型

Fig. 30 Overall loop noise model of the CPPLL

通过 3.1 节的分析，CPPLL 系统的开环传递函数重新表示为如式(3-31)所示。

$$H_{op}(s)=\frac{K_{PFD+CP}K_{VCO}H_{LPF}(s)}{s\cdot N} \tag{3-31}$$

各个噪声源的传递函数及其传递函数特性如表 2 所示。

表 2 噪声传递函数及特性

Table 2. Noise transfer function and characteristics

噪声来源	表达式	噪声传递函数	传递函数特性
参考信号输入噪声	$\frac{\theta_{ref,out}(s)}{\theta_{in}(s)}$	$N\cdot\frac{H_{op}(s)}{1+H_{op}(s)}$	低通
PFD+CP 电流噪声	$\frac{\theta_{cp,out}(s)}{i_{cp}(s)}$	$\frac{N}{K_{PFD+CP}}\cdot\frac{H_{op}(s)}{1+H_{op}(s)}$	低通
LPF 电压噪声	$\frac{\theta_{lpf,out}(s)}{v_{lpf}(s)}$	$\frac{K_{VCO}}{s}\cdot\frac{1}{1+H_{op}(s)}$	带通
VCO 输出噪声	$\frac{\theta_{vco,out}(s)}{\theta_{vco}(s)}$	$\frac{1}{1+H_{op}(s)}$	高通
DIV 输出噪声	$\frac{\theta_{div,out}(s)}{\theta_{div}(s)}$	$-N\cdot\frac{H_{op}(s)}{1+H_{op}(s)}$	低通

由表 2 可知，参考频率信号输入噪声、PFD+CP 电流噪声和 DIV 输出噪声的传递函数具有低通特性，可以通过降低系统环路带宽，来抑制带内噪声对整个 CPPLL 相位噪声的恶化。与此相反，VCO 输出噪声的传递函数具有高通特性，主导了系统环路中的带外噪声，而大的系统环路带宽可以很好的抑制 VCO 的相位噪声，同时也有助于加快环路锁定[70]。

中国知网 https://www.cnki.net

3.3　电荷泵锁相环 Simulink 建模仿真

3.3.1　鉴相鉴频器 Simulink 模型

根据 2.2 节描述的 PFD 模块工作原理，通过检测信号 Fref 和 Fdiv 的频率差和相位差，并产生两个与输入信号相位差成正比的信号 UP 和 DW。利用 Simulink 搭建出如图 31 所示的 PFD 行为级模型[71]。




图 31 PFD 的 Simulink 行为级模型

Fig. 31 Simulink behavioral-level model of PFD

PFD 主要由两个 D 触发器和一个 NAND 逻辑门构成。两个 DFF 的 CLK 端分别接输入信号 Fref 和 Fdiv，输入端 D 接高电平，置“1”，两个输出端 Q 分别是对 CP 充、放电的控制信号 UP、DW。两路控制信号 UP、DW 通过 NAND 逻辑门输出为 DFF 的复位信号，由于 DFF 的复位端!CLR 是由低电平触发，因此再 NAND 的输出端加入了 Convert，插入的延时单元 Transport Delay 用于减小的 PFD 的鉴相死区[72]。

3.3.2　电荷泵和环路滤波器 Simulink 模型

电荷泵可以理解为由 UP、DW 两路脉冲信号控制的电流源。当 UP 信号为高电平时，CP 对 LPF 的电容充电；当 DW 信号为高电平时，CP 对 LPF 的电容放电。利用 Simulink 搭建出如图 32 所示的 CP 和 LPF 行为级模型[73]。

中国知网　https://www.cnki.net




图 32 CP 和 LPF 的 Simulink 行为级模型

Fig. 32 Simulink behavioral-level model of CP and LPF

CP 的输入端 UP、DW 分别连接到 PFD 的输出端。之后分别连接到增益放大器，UP 和 DW 端的增益放大器增益大小相等，符号相反，用于保证仿真时 CP 的充、放电流匹配。将增益放大器再连接到电流源上，把输入的电压信号 UP、DW 转换成电流信号，模拟 CP 的充、放电过程[74]。

LPF 的主要作用是抑制环路中的高频噪声并产生稳定的控制电压 V_{ctrl} 来控制 VCO 工作频率。它是锁相环中非常重要的模块，LPF 的设计会影响系统整体的锁定、噪声、杂散、稳定等诸多指标。

3.3.3 压控振荡器和分频器 Simulink 模型

经过 LPF 输出的充、放电流信号转变成控制电压信号 V_{ctrl}，VCO 自身具有的基础振荡频率为 Fo，单位增益放大器的增益为 Kvco。DIV 的分频原理是对 VCO 输出的方波信号的上升沿计数，而 Counter 的计数周期就对应为 DIV 的分频比。因此，得到 Simulink 搭建的 VCO 和 DIV 行为级模型如图 33 所示[75]。




图 33 VCO 和 DIV 的 Simulink 行为级模型

Fig. 33 Simulink behavioral-level model of VCO and DIV

将 VCO 输出的振荡信号 Fvco 经过 Integrator 和 Trigonometric Function 变成

中国知网 https://www.cnki.net

对应频率的正弦波信号，Relay 再将正弦信号转化成方波信号，送入到 Counter 中进行计数分频。最后，得到反馈给 PFD 与参考信号 Fref 进行比较的分频信号 Fdiv。

3.3.4　电荷泵锁相环系统级仿真

将上述各部分建立好的行为级模型组合在一起，得到 CPPLL 的整体 Simulink 模型，如图 34 所示。并在搭建完成的 Simulink 模型中将锁相环系统环路参数设置好，设定仿真时间长度，进行整个 CPPLL 的系统级仿真。




图 34 CPPLL 系统的 Simulink 行为级模型

Fig. 34 Simulink behavioral-level model of the CPPLL system

待仿真完成后，查看 CP 的输出端的 Scope 中的控制电压 V_{ctrl} 曲线如图 35 所示。曲线约在 5.52 μs 时达到稳定，锁相环进入锁定状态。




图 35 CPPLL 系统的 Simulink 模型锁定状态

Fig. 35 Locked state of the simulink model of the CPPLL system

中国知网　https://www.cnki.net

3.4 本章小结

本章首先分析了电荷泵锁相环内部模块的 S 域数学模型，并以三阶锁相环为示范，构建了 CPPLL 系统的开、闭环传递函数，分析了系统环路带宽、相位裕度等参数。然后，详细分析了锁相环输出信号的两个主要评价指标抖动和相位噪声及其之间的关系，并给出了每个模块的噪声传递函数及特性。最后，通过在 MATLAB 中建立 CPPLL 的 Simulink 模型，实现了对电荷泵锁相环系统参数的快速迭代验证。

中国知网 https://www.cnki.net

4　电荷泵锁相环电路设计

本章将对 CPPLL 中的各个子模块进行电路级设计，主要包括 PFD、CP、LPF、VCO、DIV，以及通过石英晶体厂家提供的数据手册，并设计产生参考频率信号的晶体振荡电路。随后对各个子电路模块完成相应仿真，实现各个子模块的电路功能。

4.1　鉴相鉴频器设计

通过 2.2 节对 PFD 电路结构和工作原理的介绍和比较，综合考虑选择边沿触发式的三态 PFD。边沿触发式的 PFD 虽然相对于传统型 PFD、非时钟型 PFD、预充电型 PFD 具有一定的优势，但是其仍然存在鉴相死区等非理想特性。因此，在实际电路设计中需要进行一定的改进。

4.1.1　D 触发器电路结构

(1) 源耦合逻辑(Source-Coupled Logic，SCL) D 触发器

SCL 结构的 DFF 一般是由两个锁存器(Latch)级联，从而形成一个整体的主从结构边沿 DFF，如图 36 所示。




图 36 源耦合逻辑 D 触发器电路结构

Fig. 36 Circuit structure of source-coupled logic D flip-flop

其中的锁存器采用 SCL 结构，电路原理如图 37 所示。SCL 结构由采样输入对管、时钟输入对管和锁存对管构成。当输入时钟 CLK 为高电平时，主锁存器对输入信号进行采样，从锁存器保持上一次采样的信号。当输入时钟 CLK 为低电平时，主锁存器保持上一次采样的信号，并将信号传输给从锁存器，从锁存器对主锁存器送过来的信号进行采样，并直接由 Q 端输出。

中国知网　https://www.cnki.net




图 37 SCL DFF 中主从锁存器电路结构

Fig. 37 Circuit structure of master-slave latch in SCL DFF

当 CLK 从高电平跳变为低电平时，M5 管被关断，此时如果 D 端从高电平跳变为低电平，M1 管也被关断，X 点电压被拉高到 V_{DD}，Y 点电压被拉至 V_{DD}-$I_{SS}R_D$，可以得到 SCL 结构的输出电压摆幅为 $I_{SS}R_D$。由于 SCL 结构的摆幅较小的特点，方便快速建立，因此，SCL 电路结构能够在数十 GHz 的极高频率下工作。正是由于这种特点，实际电路应用中通常需要插入缓冲器（Buffer）以达到全输出摆幅，这也将会增加电路面积和功耗。

真单相时钟(True Signal Phase Clock，TSPC) D 触发器

对于单一时钟的电路中，为了避免差分时钟之间的偏移对电路工作造成异常，通常可以采用 TSPC 的电路结构，如图 38 所示。其适用于较高的工作频率下，电路结构简单，使用晶体管数目少，工作速度快，同时具有较低静态功耗等优点。




图 38 传统 TSPC-DFF 电路结构

Fig. 38 Traditional TSPC-DFF circuit structure

作为上升沿触发的 DFF，当时钟信号 CLK 处于低电平时，M2 管导通，输入信号 D 经过 M1、M3 管组成的反相器到达 X 节点；此时第二级 M4 管导通，M6 管关断，Y 节点被上拉至高电平 V_{DD}；M8 处于关断状态时，M7 管的上拉和 M9 管的下拉均断开，DFF 处于保持状态。当时钟信号 CLK 从低电平跳变为高电平

中国知网 https://www.cnki.net

时，M2 处于关断状态，M1 管的上拉和 M3 管的下拉均断开，第一级处于保持状态；输入信号 D 经过第二级和第三级输出为 DN。时钟信号 CLK 为高电平时，输入信号 D 的变化只能使得节点 X 的电压由高拉低，而不会对第二、三级电路产生影响。

4.1.2　鉴相鉴频器电路结构

本文 PFD 设计中的 DFF 采用基于 TSPC 的结构，结构如图 39 所示。通过反相器和传输门的组合，形成 UP、UPN 和 DW、DWN 两组互为反相的信号，实现对后级 CP 四个充、放电开关的控制。

在边沿触发型 PFD 的基础上，在输入信号与 DFF 之间加入了由与非门、反相器和传输门构成的死区消除电路，如图 39 中虚线框所示。在复位过程中，当 Fref 的上升沿完成触发，由于传输门在复位期间处于关闭状态，DFF 的 CLK 端将保持置“0”，待复位完成后，传输门打开，CLK 端开始置“1”。然而 Fref 到 CLK 端会经历一个传输门的延时，这期间 CLK 端依旧置“0”，实现了对复位时 Fref 上升沿的还原，有效避免了死区效应的出现。

在理想情况下，当输入相位差为零时，每两路反相的信号脉冲宽度应该相同，但是实际上由于反相器和传输门的延时和驱动能力都不一样，进而导致脉宽存在较大的失配。当 PLL 进入锁定状态，如果 UP 和 DW 信号的脉冲宽度不匹配，会使得 CP 存在较大的充、放电流失配，最终使信号 Fref 和 Fdiv 存在一个固定相位差。所以为了减小脉宽的失配，引入了锁存器(Latch)结构，通过锁存器构成的正反馈，加速波形翻转，同时增强四路输出信号的对称性。




图 39 PFD 电路结构

Fig. 39 Circuit structure of PFD

由于 PFD 每完成一次对参考信号 Fref 和分频后信号 Fdiv 的鉴相鉴频后，需要对 DFF 进行一次复位，所以需要对传统的 TSPC-DFF 进行改进，加入复位端，

中国知网　https://www.cnki.net

改进后的 TSPC DFF 如图 40 所示。当复位信号 RST 置“1”时，无论时钟信号 CLK 如何变化，均有 M2 管关断，M3 导通，节点 X 电压被拉到地；M4 管导通，节点 Y 电压被拉到 V_{DD}，得到输出端 Q 置“0”。当复位信号 RST 置“0”，时钟信号 CLK 为低电平时，M1、M2 管导通，节点 X 电压被拉到高电平；当时钟信号 CLK 的上升沿到来时，CLK 跳变为高电平，节点 Y 电压被拉到地，得到输出端 Q 置“1”。




图 40 改进后 TSPC-DFF 电路结构

Fig. 40 Improved TSPC-DFF circuit structure

传统的两输入与门由非门和两输入与非门构成，如图 41 所示。M1、M2、M3 和 M4 管组成互补的两输入与非逻辑门结构，M5 和 M6 组成反相器结构共同组成两输入与逻辑门。A 信号通路为经过 M1 或 M3 管，再通过反相器 M5 或 M6 管到达输出端，信号 A 共流经 2 个晶体管；B 信号通路为经过 M2 或 M3、M4 管，再通过反相器 M5 或 M6 管到达输出端，信号 B 将流经 2 或 3 个晶体管。这将使得 A、B 两信号到达输出端的时间不同，最终将导致复位信号 RST 的到来产生非必要的延时，进一步在 PLL 环路系统中引入杂散现象，影响系统的正常工作状态。




图 41 传统两输入与门电路结构

Fig. 41 Traditional two-input AND gate circuit structure

通过加入晶体管 M3B、M4B，使输入信号 A、B 到达输出端的时间一致，有

中国知网 https://www.cnki.net

效避免了在 PLL 系统中引入杂散，改进后的两输入与门如图 42 所示。




图 42 改进后两输入与门电路结构

Fig. 42 Improved two-input AND gate circuit structure

4.1.3　鉴相鉴频器仿真结果

PFD 中改进后的 TSPC-DFF 瞬态仿真结果如图 43 所示。该 DFF 为时钟上升沿有效，当 RST 信号置高电平时，在下一个时钟上升沿到来之前，Q 信号被置位低电平；当 RST 信号置低电平时，在下一个时钟上升沿到来之后，Q 信号被置为高电平。仿真结果满足 DFF 的功能要求。




图 43 TSPC-DFF 瞬态仿真结果

Fig. 43 Transient simulation results of TSPC-DFF

通过输入 Fref 和 Fdiv 两路激励信号，Fdiv 信号在与 Ferf 信号延时一个周期的基础上，再设置一个为相位差的 φ。通过扫描 φ 的参数范围为(-2π,+2π)，对 UP 和 DW 信号的差值求平均值，得到仿真 PFD 的鉴相范围如图 44 所示，在零点附近不存在死区，鉴相范围为(-1.92π,+1.92π)。根据图 44 的结果，可以得到当相位差 φ 小于 1.92π 时，该 PFD 呈线性；当相位差 φ 大于 1.92π 时，该 PFD 呈非线性。

中国知网　https://www.cnki.net





图 44 PFD 鉴相范围仿真结果

Fig. 44 Simulation results of the phase detection range of PFD

PFD 的鉴相功能仿真结果如图 45 所示。当参考频率信号 Fref 的相位超前于分频后信号 Fdiv 的相位时，四路信号分别为 UP 置高电平、UPN 置低电平，DW 置低电平、DWN 置高电平，结果如图 45(a)所示。当参考频率信号 Fref 的相位落后于分频后信号 Fdiv 的相位时，四路信号分别为 UP 置低电平、UPN 置高电平，DW 置高电平、DWN 置低电平，结果如图 45(b)所示。UP、UPN 和 DW、DWN 两组信号的高低电平的维持时间相同。



(a) (b)


图 45 PFD 鉴相功能仿真结果 (a) Fref 相位超前 Fdiv；(b) Fref 相位落后 Fdiv

Fig .45 Simulation results of the phase detection functionality of PFD (a) the phase of Fref leads of Fdiv; (b) the phase of Fref lags behind of Fdiv

PFD 的鉴频功能仿真结果如图 46 所示。当参考频率信号 Fref 的频率大于分频后信号 Fdiv 的频率时，四路信号分别为 UP 置高电平、UPN 置低电平，DW 置低电平、DWN 置高电平，结果如图 46(a)所示。当参考频率信号 Fref 的频率小于分频后信号 Fdiv 的频率时，四路信号分别为 UP 置低电平、UPN 置高电平，DW

中国知网 https://www.cnki.net

置高电平、DWN 置低电平，结果如图 46(b)所示。



(a)　　(b)

图 46 PFD 鉴频功能仿真结果　(a) Fref 频率大于 Fdiv；(b) Fref 频率小于 Fdiv

Fig. 46 Simulation results of the frequency detection functionality of PFD　(a) the frequency of Fref is higher than Fdiv; (b) the frequency of Fref is lower than of Fdiv

当参考频率信号 Fref 的频率与分频后信号 Fdiv 的频率不同时，由于二者之间的相位差随着时间不断发生变化，所以 UP、UPN 和 DW、DWN 两组信号的高低电平的维持时间也是不同的。由此可知，PFD 的鉴频功能也是依赖于鉴相功能才得以实现的。

4.2　电荷泵设计

通过 2.3 节对 CP 的电路原理和常用结构的比较和分析，综合考虑选择漏极开关式的结构。使用共源共栅电流镜提高电流的复制精度；通过在 CP 电路中加入运算放大器，钳位两个电流源的漏极电压保持一致，消除电荷共享的非理想效应，进一步提高充、放电流的匹配精度，同时增大 CP 的输出电压范围。

4.2.1　轨到轨运算放大器电路结构

由于 CP 要求输出电压范围尽可能大大，接近于从 0 到 V_{DD}，同时为了避免运算放大器共模输入电压范围（CMIR）的限制。因此，运算放大器的输出电压范围和共模输入电压范围需要同时满足从 0 到 V_{DD}，即轨到轨(Rail to rail)。轨到轨运算放大器的电路结构如图 47 所示，主要由轨到轨输入级、共源共栅中间级、轨到轨输出级和偏置电路组成。

中国知网　https://www.cnki.net




图 47 轨到轨运算放大器电路结构

Fig. 47 Circuit structure of rail-to-rail operational amplifier

为了能够满足运算放大器的轨到轨输入，输入级电路采用 PMOS 和 NMOS 互补输入对管的三倍电流镜结构，在不同输入共模电压 $V_{CM,in}$ 下对电流进行补偿，降低输入对管的跨导变化率，使得输入对管在整个输入范围内保持恒定跨导 G_m。输入对管的三倍电流镜结构如图 48 所示。




图 48 三倍电流镜输入对管电路结构

Fig. 48 Circuit structure of a three-times current mirror input differential pair

当只有 PMOS 输入对管 M1、M2 工作时，NMOS 输入对管 M3、M4 截止，此时共模电压满足 $0<V_{CM,in}<V_{GS4}+V_{Dsat7}$。当 M12 管导通，流过 M7、M9 管的电流相等，假设尾电流源 M7、M11 的电流大小为 Itail。M9、M10 管的宽长比为 1:3 时，通过电流镜复制得到流过 M10 管的电流为 $3I_{tail}$，则整个 PMOS 输入级的总跨导 G_{m1} 为：

$$G_{m1}=\sqrt{\mu_p C_{OX}(\frac{W}{L})_1\cdot 2\cdot(4I_{tail})}=2\sqrt{\mu_p C_{OX}(\frac{W}{L})_1\cdot 2I_{tail}} \tag{4-1}$$

当只有 NMOS 输入对管 M3、M4 工作时，PMOS 输入对管 M1、M2 截止，此时共模电压满足 $V_{DD}-V_{Dsat11}-|V_{TH1}|<V_{CM,in}<VDD$。当 M8 管导通，流过 M5、M11

中国知网 https://www.cnki.net

管的电流相等。M5、M6 管的宽长比为 1:3 时，通过电流镜复制得到流过 M6 管的电流为 $3I_{tail}$，则整个 NMOS 输入级的总跨导 G_{m2} 为：

$$G_{m2}=\sqrt{\mu_n C_{OX}(\frac{W}{L})_3\cdot 2\cdot(4I_{tail})}=2\sqrt{\mu_n C_{OX}(\frac{W}{L})_3\cdot 2I_{tail}} \tag{4-2}$$

当 PMOS、NMOS 输入对管 M1、M2、M3 和 M4 均工作时，此时共模电压满足 $V_{GS4}+V_{Dsat7}<V_{CM,in}<V_{DD}-V_{Dsat11}-|V_{TH1}|$，流过尾电流源 M7、M11 的电流大小均为 I_{tail}。则整个 PMOS、NMOS 输入级的总跨导 G_{m3} 为：

$$G_{m3}=\sqrt{\mu_p C_{OX}(\frac{W}{L})_1\cdot 2I_{tail}}+\sqrt{\mu_n C_{OX}(\frac{W}{L})_3\cdot 2I_{tail}} \tag{4-3}$$

因此，只要保证 $\mu_p C_{OX}(W/L)_1=\mu_n C_{OX}(W/L)_3$，就能使得三倍电流镜结构的互补输入对管在整个轨到轨输入范围内保持恒定的跨导。

共源共栅中间级及轨到轨输出级电路如图 49 所示。中间级的共源共栅结构提高输出阻抗以获得较高的直流增益，同时将来自于两组输入对管的四组输入转换成差分双端输出。




图 49 共源共栅中间级及轨到轨输出级电路结构

Fig. 49 Circuit structure of cascode intermediate stage and rail-to-rail output stage

传统的套筒式共源共栅结构一般采用四层 MOS 管构成，对电源电压的要求更高。本设计采用两组三层 MOS 管结构的共源共栅放大器，能够适用于较低电源电压的条件下 M13~M18 与输入对管 M1、M2 组成以 NMOS 为输入，PMOS 为负载的折叠式的共源共栅放大器；同理，M19~M24 与输入对管 M3、M4 组成以 PMOS 为输入，NMOS 为负载的折叠式的共源共栅放大器。轨到轨输出级采用交叉耦合结构，将差分双端输入转换成单端输出，M25~M28 共同组成 AB 类放大器，实现轨到轨输出，电容 C1、C2 进行密勒补偿，保证运放环路稳定性。

中国知网　https://www.cnki.net

4.2.2 电荷泵电路结构

CP 电路的结构如图 50 所示。针对 CP 的电荷注入的非理想效应，由于晶体管自身寄生电容的存在，使得其寄生电容中的电荷进入到 LPF 上的电容中，影响 VCO 的控制电压 V_{ctrl}。通过采用同时具有相反极性的晶体管的传输门作为 CP 的开关，两组四路开关 UP、UPN 和 DW、DWN 各为互补。开关管选用相同尺寸的晶体管，同时在版图设计应注意开关管的匹配，尽可能保证所有开关管的寄生电容相等，消除时钟馈通的非理想效应。




图 50 CP 电路结构

Fig. 50 Circuit structure of CP

基准电流源 Iref 通过 M1、M2 组成 cascode 电流镜为 CP 提供基准电流，再通过 M3、M4 和 M5、M6 的组成的 cascode 电流镜提供给 CP 的输出支路，作为对 LPF 中的电容的充、放电电流，以得到 VCO 的控制电压 V_{ctrl}。

当来自于 PFD 的信号 UP 和 DW 均为低电平时，开关 S1、S3 导通，开关 S2、S4 关断，此时 CP 电流全部从电源流入电源地，CP 进入保持状态，由于运算放大器的存在，使得 A 点的电压与控制电压 V_{ctrl} 相等。当来自于 PFD 的信号 UP 和 DW 均为高电平时，开关 S1、S3 关断，开关 S2、S4 导通，通过运算放大器的钳位作用，控制电压 V_{ctrl} 与 A 点的电压相等，避免了电容中电荷的重分配，消除了电荷共享的非理想效应。

中国知网 https://www.cnki.net

4.2.3　电荷泵仿真结果

轨到轨运算放大器的恒定跨导输入级在随着共模输入电压 $V_{CM,in}$ 在 0~V_{DD} 之间变化时，PMOS 输入对管和 NMOS 输入对管的跨导之和 G_m 基本维持在 100 μS 左右，跨导最大偏差约为 5%，结果如图 51 所示。从而有效保证了在整个共模输入电压范围内，运算放大器直流增益和单位增益带宽的维持稳定。




图 51 输入对管恒定跨导仿真结果

Fig. 51 Simulation results of constant transconductance for input differential pair

由于轨到轨运算放大器自身恒定输入跨导的特性，运算放大器直流增益和单位增益带宽共模输入电压无关。当在不同输入共模电压 $V_{CM,in}$ 下，轨到轨运算放大器交流响应仿真结果如图 52 所示。运算放大器的直流增益在 51.8 dB 上下，单位增益带宽约为 152.5 MHz，相位裕度为 60° 左右。




图 52 轨到轨运算放大器交流仿真结果


Fig. 52 AC simulation results of the rail-to-rail operational amplifier

由于 CPPLL 工作高速状态下，折衷考虑后，将轨到轨运算放大器的单位增益

中国知网　https://www.cnki.net

带宽适当进行了放大。实际上，CP 始终工作在开关状态的大信号下，因此，交流仿真的小信号增益结果主要被用作于参考。

联合 PFD 和 CP 进行仿真，结果如图 53 所示。当信号 Ferf 的相位超前于信号 Fdiv 的相位时，UP 置高电平、UPN 置低电平，DW 置低电平、DWN 置高电平，CP 进行充电，控制电压 V_{ctrl} 增大，结果如图 53(a)所示。当信号 Fref 的频率小于信号 Fdiv 的频率时，UP 置低电平、UPN 置高电平，DW 置高电平、DWN 置低电平，CP 进行放电，控制电压 V_{ctrl} 减小，结果如图 53(b)所示。



(a) (b)

图 53 PFD 和 CP 联合仿真结果 (a) CP 充电状态；(b) CP 放电状态

Fig. 53 Combined simulation results of PFD and CP (a) CP in charging mode; (b) CP in discharging mode

根据图 53 的仿真结果所示，CP 的工作正常，充、放电功能正确，电压最高可充电至 1.1 V，电压最低可放电至 10 mV，充放电压范围能够满足 CP 的设计要求，并且控制电压曲线基本无明显毛刺。

为了使系统的噪声性能不受影响，CP 的充、放电电流必须保证匹配，否则，控制电压 V_{ctrl} 的纹波会使得 VCO 的振荡频率产生波动，进而恶化 PLL 系统的噪声性能。CP 充、放电电流的匹配特性仿真结果如图 54 所示，在 0 ~1.2 V 的控制电压范围内，最大电流偏差约为 2 μA，充、放电电流具有良好的匹配精度。

中国知网 https://www.cnki.net




图 54 CP 充、放电流匹配仿真结果

Fig. 54 Simulation results of CP charging and discharging current matching

4.3　环路滤波器设计及仿真

通过 2.4 节对常用 LPF 的滤波原理和电路结构的对比和分析。由于有源滤波器中运算放大器的存在，会带来额外的功耗；随着工艺角的偏差，使得运算放大器的增益、带宽等参数也会有着一定程度上的变化，进而影响整个滤波器的线性度。正是无源滤波器存在线性度好，噪声性能优异，结构简单等特点，并且本设计中的 CPPLL 采用整数分频，故而选用二阶无源 LPF。

根据 3.1.6 节计算得到 CPPLL 的系统环路参数，将这些参数重新代入 CPPLL 线性模型。并通过 MATLAB 仿真得到系统环路的开环特性，系统的开环传递函数波特图如图 55 所示。根据图 55 的仿真结果，可以得出环路带宽为 1 MHz，相位裕度为 60°，满足 PLL 系统的稳定性要求。




图 55 CPPLL 系统开环传递函数波特图

Fig. 55 Bode plot of the open-loop transfer function for the CPPLL system

中国知网　https://www.cnki.net

4.4 压控振荡器设计

根据 2.5 节对两种结构 VCO 的阐述和分析，差分 Ring-VCO 具有结构简的特点，差分结构对电路噪声也有很好的抑制能力。LC-VCO 由于电感自身高 Q 值特性，相比于 Ring-VCO 会具备更好的相位噪声，并且 LC 通过谐振更容易产生高频时钟信号。因此，在 CPPLL 的设计中综合考虑选用 LC-VCO。

4.4.1 电感-电容振荡器负阻

LC 谐振腔电路模型如 2.5.3 节的图 22 所示，L 为电感值的大小，C 为电容值的大小，R_{eq} 为电感和电容上的等效电阻，其振荡频率为：

$$f_{VCO}=\frac{1}{2\pi\sqrt{LC}} \tag{4-4}$$

通过调节电感或电容的值大小，来达到调节 LC 振荡器谐振频率的目的。但是由于在集成电路设计制造过程中，电感值一旦确定下来，就无法再进行改变。但是在对于一些特定的工艺中，使用变容管就可以在不改变电容实际尺寸的条件下，实现对电容容值的调节。

为了产生负阻 R_N 抵消额振荡能量在谐振腔中的损失，来维持 LC 振荡器可以一直振荡下去。通常都是采用交叉耦合结构形成负阻单元，以 NMOS 交叉耦合结构为例，其电路及小信号等效模型如图 56 所示。




图 56 NMOS 交叉耦合结构的负阻单元

Fig. 56 Negative resistance unit with nmos cross-coupled structure

依据图 57 的小信号模型，图中 g_{m1}、g_{m2} 为 M1、M2 管的跨导，可以得到：

$$V_X=V_2-V_1 \tag{4-5}$$

$$I_X=g_{m2}V_1=-g_{m1}V_2 \tag{4-6}$$

$$R_N=\frac{V_2-V_1}{I_X}=-(\frac{1}{g_{m1}}+\frac{1}{g_{m2}}) \tag{4-7}$$

中国知网 https://www.cnki.net

根据上式(4-7)得叉耦合结构可以提供大小为($1/g_{m1}+1/g_{m2}$)的负电阻 RN。在实际电路中，通常 M1、M2 管的尺寸会保持一致，二者的跨导也是相同的，均为 g_m，因此负阻值大小为 $2/g_m$。

4.4.2　压控振荡器电路结构

由于 PMOS 和 NMOS 自身特性的不同，在相同尺寸下，NMOS 的跨导会大于 PMOS 的跨导，因而以 NMOS 交叉耦合对作为负阻单元的 LC 振荡器会更容易起振。但是PMOS的自身结构相比于NMOS拥有更好的噪声特性，如果采用PMOS交叉耦合对，在和 NMOS 拥有相同的跨导下，PMOS 的尺寸将会大上许多，也将占据芯片上很大的面积。

所以本设计中的 LC-VCO 采用互补交叉耦合对，即同时具有 NMOS 和 PMOS 交叉耦合对。相比于单一结构的交叉耦合对，既具备良好的噪声特性，在适当的跨导条件下，也能在一定程度上减小版图面积。并采用 PMOS 管作为 LC-VCO 的为电流源，电路结构如图 57 所示。




图 57 LC-VCO 电路结构

Fig. 57 Circuit structure of LC-VCO

由于图 57 所示的 LC-VCO 所输出信号为双路差分的正弦波，自身的输出摆幅有限，如果将其输出直接接入 DIV，是无法直接驱动下一级 DIV 的。因此，需要通过加入 Buffer，将双路差分正弦波转换成单端的方波信号并增强驱动能力。VCO 输出缓冲电路如图 58 所示。

中国知网　https://www.cnki.net




图 58 VCO 差分转单端缓冲器

Fig. 58 Differential to single-ended buffer in VCO

VCO 输出端的两路差分正弦信号分别为 Vip、Vin 先经过电流模结构进行第一级比较，然后再经过五管运放类型的第二级比较器，将差分信号转换成单端信号。由于比较器是工作在开环状态下，不需要考虑其环路稳定性。最后，经过比较器输出的单端信号通过一组由两个反相器组成的 Buffer，两个反相器逐级增加尺寸，增强时钟信号驱动能力，并同时调整输出时钟信号的占空比。

4.4.3 压控振荡器仿真结果

为了使 VCO 工作在正确的振荡频率上，首先确定好电感定容谐振腔的参数。当 VCO 振荡频率为 3.2 GHz 时，根据上式(4-4)可以得到，电感电容值的乘积约为 $LC=2.47\times10^{-21}$，电感的单位量级取 nH，电容的单位量级取 pF。为了保证电感的频率稳定性，采用正八边形的螺旋电感，采用 TSMC 65 nm 工艺库的电感 ind_sym，电感线宽为 10 μm，线间距为 2 μm，内圈直径为 84.5μm，并联个数为 1，PDK 自动计算出的电感值为 1.566 nH。仿真出的电感 Q 值曲线如图 59 所示，电感的 Q 值在 3.2 GHz 频率处达到最大值，最大值约为 15.78。




图 59 电感 Q 值仿真结果

Fig. 59 Simulation results of inductor's Q-factor

中国知网 https://www.cnki.net

根据上文确定的 1.566 nH 电感值，计算得到，在 3.2 GHz 振荡频率下，变容管电容值应为 1.577 pF。根据仿真得到变容管容值随电压变化曲线如图 60 所示，变容管容值大小区间为 0.38 pF~2 pF，包含 1.577 pF 的取值。综上，电感和电容的大小取值均能够满足 VCO 的设计要求。




图 60 变容管容值仿真结果

Fig. 60 Simulation results of varactor's capacitance value

为了检查设计完成的 VCO 能否正常起振，对其进行起振的瞬态仿真。仿真结果如图 61 所示，VCO 能够在 35 ns 内完成起振，之后能够一直维持自身等幅振荡下去，交叉耦合结构形成负阻单元大小设计合理。




图 61 VCO 起振仿真结果

Fig. 61 Simulation results of VCO oscillation startup

在不同控制电压 V_{ctrl} 下，验证 VCO 的振荡幅度。将控制电压 V_{ctrl} 的扫描区间设为 0.2 V~1 V，得到 VCO 的振荡幅度曲线如图 62 所示，当控制电压 V_{ctrl} 为 0.4 V 时，振荡波形的摆幅约为 770.7 mV，当控制电压 V_{ctrl} 为 0.6 V 时，振荡波形的摆幅为 873.5 mV。

中国知网　https://www.cnki.net




图 62 不同控制电压下 VCO 的振荡幅度

Fig. 62 Oscillation amplitude of VCO under different control voltages

当控制电压 V_{ctrl} 为 0.4 V 时，VCO 振荡波形为差分的两路正弦波，振荡摆幅约为 600 mV，经过缓冲电路后，差分正弦波又被转换成单端的方波信号。缓冲电路输出的波形如图 63 所示，方波信号为低电平 0 V，高电平 1.2 V 的满摆幅信号，满足驱动下一级 DIV 电路的条件。




图 63 缓冲电路输出波形仿真结果

Fig. 63 Simulation results of the output waveform from the buffer circuit

VCO 频率调谐增益曲线如图 64 所示。当 VCO 控制电压 V_{ctrl} 的变化区间为 0.2 V~1 V 时，VCO 的振荡频率从 3 GHz 变化到 3.4 GHz，计算得到 VCO 的频率调谐增益 K_{VCO}=511.8 MHz/V，并且在整个控制电压变化区间内 VCO 的频率变化线性度较高。

中国知网 https://www.cnki.net




图 64 VCO 频率调谐增益曲线

Fig. 64 Frequency tuning gain curve of the VCO

当 VCO 工作在 3.2 GHz 频率下时，对 VCO 进行 Pnoise 仿真分析，得到 VCO 的相位噪声曲线如图 65 所示。VCO 在 1 MHz 频偏处的相位噪声为-127.3 dBc/Hz，具有良好的噪声性能。




图 65 VCO 相位噪声曲线

Fig. 65 Phase noise curve of the VCO

4.5　分频器设计

根据 2.6 节分别对基于 N/N+1 分频单元级联的可编程 DIV 和基于脉冲吞咽计数器的可编程 DIV 的对比和分析。本文中 CPPLL 中采用的是整数分频，分频比为 200，其输出的时钟信号频率可达到 GHz 以上。综合考虑选用 2/3 分频单元级

中国知网　https://www.cnki.net

联的可编程 DIV，高速分频器中的 DFF 采用动态 TSPC 逻辑。

4.5.1 2/3 分频单元电路结构

2/3 分频单元由四个 DFF 和三个与逻辑门构成，其电路结构如图 66 所示。Fin 端作为 VCO 输出信号的输入端，Fout 端是经过分频后信号输出端，MC_in 端是模数输入控制端，MC_out 端是模数输出控制端，P 端是分频控制端。当 MC_in 端为“0”时，模数控制无效，无论 P 端信号如何变化，2/3 分频单元始终进行二分频。当 MC_in 端为“1”时，模数控制有效，P 端为“1”时，2/3 分频单元进行三分频；P 端为“0”时，2/3 分频单元进行二分频。




图 66 2/3 分频单元电路结构

Fig. 66 Circuit structure of the 2/3 frequency divider unit

对于 2/3 分频单元中 DFF 的电路结构，会与 4.1.1 节中提到的 TSPC DFF 有部分不同，具体结构如图 67 所示。由于传统的 TSPC DFF 只有一个 Q 或 QN 的输出端，因此在传统 TSPC DFF 的输出端加入了一级反相器，使其能够满足 2/3 分频单元中对 DFF 结构的需要。




图 67 DIV 中 TSPC DFF 电路结构

Fig. 67 Circuit structure of the TSPC-DFF in DIV

4.5.2 可编程分频器电路结构

通过对 2/3 分频单元的层层级联，待分频信号从输入端进入 DIV，信号频率

中国知网 https://www.cnki.net

逐级递减。由于整数分频比 M 为 200，根据式(4-8)，需要采用 7 级 2/3 分频单元级联，此时可编程 DIV 的分频比可以满足 128~255 之间调节。可编程 DIV 的结构如图 68 所示。




图 68 2/3 分频单元级联的可编程 DIV 电路结构


Fig. 68 Circuit structure of a cascadable programmable DIV with 2/3 frequency divider units

$$M = P_0 + 2 \cdot P_1 + 2^2 \cdot P_2 + \cdots + 2^5 \cdot P_{n-2} + 2^6 \cdot P_{n-1} + 2^7 \tag{4-8}$$

当 7 级 2/3 分频单元级联，可编程 DIV 所需分频比 M 为 200 时，对应 DIV 的分频控制码字 P_{n-1}~P_0 为 1001000。

4.5.3　分频器仿真结果

通过输入频率为 3.2 GHz 的时钟信号，以验证 DIV 的分频功能，DIV 分频仿真结果如图 69 所示。当分频控制码字 P6~P0 为 0000000 时，DIV 的分频比为 128，输入信号和完成 128 分频后信号仿真结果如图 69(a)所示。当分频控制码字 P6~P0 为 1001000 时，DIV 的分频比为 200，输入信号和完成 200 分频后信号仿真结果如图 69(b)所示。



(a)　　(b)

图 69 可编程分频器仿真　(a) 128 分频；(b) 200 分频

Fig. 69 Simulation of programmable frequency divider　(a) 128 division; (b) 200 division

通过图 69 所示的仿真结果，本设计中的可编程 DIV 的工作正常，分频功能正确，能够满足 DIV 分频电路的设计要求。


中国知网　https://www.cnki.net

4.6 晶体振荡电路设计

为了产生 CPPLL 所需的参考频率信号，通常采用的是石英晶体振荡器，由于石英晶体自身物理性质稳定、高 Q 值的特性，其输出信号具有低相位噪声和非常高的频率稳定度。因此，被广泛用于通信系统时钟电路中基准信号的产生，即被用作 PLL 系统中的参考信号源。

4.6.1 晶体模型结构

对于晶体谐振器而言，不同的振荡频率一般对应着不同的串联谐振回路。如图 70(a)所示，C_0 为晶体两端的静态电容，C_1、C_2 为晶体标称负载电容和寄生电容的等效电容。串联谐振回路由 R_{mi}、C_{mi} 和 L_{mi} 组成，动态电阻 R_{mi} 代表晶体运动的机械损耗，动态电容 C_{mi} 与晶体运动的弹性呈反比，动态电感 L_{mi} 与晶体质量呈正比。通常情况下，对于某一固定频率的石英晶体，其串联等效模型如图 70(b)所示，动态电容 C_m 的值一般都很小，单位在 fF 量级，动态电感 L_m 的值随着晶体固有频率的增大而减小，变化的范围从 mH~kH 量级。



(a) (b)

图 70 串联等效模型 (a) 石英晶体谐振器；(b) 石英晶体

Fig. 70 Series equivalent mode (a) quartz crystal resonator; (b) quartz crystal

在晶体的串联谐振回路 i 下，其振荡角频率 ω_i 为：

$$\omega_i = \frac{1}{\sqrt{L_{mi}C_{mi}}} \tag{4-9}$$

则在该串联谐振回路下晶体的 Q 值为：

$$Q_i = \frac{1}{\omega_i R_{mi} C_{mi}} = \frac{\omega_i L_{mi}}{R_{mi}} = \frac{1}{R_{mi}}\sqrt{\frac{L_{mi}}{C_{mi}}} \tag{4-10}$$

本设计中采用的参考信号频率为 16 MHz，通过查找晶振产家提供的数据手册，得到爱普生 TSX-3225 型号 16 MHz 晶体等效模型的参数如下表 3 所示。

中国知网 https://www.cnki.net


表 3 晶体等效模型参数

Table 3. Parameters of crystal equivalent model

C_0	C_L	C_m	R_m	L_m
1.09 pF	8 pF	2.56 fF	48 Ω	38.65 mH

4.6.2　晶体振荡电路结构

为了维持晶体能够持续不衰减的振荡下去，常用的方法都是将晶体与振荡电路组合起来，形成一个完整的晶体振荡电路。根据石英晶体在电路中接地点和输出端位置的不同，一般石英晶体振荡器的核心电路分为以下三种结构，以 NMOS 晶体管为例，如图 71 所示，分别为皮尔斯振荡器、科尔皮兹振荡器和桑托斯振荡器。



(a)　(b)　(c)

图 71 常见石英晶体振荡器核心电路结构　(a) 皮尔斯振荡器；(b) 科尔皮兹振荡器；(c) 桑托斯振荡器

Fig. 71 Core circuit structures of common quartz crystal oscillators　(a) Pierce oscillator; (b) Colpitts oscillator; (c) Santos oscillator

皮尔斯振荡器的结构如图 71(a)所示，石英晶体位于 NMOS 管的漏极和栅极之间，源极接地，可以在晶体管的栅极或漏极输出晶体振荡信号。NMOS 管形成一个简单的共源极放大器，通常还需要在晶体管的栅漏之间并联一个阻值较大的反馈电阻，这在一定程度上能够使得石英晶体更容易实现起振。

科尔皮兹振荡器的结构如图 71(b)所示，石英晶体位于 NMOS 管的漏极和栅极之间，栅极接地，在晶体管的源极输出晶体振荡信号。NMOS 管形成源跟随器，即共漏极放大器。此时，整个振荡电路形成一个单端振荡器。

桑托斯振荡器的结构如图 71(c)所示，石英晶体位于 NMOS 管的漏极和栅极之间，漏极接地，在晶体管的栅极输出晶体振荡信号。此时，振荡电路仍然为单端振荡器。

中国知网　https://www.cnki.net

结合以上分析综合考虑，本设计中的晶体振荡电路选择图 71(a)所示的皮尔斯振荡器。在皮尔斯振荡器的接入状态下，负载电容 C_1、C_2 在石英晶体的两端均匀分布。而在科尔皮兹振荡器和桑托斯振荡器的接入状态下，石英晶体的一端始终处于接地状态下，由于石英晶体接地，电源地中的噪声会直接进入电路中，从而恶化晶体振荡电路输出时钟的噪声性能。

本设计中晶体振荡电路采用改进式的皮尔斯振荡器，采用互补式的跨导结构，如图 72 所示。石英晶体直接跨接在反相器的两端，M1 和 M2 管不再需要额外的偏置电路，由于反馈电阻 R_F 的存在，使得两个晶体管得以工作在饱和区。




图 72 改进的皮尔斯晶体振荡器

Fig. 72 Improved pierce crystal oscillator

对于负载电容 C_1、C_2 的大小与晶体模型参数中 C_L 的关系如下：

$$C_L = \frac{C_1 \times C_2}{C_1 + C_2} + C_p \tag{4-11}$$

上式(4-11)中，C_p 为晶体封装与 PCB 板之间的寄生电容，其电容值都非常小，一般情况下可以忽略。通过调节负载电容 C_1、C_2 的大小可以微调石英晶体的振荡频率，使晶体振荡在准确的频率上。

为了保证晶振在任何条件下都能够顺利起振，需要保证皮尔斯振荡器中晶体管的跨导 g_m 大于晶体电路的跨导 g_{mcrit}，一般要求 $g_m > 5 \times g_{mcrit}$。

对于晶体电路的跨导 g_{mcrrit} 计算公式如下：

$$g_{mcrit} = 4 \times R_m \times (2\pi f_{crit})^2 \times (C_0 + C_L)^2 \tag{4-12}$$

式(4-12)中，fcrit 为石英晶体所需的振荡频率。

本文设计的晶体振荡电路具体结构如图 73 所示。整体电路主要由偏置电路、起振电路、放大电路和缓冲电路组成。偏置电路采用 cascode 电流镜，确保获得较为准确的偏置电流。

中国知网 https://www.cnki.net




图 73 晶体振荡电路结构

Fig. 73 Structure of crystal oscillator circuit

振荡电路的核心部分为互补式皮尔斯振荡器，石英晶体起振后的信号在 M1、M2 管的漏极输出，通过运算放大器进行放大，由于运放输出的差分振荡的正弦波，随后通过 M16、M17、M18 和 M19 将差分振荡信号转换成单端信号输出。最后，两组反相器构成的 Buffer 完成对正弦信号的整形，并增强输出信号的驱动能力，通过调整反相器晶体管的尺寸，调节输出信号的占空比，得到 PLL 电路所需的参考频率方波时钟信号。

4.6.3　晶体振荡电路仿真结果

为了确保设计完成的晶体振荡电路能够正常起振，对其进行起振的瞬态仿真。晶体振荡电路的起振瞬态仿真结果如图 74 所示，在不添加任何加速起振的初始条件状态下，晶体振荡电路的完全起振时间约为 8.5 ms。




图 74 晶体振荡电路起振仿真结果

Fig. 74 Simulation results of crystal oscillator circuit's startup

起振后的参考时钟信号频率和占空比仿真结果如图 75 所示。参考时钟信号频率为 16 MHz，参考时钟信号的占空比为 50%，满足 CPPLL 对参考时钟信号频率

中国知网　https://www.cnki.net

和占空比的要求。




图 75 参考频率时钟信号仿真结果

Fig. 75 Simulation results of reference frequency clock signal

4.7 本章小结

本章对 CPPLL 中 PFD、CP、LPF、VCO、DIV 等子电路设计实现进行了详细的分析，并对其中每个模块完成了仿真，验证了其功能的正确性。最后，参考实际石英晶体振荡产品的数据手册构建了晶体模型，并设计了晶体振荡电路，用于产生 CPPLL 所需的参考频率信号。

中国知网 https://www.cnki.net

5　锁相环版图设计与环路后仿真

在完成第四章中 PFD、CP、LPF、VCO、DIV 和晶体振荡器电路设计与模块仿真后。本章中将对电路版图布局、布线的相关规则进行详细阐述，据此完成 CPPLL 和晶体振荡器电路的版图设计，随后以上各个子模块搭建成完整的 CPPLL，并进行整体的环路后仿真验证。

5.1　集成电路版图设计

版图绘制是集成电路从设计阶段迈向制造阶段的关键步骤，其质量对芯片的整体性能有着至关重要的影响。在绘制版图时，布局布线是否合理直接关系到芯片内部信号线、各种器件、电源与地之间的干扰。进入量产阶段并投向市场的芯片，还需要考虑电磁干扰(Electro-Magnetic Interference, EMI)、电磁兼容(Electro-Magnetic Compatibility, EMC)和静电释放(Electro-Static Discharge, ESD)等方面问题，为了确保设计出一个高质量的版图，必须在绘制版图的过程中采取有效措施来减少或避免这些干扰。

5.1.1　版图设计流程

(1) 顶层布局

在进行版图设计时，首先根据电路模块的尺寸、功能等特性进行合理的布局，力求实现紧凑高效。对于需要相互连接的模块，应将它们放置在相邻位置，以简化布线并缩短布线长度。而对于可能引起串扰的电路，则应保持一定距离，以减少干扰的可能性。

(2) 布线连线

在进行电路连线时，在允许的条件下尽量使用最小线宽，以最大限度地减少寄生电阻和电容的影响。同时，应避免电路连线拐弯时，形成锐角或出头等结构，以防止潜在的噪声干扰。为了保持电路布线的整洁和合理性，需要充分考虑布线的层次和导线之间的间距，确保信号传输的稳定性和可靠性。

(3) 设计规则检查

设计规则检查(Design Rule Check, DRC)是确保集成电路生产制造顺利进行的至关重要的一步，在源头上预防了可能出现的生产问题。根据代工厂提供的设计规则，全面审查版图中的层次、线宽、间距、包围以及延伸等关键要素，确保整个电路版图完全符合设计规则。

中国知网　https://www.cnki.net

(4) 版图电路一致性验证

版图电路一致性(Layout Versus Schematic, LVS)验证主要将绘制的版图与电路原理图进行比对。验证过程中，以电路原理图作为基准，检查版图中包括引脚位置、层级关系、晶体管数量及宽长比等，确保电路版图与原理图间的一致性，避免漏接或误接情况的发生[76]。

(5) 版图寄生提取

版图寄生提取(Layout Parasitic Extraction, LPE)。主要目的是识别、提取版图中由于连线、串扰等因素引入的寄生电阻和寄生电容，并将其准确的连接在相应的位置，进而形成带有寄生参数的电路网表，可以用于后仿真验证，确保在实际生产环境中，芯片的性能和稳定性能够达到预期要求。

5.1.2 版图设计规则

(1) 版图匹配规则

由于同样的器件在版图中因位置不同，实际制造过程中可能会产生一定的差异,这可能导致芯片的实际性能与设计预期存在偏差,甚至影响芯片的正常工作。通常需要将需要匹配的管子彼此靠近，并确保它们的方向一致，从而使它们受到的外界干扰和影响因素保持一致[77]。

为实现良好的匹配性，具体的匹配方法有，例如，对于 MOS 管通常使用叉指排列的方式，通过将多个小尺寸 MOS 管排列成叉指状，再通过增加位于 MOS 管两端的 dummy 管来来保护中间的晶体管，从而减少制造偏差。dummy 管栅宽必须要与内部的 MOS 管栅宽保持一致，而其栅长只需要选择工艺中允许的最小值。共质心的匹配结构可以通过将器件置于共同的几何中心，使得每个器件受到的外界影响尽可能相同，从而提高匹配性。共质心匹配与添加 dummy 管的示意图如图 76 所示。

中国知网 https://www.cnki.net




图 76 dummy 管与共质心匹配示意图

Fig. 76 Schematic diagram of dummy transistors and common-centroid matching

(2) 版图寄生影响

在版图设计中，寄生参数是普遍存在的现象。寄生电容主要存在于任意两组材料之间，而寄生电阻则出现在版图中电流流经的位置。此外，寄生电感特别容易在高频信号的布线中出现。这些寄生参数会恶化电路的速度和频率响应。因此，在版图设计过程中，必须充分考虑并合理控制这些寄生参数的影响[78]。

寄生电容的大小主要受包括金属线长度和宽度在内的影响，不同的金属层之间也会产生不同的寄生电容大小。为了减小寄生电容，通常使用上层金属作为连线。此外，对于传输高速数据信号的走线，应尽可能缩短其长度，并加强信号线之间的隔离和屏蔽。

寄生电阻的存在会导致电路中出现额外的电压降(IR Drop)。当某条信号线上的电流较大时，这种电压损失就会变得尤为明显。为了降低寄生电阻带来的不利影响，可以通过缩短金属线的长度，增大金属线的宽度和采用多层并联布线的策略，来达到减小寄生电阻的目的。

寄生电感的存在对高频信号传输的影响尤为显著，对于存在电感的电路模块，必须确保电感之间的距离保持适当，避免过近的距离增加电感之间的互感，从而增加寄生电感的大小。为了降低寄生电感的影响，可以采取一些措施，如优化布线策略、使用低电感的金属层次布线等。

(3) 版图噪声隔离

版图中的器件工作时会存在多种噪声，包括热噪声、闪烁噪声和功率噪声。这些噪声问题会显著影响信号的精确度，严重时甚至可能引发信号混乱。特别是在设计 CPPLL 这样的数模混合电路时，必须要保证数字模块与模拟模块之间的有效隔离，防止数字信号和模拟信号之间的串扰，确保电路稳定工作。

中国知网　https://www.cnki.net

对于模拟电路部分，通常的策略是使用衬底保护环(Guard ring)来包围每个子模块，隔离子模块内部的噪声，防止其对其他电路产生不良影响。同时，对于特别敏感的电路模块，可以进一步采用 Guard ring 进行包围，防止来自其他电路模块的噪声干扰，确保敏感电路正常运行[79]。

5.1.3 版图设计注意事项

(1) 闩锁效应

闩锁效应(Latch-up)是一种集成电路中可能存在一种的潜在风险，它发生在寄生 PNP 和寄生 NPN 晶体管共同作用时。这种作用在电源和地之间形成了一条低阻抗的通路，导致电流激增，严重时过大的电流会直接损坏电路[80]。反相器的剖面图以及产生闩锁效应的原理如图 77 所示。




图 77 反相器中的闩锁效应 (a) 反相器剖面图；(b) 闩锁效应原理图

Fig. 77 Latch-up effect in an inverter (a) cross-sectional view of an inverter; (b) schematic diagram of the latch-up effect


闩锁效应对与集成电路而言是极其致命的，为了防止闩锁效应的产生，一般采用优化工艺、改进版图设计、添加 Guard ring 以及设计 ESD 电路等手段。在工艺层面上，通过采用重掺杂浓度的衬底来降低衬底电阻，同时使用轻掺杂浓度的外延层，以防止侧向漏电流从纵向 PNP 流向低阻衬底。在版图设计过程中，增加 PMOS 和 NMOS 之间的距离以及减小 MOS 管源极到衬底接触和阱接触之间的距离，有效降低接触电阻。添加多子 Guard ring 能够减小衬底接触和阱接触的电阻，从而减少正反馈环路的增益。而少子 Guard ring 则用于吸收向衬底和阱注入的少子，进一步降低闩锁效应的风险。通过设计合理可靠的 ESD 电路，有效防止触发闩锁效应的 ESD 事件发生。

(2) 天线效应

天线效应(Antenna Effect)是指在芯片制造过程中，与 MOS 管栅极大面积相连的第一层金属或多晶硅等导体，由于其结构类似于一根“天线”，而具有收集离子

中国知网 https://www.cnki.net

的能力，如图 78(a)所示。“天线”会持续积累电荷，导致栅极电压不断升高。如果电压升高到一定程度，可能会导致 MOS 管栅氧化层的击穿，进而造成电路故障[81]。



(a)　　(b)

图 78 天线效应及跳线连接　(a) 天线效应；(b) 跳线连接

Fig. 78 Antenna effect and jumper connection　(a) antenna effect; (b) jumper connection

在深亚微米的 CMOS 工艺中，采用大面积几何图形时，为减轻天线效应，可以采用如图 78(b)所示的布线方式。这种连接方式中，第一层金属被断开，通过第二层或更高层的金属作为中间层，最后再回到第一层金属。这种布线方式被称为“跳线”，通过“跳线”技术，可以有效地降低天线效应的影响。

5.2　电荷泵锁相环版图设计

完成 PFD、CP、LPF、VCO、DIV 和晶体振荡器电路等所有模块的设计后，并且所有电路经过仿真验证后满足设计指标，就可以对设计完成的电路原理图进行版图绘制，转化为实际硅片上的电路结构。基于 TSMC 65 nm CMOS 工艺给定的设计规则，在版图设计过程中，充分考虑工艺特性以及各子电路模块对版图的设计要求，并控制每个模块的布局和布线，最终完成了整个 CPPLL 和晶体振荡电路的版图设计。

在设计 PFD 电路版图时，需要确保参考频率信号通路与分频后信号通路的延时匹配，因此，可以通过保持其电路版图的对称性来保证两条支路的延时相等。完成的 PFD 电路版图如图 79 所示。

中国知网　https://www.cnki.net




图 79 PFD 电路版图

Fig. 79 Layout of the PFD circuit

CP 充、放电过程中会涉及比较大的电流，因此，其电源和地的走线宽度必须足够宽，以避免因电流过大而烧毁过细的金属走线。此外，为了降低因版图布局不合理，而导致的镜像电流不匹配问题，应当保证 CP 中的电流镜电路在版图上呈对称布局减少电流偏差。完成的 CP 电路版图如图 80 所示。




图 80 CP 电路版图

Fig. 80 Layout of the CP circuit

LPF 的版图设计重点在于无源器件的匹配与布局，在电路原理图设计阶段，就需充分考虑电阻电容的版图匹配。因此，设计时一般采用大小相同的单元并联的形式来构造所需的电阻电容。鉴于 LPF 在版图中所占面积通常较大，通常将其布局在整个 CPPLL 版图的一侧，这样既可以确保足够的空间进行器件匹配，又有利于优化整体布局。完成的 LPF 电路版图如图 81 所示。

中国知网 https://www.cnki.net




图 81 LPF 电路版图

Fig. 81 Layout of the LPF circuit

VCO 模块的版图设计应保持对称，以维持差分信号的对称性。其他器件应放置在电感框线的外部，并使用 Guard ring 进行包围，降低其他器件对电感的影响。此外，对于设计信号布线应优先选用较宽的上层金属，较宽的走线有助于减小寄生电阻的影响，从而提高信号的传输效率和稳定性，确保 VCO 在高频工作时仍能保持稳定。完成的 VCO 电路版图如图 82 所示。




图 82 VCO 电路版图

Fig. 82 Layout of the VCO circuit

中国知网　https://www.cnki.net

DIV 用于 VCO 输出的高频信号，随着分频级别的提升，信号频率开始逐级降低。为了优化信号传输和减少干扰，同时缩小版图长度，DIV 的版图布局被设计成 U 型。此外，为了降低数字电路衬底对高频信号的干扰，高速信号分频单元与低速分频单元被各自的 Guard ring 包围，有助于隔离不同频率信号之间的潜在干扰，保证高频信号的纯净度和稳定性。完成的 DIV 电路版图如图 83 所示。




图 83 DIV 电路版图

Fig. 83 Layout of the DIV circuit

将以上设计好的 PFD、CP、LPF、VCO 和 DIV 的电路版图组合在一起，得到 CPPLL 整体的电路版图如图 84 所示。由于 CPPLL 电路中同时集成了数字电路模块和模拟电路模块，为确保两者之间的独立性和稳定性，需要对其同时使用独立的电源和地。同时在版图的空白处，应当为电源线添加一定数量的去耦电容，提升电路对电源波动的抵抗能力。




图 84 CPPLL 整体电路版图

Fig. 84 Layout of the overall CPPLL circuit

中国知网 https://www.cnki.net

如果产生的基准频率不够准确，那么 CPPLL 最后锁定的频率也会有偏差。对于晶体振荡电路的版图设计，需要充分考虑到寄生效应，在晶体的接入的两个端口，需要保证小的寄生参数。由于晶体最后是在 PCB 上通过封装引脚和内部的 bonding 线连接到芯片内部，那么 PCB 和 bonding 线的寄生参数也是需要考虑的。完成的晶体振荡电路版图如图 85 所示。




图 85 晶体振荡电路版图

Fig. 85 Layout of the crystal oscillator circuit

5.3　环路后仿真

将设计完成的 PFD、CP、LPF、VCO 和 DIV 子模块与晶体振荡器电路版图组合在一起，共同组成一个带有参考频率信号的 CPPLL 系统。通过 Calibre 对设计的版图完成 DRC 和 LVS 物理验证后，并提取版图寄生参数进行后仿真。

由于晶体振荡电路产生的基准参考频率为 16 MHz，DIV 的分频比设为 200，可以得到最终整个环路应锁定在 3.2 GHz 的频率上。将整个 CPPLL 系统进行时域瞬态后仿真，待仿真完成后，得到锁相环的控制电压变化曲线如图 86 所示，输出信号的频率随时间变化关系如图 87 所示。

中国知网　https://www.cnki.net




图 86 CPPLL 的控制电压变化曲线

Fig. 86 Control voltage variation curve of CPPLL




图 87 CPPLL 输出信号的频率曲线

Fig. 87 Frequency curve of CPPLL output signal

根据图 86 所示的结果可知，系统环路约在 8.4 μs 进入锁定状态，锁定时控制电压为 469.7 mV。再根据图 87 所示的结果可以得到，CPPLL 完成锁定时，锁定频率为 3.2 GHz，锁相环能够正常工作，频率锁定功能正确。

查看 CPPLL 锁定后稳定输出的信号波形，结果如图 88 所示。锁相环锁定后输出信号为比较规则的方波，占空比为 49%，满足对锁相环输出时钟信号占空比 50%±5%的要求。

中国知网 https://www.cnki.net





图 88 CPPLL 输出信号仿真结果

Fig. 88 Simulation results of CPPLL output signal

CPPLL 输出时钟信号的峰峰值抖动可以借助对锁相环输出信号进行差分采样，再通过分析其信号眼图来确定峰峰值抖动的大小。取锁定后稳定的时钟信号，分析其眼图，得到输出信号边沿抖动的仿真结果如图 89 所示，采样时间为 1 μs，3200 个周期，得到 CPPLL 输出时钟信号的峰峰值抖动为 2.44 ps。



(a)　　(b)

图 89 CPPLL 输出信号的眼图　(a) 下降沿抖动；(b) 上升沿抖动

Fig. 89 Eye diagram of CPPLL output signal　(a) falling edge jitter; (b) rising edge jitter

本文所设计的 CPPLL 电路仿真结果，与部分参考文献中的 PLL 电路参数对比结果如下表 4 所示。

中国知网　https://www.cnki.net

表 4 CPPLL 电路参数对比

Table 4. Comparison of CPPLL Circuit Parameters

	文献[43]	文献[46]	文献[51]	本文
工艺	TSMC 180 nm	SMIC 130 nm	SMIC 40 nm	TSMC 65 nm
工作电压 (V)	1.8	3.3	1.1	1.2
温度 (℃)	27	27	27	27
入锁时间 (μs)	3	5.28	60	8.4
锁定频率 (GHz)	2.56	0.8	3	3.2
峰峰值抖动 (ps)	5.91	17.67	11.65	2.44

通过表 4 的对比结果可知，本文所设计的 CPPLL 电路，在入锁时间方面优于文献[51]，主要原因在于环路带宽较窄，导致锁定时间有所延长，但是在锁定频率和峰峰值抖动方面与之相比均有不同程度的优势。

5.4 本章小结

本章将 PFD、CP、LPF、VCO、DIV 和晶体振荡器电路构建成了完整的 CPPLL 环路，并进行了整体的仿真验证，CPPLL 正确完成了频率锁定，确保了各模块在实际环路中的协同工作性能达到预期。论述了集成电路版图设计的相关规则及注意事项，最后完成了整个 CPPLL 环路的版图设计。

中国知网 https://www.cnki.net

6 总结与展望

6.1 总结

本文围绕着电荷泵锁相环在频率综合领域的应用展开，采用 Cadence Virtuoso IC618 平台，在 TSMC 65 nm CMOS 工艺节点下，设计出一款低抖动的电荷泵锁相环电路。按照从系统结构分析，电路设计，最后仿真验证的步骤，对电荷泵锁相环的整体性能进行全面分析和评估，确定关键系统参数和性能指标。根据整体分析评估的结果，将系统指标分解为各个子模块的具体指标。针对每个子模块进行详细电路设计，并利用仿真工具对设计的电路进行验证。主要工作内容如下：

(1) 介绍了锁相环系统的环路理论，深入探讨其基本组成部分，分别包括 PFD、CP、LPF、VCO 和 DIV。详细论述了上述子模块常用的电路结构，并分析了各种电路结构存在的优缺点，及其改进方案。

(2) 作为典型的负反馈控制系统，通过分析构建 CPPLL 各子模块的 S 域数学模型，推导出整个系统的开环传递函数和闭环传递函数，并分析了系统环路带宽、相位裕度等参数。对于输出时钟信号的两个主要评价指标时钟抖动和相位噪声进行了阐述，并给出了输入信号和子模块的噪声传递函数及特性，最后在 MATLAB 中建立 Simulink 模型并完成了 CPPLL 系统级仿真。

(3) 针对 PFD、CP、LPF、VCO 和 DIV 的电路级设计实现进行了详细的论述，借助实际石英晶体产品的数据手册构建了晶体模型，并设计了晶体振荡电路，用于产生 CPPLL 所需的参考频率信号。并对其中每个模块完成了仿真，验证了其功能的正确性。

(4) 通过将 PFD、CP、LPF、VCO、DIV 和晶体振荡器电路构建成了完整的 CPPLL 环路，详细阐述了集成电路版图设计的相关规则及注意事项，并完成了 CPPLL 和晶体振荡器电路的版图设计。对设计完成的电路版图，进行物理验证，并提取寄生参数，完成电路后仿真。

仿真结果表明，在 TSMC 65 nm CMOS 工艺，1.2 V 电源电压，27 ℃，TT 工艺角条件下，当参考时钟频率为 16 MHz，分频比为 200 时，本文设计的 CPPLL 锁定时间为 8.4 μs，锁定频率为 3.2 GHz，稳定后输出信号峰峰值抖动为 2.44 ps。

中国知网 https://www.cnki.net

6.2 展望

本文完成了 CPPLL 电路及版图的设计，经过仿真验证后，基本满足预先设计的指标要求。但仍然存在不足之处和待完善的地方，为了进一步提升 CPPLL 的电路性能，可以从以下几个方面进行后续改进：

(1) 为了更有效地抑制 LPF 上控制电压的纹波，本设计中采用了较小的环路带宽。为了解决这一问题，可以设计一种动态调整 PLL 环路带宽的控制策略，在 PLL 的建立初期，设置一个较大的环路带宽，以加速环路的锁定过程。随着 PLL 逐渐接近锁定状态，逐步减小环路带宽，以更好地抑制 LPF 上的纹波。

(2) 本设计中 VCO 的频率调谐增益较大，通过将原来的变容管替换成可调控的电容阵列，随着电容阵列接入电路中电容数量的不同，使得 VCO 由原单一频带转变成多条子频带，从而降低频率调谐增益，优化 VCO 的相位噪声性能。

(3) 本设计中采用了较低的参考频率，和整数分频的 DIV，导致 LPF 中需要较大的电容，进而增大了版图面积。后续可以采用小数分频的 DIV，较高的参考频率来优化 CPPLL 的版图面积。

(4) 在对 CPPLL 系统行为级建模时，可以将电路模块的非理想特性带入，例如，噪声、CP 的电流失配和 PFD 的鉴相范围等，缩小模型仿真结果与实际电路仿真结果的差距，加快电路设计速度。

(5) 由于时间原因，只对设计的 CPPLL 和晶体振荡电路完成仿真和版图设计，还需要进一步优化电路和版图的设计，为后续的流片及电路测试打好基础。

中国知网 https://www.cnki.net

参考文献

[1] 蒋佳男,马忠松.现代卫星通信系统频率合成技术综述[J].自动化与仪器仪表,2019,(01):5-7.

[2] 张献中,张涛.频率合成技术的发展及应用[J].电子设计工程,2014,22(03):142-145.

[3] 王新浪.频率合成技术发展与应用[J].现代导航,2012,3(02):119-122.

[4] 萧明光.频率合成技术综述[J].科技信息,2011,(19):522-523.

[5] 赵慧娟.基于锁相环(PLL)L 波段的频率合成技术[J].电子测试,2016,(01):24-27.

[6] Pawar S N, Mane P B. Wide band PLL frequency synthesizer: A survey[C]//2017 International Conference on Advances in Computing, Communication and Control (ICAC3). IEEE, 2017: 1-6.

[7] Stauffer D R, Mechler J T, Sorna M A, et al. High speed serdes devices and applications[M]. Springer Science & Business Media, 2008.

[8] Mahesh K ,Singh M C ,Ravi K , et al.A Novel CML Latch-Based Wave-Pipelined Asynchronous SerDes Transceiver for Low-Power Application[J].Journal of Circuits, Systems and Computers,2019,29(07):2050110-2050110.

[9] Taehyoung K ,Gunhee H .Body-channel Communication Packet Transceiver with Sample-and-Hold PLL[J].Journal of the Institute of Electronics and Information Engineers,2019,56(11):31-36.

[10] Bertulessi L, Cherniak D, Mercandelli M, et al. Novel feed-forward technique for digital bang-bang PLL to achieve fast lock and low phase noise[J]. IEEE Transactions on Circuits and Systems I: Regular Papers, 2022, 69(5): 1858-1870.

[11] Shubham ,R S .Low Power, Low Phase Noise Based Phase Locked Loop and Its Design Implementations[J].International Journal of Innovative Technology and Exploring Engineering (IJITEE),2019,8(6):1139-1143.

[12] 张靖宇.一种用于卫星导航接收的电荷泵锁相环电路设计[D].南京邮电大学,2022.

[13] 王倩.浅析锁相环技术的应用和发展[J].电子世界,2017(11):51.

[14] 张颖,刘婵娣,梁静远等.锁相环技术的研究进展[J].电子测量与仪器学报,2023,37(04):1-17.

[15] Saeed G ,M. J G ,Fariborz M , et al.Single-Phase Frequency-Locked Loops: A Comprehensive Review[J].IEEE Transactions on Power Electronics,2019,34(12):11791-11812.

[16] 胡腾飞,方毅,黄鲁.一种低抖动快锁定的时钟数据恢复电路设计[J].信息技术与网络安全,2018,37(03):113-116+121.

[17] 齐文军.面向无线通信收发系统的锁相环设计[J].电子科技,2017,30(11):117-119.

[18] Godave A, Choudhari P, Jadhav A. Comparison and simulation of analog and digital phase

中国知网 https://www.cnki.net

locked loop[C]//2018 9th international conference on computing, communication and networking technologies (ICCCNT). IEEE, 2018: 1-4.

[19] 范忠,张红梅.模拟鉴相器在锁相环中应用[J].机床电器,2010,37(06):58-60.

[20] 周郭飞,杨宏,杨延峰.基于自适应环路滤波算法的全数字锁相环设计与分析[J].微电子学与计算机,2020,37(09):62-67+72.

[21] Zhang Z .CMOS analog and mixed-signal phase-locked loops:An overview[J].Journal of Semiconductors,2020,41(11):16-33.

[22] Wei C L, Kuan T K, Liu S I. A subharmonically injection-locked PLL with calibrated injection pulsewidth[J]. IEEE Transactions on Circuits and Systems II: Express Briefs, 2015, 62(6): 548-552.

[23] 周京,赵慧媛.一种新型亚采样锁相环研究[J].集成电路应用,2017,34(10):34-37.

[24] Hanumolu P K, Brownlee M, Mayaram K, et al. Analysis of charge-pump phase-locked loops[J]. IEEE Transactions on Circuits and Systems I: Regular Papers, 2004, 51(9): 1665-1674.

[25] Abdulaziz M, Forsberg T, Törmänen M, et al. A 10-mW mm-wave phase-locked loop with improved lock time in 28-nm FD-SOI CMOS[J]. IEEE Transactions on Microwave Theory and Techniques, 2019, 67(4): 1588-1600.

[26] Koithyar A, Ramesh T K. Integer-N charge pump phase locked loop for 2.4 GHz application with a novel design of phase frequency detector[J]. IET Circuits, Devices & Systems, 2020, 14(1): 60-65.

[27] Seol J H, Choo K, Blaauw D, et al. Reference oversampling PLL achieving− 256-dB FoM and− 78-dBc reference spur[J]. IEEE Journal of Solid-State Circuits, 2021, 56(10): 2993-3007.

[28] Souliotis G, Keramida E, Plessas F, et al. Temperature compensated ring oscillator based VCO[J]. AEU-International Journal of Electronics and Communications, 2022, 149: 154195.

[29] Gaidioz D, Cathelin A, Deval Y. 28-nm FD-SOI CMOS Submilliwatt ring oscillator-based dual-loop integer-N PLL for 2.4-GHz internet-of-things applications[J]. IEEE Transactions on Microwave Theory and Techniques, 2022, 70(4): 2207-2216.

[30] Motozawa A, Hiraku Y, Hirai Y, et al. An Attachable Fractional Divider Transforming an Integer-N PLL Into a Fractional-N PLL Achieving Only 0.35-ps rms-Integrated-Jitter Degradation With SSC Capability[J]. IEEE Solid-State Circuits Letters, 2023, 6: 69-72.

[31] Chen X, Cai L, Xu Y, et al. A 0.13 um low phase noise and fast locking PLL[C]//2019 IEEE 4th Advanced Information Technology, Electronic and Automation Control Conference (IAEAC). IEEE, 2019, 1: 1468-1471.

[32] Zhang Z, Zhu G, Yue C P. A 0.25–0.4-V, sub-0.11-mW/GHz, 0.15–1.6-GHz PLL using an

中国知网 https://www.cnki.net

offset dual-path architecture with dynamic charge pumps[J]. IEEE Journal of Solid-State Circuits, 2020, 56(6): 1871-1885.

[33] Jin G, Feng F, Gao X, et al. A 3.3-4.5 GHz fractional-N sampling PLL with a merged constant slope DTC and sampling PD in 40nm CMOS[C]//2021 IEEE Radio Frequency Integrated Circuits Symposium (RFIC). IEEE, 2021: 63-66.

[34] Wang Z, Zhou B. A 3.37-7.18 GHz Wideband PLL with Multi-core VCO in 180-nm CMOS[C]//2022 IEEE 4th International Conference on Circuits and Systems (ICCS). IEEE, 2022: 135-139.

[35] Dong H, Li Q. A 2.5 GHz Low Power Consumption and Low Phase Noise PLL with Lock Detector in 55nm CMOS[C]//2022 International Conference on Microwave and Millimeter Wave Technology (ICMMT). IEEE, 2022: 1-3.

[36] Geng X, Ye Z, Xiao Y, et al. A 25.8-GHz integer-N CPPLL achieving 60-fs rms jitter and robust lock acquisition based on a time–amplifying phase–frequency detector[J]. IEEE Transactions on Microwave Theory and Techniques, 2023.

[37] 张堉萌,阴亚东,张利红.锁相环环路特性新型分析和优化方法研究[J].测控技术,2019,38(09):46-50+82.

[38] 曾铭.CMOS 工艺下锁相环的研究与设计[D].中国科学技术大学,2018.

[39] 崔文婷.一种低噪声 CMOS 电荷泵锁相环的研究与设计[D].哈尔滨工业大学,2017.

[40] 王征晨,王兴华,武照博.一种低相噪低杂散 1.08GHz 锁相环设计[J].微电子学与计算机,2018,35(06):47-51.

[41] 苏浩.基于 TSMC 0.18μm 的 CMOS 频率合成器的设计与验证[D].中北大学,2021.

[42] 葛彬杰,李琰,俞航,冯晓星.一种基于 0.18μm CMOS 工艺的电荷泵锁相环[J].微电子学,2018,48(02):211-215.

[43] 王靖瑞.基于0.18μm CMOS工艺电荷泵锁相环的研究与设计[D].西安电子科技大学,2021.

[44] 张刚.CMOS 集成锁相环电路设计[M]. 北京:清华大学出版社, 2013.

[45] 段会涛.高性能电荷泵锁相环研究与设计[D].东南大学,2020.

[46] 朱斌超.基于环形振荡器的电荷泵锁相环研究与设计[D].东南大学,2018.

[47] 宋辉英.一种电荷泵型低抖动锁相环电路设计[J].中国集成电路,2019,28(07):29-34.

[48] 蒲明臻,赵宏亮,鲜卓霖,廖奎旭,孙宝琛,李旺.低杂散、低相噪的电荷泵锁相环设计[J].固体电子学研究与进展,2021,41(04):285-290.

[49] 王程程.CMOS 电荷泵锁相环的研究与设计[D].重庆邮电大学,2019.

[50] Moon J W, Choi K C, Choi W Y. A 0.4-V, 90~350-MHz PLL With an Active Loop-Filter

中国知网 https://www.cnki.net

Charge Pump [J]. IEEE Transactions on Circuits and Systems II: Express Briefs, 2014, 61(5): 319-323.

[51] 祝军.基于 40nm CMOS 工艺的 1.5-3.0GHz 电荷泵锁相环的设计[D].中国科学技术大学,2016.

[52] Mghabghab S R, Nanzer J A. Impact of VCO and PLL phase noise on distributed beamforming arrays with periodic synchronization[J]. IEEE Access, 2021, 9: 56578-56588.

[53] Behzad Razavi.模拟 CMOS 集成电路设计(第二版)[M].陈贵灿,程军,张瑞智,等,译. 西安:西安交通大学出版社,2018.

[54] Singh M K, Gautam M K, Singh P, et al. A Double Cross-Coupled Delay Cell for High-Frequency Differential Ring VCOs[C]//2023 IEEE Asia Pacific Conference on Circuits and Systems (APCCAS). IEEE, 2023: 1-5.

[55] Kamran S, Ghaderi N. A novel high speed CMOS pseudo-differential ring VCO with wide tuning control voltage range[C]//2017 Iranian conference on electrical engineering (ICEE). IEEE, 2017: 201-204.

[56] 李剑宏.13GHz VCO 及锁相环设计[D].东南大学,2016.

[57] Wu X, Xu T, Meng J, et al. Analysis of phase noise model in Cross-coupled LC VCO[J]. Chinese Journal of Electronics, 2012, 21(2): 379-383.

[58] 陈华,郭桂良,张玉琳等.1.3～2.2GHz 低噪声低功耗 CMOS LC VCO 的设计[J].微电子学与计算机,2015,32(01):24-28.

[59] 胡宇峰.CMOS 高速低相噪锁相环电路设计与研究[D].电子科技大学,2020.

[60] Huang S, Liu S, Liu M, et al. Low-noise fractional-N PLL with a high-precision phase control in the phase synchronization of multichips[J]. IEEE Microwave and Wireless Components Letters, 2018, 28(8): 702-704.

[61] 梁鸿志.基于 CMOS 工艺的分数锁相环频率综合器关键技术研究[D].西安电子科技大学,2018.

[62] 陈凌畅.低功耗小数分频锁相环频率综合器设计[D].浙江大学,2021.

[63] 路哲,马奎,唐重林等.基于 40 nm CMOS 工艺的电荷泵锁相环设计[J].智能计算机与应用,2021,11(08):92-96+102.

[64] 肖何.24GHz 毫米波锁相环[D].深圳大学,2021.

[65] 贺莎.射频收发机中小数分频锁相环的设计与实现[D].长沙理工大学,2020.

[66] 罗勇,严成伟.电荷泵锁相环无源环路滤波器分析[J].电子元器件与信息技术,2020,4(01):18-19+26.

中国知网 https://www.cnki.net

[67] 童姣叶,李荣宽,何国军.电荷泵锁相环的相位噪声研究[J].电子技术应用,2016,42(01):28-30.

[68] 卢飒,李丽欣,吴秀山等.低相位噪声和低参考杂散 CMOS 锁相环的优化设计与实现[J].电子器件,2018,41(02):361-365.

[69] 来萧桐.电荷泵锁相环（CPPLL）中的关键模块设计[D].东南大学,2022.

[70] 张堉萌,阴亚东,张利红.锁相环环路特性新型分析和优化方法研究[J].测控技术,2019,38(09):46-50+82.

[71] Kamal N, Al-Sarawi S, Weste N H E, et al. A phase-locked loop reference spur modelling using simulink[C]//2010 international conference on electronic devices, systems and applications. IEEE, 2010: 279-283.

[72] Kuznetsov N V, Leonov G A, Neittaanmäki P, et al. Simulation of phase-locked loops in phase-frequency domain[C]//2012 IV International Congress on Ultra Modern Telecommunications and Control Systems. IEEE, 2012: 351-356.

[73] 曾兆权,龚立娇,李红跃.电荷泵锁相环电路建模与仿真[J].自动化与仪表,2022,37(02):79-85+90.

[74] 郝连秀,王浩轩,张亮.基于 Matlab/Simulink 的频率合成器模型设计[J].计算机与现代化,2013,(05):206-210.

[75] Xiao H, Deng X, Zhu M. Modeling Simulation and Circuit Implementation of Millimeter Wave Phase-Locked Loop Based on Simulink[C]//2019 International Conference on IC Design and Technology (ICICDT). IEEE, 2019: 1-4.

[76] 李佳林.高精度多通道电源管理单元的研究与设计[D].安徽理工大学,2023.

[77] 魏惠芳.集成电路版图设计中的失配问题研究[J].电子元器件与信息技术,2020,4(11):3-4+6.

[78] 金善子.版图设计中的寄生参数分析[J].中国集成电路,2006,(11):41-44.

[79] Alan Hastings.模拟电路版图的艺术:第二版[M]. 北京:电子工业出版社,2007.

[80] 黄东巍,吕贤亮,李旭.集成电路高温闩锁效应检测方法研究[J].电子元器件与信息技术,2020,4(04):154-157.

[81] 张智胜,吴秀龙.超深亚微米物理设计中天线效应的消除[J].半导体技术,2012,37(06):429-432.

中国知网 https://www.cnki.net