MASTER THESIS XIDIAN UNIVERSITY

西安电子科技大学

硕士学位论文



应用于SerDes IP的自偏置锁相环设计

作者姓名 陈尧

学校导师姓名、职称 靳刚 副教授

企业导师姓名、职称 蒋可 高工

申请学位类别 电子信息硕士

中国知网 https://www.cnki.net

学校代码 10701 学 号 20111212957
分 类 号 TN4 密 级 公开

西安电子科技大学

硕士学位论文

应用于SerDes IP的自偏置锁相环设计

作者姓名：陈尧

领　　域：电子信息

学位类别：电子信息硕士

学校导师姓名、职称：靳刚副教授

企业导师姓名、职称：蒋可 高工

学　　院：微电子学院

提交日期：2023 年 6 月

中国知网 https://www.cnki.net

The Design of Self-biased Phase-locked Loop Applied to SerDes IP

A thesis submitted to

XIDIAN UNIVERSITY

in partial fulfillment of the requirements

for the degree of Master

in Electronic Information

By

Chen Yao

Supervisor: Jin Gang Title: Associate Professor

Supervisor: Jiang Ke Title: Senior Engineer

June 2023

中国知网 https://www.cnki.net

摘要

在高速串行接口中，时钟信号的产生通常需要借助锁相环（Phase Locked Loop，PLL）电路。然而，随着串行解串器（Serializer/Deserializer，SerDes）应用场景的不断扩大，对锁相环的输出频率范围和抖动有了更加严格的要求。普通的电荷泵锁相环存在带宽与阻尼因子受分频比影响的问题，难以输出一个宽频率范围和低抖动的时钟信号。相比之下，自偏置锁相环输出频率范围大，并且具有低抖动的特性，因此成为了高速串行接口中的优良解决方案。

本文首先由锁相环各模块的线性化模型得到整体模型，从开环和闭环两方面分析环路稳定性，得到三个重要的参数：自然频率、阻尼因子和带宽。在详细讨论这些参数对稳定性的影响后，引出了自偏置锁相环自适应带宽和保持阻尼因子不变的原理，并深入研究几种经典自偏置锁相环的实现方法。其次，利用 Matlab 对二阶、三阶锁相环做开环和闭环仿真，为环路稳定性设计提供基础；对自偏置锁相环进行行为级建模，验证电路可行性；建立环路噪声模型，并基于此对输出噪声进行拟合，仿真得到了各模块参数对锁相环输出相位噪声和积分抖动的影响，并在参数选择以及电路设计等方面给出了降低抖动的建议。最后，实现了一种新的自偏置锁相环电路。该电路是基于双电荷泵结构以及频率电流转换电路实现自偏置，在比例路径上使用采样复位滤波器降低控制电压纹波和参考杂散。使用锁定检测电路对电路模式进行切换和锁定检测：在自适应阶段，电荷泵电流与输出频率正相关，阻尼因子和带宽都独立于分频比，可以宽频率范围输出，同时调节大带宽实现快速锁定；在锁定阶段，电荷泵电流与参考频率相关，不需要大电流维持锁定，可以降低功耗。为了让电路正常启动和快速锁定，设计了启动电路。振荡器使用带锁存结构的流控型环形振荡器，有较好的抗电源干扰能力，同时在输出端使用 AC 缓冲器，可以实现占空比调节和输出整形。预分频器采用增强型真单项时钟（E-TSPC）触发器；环路分频器是基于脉冲吞咽（PS）的可编程分频器，采用 TSPC 触发器和重定时模块来降低相位噪声和功耗。

本文基于 SMIC 0.11 μm CMOS 工艺，完成对锁相环电路设计、版图设计和后仿真验证。仿真结果表明，在不同的 PVT 条件下，锁相环可实现从 1.25 GHz 到 3.125 GHz 的宽输出频率范围。锁相环在最高频率 3.125 GHz 的 1 MHz 频偏处的相位噪声为-95 dBc/Hz，从 10 kHz 到 100 MHz 积分内的均方根抖动为 1.63 ps，峰峰值抖动为 10.69 ps，锁定时间为 3.73 μs，功耗为 7.15 mW，芯片版图面积为 0.078 mm^2。

关 键 词：SerDes， 锁相环， 自偏置， 宽频率范围， 低抖动， 快速锁定

中国知网 https://www.cnki.net

ABSTRACT

The generation of clock signal in a high-speed serial interface typically requires a Phase Locked Loop (PLL) circuit. However, as the application scenarios of Serializer/Deserializer (SerDes) continue to expand, the output frequency range and jitter requirements of PLL are becoming more stringent. The frequency division ratio affects the bandwidth and damping factor of the common charge pump PLL, making it difficult to output a clock signal with a wide frequency range and low jitter. Self-biased phase-locked loop, on the other hand, has a broad output frequency range and low jitter, making it an excellent choice for high-speed serial interface.

In this paper, the entire model is derived from the linearization model of each PLL module, the stability of the loop is analyzed from both open-loop and closed-loop perspectives, and three essential parameters are derived: natural frequency, damping factor, and bandwidth. After discussing the effect of these parameters on stability in depth, the principle of self-biased PLL's adaptive bandwidth and maintaining the damping factor unchanged is deduced, and several classical self-biased PLL's implementation methods are investigated in depth. Matlab is able to perform open-loop and closed-loop computations of second-order and third-order phase-locked loops, providing a foundation for loop stability design. The behavior level modeling of self-biased PLL is performed to validate the circuit's practicability. On the basis of the established loop noise model, the output noise is established. Through simulation, the effect of each module parameter on the output phase noise and integral jitter of PLL is determined, and suggestions for reducing jitter in terms of parameter selection and circuit design are provided. A novel self-biased PLL circuit is finally implemented. A sample-reset filter is employed in the proportional path to reduce control voltage disturbance and reference stray. The lock detection circuit is used to switch and lock the circuit mode: in the adaptive stage, the charge pump current is proportional to the output frequency, and the damping factor and bandwidth are independent of the frequency division ratio, so it can output in a wide frequency range and adjust the large bandwidth to achieve fast locking; In the lock-in phase, the charge pump current is proportional to the reference frequency, so a large current is not required to maintain lock-in, thereby reducing power consumption. The starting circuit is designed to ensure that the

中国知网 https://www.cnki.net

circuit begins normally and locks rapidly. The oscillator employs a current-controlled ring oscillator with latch structure, which possesses strong anti-power interference capabilities. In addition, an AC buffer is utilized at the output end, allowing for duty cycle adjustment and output shaping. The prescaler employs an E-TSPC (enhanced true single clock) trigger. Loop frequency divider is a programmable frequency divider that employs TSPC trigger and retiming module to reduce phase noise and power consumption.

This paper is based on the SMIC 0.11 μm CMOS process and completes the design, layout, and post-simulation verification of a phase-locked loop circuit. The simulation results show that the phase-locked loop can achieve a wide output frequency range from 1.25 GHz to 3.125 GHz under different PVT conditions. The phase noise of the phase-locked loop at a frequency offset of 1 MHz at the highest frequency of 3.125 GHz is -95 dBc/Hz, the root mean square jitter within the integration from 10 kHz to 100 MHz is 1.63 ps, the peak-to-peak jitter is 10.69 ps, the lock-in time is 3.73 μs, the power consumption is 7.15 mW, and the chip layout area is 0.078 mm^2.

Keywords: SerDes, PLL, Self-biased, Wide frequency range, Low jitter, Fast lock

中国知网 https://www.cnki.net

插图索引

图 1.1 近五年互联网月传输数据量 1
图 1.2 SerDes 结构图 2
图 2.1 锁相环基本结构 7
图 2.2 一型鉴相器(a)电路结构 (b)工作时序图 (c)增益曲线 8
图 2.3 鉴频鉴相器(a)结构图 (b)时序转换图 (c)增益曲线 9
图 2.4 电荷泵(a)原理图 (b)锁定状态 (c)充电状态 (d)放电状态 10
图 2.5 无源滤波器(a)一阶 (b)二阶 (c)三阶 11
图 2.6 压控振荡器示例(a)环形振荡器 (b)LC 振荡器 12
图 2.7 压控振荡器理想增益曲线 12
图 2.8 锁相环线性模型 14
图 2.9 二阶电荷泵锁相环开环波特图 15
图 2.10 三阶电荷泵锁相环开环波特图 16
图 2.11 功率谱密度(a)理想载波信号 (b)实际振荡器输出信号 17
图 2.12 相位噪声定义 18
图 2.13 相位扰动转化为输出频谱 19
图 2.14 相位噪声产生的时钟抖动 19
图 2.15 锁相环积分抖动 20
图 3.1 二阶电荷泵锁相环双路径结构图 24
图 3.2 二阶电荷泵锁相环开环等效图 24
图 3.3 (a)对称负载延迟单元 (b)VCO 偏置电路 25
图 3.4 对称负载环形振荡器增益曲线 26
图 3.5 电压模自偏置锁相环结构 27
图 3.6 分频拓展的电压模自偏置锁相环 29
图 3.7 单端流控振荡器结构 30
图 3.8 电流模自偏置锁相环结构 31
图 3.9 电流模自偏置锁相环环路模型 31
图 3.10 宽频率输入范围电流模自偏置锁相环 32
图 3.11 本文提出的自偏置锁相环结构 34
图 3.12 电荷泵锁相环开环环路建模 35
图 3.13 锁相环开环波特图(a)二阶锁相环 (b)三阶锁相环 36
图 3.14 电荷泵锁相环闭环环路模型 37

中国知网 https://www.cnki.net

图 3.15 不同阻尼下归一图(a)阶跃响应 (b)幅频特性 37
图 3.16 频率检测模块 Simulink 模型 38
图 3.17 锁定检测模块 Simulink 模型 38
图 3.18 自偏置锁相环 Simulink 模型 39
图 3.19 不同分频比下自偏置锁相环瞬态图(a)3.125G (b)1.25G 39
图 3.20 锁相环环路噪声模型 40
图 3.21 各模块幅频响应曲线(a)REF (b)PFD/CP (c)LPF (d)VCO 42
图 3.22 漏端开关型电荷泵等效噪声模型 43
图 3.23 无源滤波器的噪声等效模型(a)一阶 (b)二阶 44
图 3.24 Lseeon 模型相位噪声功率谱密度 46
图 3.25 相位噪声(a)参考时钟源 (b)鉴频鉴相器与电荷泵 (c)压控振荡器 (d)分频器 47
图 3.26 三阶锁相环噪声拟合图 48
图 4.1 鉴频鉴相器死区(a)传输曲线 (b)死区时序图 49
图 4.2 PFD 典型结构 50
图 4.3 三态 PFD 结构 50
图 4.4 带复位真单项时钟 D 触发器(a)典型结构 (b)改进结构 51
图 4.5 (a)两输入与非门 (b)延迟单元 52
图 4.6 锁定存在相差时控制电压纹波 52
图 4.7 鉴频鉴相器缓冲模块 52
图 4.8 PFD 瞬态仿真图(a)相位滞后 (b)相位超前 (c)相同相位 54
图 4.9 PFD 鉴相曲线 54
图 4.10 常见电荷泵结构 55
图 4.11 电荷泵非理想效应(a)时钟馈通 (b)电荷注入 56
图 4.12 电荷泵电路结构 57
图 4.13 运算放大器结构图 58
图 4.14 运算放大器幅频响应曲线 58
图 4.15 电荷泵充电瞬态图(a)不使用 dummy 管 (b)使用 dummy 管 59
图 4.16 电荷泵静态匹配性(a)无运放 (b)运放钳位 59
图 4.17 PFD/CP 瞬态仿真图(a)存在相位差 (b)无相位差 60
图 4.18 PFD/CP 输出噪声曲线 60
图 4.19 采样复位环路滤波器 61
图 4.20 比例路径采样复位环路滤波器时序图 62
图 4.21 控制信号产生模块 62
图 4.22 不同滤波器的控制电压纹波 62

中国知网 https://www.cnki.net

图 4.23 不同电源电压的频率曲线 65
图 4.24 VI 转换电路(a)基于运放 (b)源极退化 65
图 4.25 源极退化 VI 曲线 66
图 4.26 四级缓冲器起振 66
图 4.27 前馈引入相移 67
图 4.28 不同比例下的相位偏移 67
图 4.29 (a)带电阻反馈的 AC 缓冲器 (b)幅频曲线 68
图 4.30 AC Buffer 小信号模型 68
图 4.31 双端转单端电路 69
图 4.32 不同工艺角下增益曲线 69
图 4.33 不同频点下的相位噪声曲线 70
图 4.34 经过缓冲器前后时钟变化 71
图 4.35 IrefGen 电路图 71
图 4.36 开关电容等效图 72
图 4.37 各工艺角下输出电流瞬态图 73
图 4.38 不同输入频率的基准电流(a)瞬态图 (b)线性图 73
图 4.39 E-TSPC 电路结构 74
图 4.40 PS 可编程分频器 75
图 4.41 2/3 预分频器电路 75
图 4.42 P 计数器结构 76
图 4.43 可计数 D 触发器 76
图 4.44 S 计数器结构 77
图 4.45 带停止计数 D 触发器 77
图 4.46 前置分频器结构图 78
图 4.47 预分频器仿真图 79
图 4.48 PS 计数器仿真图 80
图 4.49 前置分频器仿真图 80
图 4.50 分频器相位噪声曲线 81
图 4.51 启动电路结构图 82
图 4.52 瞬态仿真(a)参考电压 (b)VCO 控制电压 (c)比较器输出 (d)开关控制 82
图 4.53 锁定检测模块电路图 83
图 5.1 不同输出频率下锁相环控制电压 85
图 5.2 锁定信号检测图 86
图 5.3 (a)模式切换 (b)使用不同方式的控制电压 86

中国知网 https://www.cnki.net

图 5.4　三个频点下的相位噪声曲线(a)1.25GHz (b)2.5GHz (c)3.125GHz 88
图 5.5　三个频点下的频谱(a)1.25 GHz (b)2.5 GHz (c)3.125 GHz 88
图 5.6　三个频点下的 P-P jitter 89
图 5.7　PFD 版图 89
图 5.8　环形振荡器版图..... 90
图 5.9　PLL 整体版图..... 90
图 5.10 不同工艺角下的控制电压@1.25 GHz 91
图 5.11 不同工艺角下的控制电压@2.5 GHz 91
图 5.12 不同工艺角下的控制电压@3.125 GHz 92

中国知网　https://www.cnki.net

表格索引

表 1.1　本文设计要求及指标 5
表 3.1　不同阶锁相环对应的参数@f_{REF}=62.5 MHz，N=50 35
表 3.2　二阶电荷泵不同阻尼下的环路参数@f_{REF}=62.5 MHz 37
表 4.1　PFD 各个工艺角下的鉴相范围 54
表 4.2　锁相环各参数 64
表 5.1　不同 PVT 下性能@1.25 GHz 91
表 5.2　不同 PVT 下性能@2.5 GHz 92
表 5.3　不同 PVT 下性能@3.125 GHz 92
表 5.4　锁相环性能对比 93

中国知网　https://www.cnki.net

符号对照表

符号	符号名称
I_{ave}	电荷泵平均输出电流
I_{CP}	电荷泵电流
φ_{REF}	参考时钟相位
φ_{DIV}	反馈时钟相位
H_{LPF}	滤波器传输函数
V_{ctrl}	压控振荡器控制电压
ω_0	压控振荡器初始频率
ω_{out}	压控振荡器输出频率
K_{VCO}	压控振荡器增益
H_{ol}	开环传输函数
H_{cl}	闭环传输函数
ω_b	-3dB 带宽
ζ	阻尼因子
ω_n	自然频率
K_P	比例项
K_I	积分项
T_{on}	电荷泵导通时间
$S_{PFD/CP,n}$	鉴频鉴相器和电荷泵功率谱密度
$S_{REF,n}$	参考时钟功率谱密度
$S_{LPF,n}$	滤波器功率谱密度
$S_{VCO,n}$	压控振荡器功率谱密度
$S_{DIV,n}$	分频器功率谱密度

中国知网 https://www.cnki.net

缩略语对照表

缩略语	英文全称	中文对照
ADPLL	All Digtal PLL	全数字锁相环
CDR	Clock and Data Recovery	时钟与数据恢复
CP	Charge Pump	电荷泵
DIV	Divider	分频器
DLL	Delay Loop Lock	延迟锁相环
FFE	Feed Forward Equalizer	前馈均衡
ILPLL	Injection-Locked PLL	注入锁相环
LD	Locked Detector	锁定检测
LPF	Low Pass Filter	低通滤波器
PAM4	4-Level Pulse Amplitude Modulation	四电平脉冲幅度调制
PD	Phase Detector	鉴相器
PFD	Phase Frequency Detector	鉴频鉴相器
PLL	Phase Locked Loop	锁相环
PM	Phase Margin	相位裕度
PN	Phase Noise	相位噪声
PS	Pulse, Swallow	吞咽脉冲
SRLF	Sample-Reset Loop Filter	采样复位滤波器
SSPLL	Sub-Sampling PLL	亚采样锁相环
TX	Transmitter	发送机
UI	Unit Interval	单位时间间隔
VCO	Voltage Controlled Oscillator	压控振荡器

中国知网 https://www.cnki.net

目 录

第一章 绪论.....1
1.1 课题背景与意义.....1
1.2 国内外研究现状.....2
1.3 研究内容和设计指标.....4
1.4 论文组织架构.....5
第二章 锁相环基本理论.....7
2.1 电荷泵锁相环结构及原理.....7
2.1.1 鉴相器(PD).....8
2.1.2 电荷泵(CP).....9
2.1.3 环路滤波器(LPF).....10
2.1.4 压控振荡器(VCO).....11
2.1.5 分频器(DIV).....13
2.2 锁相环环路稳定性分析.....13
2.2.1 二阶电荷泵锁相环.....14
2.2.2 三阶电荷泵锁相环.....16
2.3 相位噪声与时钟抖动.....17
2.3.1 相位噪声.....17
2.3.2 时钟抖动.....19
2.3.3 相位噪声与时钟抖动的关系.....20
2.4 本章小结.....21
第三章 自偏置锁相环理论及建模.....23
3.1 自偏置锁相环原理与结构.....23
3.1.1 锁相环带宽与参数的关系.....23
3.1.2 自偏置锁相环结构.....25
3.1.3 本文的自偏置锁相环结构.....33
3.2 锁相环建模与仿真.....34
3.2.1 环路建模与分析.....35
3.2.2 自偏置锁相环建模与分析.....38
3.3 锁相环相位噪声分析与评估.....40
3.3.1 环路噪声分析.....40
3.3.2 各模块噪声模型.....42
3.3.3 输出相位噪声拟合.....46
3.4 本章小结.....48
第四章 自偏置锁相环电路设计.....49

中国知网 https://www.cnki.net

4.1 鉴频鉴相器设计与仿真.....49
4.1.1 鉴频鉴相器的非理想因素.....49
4.1.2 鉴频鉴相器电路结构.....50
4.1.3 鉴频鉴相器电路仿真.....53
4.2 电荷泵设计与仿真.....55
4.2.1 常见电荷泵结构.....55
4.2.2 电荷泵的非理想效应.....55
4.2.3 电荷泵电路结构.....56
4.2.4 电荷泵的仿真.....59
4.3 环路滤波器设计.....61
4.3.1 采样复位滤波器.....61
4.3.2 稳定性分析.....63
4.4 压控振荡器设计与仿真.....64
4.4.1 VI 转换电路.....65
4.4.2 流控环形振荡器.....66
4.4.3 时钟缓冲模块.....67
4.4.4 压控振荡器仿真.....69
4.5 参考电流产生电路设计与仿真.....71
4.5.1 参考电流产生电路.....71
4.5.2 参考电流产生电路仿真.....72
4.6 分频器电路设计与仿真.....74
4.6.1 分频器电路设计.....74
4.6.2 分频器电路仿真.....78
4.7 启动电路设计.....81
4.8 锁定检测电路设计.....82
4.9 本章小结.....83
第五章 锁相环仿真验证.....85
5.1 锁相环整体仿真.....85
5.2 版图与后仿真.....89
5.2.1 版图设计.....89
5.2.2 后仿真.....90
5.3 本章小结.....93
第六章 总结与展望.....95
6.1 总结.....95
6.2 展望.....96
参考文献.....97

中国知网 https://www.cnki.net

第一章 绪论

1.1 课题背景与意义

近年来，随着各种智能终端和电子产品出现与蓬勃发展，以及短视频平台和直播平台的兴起，互联网数据量激增。在过去的五年中，互联网月平均传输数据量如图 1.1 所示，年平均增长率达 46%左右。这种流量增长是由互联网协议 IPv6、5G 无线系统和互联网技术的成熟所推动的。对信息数据传输和处理的需求激增导致有线收发机的数据传输速率每 2-3 年增加一倍。在过去几年，SerDes 接口（串行收发机）的传输速率已经从 10 Gbps、28 Gbps、56 Gbps 增长到现在的 112 Gbps[1]。因此，对 SerDes 结构及电路研究和创新显得尤为迫切。




图1.1 近五年互联网月传输数据量

图 1.2 所示的是基于 PAM4 结构的 SerDes 收发机[2]。在发送端，多路低速并行信号通过多路复用器转换成一路差分高速串行信号，为了有效弥补信号在通道传输过程中的损耗，通常采用不同权重系数调整前馈均衡器（FFE），对信号进行补偿。到达接收端后，信号经过均衡器抵消在传输过程中受到的失真和衰减的影响，然后通过时钟数据恢复电路进行相位对准，以保证采样的准确性。最后，由解码电路恢复成串行信号。

锁相环在 SerDes 中为发射机（TX）和时钟数据恢复电路（CDR）模块提供时钟信号[3]。随着 SerDes 的发展，锁相环设计面临了多个挑战。首先，为应对不同模块对频率的要求，需要覆盖一个较宽的频率范围。其次，随着传输速率的提高，锁相环的

中国知网 https://www.cnki.net

输出信号抖动会直接影响信号的误码率和采样率，因此，设计低抖动的锁相环已成为当前的主要目标。此外，一个 SerDes 系统中通常会有多个锁相环，在越来越先进的工艺制程下，需要低功耗和小面积以降低成本。最后，还需要锁相环对环境变化不敏感。这些都是当前应用于 SerDes 中锁相环急需优化和解决的问题。




图1.2 SerDes 结构图

1.2 国内外研究现状

在上世纪 30 年代，法国工程师贝尔赛什第一次发表了对锁相环环路的数学描述。锁相环技术最早被用于同步接收机中。但限于技术和工艺发展，当时的锁相环电路构造复杂以及成本高等原因，并没有被普罗大众所接受。直到 70 年代，随着半导体集成技术的逐步成熟，锁相环在集成电路芯片中得到广泛的应用。

国外对锁相环的研究起步较早，众多公司和高校在结构研究和创新方面取得了突破性进展。Gardner 在 1980 年提出了电荷泵锁相环[4]，并建立了电荷泵锁相环的线性模型，从 s 域和 z 域分析其环路特性。之后的模拟锁相环大多使用此结构，并在此基础上改进和发展。1993 年，基于 Delta-Sigma 调制器的小数分频器被应用于电荷泵锁相环中[5]，使锁相环不再拘束于输入和输出频率呈整数比。1996 年，John G.Maneatis 提出了自偏置锁相环结构[6]，实现了带宽和阻尼因子只受电容比例控制，减小了积分抖动，为后续自偏置锁相环提供了理论基础。2005 年，全数字锁相环被提出[7]，在功耗和面积上有极大的提升，但是噪声和杂散性能相较于模拟锁相环表现并不优异，所以后续的数字锁相环主要都在为降低量化噪声而进行改进。在这些基础的锁相环结构上，又出现了亚采样锁相环（Sub-Sampling PLL）[8]和注入锁相环（Injection-locked PLL）[9]。这两款锁相环在相位噪声方面有优异的表现，也是当下模拟锁相环研究的重点。

近几年，锁相环的研究主要体现在低功耗、低抖动、快速锁定和宽输出范围等。在锁相环的低功耗方面：Xing Chen 设计的一款蓝牙芯片中采用环形压控振荡器（Ring

中国知网 https://www.cnki.net

VCO）的全数字锁相环结构[10]，在 40 nm 的工艺制程下，整个发送端在输出频率为 2.4 GHz 的低功耗模式下仅消耗 468 μW，并通过了无线通信的验证。R.Gautam 利用级联锁相环[11]，第一级使用延迟锁相环实现 8 倍频，第二级利用注入锁定环形振荡器实现 8-16 倍频。在 65 nm 工艺下，输出频率可达到 2.46-4.92 GHz，而功耗仅为 3 mW。

在实现低抖动方向上，也是最多研究者投入研究的方向：Jihwan Kim 在 112 Gbps 的收发机里设计了一款采用不同方式控制的双路径锁相环[12]，模拟电路控制比例路径以减少时间数字转换器（TDC）量化误差效应、数字电路控制积分路径实现环路增益可调。基于 10 nm FinFET 工艺，输出频率在 11.3-14.3 GHz，均方根抖动为 154 fs。Yu Zhao 在 224 Gbps 无线收发机中使用一型模拟锁相环[13]，并在鉴相器中创新采用电流切换型的有限长单位冲激响应（FIR）滤波器结构，基于 28 nm 工艺下，测定从 10 kHz-3.5 GHz 的均方根抖动为 114 fs。Mario Mercandelli 在一型采样锁相环中加入相位纠错电路[14]，克服了频率调整相关的偏移，在 28 nm 的工艺下，覆盖了 11.9-14.1 GHz 的调谐范围。且积分抖动仅有 58.2 fs。Francesco Buccoleri 在小数分频数字锁相环结构中加入数字周期平均技术[15]，在 28 nm 工艺下，其积分抖动为 71.8 fs。Younghyun Lim 采用双环路锁相环结构[16]，主环路采用亚采样回路，而校正回路产生新的信号可以使主环路输出信号自适应对齐。基于 65 nm 工艺，输出频率范围为 12-14.5 GHz，从 1 kHz 到 100 MHz 的均方根抖动为 83 fs，总功耗也仅为 6.7 mW。

在快速锁定方面：Ming-Han Chou 提出了一种 2.4 GHz 的高效、快速锁定的一型注入锁相环[17]。在电路中加入了定时调整相位检测器（TPD）来校准注入延时，还降低了环路的锁定时间。在 45 nm 工艺下，锁定时间仅为 1.8 μs。Simone M. Dartizio 提出了一款快速锁定和低抖动的数字锁相环[18]，采用了双模式切换以及自适应频率切换减少切换时的频率误差。在 28 nm 工艺下，在 8.5-10.5 GHz 的频率切换，锁定时间都小于 1.5 μs，测得在 1 kHz-100 MHz 的均方根抖动为 48.6 fs。

为应对宽输出范围，Synopsys 推出了一款用于 CDR 和收发机中时钟产生的锁相环[19]，在 0.13 μm 工艺制程下采用双路径自偏置结构，其输出频率可以实现从 625 MHz 到 5 GHz 的宽范围输出，并且在输出频率 3.125 GHz 时，功耗为 15 mW，均方根抖动为 1.3 ps。Eric Groen 在传输速率为 10-112 Gbps 的接收机上采用级联结构锁相环实现低抖动和宽输出范围[20]，在 7 nm FinFET 工艺下，第一级锁相环使用振荡器可以输出频率在 2.25-3.625 GHz 的时钟，第二级采用 Ring VCO 可以实现从 18-29 GHz 的输出频率。整个锁相环模块功耗为 45 mW，均方根抖动保持在 150 fs 以下。

国内对锁相环的研究也在逐步追赶，近几年在顶刊上的论文发表数也在逐步攀升。其中尤以清华大学，澳门大学，中科院微电子所以及电子科大等高校在高速收发机中低抖动锁相环方面表现突出。2006 年，国内新涛科技提出了一种电流模结构滤波器的自偏置锁相环[21]，在 Maneatis 的基础上不使用数模转换器或者前馈滤波器，使其

中国知网 https://www.cnki.net

电路设计更加简单高效、更低的功耗以及更小的面积。在 0.35 μm 的工艺下，面积仅为 0.2 mm^2，输出频率可从 1 MHz 到 1.9 GHz；在输出频率 800 MHz 时，均方根抖动为 5.7 ps，功耗为 20 mW。2018 年中科院半导体所张钊等提出了一种基于 65 nm 的数模混合自偏置锁相环[22]。其中比例路径采用模拟电路设计，而积分路径采用数字模块设计。使其可以在 0.75 V-0.6 V 的低压下正常工作，并且在输出频率为 2.25 GHz 时功耗仅为 0.2 mW，实现极低功耗的设计。其在 2020 年设计一款传输速率为 32 Gbps 的 CDR 电路，其中的锁相环采用自偏置结构，在 40 nm 工艺下，采用双环路（利用锁定检测模块进行切换）[23]。自适应阶段，环路使用鉴频鉴相器（二型鉴相器）结构快速锁定；锁定阶段，辅助环路工作，采用异或门（一型鉴相器）来降低电荷泵电流从而节省功耗。在输出频率为 4 GHz 时的相位噪声为-125 dBc/Hz@1 MHz，功耗仅为 1.5 mW。另一款锁相环是基于 40 nm 的亚采样锁相环[24]，将其主环路的采样模块划分为积分和比例路径，并利用开关电容减小芯片面积。测得 1 kHz-100 MHz 的均方根抖动为 56.4 fs。电子科大的 Xinlin Geng 实现用具有时间放大的鉴频鉴相器来抑制电荷泵噪声[25]，在 65 nm 工艺下实现 25.8 GHz 的频率输出，且在 10 kHz-30 MHz 内的均方根抖动为 60 fs。

从最近发表的论文上可以看到，国内高校在传统电荷泵锁相环上的研究都有所创新和指标突破，在积分抖动和相位噪声等指标上可以追赶国际先进水平。但是在全数字锁相环等先进结构的研究上稍显不足，和国外的研究团队还存在一定的差距。随着高速串行接口的不断发展，要求锁相环的输出频率越来越高、输出频率范围越来越宽，同时还要保证低抖动，这使得锁相环的性能要求更加严格。所以设计结构先进和性能优异的锁相环电路仍有现实意义。

1.3 研究内容和设计指标

基于协议要求，本文在 SMIC 0.11 μm 工艺下设计一款应用于 SerDes 中具有宽输出频率范围、低抖动和快速锁定的时钟发生电路。输入参考时钟频率为 62.5 MHz，输出时钟频率可实现 1.25-3.125 GHz 的宽范围。主要设计指标如表 1.1 所示。

本文主要研究内容有以下几点：

1.对锁相环实现锁频和锁相的原理进行阐述，并根据各模块的作用分析得到线性化模型。在此基础上，从开环和闭环两方面进行环路稳定性分析。

2.对自偏置锁相环原理进行解释，并研究了多种实现自偏置的电路结构。使用 Matlab 对二阶、三阶以及自偏置锁相环进行环路建模，完成仿真验证，得到环路特性和瞬态特性。最终在 Matlab 中进行噪声拟合，得到优化并降低相位噪声与抖动的方法。

中国知网 https://www.cnki.net

3.针对各模块进行电路设计和仿真，对电路非理想特性进行优化改进，降低噪声和杂散。通过仿真拟合得到整体的相位噪声曲线，计算积分抖动的均方根值。最后完成版图与后仿真验证。

表1.1 本文设计要求及指标

参数	性能指标
电源电压	1.2 V
输入频率	62.5 MHz
输出频率	1.25 GHz-3.125 GHz
分频比	20-60
锁定时间	<20 μs
输出占空比	50±2%
抖动	rms jitter(int 10 kHz-100 MHz)<10 ps P-P jitter<0.07 UI
参考杂散	<-50 dB
功耗	<15 mW@3.125 GHz

1.4 论文组织架构

第一章为绪论，介绍本文的研究背景与意义，并总结归纳了国内外采用的新结构和方法以及其实现的优异性能指标，确定了本文的研究目的与设计指标。

第二章对锁相环的概念、组成模块和基本原理做了介绍，再根据各模块原理得到锁相环线性化模型。开环分析各零极点分布，得到相位裕度；闭环分析阻尼因子和自然频率，得到瞬态的响应结果。解释相位噪声和时钟抖动，分析之间的关系并给出由相位噪声曲线计算积分抖动的方法。

第三章深入研究了自偏置锁相环的原理和实现方法。利用Matlab建模得到二阶、三阶锁相环的波特图，进一步印证了第二章的分析结果。同时，设计了自偏置锁相环的Simulink模型，论述了自偏置锁相环的可行性。此外，本章还建立锁相环环路噪声模型和模块噪声的评估方法，为低抖动设计提供理论依据。

第四章根据本文的电路结构，完成各个模块电路设计，通过深入分析各个电路的功能和非理想效应，选择合适的结构，并根据初步的仿真结果进一步优化电路结构。

第五章对锁相环整体的锁定时间、均方根抖动和杂散等指标进行仿真验证。达到性能指标要求后进行版图设计，完成后仿真验证。

中国知网 https://www.cnki.net

第六章总结与展望，对本文所进行的工作进行了相关的总结，指出了工作中的不足，并对下一步工作的方向和目标进行展望。

中国知网 https://www.cnki.net

第二章　锁相环基本理论

在电路系统中，精准的时钟信号对于电子学和通信系统至关重要。但是，自然界中并不存在一种能够满足所有需求的时钟源。虽然晶振或者 RC 振荡器可以提供稳定的时钟信号，但由于其输出频率不高，无法满足收发机等高速电路对高速时钟信号的需求，因此需要输出频率更高的锁相环。锁相环电路可以生成多相位和多频率稳定的时钟信号，且易于片上集成，在各个电子产品中得到广泛应用。

2.1 电荷泵锁相环结构及原理

如图 2.1 所示，锁相环是一个负反馈系统[26]。鉴相器通过比较参考时钟和反馈时钟的瞬时相位，根据相位差值来控制电荷泵的导通时间，将其转换成相应的电流脉冲，并在输出端的电容上进行充放电。环路滤波器是一种低通滤波器，它决定了环路的闭环特性，例如拉入范围、锁定范围、环路带宽以及阻尼因子等。环路滤波器的输出是一个电压信号，而 VCO 的输出频率正比于该电压。

锁相环可分为一型和二型。二型锁相环前向环路增益为无穷，因此可以实现静态相位误差为零。然而，一型锁相环前向环路增益有限，无法完全消除输入相位误差。所以，下文所谈及的锁相环都为二型。

锁相环系统的目的是将输入信号和输出信号的相位对齐，以达到控制频率的目的。但由于非理想因素的存在，只能最小化相位差而无法消除。当输入信号和输出信号的相位和频率相匹配时，如果输入信号的频率略微增加，锁相环的输出相位开始落后于输入相位。此时，相位误差的增加会导致鉴相器的输出信号占空比增大，电荷泵充电时间大于放电时间，给滤波器上电容开始充电，控制电压随之增大，最终使 VCO 输出频率的增加。这将使输出的相位重新对齐输入的相位，从而使相位误差再次最小化。同时，输出信号的频率将被调整到输入信号的新频率。




图2.1 锁相环基本结构

中国知网 https://www.cnki.net

2.1.1 鉴相器（PD）

一型鉴相器是基于异或门（XOR）结构，如图 2.2(a)所示。它将两个输入信号进行数字乘积，并产生数字输出，其平均值与两个输入之间的相位差成比例。然而，这种相位检测器会出现有限的相位误差和周期滑步等问题。并且其鉴相范围过窄，不适用于频率相差过大的设计中。尽管如此，由于其结构简单、线性以及增益比鉴频鉴相器高等特点，在低功耗设计中得到了广泛应用。如图 2.2(c)，在输入相位 0 到 π 之间，传输曲线为线性，有良好的相位误差检测能力，鉴相器正常工作。但是在 0 到-π 区间，其同样也呈线性，但斜率为负。当输入信号落后于输出信号，电路持续充电，相差越来越大，无法实现锁定。




图2.2 一型鉴相器(a)电路结构 (b)工作时序图 (c)增益曲线

二型鉴相器也被称为鉴频鉴相器（PFD）[27]，是应用最广泛的鉴相器之一。与一型鉴相器不同，鉴频鉴相器对频率和相位都很敏感，因此不需要额外的频率检测电路。图 2.3(a)是鉴频鉴相器的结构图，图 2.3(b)则表示其三个状态之间的时序图。鉴频鉴相器与其他鉴相器的关键特征区别在于，其输出信号是基于边沿触发的。这个特性导致其输出是离散信号，而不是连续的。图 2.3(c)是鉴频鉴相器的理想增益曲线，在-2π 到 2π 之间呈线性变化。在正半轴上，平均输出电压始终为正值，无论相位差有多大，相位差都是朝负半轴靠近，从而不容易发生周期滑步现象。因此鉴频鉴相器可以实现较大的鉴相范围，既能进行相位锁定，也能进行频率锁定。鉴于以上的优点，鉴频鉴相器成为锁相环中最常用的鉴相器结构。

中国知网 https://www.cnki.net




图2.3 鉴频鉴相器(a)结构图 (b)时序转换图 (c)增益曲线

2.1.2 电荷泵（CP）

电荷泵是将鉴频鉴相器输出的 UP 和 DOWN 脉冲信号转化为相应的模拟电流脉冲的电路。电流脉冲的大小是恒定的，但是它们的宽度与相位差成正比。电流脉冲充放电，在电容上转换为 VCO 的控制电压信号。理想电荷泵结构如图 2.4(a)所示，如果将电荷泵平均等效输出电流视为输出信号，可以得到：

$$I_{ave}=\frac{I_{CP}(\varphi_{REF}-\varphi_{DIV})}{2\pi} \tag{2-1}$$

式中 I_{cp} 为电荷泵电流，φ_{REF} 为参考时钟相位，φ_{DIV} 反馈时钟相位。因此，由鉴频鉴相器的输入相位差值到电荷泵输出平均电流的传输函数为：

$$H_{cp}=\frac{I_{CP}}{2\pi} \tag{2-2}$$

理想条件下，在鉴频鉴相器不同状态的输出时序下，电荷泵平均输出电流和压控振荡器的控制电压波形如图 2.4 所示，图 2.4(b)是在电路锁定下，充电信号和放电信号完全相同，充电电流与放电电流完全抵消，控制电压几乎不变；图 2.4(c)是参考时钟超前，充电信号的占空比大于放电信号，电荷泵给滤波器充电，控制电压逐步抬升；图 2.4(d)是反馈时钟超前，放电信号的占空比大于充电信号，电荷泵放电，控制电压逐渐降低。在不存在失配等非理想因素的影响下，控制电压都是呈规则变化。但是由于电路不完全对称以及版图设计的问题，控制电压上总会存在纹波。

中国知网 https://www.cnki.net




图2.4 电荷泵(a)原理图 (b)锁定状态 (c)充电状态 (d)放电状态

2.1.3 环路滤波器（LPF）

有源滤波器可以有效抑制纹波，但由于需要引入更多的有源器件，会增加噪声和功耗，同时结构也变得更加复杂。相比之下，无源滤波器则由电容和电阻等无源器件构成，在滤除纹波的同时，会对整个环路的稳定性和动态特性产生影响。但由于其结构简单、功耗小和成本低等优点，所以大部分锁相环电路采用无源滤波器结构。

常用的无源滤波器有一阶、二阶和高阶滤波器。阶数越高的环路滤波器可以进一步抑制高频杂散和噪声，但会引入更多的电阻，从而导致了更多的噪声。因此，在实际工程中，通常选用二阶滤波器。

图 2.5 中所示的是常用无源滤波器的结构。图 2.5(a)(b)中滤波器的传输函数分别为：

$$H_{LPF,1}=\frac{1+sC_1R_1}{sC_1} \tag{2-3}$$

$$H_{LPF,2}=\frac{1+sC_1R_1}{s(C_1+C_2+sC_1C_2R_1)} \tag{2-4}$$

中国知网 https://www.cnki.net

从式(2-3)可以看到，一阶滤波器只有一个极点和一个零点，而二阶滤波器有两个极点和一个零点。


三阶环路滤波器的传输函数为：

$$H_{LPF,3}=\frac{1}{(C_1+C_2)}\frac{\frac{s}{\omega_z}+1}{s\left[s^2\cdot\frac{1}{\omega_p\omega_p^{'}}+s\left(\frac{1}{\omega_p}+\frac{1}{\omega_p^{'}}+\frac{C_3}{\omega_z(C_1+C_2)}\right)+\left(1+\frac{C_3}{C_1+C_3}\right)\right]} \tag{2-5}$$

其中除原点之外的零极点位置为：

$$\begin{aligned}\omega_z&=\frac{1}{R_1C_1}\\ \omega_p&=\frac{C_1+C_2}{R_1C_1C_2}\\ \omega_p^{'}&=\frac{1}{R_3C_3}\end{aligned} \tag{2-6}$$

环路滤波器的零极点关乎整个锁相环的环路稳定性以及噪声性能，需要合理的选取。



(a) (b) (c)

图2.5 无源滤波器(a)一阶 (b)二阶 (c)三阶

2.1.4 压控振荡器（VCO）

压控振荡器作为锁相环输出相位噪声高频处的主要因素，其性能很大程度决定了锁相环输出时钟信号的相噪和抖动性能。常用的振荡器包括如图 2.6 所示的环形振荡器和 LC 振荡器。LC 振荡器是利用电感和电容组成谐振腔来实现振动，为了维持振

中国知网 https://www.cnki.net

荡，需要负阻抵消电感和电容的功率。由于此类振荡器谐振 Q 值高，所以 LC 振荡器在相位噪声方面有优异的性能。但由于无源器件的面积较大，且调谐范围有限，所以在宽输出范围的锁相环中应用有限。

相反，环形振荡器由多个增益级电路级联而成，不需要很大的面积。尽管噪声性能较不佳，但具有结构简单、调谐范围广、集成度高、面积小和成本低等优点。因此，在一些要求集成度高、面积小、低成本的应用场合，环形振荡器得到广泛应用。




图2.6 压控振荡器示例(a)环形振荡器 (b)LC 振荡器

为确保稳定的振荡，压控振荡器的起振要满足巴克豪森准则[28]:

$$\begin{aligned} &\left|H(j\omega)\right| \geq 1 \\ &\angle H(j\omega) = 180° \end{aligned} \tag{2-7}$$

理想压控振荡器增益曲线呈线性变化如图 2.7 所示：




图2.7 压控振荡器理想增益曲线

ω_0 为控制电压为 0 时的输出频率，K_{VCO} 为压控振荡器增益，输出频率与控制电

中国知网 https://www.cnki.net

压的关系为：

$$\omega_{out} = \omega_0 + V_{ctrl} K_{VCO} \tag{2-8}$$

假设 VCO 输出信号为正弦波，则输出信号表达式为：

$$V_{out} = V_m \cos\left(\omega_0 t + K_{VCO} \int V_{ctrl} dt + \phi_0\right) \tag{2-9}$$

由式(2-9)得到 VCO 输出相位与增益之间的关系为：

$$\phi_e = K_{VCO} \int V_{ctrl} dt \tag{2-10}$$

因此，压控振荡器的传输函数为：

$$\frac{\phi_e}{V_{ctrl}} = \frac{K_{VCO}}{s} \tag{2-11}$$

2.1.5 分频器（DIV）

分频器可以将锁相环输出信号转换为输入信号。输出信号的频率由分频器设置的分频比决定。分频器通常用于数字系统、通信系统和仪器仪表中生成时钟信号、减小信号频率或实现频率合成。分频器的性能由其最大工作频率、分频比准确度、输出信号质量、功耗和噪声性能等特征来描述。一个 N 分频器的传递函数为：

$$H_{DIV} = \frac{1}{N} \tag{2-12}$$

高速时钟电路中的分频器可分为数字分频器和模拟分频器。数字分频器由触发器或逻辑门构成，主要是动态功耗，且需要输入时钟为大摆幅信号。与数字分频器相比，模拟分频器可以工作在很高的频率，且对摆幅的要求不高，但功耗比数字分频器大。所以，根据不同的频率要求和功耗指标选择合适的分频器类型。

2.2 锁相环环路稳定性分析

锁相环在环路滤波器之前的电路是一个离散的非线性系统，鉴频鉴相器在每个周期内对输入信号和反馈信号的边沿检测一次，其离散型需使用 z 域分析方法才能准确描述。滤波器可以将离散的电流脉冲信号转化为连续的电压信号，所以在滤波器以后的电路中，是一个线性化的系统。但是离散模型的分析相对复杂，但可以证明在环路

中国知网 https://www.cnki.net

带宽≤1/10 参考频率时[4]，可以用连续时间模型来近似分析。




图2.8 锁相环线性模型

由图 2.8 得到锁相环开环传输函数为：

$$H_{ol}(s)=\frac{K_{PD}K_{VCO}H_{LPF}}{sN} \tag{2-13}$$

式中 K_{PD} 为鉴频鉴相器和电荷泵的增益。

2.2.1 二阶电荷泵锁相环

根据极点个数可将锁相环分为不同阶数。对二阶电荷泵锁相环而言，当其带宽远小于输入频率时，电荷泵锁相环可以近似为一个线性系统，将一阶滤波器传输函数带入其中，得到开环传输函数为：

$$H_{ol}(s)=\frac{I_{CP}}{2\pi}\frac{1+sR_1C_1}{sC_1}\frac{K_{VCO}}{s}\frac{1}{N} \tag{2-14}$$

该锁相环是一个两阶系统。根据式(2-14)，该系统在原点处有两个极点，是由低通滤波器和压控振荡器产生。同时低通滤波器由于电阻和电容串联产生了一个零点，使环路保持稳定。其极点和零点位置为：

$$\begin{aligned}\omega_{p1,2}&=0\\ \omega_z&=\frac{1}{R_1C_1}\end{aligned} \tag{2-15}$$

根据零极点位置画出二阶电荷泵锁相环波特图如图 2.9 所示：

开环增益为 1 时得其环路带宽为：

$$\omega_b\approx\frac{I_{CP}}{2\pi}R_1\frac{K_{VCO}}{N} \tag{2-16}$$

中国知网 https://www.cnki.net




图2.9 二阶电荷泵锁相环开环波特图

根据零极点与带宽位置，得到其相位裕度为：

$$PM = 180° - (180° - \arctan(\frac{\omega_b}{\omega_z})) = \arctan(\frac{\omega_b}{\omega_z}) \tag{2-17}$$

根据式(2-14)得到二阶锁相环的闭环传输函数为：

$$\begin{aligned} H_{cl}(s) &= \frac{NH_{ol}(s)}{1+H_{ol}(s)} \\ &= \frac{I_{CP}K_{VCO}(1+sR_1C_1)}{2\pi C_1 N s^2 + I_{CP}K_{VCO}C_1R_1 s + I_{CP}K_{VCO}} \end{aligned} \tag{2-18}$$

传统闭环传输函数表达式为：

$$H(s) = \frac{2s\zeta\omega_n + \omega_n^{\ 2}}{s^2 + 2s\zeta\omega_n + \omega_n^{\ 2}} \tag{2-19}$$

将式(2-18)改写为式(2-19)的格式，其中固有频率和阻尼因子可以改写为：

$$\begin{aligned} \omega_n &= \sqrt{\frac{I_{CP}}{2\pi}\frac{K_{VCO}}{NC_1}} \\ \zeta &= \frac{R_1}{2}\sqrt{\frac{I_{CP}K_{VCO}C_1}{2\pi N}} \end{aligned} \tag{2-20}$$

中国知网 https://www.cnki.net

自然频率、阻尼因子与带宽之间的关系为：

$$\omega_b = 2\zeta\omega_n \tag{2-21}$$

2.2.2 三阶电荷泵锁相环

二阶环路滤波器表达式为：

$$H_{LPF} = \frac{1+sR_1C_1}{s^2R_1C_1C_2 + s(C_1+C_2)} \tag{2-22}$$

将式(2-22)代入式(2-13)可得三阶锁相环开环传输函数为：

$$H_{ol}(s) = \frac{I_{CP}}{2\pi}\frac{1+sR_1C_1}{s^2R_1C_1C_2 + s(C_1+C_2)}\frac{K_{VCO}}{s}\frac{1}{N} \tag{2-23}$$

三阶电荷泵锁相环含有三个极点和一个零点，其中两个极点位于原点处，其余零极点分布为：

$$\begin{aligned} \omega_{p3} &= -\frac{C_1+C_2}{R_1C_1C_2} \\ \omega_z &= -\frac{1}{R_1C_1} \end{aligned} \tag{2-24}$$

根据零极点分布画出三阶电荷泵锁相环的波特图如图 2.10；




图2.10 三阶电荷泵锁相环开环波特图

中国知网 https://www.cnki.net

根据零极点分布和带宽位置得到相位裕度为：

$$PM = 180 - (180 + \arctan\left(\frac{\omega_b}{\omega_{p3}}\right) - \arctan\left(\frac{\omega_b}{\omega_z}\right)) = \arctan\left(\frac{\omega_b}{\omega_z}\right) - \arctan\left(\frac{\omega_b}{\omega_{p3}}\right) \quad (2\text{-}25)$$

为了能抑制 V_{CTRL} 信号的震荡幅度，可以采用更高阶的环路滤波器。然而，高阶滤波器引入的极点会增加系统的相位延迟和幅度响应。所以将除原点处之外的极点设计在环路带宽以外，并在环路带宽内引入零点，可以保持良好的相位裕度。

2.3 相位噪声与时钟抖动

2.3.1 相位噪声

在频域上，由于噪声的存在，输出的波形不可能为完整的正弦波信号，而是在相位和幅度上存在变化。因此，对于工作频率为ω_0的振荡器，压控振荡器的输出可以表示为[29]：

$$V_0 = A\left(1+\alpha\left(t\right)\right)\cdot\sin\left(\omega_0 t + \theta\left(t\right)\right) \quad (2\text{-}26)$$

式中 A 为输出振幅，$\alpha(t)$是噪声导致的幅度变化，$\theta(t)$是由于相位噪声而导致的输出相位时变。由于随机的相位波动，VCO 输出频谱有接近振荡频率的边带噪声。




图2.11 功率谱密度(a)理想载波信号 (b)实际振荡器输出信号

如图 2.11 所示，VCO 的输出频谱不是理想的冲激函数，而是在中心频率附近展开边带。在压控振荡器的后续电路都会接有整形模块，在幅度上变化并不大，所以对于整个环路而言，相位扰动会影响整个振荡器的性能。如图 2.12，定义单边带相位噪声为，在距离中心频率（ω_0）的 $\Delta\omega$频率处，单位带宽内的噪声密度与载波频率的功率之比，其单位为 dBc/Hz，其中的 c 表示载波，表达式为：

中国知网 https://www.cnki.net

$$L(\Delta\omega)=10\left(\frac{\text{noise power in a 1Hz Band at }\omega_0+\Delta\omega}{\text{carrier power}}\right) \tag{2-27}$$




图2.12 相位噪声定义

式(2-27)为单边带的相位噪声定义，在整个功率谱范围内积分为 1，所以单边带相位噪声定义满足：

$$\int_0^{\infty} L(\Delta\omega)d\Delta\omega=\frac{1}{2} \tag{2-28}$$

若相位扰动为正弦信号则：

$$\theta(t)=\theta_m\sin(\omega_m t) \tag{2-29}$$

式中θ_m为相位扰动的幅值，ω_m为相位扰动的频率，将式(2-29)代入式(2-26)可得振荡器输出信号为：

$$V_{out}(t)\approx A\sin(\omega_0 t)+A\cdot\frac{\theta_m}{2}\cdot\left[\sin\left((\omega_0+\omega_m)t\right)+\sin\left((\omega_0-\omega_m)t\right)\right] \tag{2-30}$$

振荡器输出振幅上含有微小调制系数，主要功率分布在ω_0处，而在$\omega_0\pm\omega_m$处有噪声功率，相位噪声谱密度为：

$$S_\theta(\omega)=\frac{\theta_m^2}{2}\cdot\delta(\omega-\omega_m) \tag{2-31}$$

将式(2-31)代入式(2-30)得到输出功率谱密度为：

中国知网 https://www.cnki.net

$$S_{V_{out}}(\omega)=\frac{A^2}{2}\cdot\left[\delta(\omega-\omega_0)+\frac{1}{2}S_\theta(\omega-\omega_0)+\frac{1}{2}S_\theta(\omega_0-\omega)\right] \tag{2-32}$$

如图 2.13 所示，在偏离载波频率ω_m处的单边带相位噪声为：




图2.13 相位扰动转化为输出频谱

$$L\{\omega_m\}=10\log\left(\frac{S_{V_{out}}(\omega_0+\omega_m)}{A^2/2}\right)=10\log\left(\frac{S_\theta(\omega_m)}{2}\right) \tag{2-33}$$

2.3.2 时钟抖动

时钟抖动是数字时钟生成以及时钟恢复等电路中重要的衡量指标。时钟抖动是由噪声等导致数据在时钟沿上的不确定。可以说相位噪声是噪声在频域上的表现，而抖动是在时域上的反映，两种是同一现象的两种不同衡量方式。




图2.14 相位噪声产生的时钟抖动

假设一个时钟信号为：

中国知网 https://www.cnki.net

$$V_{out} = A\sin\left[\omega_0 + \varphi(t)\right] \tag{2-34}$$

电路中的噪声引起的振荡信号的相位随机变化，当相位随机变化时，震荡信号的过零时刻也会随机变化，引起了时钟抖动。存在抖动的平均周期为：

$$\text{Average period} = \bar{T} = \frac{1}{N}\sum_{n=1}^{N} T[n] \tag{2-35}$$

时钟信号存在各种定义方式，周期性时钟抖动（Cycle/period Jitter）定义为时钟的实际周期与理想周期的差值，即：

$$\Delta T[n] = T[n] - \bar{T} \tag{2-36}$$

通过均方根（RMS）来描述抖动性能：

$$\Delta T_{c,RMS} = \lim_{N\to\infty}\sqrt{\frac{1}{N}\sum_{n=1}^{N}\left(\Delta T[n]\right)^2} \tag{2-37}$$

2.3.3 相位噪声与时钟抖动的关系

相位噪声和时钟抖动都是随机噪声的体现，相位噪声描述噪声在频域上的影响，而时钟抖动从频域上描述。它们之间是等效的，存在一定的等量关系。

$$L\{f_m\} = 10\log\left[\frac{f_0^3}{f_m^2}\cdot\Delta T_{CC,rms}\right] \tag{2-38}$$

在实际电路中，利用测试和 Matlab 可以得到锁相环整体的输出相噪曲线，再通过积分可以得到抖动。图 2.15 是锁相环的输出相位噪声曲线：




图2.15 锁相环积分抖动

中国知网 https://www.cnki.net

若输出频率为f_c，频率f_1和f_2之间的阴影区域积分抖动的均方根值为：

$$\text{rms jitter}=\frac{\sqrt{2\int_{f_1}^{f_2}10^{\frac{PN(f)}{10}}df}}{2\pi f_c} \tag{2-39}$$

2.4 本章小结

本章基于电荷泵锁相环的理论分析，得到了电荷泵锁相环各模块的线性模型，并以此建立整个环路模型。在此基础上，从开环和闭环两个方面对二阶和三阶电荷泵锁相环的环路稳定性进行分析。同时，介绍相位噪声与抖动的概念，阐述了它们是噪声在频域和时域不同方向上的体现，并可以互相转换。最后给出了由输出相位噪声曲线计算积分抖动的方法。

中国知网 https://www.cnki.net

中国知网 https://www.cnki.net

第三章 自偏置锁相环理论及建模

在进行电路设计前，需要了解电路结构和原理，并以此为基础，使用现有的工具对环路系统的稳定性和瞬态特性进行仿真分析。本章首先详细分析了自偏置锁相环的原理，并研究了几种不同自偏置锁相环电路实现方法。然后，利用 Matlab 对普通的二阶、三阶电荷泵进行环路稳定性验证，以及自偏置锁相环的行为级建模，并对不同分频比的输出频率进行瞬态仿真。最后，完成环路噪声拟合，分析各参数对输出相位噪声和积分抖动的影响。

3.1 自偏置锁相环原理与结构

固定带宽的锁相环存在一定缺陷。当带宽较低时，锁相环的锁定时间较长，或需要较大的电容，当带宽较高时，锁相环会引入更多的 VCO 带内噪声。此外，由于本设计要求在较宽的范围内输出高频时钟信号，在不同分频比的条件下，阻尼因子会有较大的变化，对环路稳定性造成影响。因此，采用自偏置锁相环可以根据输入频率、分频比或工作状态来动态调整环路带宽，以达到最优性能[30-37]。

3.1.1 锁相环带宽与参数的关系

根据式(2-20)，锁相环带宽与电荷泵电流相关，而阻尼因子与电阻 R_1 相关。然而，在现代工艺中，电阻的偏差可能会达到百分之几十，因此设计时需要对受影响较大的参数保留很大的裕度，这可能会造成电路面积和功耗的增加。

除了受到工艺、电压和温度变化的影响外，为了使锁相环从离散域到连续域的近似，环路带宽必须低于参考频率的 1/10。因此，为了满足设计要求，通常带宽设计的比较小。减小带宽可以通过减小 I_{CP}、R_1 和 K_{VCO} 来实现，但为了得到合适的阻尼特性，需要增大滤波器电容，这将增加锁相环的启动和频率转化时间。锁相环的捕捉时间与频率变化量的平方（$\Delta\omega_0^2$）成正比、与 $\zeta\omega_n$ 成反比，小信号锁定时间与 ω_b 成反比。在低带宽的锁相环中，很难实现快速锁定。

锁相环的作用是通过动态调整以达到反馈信号和参考时钟信号对齐。这种调节可以通过两种方式完成：其一是通过电容上的电荷累积来完成积分项，另一部分是通过串联电阻来完成比例项。其等效控制环路如图 3.1 所示。

积分项和比例项共同决定了环路的稳定性和带宽。积分项中含有电容，表征的是电荷在电容上的累加变化，缓慢调节环路。而比例项中含有电阻，其表征的是电路瞬态的变化，用以快速调节。电路中若只有一个积分项，其环路是无法稳定的。

中国知网 https://www.cnki.net




图3.1 二阶电荷泵锁相环双路径结构图

其开环等效图如图 3.2 所示：




图3.2 二阶电荷泵锁相环开环等效图

将式(2-14)改写为比例项 K_P 和积分项 K_I 的模式：

$$H_{ol}(s)=\frac{sK_p+K_I}{s^2} \tag{3-1}$$

对于二阶锁相环而言，将式(2-14)改写为式(3-1)的样式，K_P 和 K_I 表示为：

$$\begin{aligned} K_P &= \frac{I_{CP}}{2\pi}\frac{R_1K_{VCO}}{N} \\ K_I &= \frac{I_{CP}}{2\pi}\frac{K_{VCO}}{NC_1} \end{aligned} \tag{3-2}$$

由式(3-2)得到阻尼因子和带宽的另一个表达式为：

$$\begin{aligned} \zeta &= \frac{R_1}{2}\sqrt{\frac{I_{CP}}{2\pi}\frac{K_{VCO}C_1}{N}} = \frac{K_P}{2\sqrt{K_I}} \\ \omega_b &= \frac{I_{CP}}{2\pi}R_1\frac{K_{VCO}}{N} = K_P \end{aligned} \tag{3-3}$$

中国知网 https://www.cnki.net

参数 K_P 和 K_I 决定了环路的稳定性和带宽，为实现自适应带宽，则需要：

$$\begin{aligned} K_P &\propto \omega_{REF} \\ K_I &\propto \omega_{REF}^2 \end{aligned} \tag{3-4}$$

比例项 K_P 与输入频率成正比，这使得带宽和输入参考频率之间保持同一比例。为了使阻尼因子不随输入参考时钟或分频比而变化，积分项 K_I 应与参考频率的平方成正比。此外，为了实现近似线性化的变化，K_{VCO} 和电荷泵电流也需要呈现类似的线性关系。然而，由于 PVT 和电路结构的影响，在设计过程中实现完全线性化是十分困难的。

3.1.2 自偏置锁相环结构

（1）电压模自偏置锁相环

上一节中提到：为实现控制环路参数不变，需要近似线性化的 K_{VCO} 和较强的抗电源噪声特性，如图 3.3(a)所示的压控振荡器[38]，其抗电源噪声特性来源于对称性负载结构和动态偏置的尾电流源。如图 3.3(b)中所示的偏置电路，如果电源电压扰动，那么二极管接法的 PMOS 跨导也会发生相应的改变，进而影响到半偏电路的电流。而 VCO 的延迟单元与半偏电路相同，但保持一定的比例关系。因此在电源电压扰动下，延迟单元的延迟时间仍然保持不变。




图3.3 (a)对称负载延迟单元 (b)VCO 偏置电路

根据图 3.3(b)，延迟单元信号的摆幅为 V_{BP}-V_{DD}，那么负载电阻为：

中国知网 https://www.cnki.net

$$R_{load}=\frac{V_{DD}-V_{BP}}{I_{bias}}\approx\frac{1}{g_m} \tag{3-5}$$

式中 g_m 为负载 PMOS 管跨导，若延迟单元电容为 C_d，每级缓冲器延迟为 T_d，那么延迟单元对负载电容的充电量为：

$$\begin{aligned} Q&=xI_{bias}T_d=(V_{DD}-V_{BP})C_d \\ I_{bias}&=\frac{V_{DD}-V_{BP}}{R_{load}} \\ T_d&=\frac{C_d}{xg_m} \end{aligned} \tag{3-6}$$

由 n 级此延迟单元组成振荡器的工作频率可以表示为：

$$\omega_0=\frac{2\pi}{2nT_d}=\frac{2\pi g_m}{2nC_d}=\frac{2\pi k\left(|V_{GSP}|-|V_{THP}|\right)}{2nC_d} \tag{3-7}$$

式中 V_{GSP} 由电压 V_{BP} 控制，则压控振荡器的增益为：

$$K_{VCO}=\frac{\partial\omega_0}{\partial V_{BP}}=\frac{2\pi k}{2nC_d} \tag{3-8}$$

由式(3-8)可知该结构环形振荡器是一种线性增益。仿真结果与理想 V-F 曲线如图 3.4 所示，其 K_{VCO} 与线性化存在偏差但偏差较小，与负载电容值和工艺参数相关性较大。




图3.4 对称负载环形振荡器增益曲线

中国知网 https://www.cnki.net

为了使得 K_I 正比于 ω_{REF} 的平方，它需要正比于 VCO 输出频率的平方。由前面的分析表明，VCO 的输出频率与控制电压呈线性关系，因此只需要使 K_I 正比于（V_{DD}-V_{BP}）的平方即可。根据 MOS 管的电流公式，将控制电压产生的电流反馈至电荷泵即可实现这种关系。同样的，比例项 K_P 正比于 $I_{CP}R_1$，如果将滤波器电阻 R_1 设置为 PMOS 的二极管接法，则 K_P 可正比于（V_{DD}-V_{BP}），从而实现了 K_P 正比于参考频率的关系。

$$\begin{aligned} K_I &\propto I_{CP} \propto \left(V_{DD}-V_{BP}\right)^2 \propto \omega_0^2 \propto \omega_{REF}^2 \\ K_P &\propto I_{CP}R_1 \propto \left(V_{DD}-V_{BP}\right) \propto \omega_0 \propto \omega_{REF} \end{aligned} \tag{3-9}$$

式(3-9)为电压模锁相环实现积分项正比于参考频率平方的推导以及比例项正比于参考频率的推导。

图 3.5 展示了一种实现自偏置的电压模结构图[6]，采用积分和比例路径来控制 V_{BN} 和 V_{BP}，并且通过单位增益的负反馈结构让 V_{BP} 能够跟随 V_{ctrl} 的变化，而 V_{BN} 则产生偏置电流。积分路径和比例路径在 V_{BP} 处叠加，共同控制压控振荡器的频率。

$$\begin{aligned} y &= I_{CP}/I_{bias} \\ z &= \frac{R_1}{1/g_m} = \frac{R_1}{1/\sqrt{2kI_{bias}}} \end{aligned} \tag{3-10}$$

VCO 延迟单元和电荷泵的偏置电路都与半偏电路相同，且呈比例关系，其比值为 y 和 z。




图3.5 电压模自偏置锁相环结构

将式(3-10)代入式(3-2)中得到该锁相环的 K_P 和 K_I 为：

中国知网 https://www.cnki.net

$$
\begin{aligned}
K_P &= \frac{I_{CP}}{2\pi}\frac{R_1 K_{VCO}}{N} \\
&= \frac{yI_{bias}}{2\pi}\frac{z}{\sqrt{2kI_{bias}}}\frac{2\pi k}{2nC_d} \\
&= \frac{yz}{4\pi}\omega_{REF} \\
K_I &= \frac{I_{CP}}{2\pi}\frac{K_{VCO}}{NC_1} = \frac{yI_{bias}}{2\pi}\frac{2\pi k}{2nC_d}\frac{1}{NC_1} \\
&= \frac{y}{2nC_d}\frac{g_m^2}{2}\frac{1}{NC_1} \\
&= \frac{yN}{2\pi^2}\frac{nC_d}{C_1}\omega_{REF}^2
\end{aligned}
\tag{3-11}
$$

将式(3-11)代入式(3-3)中得到环路的固有频率、阻尼因子和带宽为：

$$
\begin{aligned}
\omega_n &= \sqrt{K_I} = \frac{1}{2\pi}\sqrt{N\cdot\frac{2ynC_d}{C_1}}\omega_{REF} \\
\zeta &= \frac{K_P}{2\sqrt{K_I}} = \frac{z}{2}\sqrt{\frac{yC_1}{N\cdot 2nC_d}} \\
\omega_b &= K_p = \frac{yz}{4\pi}\omega_{REF}
\end{aligned}
\tag{3-12}
$$

根据式(3-12)，可得出在此结构的自偏置锁相环中，对于一定的分频比，阻尼因子和带宽都只与电流之比和滤波器电容 C_1 有关。在保证电流比例不变的情况下，环路仍可保持稳定。带宽只与电流比值相关，因此与参考频率的比值可以保持一定。

然而，考虑到输入频率不变而分频比改变时，在宽输出频率范围的锁相环中，分频比可以变化很大。这样，阻尼因子的变化范围也会相应扩大，导致环路稳定性受到挑战。因此，在设计宽频率输出锁相环时，需要特别关注阻尼因子的变化范围，以确保环路稳定性。

为实现宽范围输出，改进性能而提出了如图 3.6 所示的电路结构[39]。该电路采用一种前馈通路的环路滤波器和可编程的电荷泵结构。在采样阶段，电容 C_2 可以通过相位误差信号充电，并且产生一个输出为 N 个周期，数值恒定的比例电流。在下一个周期开始前，通过开关切换，将 C_2 连接到 V_{ctrl} 信号上以进行复位，并将 C_2 上的电荷转移至 C_1。这样在 C_1 上积累电荷，同时实现比例和积分项的作用。电路中的偏置电流与电荷泵电流值比为 N。

中国知网 https://www.cnki.net




图3.6 分频拓展的电压模自偏置锁相环

假设流入滤波器的电流为 Q_I，流出的电荷为 Q_O，参考时钟周期为 T_{REF} 可得：

$$Q_O = \frac{Q_I}{C_2} g_m T_{REF} \tag{3-13}$$

由电压模自偏置锁相环可得参考时钟周期与 VCO 负载电容的关系为：

$$T_{REF} = N \frac{C_d}{g_m} \tag{3-14}$$

联立式(3-13)和式(3-14)得到：

$$\begin{aligned} \frac{Q_O}{Q_I} &= N \frac{C_d}{C_2} \\ y &= \frac{1}{N} \\ z &= \frac{Q_O}{Q_I} = N \frac{C_d}{C_2} \end{aligned} \tag{3-15}$$

将式(3-15)代入式(3-3)中得到阻尼因子：

$$\zeta = \frac{N \frac{C_d}{C_2}}{2} \sqrt{\frac{1}{N^2}} \sqrt{\frac{C_1}{2nC_d}} = \frac{1}{2\sqrt{2}} \sqrt{\frac{C_1 C_d}{C_2^2}} \tag{3-16}$$

从式(3-16)可以看出，阻尼因子表达式不含分频比 N，这意味着该电路的环路稳定性与 N 无关，可以实现较宽的输出范围内稳定。然而，由于电路中使用了 DAC 和

中国知网 https://www.cnki.net

大规模的可编程电荷泵，电路设计变得十分复杂。

（2）电流模自偏置锁相环

为了设计宽范围输出的锁相环，可以采用电流模结构的自偏置锁相环，因为该结构相对于电压模结构更为简单。电流模结构也使用电流复制反馈技术，其中偏置电路为 VCO 和电荷泵供电。但是相比于电压模结构，其振荡器结构为电流输入型。

在单端流控振荡器（图 3.7）中[40]，振荡器与电源电压之间存在一个高阻电流源，其可以减小电源纹波对振荡器的影响，从而提高抗电源电压噪声的能力。然而，这种结构的输出时钟摆幅会损失一个电流源 V_{DS}。因此，需要整形电路（Buffer）将其调整为满摆幅。




图3.7 单端流控振荡器结构

如果每个延迟单元的负载电容与阻值分别为 C_d 和 $1/g_m$，则每级缓冲器的延迟为：

$$t_d = \frac{C_d}{g_m} \tag{3-17}$$

由 MOS 管电流公式得到输出信号振荡频率为：

$$\omega_0 = \frac{2\pi\sqrt{kI_{CCO}}}{2nC_d} \tag{3-18}$$

由式(3-18)可得流控振荡器的增益为：

$$K_{CCO} = \frac{\partial\omega_0}{\partial I_{CCO}} = \frac{\omega_0}{2I_{CCO}} \tag{3-19}$$

电流模自偏置锁相环结构如图 3.8 所示[41]：环路中只有一个电荷泵为环路滤波器进行充电，V-I 转换电路是基于运放的结构，其将产生的电流提供给电荷泵与压控振荡器。

中国知网 https://www.cnki.net

根据图 3.9 所示的环路线性模型，推导出开环传输函数表达式为：

$$H_o(s)=\frac{I_{CP}}{2\pi}H_{LPF}(s)\frac{1}{R_2}\frac{K_{CCO}}{s}\frac{1}{N} \tag{3-20}$$

根据电路分析，电荷泵电流与压控振荡器电流成比例：

$$I_{CP}=\frac{A}{B}I_{CCO} \tag{3-21}$$




图3.8 电流模自偏置锁相环结构




图3.9 电流模自偏置锁相环环路模型

根据式(3-20)和式(3-21)得到比例项和积分项参数为：

$$\begin{aligned}K_P&=\frac{I_{CP}}{2\pi}\frac{R_1K_{CCO}}{R_2N}=\frac{1}{4\pi}\frac{A}{B}\frac{R_1}{R_2}\omega_{REF}\\K_I&=\frac{I_{CP}}{2\pi}\frac{K_{CCO}}{R_2NC_1}=\frac{1}{4}\frac{A}{B}\frac{1}{R_2C_1}\omega_{REF}\end{aligned} \tag{3-22}$$

从式(3-22)可以看出，K_P 和 K_I 与频率成比例的关系，但积分项与频率呈线性关系而非平方关系。开环的单位增益带宽随频率变化，而零点的位置只与滤波器的电容和

中国知网 https://www.cnki.net

电阻有关，保持不变。在单位增益带宽变化时，其开环相位裕度也会发生改变。固有频率、阻尼比和带宽可以表示为：

$$\begin{aligned}\omega_n &= \sqrt{\frac{1}{4\pi}\frac{A}{B}}\sqrt{\frac{1}{R_2C_1}}\sqrt{\omega_{REF}} \\ \zeta &= \frac{1}{2}\sqrt{\frac{1}{4\pi}\frac{A}{B}}\sqrt{\frac{C_1}{R_2}}R_1\sqrt{\omega_{REF}} \\ \omega_b &= \frac{1}{4\pi}\frac{A}{B}\left(\frac{R_1}{R_2}\right)\omega_{REF}\end{aligned} \tag{3-23}$$

从式(3-23)中可以看到，带宽随着频率变化而变化。同时，电阻之比和压控振荡器与电荷泵电流比值是固定的，因此该锁相环具有自适应带宽的功能。然而，随着输入参考频率的变化，阻尼因子也会发生相应的变化。总的来说，该锁相环的环路稳定性与分频器的分频比无关，具有很宽的输出频率范围。但是，它与输入参考时钟频率有关，从而限制了输入频率的变化范围不能太大。

图 3.10 所示电路是图 3.9 电路的改进版[42]。该结构采用双电荷泵分别控制积分路径和比例路径，并利用频率相关的电流转换电路为积分控制项的电荷泵提供偏置电流，电容开关的开关控制频率为参考频率，从而实现积分控制项与参考频率的平方成比例。然而，双电荷泵在比例路径上的电阻会导致控制电压产生大的过冲。




图3.10 宽频率输入范围电流模自偏置锁相环

为解决比例路径上的过冲问题，不需要将其转换为电压信号并加在电阻上，而是直接使用电流信号进行叠加，因此比例项可以表示为：

中国知网 https://www.cnki.net

$$K_P = \frac{I_{CP}}{2\pi}\frac{K_{CCO}}{N} \tag{3-24}$$

由于振荡器增益与输出频率成正比，如果能够让电荷泵电流与输出频率呈比例的话，积分项就会正比于ω_{REF}的平方。对于积分项，保持自偏置锁相环控制特性不变，同时采用频率相关电压-电流转换器提供偏置电流，积分项和比例项表达为：

$$\begin{aligned} K_I &= \frac{I_{CP}}{2\pi}\frac{1}{R_1 C_1}\frac{K_{CCO}}{N} = \frac{A}{B}\frac{1}{8\pi^2}\frac{C_S}{C_1}\omega_{REF}^2 \\ K_P &= \frac{x_b}{4\pi}\omega_{REF} \end{aligned} \tag{3-25}$$

根据比例项和积分项参数计算出其自然频率、阻尼因子和带宽为：

$$\begin{aligned} \omega_n &= \sqrt{\frac{x_P}{8\pi^2}}\sqrt{\frac{C_S}{C_1}}\omega_{REF} \\ \zeta &= \frac{1}{2}\frac{A}{B}\sqrt{\frac{1}{2x_b}}\sqrt{\frac{C_1}{C_S}} \\ \omega_b &= \frac{A}{B}\frac{1}{4\pi}\omega_{REF} \end{aligned} \tag{3-26}$$

其中 *A/B* 为比例路径电荷泵电流与振荡器的电流之比，x_b为积分项 V-I 转换电路的电流系数。上式符合宽输入输出的自偏置锁相环设计要求，阻尼因子的表达式中只含有电容比值和电流比值，与其他因素无关，可以保持恒定不变。

3.1.3 本文的自偏置锁相环结构

以上的几款自偏置锁相环虽然在自适应带宽和阻尼因子的控制方面有优异的表现，但在功耗和锁定时间等方面表现并不理想。在设计之初，就必须设计设定好带宽与参考频率的比值（一般为 1/10 至 1/20），这限制了带宽的范围，并导致启动后需要花费更多的时间才能锁定。此外，本文设计要求的输入时钟频率是固定的，仅需要有宽输出范围。因此，采用了一种新的结构，对之前电路的优化与改进有：采用压控振荡器输出频率产生的电流反馈给积分路径和比例路径电荷泵；在比例路径上采用采样-复位滤波器来减少其对控制电压的过冲；对电荷泵进行修改，减少电荷泵失配和增大其工作范围；采用源极退化 V-I 转换器为 CCO 提供电流；使用带锁存的环形振荡器，可以实现偶数级的输出时钟信号。自偏置锁相环结构如图 3.11 所示：主要包括有鉴频鉴相器、电荷泵（积分电荷泵和比例电荷泵）、采样复位滤波器（SRLF，Sample-

中国知网 https://www.cnki.net

Reset Loop Fliter）、启动电路（Start-up）、电压-电流转换电路、电流压控振荡器（CCO）、环路分频器、预分频器和前置分频器。




图3.11 本文提出的自偏置锁相环结构

比例路径电荷泵经过 SR 滤波器后与积分电流一起作用于电容 C_1 上，SR 滤波器是由开关电容电路组成。在充电阶段，积累电荷，并在整个周期内产生恒定的电流。锁定检测用于切换工作模式：锁定之前为自适应模式，此时带宽较大，锁定时间缩短；而锁定之后由自适应模块切换为锁定模式，可以降低功耗并将带宽缩小。

通过分析得到其环路得到自然频率、阻尼因子和带宽为：

$$\begin{aligned}\omega_n &= \sqrt{\frac{I_{CPI}K_{VCO}}{2\pi C_1 N}} \\ \zeta &= \frac{aT_{REF}}{2C_1}\sqrt{\frac{I_{CPI}C_1K_{VCO}}{2\pi N}} \\ \omega_b &= \frac{aT_{REF}}{2C_1}\frac{I_{CPI}K_{VCO}}{2\pi N}\end{aligned} \tag{3-27}$$

式中的 a 为比例电荷泵与积分电荷泵的电流比值。自适应模式下，当输入频率不变时，滤波器等效电阻不变，积分路径电流正比于输出频率，阻尼因子和带宽与 N 无关，可以实现大输出范围。同时可以通过增大双电荷泵电流比值来增大带宽与参考频率的比例，加快电路的锁定过程。

3.2 锁相环建模与仿真

在前一章中，分析了锁相环系统的环路分析和工作原理。然而，在设计锁相环时，

中国知网 https://www.cnki.net

很难快速而准确地评估设计指标是否达到要求。因此，在确定指标和电路设计之前，需要利用 Matlab 中的 Simulink 或使用 Cadence 的 VerilogA 建模来确定环路稳定性和瞬态锁定时间等指标。

3.2.1 环路建模与分析

锁相环的环路分析从开环分析开始，可以准确判断零极点的位置，并根据零极点分布来计算相位裕度(式 2-25)，类似于运算放大器的稳定性分析。电荷泵的开环环路模型如图 3.12 所示。二阶电荷泵包含两个极点和一个零点，两个极点都位于原点处，一个由滤波器的电容引入，另一个则由振荡器的积分特性引入，而零点则由滤波器电容和电阻共同决定。因此，二阶电荷泵的初始相位为-180°。零点的位置使得相位裕度逐渐增加，在零点处相位裕度刚好为 45°。一般锁相环设计中要求相位裕度大于 50°甚至 60°，所以带宽一般位于零点之外。三阶电荷泵比二阶电荷泵多了一个由两个滤波器电容共同决定的极点，相位裕度会在某一点开始下降，进一步恶化了相位裕度。因此，在设计三阶电荷泵时，应尽可能使带宽位于相频曲线最高点附近，以获得良好的相位裕度。




图3.12 电荷泵锁相环开环环路建模

图 3.13(a)为用 Matlab 开环仿真后得到的二阶锁相环波特图，图 3.13(b)为三阶锁相环的波特图，其各参数如表 3.1 所示。

表3.1 不同阶锁相环对应的参数@f_{REF}=62.5 MHz，N=50

锁相环类型	I_{CP} (μA)	K_{VCO} (GHz/Hz)	N	R_1 (KΩ)	C_1 (pF)	C_2 (pF)	ω_b (MHz)	PM (°)
二阶	200	4	50	6.28	50	/	2.5	58
三阶	200	4	50	6.28	50	3	2.5	63

中国知网 https://www.cnki.net




图3.13 锁相环开环波特图(a)二阶锁相环 (b)三阶锁相环

从图 3.13(a)中可以看到，对于二阶锁相环，只要将零点设计在环路带宽之内，就可以很轻松地得到 50°以上的相位裕度。而对于三阶锁相环，由于存在第三极点的问题，需要将零点尽可能往带宽以内，第三极点往带外推。根据设计经验，想获得比较良好的相位裕度（例如 60°），可以将零点确定在带宽的 1/4 处，将极点确定在 4 倍的带宽处即可获得良好的相位裕度。在实际电路中，这通常可以通过将 C_2 的值设为 C_1 的 1/15 来实现。

闭环分析是从阻尼因子以及自然频率出发，分析环路稳定性以及锁定时间。这两个参数在第二章中介绍过，根据式(2-20)，设计小自然频率以及高阻尼的环路需要增大环路滤波器电容，但大电容会消耗更多的面积。

锁相环的两个极点位置可以用阻尼因子和自然频率表示为：

$$s_{1,2}=\left(-\zeta\pm\sqrt{\zeta^2-1}\right)\omega_n \tag{3-28}$$

当阻尼因子小于 1 时，会产生一对共轭极点，表明系统处于欠阻尼状态；而当阻尼因子大于 1，两个极点变为整数，系统处于过阻尼状态。阻尼因子对系统建立过程中的过冲大小和衰减速度有着重要影响。在欠阻尼情况下，系统阶跃响应包含的衰减项和振荡项如下：

$$H(t)=e^{-\zeta\omega_n t}\sin(\omega_n t\sqrt{1-\zeta^2}) \tag{3-29}$$

当使用小滤波器电容、阻尼因子小于 1 时，自然频率会决定衰减的振荡频率，较

中国知网 https://www.cnki.net

大的自然频率会导致衰减得更快；而阻尼因子则会决定衰减的幅度，大阻尼会使过冲衰减得更快。然而当阻尼因子大于 1 时，系统的过冲会减弱，但响应时间变长。为了在响应时间和过冲之间进行平衡，通常会选择阻尼因子位于 0.7 至 0.8 之间。

图 3.14 为用 Matlab 模拟锁相环的闭环环路分析流程图：





图3.14 电荷泵锁相环闭环环路模型

图 3.15(a)为二阶电荷泵锁相环在不同阻尼因子情况下的阶跃响应（对应表 3.2 中的环路参数），从阶跃响应曲线可以看出，阻尼因子越大其瞬态过冲的幅度越小。且在不同的自然频率下，其锁定的速度也不同，自然频率越高，其锁定时间越短。

表3.2 二阶电荷泵不同阻尼下的环路参数@f_{REF}=62.5 MHz

I_{CP}(μA)	K_{VCO}(GHz/V)	N	R(kΩ)	C(pF)	ζ	ω_n(10^6rad/s)
100	4	50	2.5	50	1	5
100	4	50	0.5	50	0.2	5
200	1	50	2.5	100	2	2.5



(a) (b)

图3.15 不同阻尼下归一图(a)阶跃响应 (b)幅频特性

中国知网 https://www.cnki.net

图 3.15(b)展示了不同阻尼下的频率响应曲线。可以看出，二阶锁相环系统对输入信号呈低通滤波特性，在锁定时，由于前向增益有限，所以会存在相位误差。同时误差函数则完成了高通滤波。在 0 至ω_n处，频谱保持平坦，这使得二阶锁相环能够对输入参考信号的相位和频率锁定，而带外的输入相位调制被衰减。

3.2.2 自偏置锁相环建模与分析

自偏置锁相环建模是在基本电荷泵锁相环上的改版，基础模块的建模并不困难，其中主要设计的模块是频率-电流转换模块和锁定检测模块。

频率检测模块的 Simulink 模型如图 3.16 所示。当参考时钟信号进入该模块时，通过信号幅值判断（Threshold，一般设为电源电压的一半）将其转化为方波，方波每次上升沿触发一次周期测量模块进行采样，每次采样会产生一个时间差，当时间差大于 0 时，触发频率计算模块，通过求倒数算出其时钟频率。




图3.16 频率检测模块 Simulink 模型

图 3.17 为锁定时间检测电路的 Simulink 模型。锁相环输出的时钟信号经过频率检测模块后，与目标时钟信号频率做差取绝对值，然后经过 Zero-Order Hold 模块进行 8 次采样并保持，随后将这 8 个时钟误差取平均值与要求的频率误差进行比较。如果平均误差频率小于要求的频率误差，则产生上升沿信号并触发锁定信号，从而可以检测出锁定时间。




图3.17 锁定检测模块 Simulink 模型

中国知网 https://www.cnki.net

根据自偏置锁相环工作原理设计了如图 3.18 所示的 Simulink 的系统模型。输入的时钟信号源为 Pulse Generator，产生了时钟频率为 62.5 MHz 的方波信号。PFD 为常规三态结构；电荷泵为可变电流型电荷泵，可以根据输出频率改变充放电电流；滤波器为线性化结构，可以直接由传递函数代替；VCO 的输出为方波；锁定检测模块可以检测是否锁定，同时给 IrefGen 模块开关提供选择信号。开始时，电路未锁定，输入电荷泵的电流为由 VCO 的输出时钟频率所控制，当电路锁定后，电荷泵电流由参考时钟频率控制而保持不变。




图3.18 自偏置锁相环 Simulink 模型

图 3.19 为自偏置锁相环的瞬态仿真图。在输入频率不变，只改变分频比的条件下，输出频率为 3.125 GHz 时，锁定时间为 5.25 μs，且过冲较小，说明所选阻尼因子合理。在输出频率为 1.25 GHz 时，锁定时间为 3.25 μs。锁相环的锁定时间与跳变频率(Δf)呈正相关。此外，两个电压控制信号的过冲幅度相近，说明其阻尼特性与分频比无关，与分析结果相符。




图3.19 不同分频比下自偏置锁相环瞬态图(a)3.125G (b)1.25G

中国知网 https://www.cnki.net

3.3 锁相环相位噪声分析与评估

本文探讨的是锁相环在 SerDes 链路中用于产生时钟信号的应用。在该应用中，主要考虑的问题是时钟抖动。由于时钟抖动难以通过仿真或单独对各个模块进行评估而直观地得出，因此需要研究锁相环的相位噪声，通过降低输出信号的噪声水平来降低输出时钟抖动。锁相环的噪声不仅与各个模块的噪声水平相关，还与各个参数和整个环路的带宽相关。在进行电路设计之前，需要合理评估各个模块的噪声水平以及带宽位置对输出噪声的影响，并做出最优的选择。

在进行锁相环的设计时，首先可以在已有的环路模型基础上加入噪声源，以分析不同模块对输出信号噪声的传输特性。其次，可以进一步分析各个模块中等效噪声模型，并找到降低其相位噪声的主要方法。最后，可以使用 Matlab 来拟合输出噪声，并设计合适的参数和环路带宽，以完成指标设计。

3.3.1 环路噪声分析

锁相环在锁定状态下可以使用线性化模型来分析。锁相环各个模块都会有器件产生噪声，而其对输出信号的影响也不尽相同，所以需要引入噪声模型来分析各噪声源对输出信号的影响。图 3.20 为锁相环环路噪声模型。输入参考源噪声 $\varphi_{REF,n}$，鉴频鉴相器和电荷泵的电流噪声 $i_{PFD/CP,n}$，环路滤波器电压噪声 $V_{LPF,n}$，压控振荡器噪声 $\varphi_{VCO,n}$，分频器噪声 $\varphi_{DIV,n}$ 以及输出端的输出噪声为 $\varphi_{OUT,n}$。




图3.20 锁相环环路噪声模型

从输入参考源噪声到输出端噪声的传输函数为：

$$\begin{aligned}\theta_{OUT,n} &= (\theta_{REF,n} - \frac{1}{N}\theta_{OUT,n})\frac{I_{CP}}{2\pi}H_{LPF}(s)\frac{K_{VCO}}{s} \\ \Rightarrow \frac{\theta_{OUT,n}}{\theta_{REF,n}} &= \frac{N\cdot H_{ol}(s)}{1+H_{ol}(s)}\end{aligned} \tag{3-30}$$

中国知网 https://www.cnki.net

式(3-30)中的开环传输函数为；

$$H_{ol}(s)=\frac{I_{CP}K_{VCO}H_{LPF}}{2\pi sN} \tag{3-31}$$

同理可以得到其他模块的传输函数为：

$$\begin{aligned}\frac{\theta_{OUT,n}}{i_{PFD/CP,n}}&=\frac{2\pi}{I_{CP}}\cdot\frac{N\cdot H_{ol}(s)}{1+H_{ol}(s)}\\ \frac{\theta_{OUT,n}}{V_{LPF,n}}&=\frac{K_{VCO}/s}{1+H_{ol}(s)}\\ \frac{\theta_{OUT,n}}{\theta_{VCO,n}}&=\frac{1}{1+H_{ol}(s)}\\ \frac{\theta_{OUT,n}}{\theta_{DIV,n}}&=-\frac{N\cdot H_{ol}(s)}{1+H_{ol}(s)}\end{aligned} \tag{3-32}$$

将二阶滤波器传输函数带入各模块噪声传输函数后，得到了如图 3.21 所示的幅频响应曲线。从图中可以看出，环路对输入参考时钟和电荷泵的噪声起到了低通滤波的作用，因此输出在低频处的噪声主要由电荷泵和分频器引入。而环路对滤波器的噪声则起带通滤波的作用，对 VCO 的相位噪声则起到了高通滤波的作用，因此输出在高频处的噪声主要由 VCO 引入。

通过分析环路的传输函数，可以优化输出噪声。在考虑输入参考时钟、分频器和电荷泵的情况下，它们的噪声传输函数都包含分频比 N，这意味着它们对总相位噪声的贡献是 N^2 倍。对于一些高频输出的锁相环，N 需要取很大，因此低频噪声对输出的影响更大。在这种情况下，需要减小带宽以降低带内的噪声。

对于电荷泵，从式(3-32)看到，其系数上含有电荷泵电流和分频比，所以可以通过降低分频比和增大电荷泵电流来减少电荷泵对输出噪声的贡献。但是，需要注意的是，电荷泵存在失配的问题，增大电流会导致一部分电流进入滤波器中，在充放电过程中引入毛刺，从而增大了在参考频率处的杂散。因此，在调整电荷泵电流时，需要综合考虑环路带宽、相位噪声以及参考杂散等因素。

对于环路滤波器而言，其传输函数系数上含有压控振荡器增益 K_{VCO} 且呈带通特性，因此可以通过减小压控振荡器的增益或者增大带宽来抑制环路滤波器的噪声。

通过观察图 3.21(d)，可以发现环路对 VCO 的输出噪声呈现高通滤波特性。因此，在输出噪声相位曲线上，高频部分的噪声主要是由 VCO 引起的。为了抑制 VCO 的噪声，在环路上只能通过增大环路带宽来实现。然而，带宽增大会导致低频部分的分

中国知网 https://www.cnki.net

频器和电荷泵噪声也增大。因此，需要在综合考虑带宽范围的情况下进行选择。




图3.21 各模块幅频响应曲线(a)REF (b)PFD/CP (c)LPF (d)VCO

3.3.2 各模块噪声模型

锁相环的参考时钟主要由外部的晶振产生，具有优良的相位噪声，对整个环路输出噪声影响不大，所以通常使用简易模型进行代替。尽管分频器的噪声虽然不能被忽略，但在设计时，其属于数字模块，可以通过使用先进结构和输出端同步技术来减少其噪声。因此，在考虑输出噪声时，主要需要考虑电荷泵、环路滤波器和 VCO 的影响。

（1）电荷泵等效输出噪声

图 3.22 中展示了漏端开关电荷泵的基本结构和等效噪声模型[43]。其中，UP 和 DN 分别是相位频率检测器（PFD）的输出时钟信号，I_{CP} 表示电流源电流。在锁定状态下，由于 PFD 需要消除电荷泵的死区，因此会存在一段同时导通的时间 T_{on}。

由充放电电流不匹配引入的静态相位误差（ΔT）为：

$$\Delta T = \frac{\Delta I}{I_{CP}} T_{on} \tag{3-33}$$

中国知网 https://www.cnki.net




图3.22 漏端开关型电荷泵等效噪声模型

将式(3-33)的静态相位误差转化为弧度制：

$$\Delta\phi_{OUT} = 2\pi \frac{\Delta I}{I_{CP}} \frac{T_{on}}{T_{REF}} \tag{3-34}$$

在静态相位误差内，由两个电流源引入的噪声功率相叠加得到总的噪声功率为：

$$\overline{\Delta\phi_{OUT}^2} = 4\pi^2 \frac{2\overline{I_n^2}}{I_{CP}^2} \frac{T_{on}^2}{T_{REF}^2} \tag{3-35}$$

UP 和 DN 信号的谐波可以将高频噪声转移到基带上。由于每个谐波转换到两个噪声边带，并且是不相关的，所以对式(3-35)进行修正得到：

$$\overline{\Delta\phi_{OUT,tot}^2} = 4\pi^2 \frac{2\overline{I_n^2}}{I_{CP}^2} \frac{2NT_{on}}{T_{REF}} \tag{3-36}$$

式中，N 为乘法因子，对于 MOS 管热噪声，产生的噪声功率谱密度为：

$$S_{PFD/CP,n} = 4\pi^2 \frac{16kT\gamma}{(V_{GS} - V_{TH})I_{CP}} \frac{2NT_{on}}{T_{REF}} \tag{3-37}$$

从式(3-37)中可以看出，电荷泵的输出噪声主要与导通时间和电荷泵电流有关。导通时间越短，输出噪声越小，但如果导通时间过短，电荷泵可能无法完全导通，从而引入更多的杂散。另一个方法是增加电荷泵电流，这样输出噪声也会减小，但电流增大会使环路带宽增大，将更多的带内噪声传输到输出，并且功耗增加。因此，电荷

中国知网 https://www.cnki.net

泵电流也是一个折衷的结果。

（2）环路滤波器等效输出噪声

无源滤波器的噪声源主要是电阻上的热噪声。其一阶、二阶环路滤波器等效噪声模型如图 3.23 所示：




图3.23 无源滤波器的噪声等效模型(a)一阶 (b)二阶

对于一阶环路滤波器，其噪声功率谱密度为：

$$S_{LPF,n} = S_{R,n} = 4kTR_1 \tag{3-38}$$

对于二阶环路滤波器，其 V_R 到 V_{out} 的传输函数为：

$$\frac{V_{out}}{V_R}(s) = \frac{sC_1R_1}{s^2C_1C_2R_1 + s\left(C_1 + C_2\right)} \tag{3-39}$$

得到二阶环路滤波器的功率谱密度为：

$$S_{LPF,n} = 4kTR_1\left[\frac{V_{out}}{V_R}(s)\right]^2 = 4kTR_1\left[\frac{sC_1R_1}{s^2C_1C_2R_1 + s\left(C_1 + C_2\right)}\right]^2 \tag{3-40}$$

（3）VCO 噪声参数模型

关于振荡器频率稳定性模型研究有很多，本文主要描述 Lseeon 的线性时不变反馈模型。

理想的 VCO 的噪声源是由电导产生的：其电流功率谱密度为：

$$\frac{\overline{i_n^2}}{\Delta f} = 4kTG \tag{3-41}$$

中国知网 https://www.cnki.net

对于距中心频率 $\Delta\omega$ 处的振荡器阻抗为：

$$Z\left(\omega_0+\Delta\omega_0\right)\approx j\cdot\frac{\omega_0 L}{2\dfrac{\Delta\omega}{\omega_0}} \tag{3-42}$$

式中 ω_0 为中心频率，得到 LC 的品质因子为：

$$Q=\frac{R}{\omega_0 L}=\frac{1}{\omega_0 GL} \tag{3-43}$$

将式(3-43)代入(3-42)中得到：

$$\left|Z\left(\omega_0+\Delta\omega_0\right)\right|=\frac{1}{G}\cdot\frac{\omega_0}{2Q\Delta\omega} \tag{3-44}$$

知道电流功率谱密度和阻抗，计算其在 $\Delta\omega$ 频偏处的电压功率谱密度为：

$$\frac{\overline{v_n^2}}{\Delta f}=\frac{\overline{i_n^2}}{\Delta f}\cdot\left|Z\right|^2=4kTR\left(\frac{\omega_0}{2Q\Delta\omega}\right)^2 \tag{3-45}$$

从式(3-45)看到，电压功率谱密度与中心频率、频偏、电阻值以及 Q 值相关。随着偏移频率增大，输出噪声功率谱密度呈指数下降。同时 Q 值越大，其功率谱密度越低，所以增大 Q 值对提高相位噪声至关重要。所以在设计 LC 振荡器时，会选择 Q 值比较大的一段区间，以此来优化电路的相位噪声。

将式(3-45)归一化为单边功率谱密度方程：

$$L\left\{\Delta\omega\right\}=10\log\left[\frac{2kT}{P_{sig}}\cdot\left(\frac{\omega_0}{2Q\Delta\omega}\right)^2\right] \tag{3-46}$$

由于振荡器中还存在闪烁噪声等，对式(3-46)进行修正，加入闪烁噪声因子对输出相位噪声的影响：

$$L\{\Delta\omega\}=10\log\left[\frac{2FkT}{P_{sig}}\left[1+(\frac{\omega_0}{2Q\Delta\omega})^2\right](1+\frac{\Delta\omega_{1/f^3}}{\Delta\omega})\right] \tag{3-47}$$

中国知网 https://www.cnki.net




图3.24 Lseeon 模型相位噪声功率谱密度

如图 3.24 所示，Lesson 模型相位噪声可以大致分为三个部分：第一个部分是 *1/f³* 段，其是由载波频率附近晶体管的 *1/f* 噪声引入；第二个部分是 *1/f²* 段，其是由电路的热噪声引入，以-20 dB/dec 下降；最后一部分是电路的基底噪声[44]。然而，需要注意的是，Lesson 模型是基于谐振振荡器电路构建的模型，无法对环形振荡器的相位噪声进行合理的评估。

3.3.3 输出相位噪声拟合

由前文的分析可知锁相环输出的噪声功率谱为各模块噪声到输出端的叠加。可以表示为：

$$\begin{aligned} S_{out}(f) = {} & S_{REF,n}(f)\left|H_{REF}(S)\right|^2 + S_{PFD/CP,n}(f)\left|H_{PFD/CP,n}(S)\right|^2 \\ & + S_{LPF,n}(f)\left|H_{LPF,n}(S)\right|^2 + S_{VCO,n}(f)\left|H_{VCO,n}(S)\right|^2 + S_{DIV,n}(f)\left|H_{DIV,n}(S)\right|^2 \end{aligned} \tag{3-48}$$

式(3-48)中的 $S_{REF,n}$ 为参考时钟信号的噪声功率谱密度，$S_{PFD/CP,n}$ 为鉴频鉴相器与电荷泵的噪声功率谱密度，$S_{LPF,n}$ 为环路滤波器的噪声功率谱密度，$S_{VCO,n}$ 为压控振荡器的噪声功率谱密度，$S_{DIV,n}$ 是分频器的噪声功率谱密度。

参考时钟源的相位噪声功率谱曲线可以利用模型进行模拟，其中在 1 kHz 频偏处的相位噪声为-150 dBc/Hz，并呈指数下降。而对于电荷泵、压控振荡器、分频器，可以通过简单模型或者仿真得到相应的性能指标。图 3.25 展示了在输出频率为 3.125 GHz、分频比为 50 的情况下各模块的相位噪声曲线。图 3.25(a)为模拟的输入时钟的相位噪声曲线。而其他模块都是通过仿真得到。参考时钟、振荡器和分频器输出的都是相位信号，而电荷泵输出的是电流信号。

中国知网 https://www.cnki.net






图3.25 相位噪声(a)参考时钟源 (b)鉴频鉴相器与电荷泵 (c)压控振荡器 (d)分频器

根据表 1 中的参数，再将图 3.25 中的相位噪声曲线带入噪声模型中。得到的三阶电荷泵锁相环在 36 μA 电流下的相位噪声曲线如图 3.26(a)所示，62 μA 电流下的相位噪声曲线如图 3.26(b)所示。观察不同电流下的相位噪声曲线，可以发现，图(a)在 10 kHz 处的相位噪声为-99.7 dBc/Hz，图(b)在 10 kHz 处的相位噪声为-102 dBc/Hz，说明增大电流可以在降低低频处的相位噪声，而在高频处（100 MHz）相差不大。不过需要注意的是，随着电流的增大，图中带宽的位置也从 500 kHz 增大的 1 MHz，从而引入更多带内噪声。所以在设计时，需要在性能提升和带宽控制之间做出权衡。对在 10 kHz-10 MHz 范围内的相位噪声曲线进行积分，得到两条曲线的均方根抖动分别为 4 ps 和 1.68 ps。这表明在此模型下，增大电流可以降低积分抖动。这可能是因为随着电流的增大，系统的增益和带宽都会增加，从而改善了系统的动态特性和稳定性，进而降低了系统的抖动。

中国知网 https://www.cnki.net



(a)电流为 36 μA 的三阶电荷泵噪声拟合图



(b)电流为 62 μA 的三阶电荷泵噪声拟合图

图3.26 三阶锁相环噪声拟合图

3.4 本章小结

本章详细研究几种常用的自偏置锁相环实现方法，并引出了本文的自偏置结构。基于锁相环的基本原理，搭建了传统二阶、三阶锁相环的 Matlab 模型，通过仿真得到开环的波特图和闭环的频响曲线。然后，对自偏置锁相环做行为级建模，根据瞬态仿真结果分析，实现了自偏置。此外，还从噪声的传输函数以及噪声源的角度分析影响相位噪声和抖动的因素，根据建模拟合的环路相位噪声曲线计算出积分抖动。最后，比较了电荷泵电流对输出相位噪声和积分抖动的影响。

中国知网 https://www.cnki.net

第四章 自偏置锁相环电路设计

前一章已经给出了本文的自偏置锁相环结构，本章将针对锁相环各模块的非理想效应进行分析，并提出优化设计方法。随后，按照设计指标要求进行模块设计，并对模块进行仿真验证。

4.1 鉴频鉴相器设计与仿真

4.1.1 鉴频鉴相器的非理想因素

当反馈信号和参考信号的相位差很小时，鉴频鉴相器数字信号的建立以及电荷泵在开关打开关闭的过程中，并不能在有效时间内完全建立。只有当相位差大于一定值时，电荷泵才能完全响应。这种相位差的下限称为鉴频鉴相器的死区（Dead Zone）。产生电荷泵和鉴频鉴相器死区的原因主要有两个方面。一方面，电荷泵开关是由 MOS 管构成，而 MOS 管具有一定的寄生电容（栅电容），因此在充放电过程中会存在建立和释放过程。当相位差很小时，控制开关的时钟信号不足以使电荷泵完全打开，VCO 的控制电压也不会发生明显的改变。另一方面，由于鉴相器的设计和工艺偏差，UP 和 DN 信号并不对称。当输入之间的相位差很小时，PFD 可能无法检测到相位差。由于死区的存在，PFD 的传输曲线并不是线性的。在非常小的相位差范围内，其输出增益为 0，因此锁相环在锁定时也可能存在一定的相位差。




图4.1 鉴频鉴相器死区(a)传输曲线 (b)死区时序图

从图 4.1(a)中可以看到，在原点附近（$-\theta$，θ）处，PFD 无法识别相差，平均输出电压为 0。图 4.1(b)为存在极小相差下，PFD 输出的实际波形，这使得输出信号无法完全反映实际的相差关系，导致存在一定的非线性。为解决这个问题，一般会在复位路径中插入延迟单元，确保复位信号足够宽。PFD 的典型结构如图 4.2 所示[45]。通过

中国知网 https://www.cnki.net

添加延迟单元，可以确保复位信号能够完全关闭两个 D 触发器，并使 UP 和 DN 信号有足够的时间触发。但是，在传输路径中加入延时会降低整个 PFD 模块的工作频率。此外，延迟时间还会影响电荷泵的噪声，因为延迟时间越长，电荷泵相应的导通时间也越长，从而会引入更多的热噪声，影响电荷泵以及整个锁相环的相位噪声。因此，在设计时需要综合考虑噪声以及 PFD 死区的影响，以加入合适的延迟时间。




图4.2 PFD 典型结构

4.1.2 鉴频鉴相器电路结构

在常见的几种 PFD 结构中，需要综合考虑功耗、工作频率以及鉴相范围等因素，为了最优化设计，本方案选择了边沿触发式的 PFD 结构。同时，采用了真单项时钟结构（TSPC）的 D 触发器，整体结构如图 4.3 所示：




图4.3 三态 PFD 结构

典型带复位的 TSPC-D 触发器结构如图 4.4(a)所示，但由于其 D 输入端始终处于


中国知网 https://www.cnki.net

高电平状态，因此可以对其进行改进，如图 4.4(b)所示。在 Reset 和 CLK 输入均为 0 时，M_0、M_1 导通，M_2 截止，节点 A 会被充电至高电平，B 点和输出都处于不定态。在下一时钟周期中，当 CLK 上升沿到达时，M_4 和 M_5 均为高电平，同时导通，B 点被拉低，Q 点被置为高电平。当 Reset 为高电平时，A 点被拉低到地，M_3 导通，B 点被拉升到高电平，输出为 0。

该 TSPC-D 触发器有三种工作状态：

1. 异步数据复位状态：Reset=1，所有的输出都会被强制为低电平。
2. 数据保持状态：Reset=1，CLK=0，A=1，B=0，Q=1.在此状态下，D 触发器保持之前存储的状态。
3. 输出置位状态：Reset=0，CLK=↑，A=1，B=0，Q=1。在此状态下，当输出时钟上升沿到来时，D 触发器的输出被置为高电平。

根据分析，该电路在复位端为低电平，时钟处于上升沿时，输出变为高电平。当复位信号变为高电平时，输出被强制为低电平。这符合设计要求。此外，该电路仅包含 6 个 MOS 管和一个反相器，只有三条从电源电压到地的支路，因此相较于典型结构功耗大幅度降低。



(a) (b)

图4.4 带复位真单项时钟 D 触发器(a)典型结构 (b)改进结构

改进结构的两输入与非门如图 4.5(a)所示。在常用的与非门中，输入信号 A 和 B 到输出的时间不同，这会导致 PFD 的两个 D 触发器到复位端的时间不同，会在特定频率偏移处引入杂散。此外，PFD 的输出 UP 和 DN 信号经过不同的电路到达输出，而不同电路延迟也有所不同，导致不能同时到达电荷泵开关，对电路性能造成巨大影响。从图 4.6 中可以看到，由于 UP 信号和 DN 信号存在一定的相差，这会在每一次上升沿时给 VCO 控制电压造成一定的纹波，并在输入频率的频偏处产生杂散。当锁定时，相位偏差越小，那么所引起的纹波幅度和杂散幅度也会随之减小。

中国知网 https://www.cnki.net




图4.5 (a)两输入与非门 (b)延迟单元




图4.6 锁定存在相差时控制电压纹波

此外，本文电荷泵采用差分开关结构，需要两对相反的开关信号。但由于传输路径的不同，四个控制信号到达输出端的延迟不尽相同。因此，为保证电荷泵开关同时导通和关闭，需要在 D 触发器后面接缓冲部分。缓冲器电路结构如图 4.7 所示。通过设置传输门延迟与反相器延迟相同，其次在输出端加上交叉耦合的反相器，来使其上升沿与下降沿交点处于中间电平，相位相差 180° 。





图4.7 鉴频鉴相器缓冲模块


中国知网 https://www.cnki.net

4.1.3 鉴频鉴相器电路仿真

图 4.8 展示了反馈时钟分别滞后、超前和与参考时钟时对齐时的信号波形图。从图 4.8(a)可以看到，在反馈时钟信号滞后于参考时钟时，UP 信号占空比大于 DN 信号，充电时间大于放电时间，此时电荷泵处于充电状态，而图(b)中，DN 信号比 UP 信号更宽，电荷泵处于放电状态。图(c)中，两个输入时钟信号相差为 0，此时 UP 信号和 DN 信号的宽度即为延迟单元的宽度，经过测量得到其延迟为 450 ps。此外，UP 信号和 DNB 信号的上升沿与下降沿交点位于 VDD/2 处，这表明缓冲电路性能良好，PFD 能让电荷泵同时导通。



(a)



(b)

中国知网 https://www.cnki.net




图4.8 PFD 瞬态仿真图(a)相位滞后 (b)相位超前 (c)相同相位

图 4.9 展示了 PFD 在 TT，27℃的标准条件下，输入频率为 62.5 MHz 时的鉴相曲线，其鉴相范围为（-340°，340°）。在这个范围内，PFD 的特性曲线呈现线性关系。表 4.1 列出了 PFD 在不同工艺角下和不同频率下的鉴相范围。可以看到，在各个条件下都可以实现（-320°，320°）的鉴相范围，具有很大的捕捉范围。




图4.9 PFD 鉴相曲线

表4.1 PFD 各个工艺角下的鉴相范围

输入频率	TT 27℃	FF -40℃	SS 125℃
10M	(-350°，350°)	(-340°，340°)	(-340°，340°)
50M	(-340°，340°)	(-340°，340°)	(-330°，330°)
100M	(-340°，340°)	(-320°，320°)	(-340°，340°)


中国知网 https://www.cnki.net

4.2 电荷泵设计与仿真

电荷泵是锁相环中的重要模块，它通过控制电流充放电开关将离散型的数字信号转化为模拟信号。本节将深入研究常用的电荷泵类型以及非理想特性，并着重探讨如何进行优化设计和仿真。

4.2.1 常见电荷泵结构

常见的电荷泵结构如图 4.10 所示[46]，(a)中是开关结构位于电流源的栅极，充放电晶体管的栅极电压受到开关控制。在电荷泵中，通常充放电晶体管的栅长不会选用工艺的最小栅长，这是为了减小沟长调制效应；同时宽长比较大，为减小 V_{DS}，从而扩大输出电压范围。即开关管要驱动的负载电容等于充放电管的栅极输入电容，因此栅极开关结构的速度很慢。(b)结构中的开关位于电流源的漏端，开关上的数字信号会直接对输出信号造成干扰；其次，电流源 MOS 管的漏极电容会分流信号电荷；由于在开始从打开到闭合，电流源的漏极电容都需要完成充放电过程，才能使电路正常工作，所以开关速度慢。(c)结构中的开关位于电流源的源端，相对于(b)在扰动上有较大改善，由于电流源位于开关管与输出之间，开关管无法对输出造成影响。此外，电流源漏端与输出端相连，没有寄生电容的充放电问题。



(a)栅端开关　　(b)漏端开关　　(c)源端开关

图4.10 常见电荷泵结构

4.2.2 电荷泵的非理想效应

在实际电荷泵电路中，由于寄生电容和电路不匹配，会存在各种非理想效应，例如电流失配、时钟馈通和电荷共享等情况，这些非理想效应都会导致锁相环在锁定时存在一些相位差，从而影响锁相环的噪声性能。

中国知网 https://www.cnki.net

（1）电流失配

在理想情况下，由于充电电流和放电电流都是由基准电流源拷贝而来，故应相等。但是由于 PMOS 和 NMOS 的复制能力、电路所处环境不同和工艺偏差等，造成电流失配。失配电流在锁定时会造成参考时钟和反馈时钟含有一定的相位差，给锁相环的输出带来确定性抖动，所以需要在设计中减小失配。

（2）时钟馈通

时钟馈通是输入时钟通过栅漏交叠寄生电容直接影响输出信号，导致 V_{ctrl} 信号上会有一些纹波从而恶化锁相环的噪声。为降低时钟馈通的影响，其一是加 dummy 管，使用差分信号释放输入跳变时的电荷变化，另外是采用差分开关输入。

（3）电荷共享

电荷泵在工作时，PMOS 管输出流过环路滤波器，为环路滤波器充电，NMOS 管对环路滤波器放电。电荷泵关断时，PMOS 和 NMOS 的源端分别是 V_{DD} 和 GND 电位，此时电源会对源端节点寄生电容充电，源端积累电荷。当电荷泵开关关断开启的瞬间，源端寄生电容的积累电荷会释放到 LPF 中，造成 VCO 控制电压产生尖峰，为锁相环带来抖动，恶化锁相环相位噪声。

（4）电荷注入

电荷注入是指 NMOS 和 PMOS 开关管，在导通时沟道会分别积累电子和空穴，关断时沟道内的电子会流向 MOS 管的源漏端，从而导致输出节点电压的波动。解决电荷注入采用传输门作为开关，注入的电子和空穴会抵消。




图4.11 电荷泵非理想效应(a)时钟馈通 (b)电荷注入

4.2.3 电荷泵电路结构

基于以上分析，为了兼顾工作频率和电流匹配性，本文采用源极开关结构。但由于电流源存在沟长调制效应、充放电电流存在失配，并且输出点的电压在不断变化，导致充放电电流源 V_{DSN} 与 V_{DSP} 不同。为了保证电流镜像复制，所以采用运算放大器

中国知网 https://www.cnki.net

进行钳位。具体电路结构如图 4.12 所示。

在图 4.12 中，最左边的支路是电流源支路，PW 是控制使能信号，控制 M_0 管导通与否。当 PW 为 1 时，电路导通，电荷泵处于工作状态。M_1 连接成三接管接法用于电流复制，M_2 在支路中与充放电电路保持对称，减小随机失配。第二条支路为复制支路，积分路径电流复制比为 x：1，比例路径电流复制比为 1：y。在锁定状态下，V_0 保持稳定，运放通过调整电压 V_P 来使 V_A 与 V_0 相等。同时，通过 M_3 与 M_5 使充放电电流相等。只要误差放大器在较大的共模输入范围内有足够的增益，因此该结构电荷泵电压范围可以做到很宽。R_0 和 C_0 是通过 miller 以及零点补偿，使正负反馈环路保持稳定。




图4.12 电荷泵电路结构

宽输入范围运算放大器电路如图 4.13 所示，其为互补输入的折叠共源共栅放大器。输入采用两对 PMOS 管和 NMOS 管来增大输入范围，当一对 MOS 管关闭，另外一对就开启，能在很大的输入范围内存在直流增益。

图 4.14 是仿真得到的运算放大器在全共模输入下的增益曲线。可以看到，在输入电压 0-1.2 V 的范围内，运算放大器的增益都保持在 67 dB 以上，起到运放钳位和扩大输出范围的作用。因此，电荷泵能够在很大的输出范围内正常工作。

中国知网 https://www.cnki.net




图4.13 运算放大器结构图




图4.14 运算放大器幅频响应曲线

M_7 和 M_{12} 都是 dummy 管，它们的作用是有效减少电荷注入和时钟馈通效应。在电荷泵中使用 dummy 管可以显著减小开关关断瞬间的充电电流毛刺，避免过大的电流脉冲，并减小在该时刻 VCO 控制电压的电压纹波。这些优化都有助于降低电路的杂散。图 4.15 为电荷泵是否使用 dummy 管的充电电流瞬态对比图，可以清晰地观察到，使用 dummy 管后，在开关关断瞬间，充电电流毛刺减小了。

中国知网 https://www.cnki.net




图4.15 电荷泵充电瞬态图(a)不使用 dummy 管 (b)使用 dummy 管

4.2.4 电荷泵的仿真

（1）静态电流匹配性

图 4.16(a)是电荷泵无运算放大器的静态电流匹配性曲线，由于沟长调制效应，输出电压越高，充电电流逐渐增大，放电电流逐渐减小。而图 4.16(b)则是采用运算放大器钳位的静态电流匹配曲线。可以看到：利用运算放大器钳位可以在 0-1.1 V 范围内保持良好的充放电电流匹配性，且在中心电压（0.6V）附近的电流失配仅为 3 nA。因此，利用运算放大器钳位可以增大匹配范围和减小静态充放电失配，从而优化电荷泵性能。




图4.16 电荷泵静态匹配性(a)无运放 (b)运放钳位

（2）动态电流匹配性

对 PFD 和 CP 进行联合瞬态仿真，图 4.17(a)为输入参考时钟与反馈时钟存在相

中国知网 https://www.cnki.net

位差时，电荷泵对电容充放电的瞬态图。输出电压在 50 mV-1.2 V 之间时，电荷泵充放电为规则阶梯状，存在良好的动态充放电特性。图 4.17(b)是相位差为 0 时，电荷泵输出电压的变化，可以观察到其输出电压在逐渐减小，说明电荷泵的平均放电电流微大于放电电流，电路存在一定的动态失配，会造成锁定时存在相位差，但是其失配率较小，在可接受范围以内。




图4.17 PFD/CP 瞬态仿真图(a)存在相位差 (b)无相位差

（3）PFD/CP 输出噪声

图 4.18 展示了 PFD/CP 的输出电流噪声曲线。在电路设计和版图设计过程中，由于失配等因素的影响，锁定时可能会出现相位差。图中对比了存在相位差和无相位差时的输出噪声曲线。相位差的存在会恶化电荷泵的输出噪声，因此在电荷泵的设计过程中，尽可能降低失配对整个锁相环电路设计的影响十分重要。




图4.18 PFD/CP 输出噪声曲线

中国知网 https://www.cnki.net

4.3 环路滤波器设计

4.3.1 采样复位滤波器

在原点具有两个极点的电荷泵锁相环需要引入一个零点来保持稳定性。大多数方法包括引入与电容并联的电阻或使用前馈技术。然而，增加滤波器电容大小可以减小抖动，但会降低环路稳定性并增大版图面积。本文采用一种采样-复位环路滤波器架构来解决这个问题。该架构的关键思想是生成一个恒定的比例电流，该电流的值等于整个更新周期内的平均电流。这个比例电流可以产生与标准电荷泵锁相环相同的稳定零点位置，但同时也产生一个无纹波的振荡器控制电流，从而最小化抖动。这种结构可以通过在每个更新周期的开始时，对采样电容电压执行复位来实现。复位信号与更新频率同步，并由 PFD 产生。这个体系结构的主要优点是它不需要额外的滤波，并且有更好的抖动性能。采样-复位环路滤波器结构如图 4.19 所示[47]。




图4.19 采样复位环路滤波器

Q_i 代表积分路径电荷泵提供的电流，Q_p 代表比例路径电荷泵提供的电流。在每个参考时钟周期内，积分路径会向电容 C_1 充电。而在每个交替的参考时钟周期内，电容 C_{2a} 或 C_{2b} 会交替放电，而另一个电容则会充电。这样，比例路径的电流会通过电容耦合到 VCO 的控制电压上，而积分路径则直接控制环路电容 C_1。电路的时序图如下图 4.20 所示。从图中可以看到，在没有积分路径的情况下，每个周期内比例电路都会对控制电压进行充电。但在周期结束前，通过放电，重新恢复到控制电压，保持对环路比例项控制。

控制开关 S_1 和 S_2 是两相非交叠时钟信号，它们的工作频率是参考时钟频率的一半。这些时钟信号交替地复用比例电荷泵的输出 Q_p 到电容 C_{2a} 和 C_{2b} 上。时钟信号 R_1 和 R_2 控制放电时，电容节点连接到 V_{rst}，从而释放电容中的电荷，达到复位的目的，以保证在每个周期内都可以产生恒定的电流。

中国知网 https://www.cnki.net




图4.20 比例路径采样复位环路滤波器时序图

图 4.21 为滤波器控制产生电路。参考时钟信号经过一个 D 触发器进行二分频，然后再由两相不交叠电路产生控制信号 S_1 和 S_2。R_1 和 R_2 为交替导通的放电开关。




图4.21 控制信号产生模块

在相同的参考电流下，VCO 控制电压的纹波大小受到电路中使用的滤波器的影响。图 4.22 为两种滤波器的 VCO 控制电压波形图。相同电容 C_1 和等效电阻下，采用 Sample-Reset 滤波器可以显著减小控制电压的纹波。




图4.22 不同滤波器的控制电压纹波

中国知网 https://www.cnki.net

4.3.2 稳定性分析

由于采样复位滤波器为离散信号，需要先在 z 域中分析，a 为比例路径电流和积分路径电荷泵电流之比。在 z 域下得到其传输函数为[4]：

$$\frac{\theta_0(z)}{\theta_i(z)}=\frac{\frac{2\pi K_{VCO}I_{CPI}}{\omega_{REF}^2NC_1}+(z-1)\frac{2\pi K_{VCO}I_{CPI}}{\omega_{REF}^2NC_1}(2\pi(1+a))}{(z-1)^2+(z-1)\frac{2\pi K_{VCO}I_{CPI}}{\omega_{REF}^2NC_1}(2\pi(1+a))+\frac{2\pi K_{VCO}I_{CPI}}{\omega_{REF}^2NC_1}} \tag{4-1}$$

由 z-1=e^{sT}-1≌sT_{REF} 可得其 s 域传输函数为：

$$\frac{\theta_0(s)}{\theta_i(s)}=\frac{\frac{K_{VCO}I_{CPI}}{2\pi NC_1}+s\frac{K_{VCO}I_{CPI}}{2\pi N}\frac{T_{REF}(1+a)}{C_1}}{s^2+s\frac{K_{VCO}I_{CPI}}{2\pi N}\frac{T_{REF}(1+a)}{C_1}+\frac{K_{VCO}I_{CPI}}{2\pi NC_1}} \tag{4-2}$$

等效的采样复位滤波器电阻以及阻尼因子 ζ 和固有频率 ω_n 为：

$$\begin{aligned}R_{P,SR}&=\frac{T_{REF}(1+a)}{C_1}\\ \omega_n&=\sqrt{\frac{K_{VCO}I_{CPI}}{2\pi NC_1}}\\ \zeta&=\frac{R_{P,SR}}{2}\sqrt{\frac{I_{CPI}K_{VCO}C_1}{2\pi N}}=\frac{T_{REF}(1+a)}{2C_1}\sqrt{\frac{I_{CPI}K_{VCO}C_1}{2\pi N}}\end{aligned} \tag{4-3}$$

a 为 25 远大于 1，则：

$$\begin{aligned}R_{P,SR}&=\frac{aT_{REF}}{C_1}\\ \omega_n&=\sqrt{\frac{K_{VCO}I_{CPI}}{2\pi NC_1}}\\ \zeta&=\frac{R_{P,SR}}{2}\sqrt{\frac{I_{CPI}K_{VCO}C_1}{2\pi N}}=\frac{aT_{REF}}{2C_1}\sqrt{\frac{I_{CPI}K_{VCO}C_1}{2\pi N}}\end{aligned} \tag{4-4}$$

对于参考频率为 62.5 MHz，分频比为 50，输出频率为 3.125 GHz，选取 a 为 25，计算最优环路稳定性，得到的其他参数如下表 4.2 所示：

中国知网 https://www.cnki.net

表4.2 锁相环各参数

Fref(MHz)	I_{Cpi}(μA)	I_{Cpp}(μA)	N	C_1	ζ	$\omega_n(10^6 rad/s)$	ω_b(MHz)
62.5	36.25	906.25	50	36.25	0.714	3.56	0.81

从表 4.2 中看到，阻尼因子为 0.7 左右，说明在锁定过程有良好的稳定性，并且带宽为 0.8 MHz 可以抑制振荡器控制电压纹波和低频处的噪声。

积分路径与比例路径的电流比值主要取决于启动时间，整体版图面积（电容面积占整体版图的主要）以及电荷泵抖动的要求。积分路径中的电流越大，其对整体的抖动贡献越小，但考虑到功耗以及电容的面积要求，所以设定电流为 36.25 μA。而比例路径的电流对启动速度影响很大，比值越大，锁定的时间越短，但同时对整体功耗影响较大，所以设定为 25。

在设定了双路径的电荷泵电流后，可以根据式(4-4)来决定电容的大小，本文使用的电容为 MOM 电容，其面积较大，所以为了更小的面积，需要综合考虑环路稳定性以及积分电荷泵电流的大小。

4.4 压控振荡器设计与仿真

压控振荡器决定锁相环高频处的相位噪声，其输出的时钟信号直接影响整个电路的性能。为了在满足面积和抗电源噪声的能力的前提下，设计了一种采用电流模结构的环形振荡器。该振荡器需要满足以下性能指标

1. 全工艺角下能够达到 1.25 G-3.125 G 的输出频率范围且有一定的裕量，以确保输出频率的稳定性和可靠性。
2. 在输出频率范围内，具备良好的线性度，尽可能减小 K_{VCO}，以提高输出信号的稳定性和精度。
3. 具备良好的抗干扰能力，能够有效地降低电源和外部干扰源的噪声，以保证信号的质量。
4. 具备低功耗和小面积的特点，以满足设计的需求。

在设计过程中，应该全面考虑各种因素，并结合实际情况，选取合适的电路结构和器件参数，以实现所需的性能指标。

图 4.23 展示了不同电源电压下输出频率的变化情况。当中心频率约为 1.4 GHz 时，电源电压在 1.1 V-1.3 V 之间变化，电流型压控振荡器的频率变化幅度小于 10%。而同样变化电源电压的电压模结构压控振荡器的频率变化幅度可以达到 15%或更高。使用电流模结构可以有效地抑制电源噪声对输出频率的影响，所以可以采用电流型振荡器。

中国知网 https://www.cnki.net




图4.23 不同电源电压的频率曲线


4.4.1 VI 转换电路

由于本文采用的是电流输入的 CCO，而滤波器输出的信号为电压信号，因此需要使用 VI 转换电路将控制电压信号转换为电流信号。通常使用基于运放的 VI 转换电路，如图 4.24(a)所示。然而，本文使用的是源极退化 VI 转换器，如图 4.24(b)所示。源极退化结构仅使用一个 NMOS 管，比基于运放的 VI 转换电路更简单，能够有效降低锁相环的功耗和面积。

其传输函数可以表达为：

$$G_m = \frac{I_{out}}{V_{in}} = \frac{g_m}{1+g_m R} \tag{4-5}$$

式中 g_m 为 NMOS 的跨导，当 V_{in} 增大时，g_m 也增大，当 $g_m R$ 远大于 1 时，其等效跨导近似为 $1/R$。在设计时，可以增大其宽长比，并选用低 V_T 的 NMOS 管来使其有更大的 g_m。



(a) (b)

图4.24 VI 转换电路(a)基于运放 (b)源极退化

中国知网 https://www.cnki.net

M_1 采用低压的 NMOS 结构，在 DC 仿真结果（图 4.25）中，其阈值电压为 150 mV。因此，从 0.15 V 开始，VI 转换器就会产生微弱的电流流过，而在 0.4 V-0.9 V 范围内，其近似于一个线性转换曲线。在 VI 转换电路中，使用的源极退化电阻为 1000 Ω，通过图中的粗略计算，其等效跨导为 0.88，与理论计算结果相近。




图4.25 源极退化 VI 曲线

4.4.2 流控环形振荡器

振荡器的输出频率与级联的级数成反比，为了获得更大的频率范围，可以适当减少级数。更多的振荡器级数引入了更多的噪声源，恶化了振荡器的相位噪声。因此，减小振荡器级数不仅可以优化噪声性能，还可以减小面积和设计复杂度，本文选择四级反相器结构。而四级反相器级联是无法震荡的，因为环路一直存在稳态。如图 4.26 所示[48]电路，四级环形振荡器可以起振并且含有四个反相器延迟。在对角节点之间放置交叉耦合的反相器，设置初始条件，解决了直流处锁存问题。此外交叉耦合对让对角线节点之间保持 180°相位差，通过两级反相器延迟分开，从而使每级保持 90°相移。





图4.26 四级缓冲器起振

中国知网 https://www.cnki.net

图 4.27 为使用锁存前后波形的对比图，可见使用前馈通路可以将电压变化幅度转换为相应的相位变化，且由计算可得相位差为：

$$\Delta\phi_{hys} = \arcsin\left(V_{hys}/V_{swing}\right) \tag{4-6}$$

式中 $\Delta\phi_{hys}$ 为相位差，V_{hys} 为使用锁存引入的电压幅度变化，V_{swing} 为整个波形摆幅。



(a) (b)

图4.27 前馈引入相移

在不同宽长比例下，输出波形的相位差及幅度变化也不同，通过仿真得到了不同比例下的相位变化如图 4.28 所示，可见在主路径与前馈路径的反相器比例为 0.6-0.7 时，可以实现相位差近似为 90° 。所以，在设计时，可以将其比例设置在其之间，保证有良好的起振和稳定特性。




图4.28 不同比例下的相位偏移

4.4.3 时钟缓冲模块

由于采用的是电流输入的流控振荡器，其电源电压不为 1.2 V，所以输出时钟信

中国知网 https://www.cnki.net

号摆幅不为全摆幅，且翻转点不易确定，所以需要缓冲模块将其转换为全摆幅。同时进行整形，将近似正弦信号的时钟转化为方波。在 VCO 后接的 Buffer 电路如图 4.29 所示。




图4.29 (a)带电阻反馈的 AC 缓冲器 (b)幅频曲线

图 4.29(a)是 AC 交流耦合的时钟缓冲器，第一级用于抑制输出时钟的占空比失真，其带有反相器的近似小信号等效电路如图 4.30 所示，




图4.30 AC Buffer 小信号模型

$$V_a+(V_{in}-V_a)sC_CR_F=V_x=V_o$$
$$(V_{in}-V_a)sC_C=g_mV_a+V_o\Big/\left(\frac{1}{sC_L}\|r_o\right) \tag{4-7}$$

若 g_m 远大于 *1/R*，从式(4-6)中推出其传输函数为：

$$\frac{V_o}{V_{in}}\cong-\frac{sg_mR_FC_C}{s^2R_FC_CC_L+s\left(C_L+C_C+\frac{R_FC_C}{r_o}\right)+g_m+\frac{1}{r_o}} \tag{4-8}$$

中国知网 https://www.cnki.net

从式（4-8）可以看到带电阻负载的 AC 耦合器在原点处有一个零点，此外还有两个极点，具有带通滤波器的特性。图 4.29(b)是其幅频曲线，其带通的上下截止频率分别为 4 G 和 850 M，输出的三个频点都在这个范围之内。

图 4.31 为双转单电路图，将 CCO 输出的差分信号转换为单端全摆幅来驱动可编程分频器。




图4.31 双端转单端电路

4.4.4 压控振荡器仿真

图 4.32 为三个工艺角下振荡器的输出频率与输入电压的增益曲线。在三个极端工艺角下，振荡器输出频率的覆盖范围都可以达到 1.25 GHz-3.125 GHz，因此具有良好的频率输出范围。此外，在电压范围 0.3 V-0.9 V 之间，振荡器有良好的线性度。通过仿真计算得到，该振荡器在三种情况下（TT 27℃，SS 125℃，FF -40℃）的 K_{VCO} 分别为 3.7 GHz/V、3.1 GHz/V、4.3 GHz/V，与理论计算的 4 GHz/V 稍有偏差，且该振荡器与标准情况下的偏移程度为 16%。




图4.32 不同工艺角下增益曲线

中国知网 https://www.cnki.net

如图 4.33 所示，该振荡器在三个频点下的相位噪声曲线显示，在低频处，三个频率下的相位噪声会有些许差异，而到了中高频，相位曲线几乎重合。在 1MHz 频率偏移处，相位噪声分别为-87.3 dBc/Hz，-87.9 dBc/Hz 和-88.2 dBc/Hz。该现象与式(3-47)的推导相符合，即输出频率越高，相位噪声性能越好。且随着频偏的逐渐增大，相位噪声越来越低。压控振荡器的相位噪声是综合面积、频率要求、功耗等综合考虑的。若想减小低频处的噪声，可以增大 MOS 的面积以降低 *1/f* 噪声，但是同时寄生电容也会随着面积增大而增大，从而降低输出频率。同时增大功耗也可以降低相位噪声，功耗每增大一倍，相位噪声可以降低-3 dB。若对功耗要求不高，可以适当提高功耗来降低相位噪声。但在当今的大规模集成系统设计中，这种方法已经不再适用。除此之外，选择延迟单元的级数也十分重要，减少延迟单元级数会减少引入的噪声源，同时缩短一个输出周期内的延迟周期个数，从而提高输出频率，但是减少级数会使电路难以起振。因此，相位噪声是一个振荡器最需要综合考虑的重要指标。




图4.33 不同频点下的相位噪声曲线

图 4.34 为 VCO 输出时钟以及经过 AC Buffer 后的时钟信号，可以观察到，VCO 输出的时钟信号幅值仅有 0-650 mV，并且呈现不规则的正弦信号曲线，无法提供后续电路一个可用的时钟信号。但是，经过 AC 缓冲器的处理后，信号被整形为方波，幅值变为 0-1.2 V（全摆幅），并且经过计算其时钟信号占空比为 50.2%，满足 50±2%的设计要求。

中国知网 https://www.cnki.net




图4.34 经过缓冲器前后时钟变化

4.5 参考电流产生电路设计与仿真

4.5.1 参考电流产生电路

根据前面的分析，本设计需要产生一个与输出频率成正比的基准电流，这样才可以实现较为精确的自偏置模块[49]。参考电流产生电路如图 4.35 所示。在电路锁定过程中，LD 信号为 0，输入基准电流会产生一个时钟信号，该时钟信号来源于压控振荡器的输出时钟。经过两相不交叠时钟信号后，产生一对开关控制信号，由开关电容产生一个等效电阻。该电阻的阻值与频率相关，并且具有较小的偏差，可以实现精确的电流控制，从而实现控制带宽不变的特性。当锁相环锁定后，锁定检测模块输出(LD)变为 1，此时输入信号切换为参考时钟，以提高输入时钟信号的稳定性，降低锁定之后的杂散和功耗。

图 4.36 为参考电流电路的开关电容等效图。




图4.35 IrefGen 电路图

中国知网 https://www.cnki.net




图4.36 开关电容等效图

电流存在于时间 $0\le t\le T$ 内，但在各自半个周期内电流是相等的，假设 f_{CK} 为输入时钟的频率，则 $T=2/f_{CK}$ 所以将式改写为：

$$\begin{aligned} i_1 &= \frac{2}{T}\int_0^{T/2} i_1(t)dt = \frac{2}{T}\int_0^{T/2} dq_1(t) \\ &= \frac{2}{T}[q_1(T/2)-q_1(0)] \\ &= f_{CK}C_X V_{REF} \end{aligned} \tag{4-9}$$

则输出基准电流为：

$$I_{REF} = M\cdot f_{CK}\cdot C_X \cdot V_{REF} \tag{4-10}$$

式中 M 为两个 PMOS 管的宽长比。使用运放是钳位住该点电压使其等于 V_{REF}。整个电路工作在频率较高的频段，会有电容馈通等非理想因素，对电压信号产生纹波，所以利用 C_Y、LPF1 和 LPF2 来过滤开关活动瞬间的瞬态噪声。

4.5.2 参考电流产生电路仿真

当输入时钟频率为 100 MHz 时，通过仿真不同工艺角（不考虑 C_X 随工艺角变化）的输出电流瞬态波形如图 4.37 所示。理论计算表明，当输入时钟频率为 100 MHz 时，其输出电流应为 50 μA。仿真结果表明，在标准工艺（TT，27℃）下，输出电流为 51.5 μA，与理论值相比偏差仅为 3%。而在不同工艺角下，输出电流变化均小于 1.5 μA，变化幅度小于 3%，表现出良好的稳定性。因为该电路会消耗一定的启动时间，并且关乎到锁相环的正常工作，所以需要电路迅速启动。在全工艺角下，启动时间都小于 600 ns，符合锁相环快速启动的设计要求。

图 4.38(a)展示了在不同频率下产生的电流瞬态图。VCO 的输出频率范围为 3.125 GHz-1.25 GHz，经过 20 分频后，输出频率范围为 156 MHz-62.5 MHz。经过仿真，在

中国知网 https://www.cnki.net

输入频率为 20 MHz，100 MHz 和 200 MHz 时，产生的电流分别为 10.4 μA，51.2 μA 和 100.1 μA，其偏差分别为 4%，2.4%和 0.1%，均在要求范围内。且经过滤波后，输出电流的稳定，产生的纹波较小。图 4.38(b)显示了输入频率与输出电流之间的关系图，可以观察到在 20 MHz-200 MHz 的输入频率范围内，输出电流与之呈现良好的线性关系。




图4.37 各工艺角下输出电流瞬态图




图4.38 不同输入频率的基准电流(a)瞬态图 (b)线性图

在设计电路时，应该注意开关电容 C_X 应该采用与滤波器中的电容 C_1 和 C_2 相同的电容结构（本文都采用 MOM 电容），以便在充放电时具有相同的条件，从而消除系统误差。根据公式(4-4)，只需确保 f_{CK} 和 C_X 的精确性，就可以让带宽与参考频率在自适应模式下保持比例。

中国知网 https://www.cnki.net

4.6 分频器电路设计与仿真

4.6.1 分频器电路设计

本文需要使用三个分频器。首先是一个预分频器，用于将高速的 VCO 输出时钟信号进行二分频，从而降低其频率。其次，需要一个环路分频器，用于将输出时钟信号反馈到鉴频鉴相器中。最后，还需要一个前置分频器，用于基准电流产生电路的分频。

预分频器通常有数字电路结构和模拟电路结构两种类型。模拟结构适用于高速时钟但功耗较高，而数字结构则适用于频率不高且需要低功耗的电路。在本文中，采用 110 nm 的工艺节点，且输出时钟信号频率不超过 4 GHz，因此可以采用数字电路结构。常用的高速数字二分频结构为 E-TSPC，其电路结构如图 4.39 所示。E-TSPC 同样采用三条支路，但相比 TSPC 结构，少去了三个堆叠的 MOS 管，同时需保证 MP_1、MN_2 和 MN_3 的导通电阻小于 MN_1、MP_2 和 MP_3。它同样存在预充电与求值两个过程。

当时钟信号为高电平时，输入 D 的电平值决定了 X 点的电平状态。因为 MN_2 导通，所以 Y 点为低电平，MP_3 和 MN_3 都不导通。在这个时候，QB 的数值保持，此时是预充电过程。当时钟为低时，X 点在初始的时间内不会发生变化，若 D 为 1 时，X 点为高，Y 点保持为低，此时输出为 1。若 D 为 0，X 点被放电至低电平，Y 点被充电至高电平，输出被置为 0。所以在时钟下降沿，输入数据传输到输出[50]。

E-TSPC 的分频范围几乎可以与 CML 结构相媲美且功耗更低。但是，E-TSPC 也存在一些缺点，例如对布线和时钟干扰敏感，对过程变化和温度变化的容忍度较低等。




图4.39 E-TSPC 电路结构

在本文中，环路分频器采用了 PS 计数器结构，该结构由三个子模块组成：N/N+1 预分频器、P 计数器和 S 计数器。时钟先进入 N/N+1 预分频模块，降低进入后续模块

中国知网 https://www.cnki.net

的时钟频率，P 计数器是一个可编程的计数器结构，可设计分频比 P。S 计数器也是一个可编程的计数器结构，设置分频比 S。




图4.40 PS 可编程分频器

PS 可编程分频器是通过不同的信号控制 N/N+1 预分频器按照不同的权重进行分频组合。高频时钟信号首先经过预分频器降低频率，同时给 P 计数器和 S 计数器提供时钟信号。电路开始工作之后，P 计数器和 S 计数器同时开始进行减法计数，此时 MC=1、LD=0，预分频器进行 N+1 分频。当 S 计数器完成计数，而 P 计数器仍在计数时，MC=0、LD=0，预分频器开始进行 N 分频。直到 P 计数器完成计数，LD 信号被置为 1，P 计数器和 S 计数器重新开始计数，电路进入下一个分频周期。因此，电路实现了 S 次 N+1 分频和 P-S 次 N 分频，所以总的分频比为 NP+S。需要注意的是，P 计数器必须大于 S 计数器的值，否则分频器将无法正常工作。

根据设计要求，本文的环路分频器分频范围为 10-30[51]，所以经过计算选取 N=2，P 计数器为 4bit，而 S 计数器为 3bit 计数器。图 4.41 为 2/3 预分频器的结构。该由两个 D 触发器以及两个或门组成。改变 mod（MC）值来切换分频模式，当 MC=0 时，工作在 3 分频，当 MC=1 时，工作在 2 分频。需要注意的是，预分频器的输出信号频率位于 1 GHz-2 GHz 的频段，而主从触发器结构不足覆盖此频段，所以 2/3 预分频中的 D 触发器采用 TSPC 结构，以确保正确的输出。




图4.41 2/3 预分频器电路

中国知网 https://www.cnki.net

P 计数器的结构如图 4.42 所示，计数方式采用递减方式计数，当 CLK 进入电路开始计数，当计数至 Q3-Q0 为 0010 时，D1 变为 0，在下一周期上升沿 LD 信号才被置于 0，并再在下一个周期内重新开始计数。所以需要两个周期才能将 LD 信号传输到计数器内，所以复位信号的值跳至 0010，可以保证在每个计数周期内都可以完整计数。




图4.42 P 计数器结构

P 计数器中的 D 触发器如图 4.43 所示：该结构在 TSPC 基础上嵌入计数与复位功能。当 LD=1 时，虚线右边电路能够导通，计数功能正常。当 LD=0 时，失去计数功能，左边电路能正常工作，相当于一个常规 TSPC 的 D 触发器结构，可以进行二分频。




图4.43 可计数 D 触发器

中国知网 https://www.cnki.net

S 计数器的结构如图 4.44 所示，它同样也是减法计数器，但是在 D 触发器上增加了一个停止计数信号 SP，当 S 计数器完成计数后，MC 输出为 1，SP 为 0，此时 D 触发器停止计数，直至复位信号 LD 到来后，重新开始计数。若想 S 计数器的取值范围扩展到 0-7，需在检测电路再加入 LD 信号。在计数器计数为 000 时，MC 输出为 1，进行 N 分频；当为 001 时，LD=1，MC 此时为 0，进行 N+1 分频。




图4.44 S 计数器结构

S 计数器的 D 触发器结构如图 4.45 所示，其在图 4.43 中的 TSPC 上加入停止计数（SP）信号，当 SP=1 时，正常计数和分频，当 SP=0 时，D 触发器停止计数，等待 LD 信号重新复位、置数。






图4.45 带停止计数 D 触发器

中国知网 https://www.cnki.net

基准电流产生电路的前置分频器是一个分频比固定（N=10）的分频器，可以利用如图 4.46 所示的常规计数器结构。其由 6 个可置位和复位的 D 触发器，复位信号模块以及组合逻辑模块组成。D 触发器采用普通主从逻辑结构即可。图 4.46(b)是组合逻辑 1 和复位信号模块，当计数器计数到状态为 Q5-Q0 为 000010 时，组合逻辑 1 的输出端 D0 由 0 变为 1。但由于在输出端加入了一个重定时的 D 触发器，所以需要下一个时钟沿到来时，才能传输到 reload 信号上。当下一始时钟到来时，reload 信号才能对 D 触发器起作用，重新开始计数，使 reload 信号重新变为 1。所以从计数截止到使 D 触发器复位需要两个时钟周期，所以选择计数截止信号为 000010。图 4.46(c)为组合逻辑 2，是产生 D 触发器的置位和复位信号，在每个分频周期内重新计数将输入信号设置为 P<5:0>=001010，实现 10 分频。




(a)P计数器结构



周期结束状态
000010

(b)组合逻辑1和复位信号




(c)组合逻辑2

图4.46 前置分频器结构图

4.6.2 分频器电路仿真

将预分频器的 QB 端与 D 端相接，得到二分频电路，对其进行瞬态仿真。将输入频率设置为 VCO 输出的最高频率 4 GHz，周期为 250 ns。在两个极端工艺角下（ff -40℃和 ss 125℃）的仿真结果如图 4.47 所示：：二分频后的周期为 500 ps，输出频率为 2 GHz，都可以正常进行二分频。


中国知网 https://www.cnki.net



(a)ff_-40℃ (a)ss_125℃


图4.47 预分频器仿真图

环路滤波器仿真如图所示：图 4.48 (a)中的输入频率为 2 GHz，P 计数器的输入为 0100，S 计数器的输入为 010，计算之后的分频比为 10。观察输出信号 LD，其周期为 5 ns，频率为 200 MHz，逻辑功能正确。图 4.48 (b)为输入频率为 2 GHz，P 计数器的输入为 1100，S 计数器输入为 001，计算分频比为 25。输出信号 LD 的周期为 12.5 ns，输出频率为 80 MHz。在最高输入频率 2 GHz，分频比为 10 和 25 的条件下仿真，环路分频器都可正常工作，符合设计要求。



(a)10分频


中国知网 https://www.cnki.net



(b)25分频

图4.48 PS 计数器仿真图

图 4.49 为前置分频器的仿真图，经过预分频后的最大频率为 600 MHz-1.6 GHz，所以仿真输入频率设为 2 GHz，周期为 500 ps，分频比固定为 10，所以分频后的频率为 200 MHz，周期为 5 ns，与仿真结果相对应，符合设计要求。



计数器10分频

图4.49 前置分频器仿真图

中国知网 https://www.cnki.net

图 4.50 为在输入频率分别为 1.25 GHz、2.5 GHz 和 3.125 GHz，输出频率为 62.5 MHz 时的分频器相位噪声曲线，可以看到在频偏为 1 MHz 处的相位噪声分别为-154.5、155.5 和 158.5 dBc/Hz。根据仿真结果可以发现，在低频处，分频器相位噪声相差不大，但随着输入频率提高，提高分频比而输出频率不变的情况下，分频比越高，相位噪声越差。




图4.50 分频器相位噪声曲线

4.7 启动电路设计

自偏置锁相环在上电启动之后，由于电荷泵没有电流进入，VCO 控制电压的导线上无法积累电荷而形成电压，以致 VCO 无法起振，所以电路会偏离正常工作的状态。所以需要在电路电源上电之后，将 VCO 的控制电压拉抬到一定的电压（一般设为 $V_{DD}/2$，但本文基于设计，将 V_{ref} 设为 300 mV），然后环路开始启动锁定，同时添加启动电路也可以加快锁定速度。图 4.51 为启动电路结构图，启动电路对滤波电容 C_1 上的电压进行采样，开始工作时，V_{ctrl} 电压低于 V_{ref} 电压，比较器触发输出 V_{com} 为 1，触发器 2 被触发为高电平，V_1 电平为高，S_1、S_2 和 S_3 接通，S_4 断开，电源电压给电容 C_1 充电，直至 V_{ctrl} 充电至比 V_{ref} 高时，同理 S_1、S_2 和 S_4 断开，S_3 导通，之后 V_1 电压不再变化，VCO 控制电压与启动电路断开连接，启动电路完成工作。此外 S_3 连接的电路所提供的电压 V_{cp} 是用于消除晶体管漏电对控制电压的影响。

图 4.52 为启动电路关键信号的瞬态图，电路在 100 ns 时开始启动上电，10 ns 电源电压稳定在 1.2 V，V_{ref} 电压稳定在 600 mV，而 V_{ctrl} 电压上的电容逐渐充电，直至达到 V_{ctrl} 或超过，此时比较器输出改变，D 触发器的输出也发生改变，启动电路和控制电压连接断开，对锁相环环路无影响。

中国知网 https://www.cnki.net




图4.51 启动电路结构图




图4.52 瞬态仿真(a)参考电压 (b)VCO 控制电压 (c)比较器输出 (d)开关控制

4.8 锁定检测电路设计

锁定检测模块其一是用于电流产生模块切换工作状态，另外是用于检测电路是否锁定，图 4.53 为锁定检测模块电路图[52]。开始 LD 信号为 0，当 f_{REF} 和 f_{DIV} 信号的相位差小于延迟时间（τ），reset 端为高电平，计数器开始计数，输入为参考时钟信号，如果在几个周期内持续计数，直至计数完毕，锁定模块输出为 1，切换输入信号为 0，计数器停止工作。此外若 f_{REF} 和 f_{DIV} 的差值比 τ 长，reset 端为高电平，计数器被复位，无法正常计数。

中国知网 https://www.cnki.net




图4.53 锁定检测模块电路图

4.9 本章小结

本章是根据所采用的锁相环结构来对各模块进行实现，并针对电路的非理想特性与性能指标进行优化设计。在鉴频鉴相器中，采用边沿触发器结构，并加入复位延迟单元来消除“死区效应”。电荷泵中采用 dummy 管和运放来减小参考杂散和扩大输出电压范围。滤波器采用采样复位结构，在不使用电阻的情况下实现环路稳定性并减小电压纹波。本文的振荡器是基于电流结构的 CCO，因此设计了 VI 转换电路、CCO 以及 AC 缓冲器，可以输出一个占空比为 50%且满摆幅的时钟信号。设计了频率电流转换电路和锁定检测电路，以到达自偏置和状态切换的效果。环路滤波器采用 PS 可编程分频器，并基于 TSPC 结构的触发器实现。最后还设计了启动电路，实现电路正常启动和快速锁定。

中国知网 https://www.cnki.net

中国知网 https://www.cnki.net

第五章　锁相环仿真验证

5.1 锁相环整体仿真

在 TT，27℃的工艺条件下，对输入频率为 62.5 MHz，不同分频比下，输出频率为 1.25 GHz、2.5 GHz 和 3.125 GHz 的锁相环进行瞬态仿真，三个不同输出频率下控制电压的曲线如图 5.1 所示。仿真结果显示：启动电路在 100 ns 时开始启动，电压瞬间抬升至 0.3 V 左右，此后锁相环开始正常工作。不同输出频率下的锁定时间分别为 0.96 μs@1.25 GHz、1.926 μs@2.5 GHz 和 2.72 μs@3.125 GHz。与此同时，观察电压的波动：在锁定状态下，3.125 GHz 的控制电压纹波仅为 0.3 mV。以上的仿真结果表明该锁相环具有快速锁定和抑制电压纹波的能力，相较于普通的二阶锁相环，性能有了显著的提升。其次，三个频点下的电压过冲相似，说明在输入频率不变的情况下，有很好的稳定性，可以适用于大范围的频率输出。




图5.1 不同输出频率下锁相环控制电压

图 5.2 为输出频率为 1.25 GHz 时，输入信号、反馈信号、锁定检测信号以及控制信号的波形。锁定检测电路通过检测参考时钟与反馈时钟之间的相位差值，若其在 8 个连续的周期内相差小于 τ（100 ps）时，LD 检测信号就会从 0 跳变为 1，表明电路已经锁定，同时对电路的状态进行切换。在输出频率为 1.25 GHz 时，通过观察 LD 信号的跳变沿可知其锁定时间为 0.96 μs。

中国知网 https://www.cnki.net




图5.2 锁定信号检测图

图 5.3(a)为在模式切换下的 IrefGen 输入频率的变化过程，该过程可以分为三个阶段。第一阶段启动电路启动，导致输入瞬间抬高。第二阶段是自适应模式阶段，此时输入频率与锁相环输出频率成比例。当输出频率增大时，输入电荷泵电流也增大，环路带宽增大为锁定时的几倍，可以加快环路锁定。第三阶段就是锁定之后的频率，其为输入频率，稳定在 62.5 MHz，此时环路带宽与输入频率成比例。图 5.3 (b)为输出频率为 2.5 GHz 时，采用自适应模式与不采用自适应两种情况下控制电压的曲线图，可以观察到使用自适应模式可以将锁定时间从 2.384 μs 变为 1.926 μs，有效减少了锁定时间。






图5.3 (a)模式切换 (b)使用不同方式的控制电压

中国知网 https://www.cnki.net

图 5.4 为在三个频点下（1.25 GHz、2.5 GHz、3.125 GHz）拟合的相位噪声曲线。观察三张图在低频处的相位噪声，可以看到：在相同的输入频率下，随着分频比的增大，其低频下的相位噪声恶化，引入了更多的分频器和电荷泵噪声。而在高频段，随着分频比的增大，总的相位噪声变化不大。那是因为高频处的相位噪声主要来自滤波器以及 VCO，而在其噪声传输函数上，不受分频比的影响，所以高频的相位噪声几乎不变。在输出频率为 1.25 GHz，该曲线在 1 MHz 频偏处的相位噪声为-103 dBc/Hz，从 10 kHz 到 100 MHz 内做积分，得到的 rms jitter 为 3.63 ps。在输出频率为 2.5 GHz，该曲线在 1 MHz 频偏处的相位噪声为-97.17 dBc/Hz，从 10 kHz 到 100 MHz 内做积分，得到的 rms jitter 为 1.87 ps。在输出频率为 3.125 GHz，该曲线在 1 MHz 频偏处的相位噪声为-94.86 dBc/Hz，在 10 kHz 到 100 MHz 内积分抖动的均方根值为 1.63 ps。




(a) 1.25GHz rms jitter=3.63ps



(b) 2.5GHz rms jitter=1.87ps


中国知网 https://www.cnki.net



(c) 3.125GHz rms jitter=1.63ps

图5.4 三个频点下的相位噪声曲线(a)1.25GHz (b)2.5GHz (c)3.125GHz

输出稳定后，对输出信号做 FFT（快速傅里叶变化），在输入频率为 62.5 MHz 的频谱归一后如图 5.5 所示。在参考频率处都会有尖峰突起，其主要原因是由于电荷泵的非理想效应在参考频率处对控制电压造成了纹波。三个频点下的杂散分别为-53.8 dB、-56.6 dB 和-59.8 dB。本设计通过一系列措施降低参考频率处的杂散，例如：PFD 的输出对称、电荷泵的 dummy 管和采样复位滤波器等。这些措施都显著提高了杂散性能。




(a) (b) (c)

图5.5 三个频点下的频谱(a)1.25 GHz (b)2.5 GHz (c)3.125 GHz

峰峰值抖动是确定性抖动，通过 Cadence 仿真无法得到确切的数值。可以使用周期时间对输出信号进行切片，并叠加在一起得到眼图。眼图是衡量峰峰值抖动的重要工具，图 5.6 为锁相环锁定之后，叠加 4096 个周期后得到的眼图，在三个频率下上升沿的 P-P jitter 分别为 25 ps@1.25 GHz、14.03 ps@2.5 GHz 和 9.46 ps@3.125 GHz。通过仿真验证得到峰峰值抖动都小于 0.035 个 UI，满足设计指标的 0.07 个 UI。

中国知网 https://www.cnki.net



(a)1.25G (b)2.5G (c)3.125G

图5.6 三个频点下的 P-P jitter

5.2 版图与后仿真

5.2.1 版图设计

锁相环的整体版图可以分为数字模块与模拟模块。之间采用不同电源线和地线以避免信号干扰。数字模块由 PFD、DIV 和 LD 等，模拟模块有 CP、VCO 和 IrefGen 等。在布局时，要注意信号走向，使连线走线最短。同时要注意导线的宽度，要满足过电流要求。

数字模块中的 PFD 的版图（如图 5.7）两条信号通路要对称，使其复位信号到达 D 触发器时间相同。输出的四个时钟信号同要保持走线相近，且靠近模块边缘，便于后续连线。




图5.7 PFD 版图

模拟模块的 CCO 的版图如图 5.8 所示，各级延迟单元的形状要一致，必要时还需要加入 dummy 管来使其环境相匹配。由于 CCO 的输出频率易受寄生电容以及其他走线的干扰，所以需要振荡器模块的版图外加上一层保护环，隔离其他模块对其的串扰。

中国知网 https://www.cnki.net




图5.8 环形振荡器版图

基于 SMIC 0.11 μm 的整体版图如图 5.9 所示，在布局时各模块周围均采用保护环进行隔离。此外 CCO 电路要远离数字单元，以免数字信号对 CCO 造成干扰。本设计锁相环整体面积约为 259 μm×302 μm。




图5.9 PLL 整体版图

5.2.2 后仿真

由于版图的设计会使电路产生额外的电容电阻等，会影响电路的性能，所以在完成版图设计后，需进行后仿真验证。

在输出频率为1.25 GHz时，在三个工艺角下的控制电压瞬态曲线如图5.10所示。锁定时间分别为：1.08 μs、1.52 μs 和 1.952 μs。所有工艺角下都可以 20 μs 之内锁定。其他性能如表 5.1 所示：

中国知网 https://www.cnki.net




图5.10 不同工艺角下的控制电压@1.25 GHz

表5.1 不同 PVT 下性能@1.25 GHz

工艺角	P-P jitter（ps）	锁定时间（μs）	功耗（mW）	占空比（%）
TT 27℃ 1.2 V	29	1.08	3.07	51.1
SS 125℃ 1.1 V	33.4	1.952	2.7	50.3
FF -40℃ 1.3 V	22.6	1.52	3.575	51.7

在输出频率为 2.5 GHz 时。在三个工艺角下的控制电压瞬态曲线如图 5.11 所示。锁定时间分别为：1.47 μs、2.496 μs 和 3.95 μs。所有工艺角下都可以 20 μs 之内锁定。其他性能如表 5.2 所示：




图5.11 不同工艺角下的控制电压@2.5 GHz

中国知网 https://www.cnki.net

表5.2 不同 PVT 下性能@2.5 GHz

工艺角	P-P jitter（ps）	锁定时间（μs）	功耗（mW）	占空比（%）
TT 27℃ 1.2 V	14.2	2.496	5.5	50.1
SS 125℃ 1.1 V	17.5	3.95	5.522	51.2
FF -40℃ 1.3 V	12.3	1.47	5.82	50.7

在输出频率为 3.125 GHz 时。在三个工艺角下控制电压瞬态曲线如图 5.12 所示。锁定时间分别为：1.87 μs、3.73 μs 和 4.82 μs。在所有工艺角下都可以在 20 μs 内锁定，其他性能如表 5.3 所示：




图5.12 不同工艺角下的控制电压@3.125 GHz

表5.3 不同 PVT 下性能@3.125 GHz

工艺角	P-P jitter（ps）	锁定时间（μs）	功耗（mW）	占空比（%）
TT 27℃ 1.2 V	10.69	3.73	7.148	49.7
SS 125℃ 1.1 V	20.5	4.82	7.4	49.4
FF -40℃ 1.3 V	9.4	1.87	7.29	50.4

通过上述仿真结果，在所有电压和工艺角情况下都可以实现锁定，且锁定时间都小于 20 μs，且其他抖动、占空比和功耗都符合设计指标要求。本文的自偏置锁相环可以实现宽范围输出、低抖动和快速锁定。

表 5.4 为本文的性能指标与国内外最近所发表的锁相环的指标对比。这些锁相环

中国知网 https://www.cnki.net

都采用环形振荡器结构，在相近的输出频点下，在功耗和均方根抖动的 FOM 值下有优良的综合性能。同时锁定速度也较为突出。

表5.4 锁相环性能对比

性能参数	文献[53]	文献[54]	文献[55]	本文
工艺（nm）	45	40	65	110
结构	SIL-PLL	Hybrid PLL	SSPLL	SBPLL
电源电压（V）	0.87	0.9	1.2	1.2
振荡器类型	Ring	Ring	Ring	Ring
输入频率（MHz）	150	21	325	62.5
输出频率（GHz）	2.4	5.25	2.6	3.125
积分抖动（ps）	0.91(1k-40M)	1.95(10k-100M)	3.71(10k-100M)	1.63(10k-100M)
参考杂散（dBc）	-44.4	-	-	-59.8
锁定时间（μs）	1.8	-	-	3.73
功耗（mW）	5.6	9.01	2.38	7.148
面积（mm^2)	0.013	0.161	0.021	0.078
FOM（dB）	-233.3	-224.6	-224.1	-227.2

$$FOM = 10\log[\left(\frac{\sigma_{rms}}{1s}\right)^2 \cdot \left(\frac{P_{DC}}{1mW}\right)]$$

5.3 本章小结

本章完成了整个锁相环包括锁定时间、相位噪声、抖动和功耗等在内的功能验证。随后，对整体进行版图设计，完成各个工艺角下的后仿真验证，验证的功能和指标皆符合设计要求，可以实现宽范围输出、低抖动和快速锁定。

中国知网 https://www.cnki.net

中国知网 https://www.cnki.net

第六章 总结与展望

6.1 总结

随着互联网数据传输和存储量的不断增加，对应用于信息传输的接口速度也提出了更高的要求。在高速串行接口中的锁相环也需要向更高频率和更低抖动的方向发展。基于此，本文采用 SMIC 0.11 μm CMOS 工艺设计了一款应用于 SerDes 中的宽输出范围、低抖动、快速锁定锁相环。本文主要的工作如下：

（1）基于普通的二阶、三阶电荷泵锁相环环路模型，从开环和闭环分析环路稳定性，并利用 Matlab 进行建模和仿真，得到开环波特图和闭环频响曲线，根据设计经验给出了提高环路稳定性的设计方法。

（2）对环路噪声构建线性化模型，得到各模块噪声源到输出噪声的传输函数。根据各模块噪声模型，研究减小噪声源噪声的方法。最后，通过 Matlab 对输出噪声进行拟合，得到输出的相位噪声曲线。并对不同电流下的三阶电荷泵相位噪声曲线，从 10 kHz 到 100 MHz 内计算均方根抖动，分析电荷泵电流对相位噪声和积分抖动的影响，得到优化和降低相位噪声与抖动的方法。

（3）分析自偏置锁相环的原理，并深入研究几款经典电压模和电流模结构的实现方法，详细讨论了它们各自的优缺点。同时，还提出了本文采用的自偏置锁相环结构，并对其进行了说明。为了验证功能，利用 Matlab 对自偏置锁相环进行建模，并进行了瞬态仿真。

（4）设计了自偏置锁相环的各个模块，并根据设计要求对电路结构进行优化改进。在鉴频鉴相器中加入死区以消除 PFD 和 CP 中的死区效应；采用双电荷泵结构，分别控制比例和积分路径；电荷泵使用的运放和 dummy 管，以增大工作范围并减小电流失配；环路滤波器采用了采样复位结构，有效地抑制了电压纹波并减小了电容；压控振荡器采用带锁存的环形振荡器结构，可以在低压下工作以及更好地抑制电源噪声；Buffer 采用 AC 缓冲器结构，同时实现整形和占空比调节的目的；为电路正常启动而加入启动电路，还加速了电路的锁定；利用开关电容结构设计了频率电流转换电路，实现了自适应带宽和阻尼因子与 N 无关；完成了预分频器和可编程分频器设计；使用锁定检测模块对电路锁定检测和模式切换。最后完成了功能性验证和版图设计，验证关键性能指标。

（5）结果表明其输出频率范围可以覆盖 1.25 GHz-3.125 GHz，在输出频率为 3.125 GHz 时，其均方根抖动为 1.63 ps，峰峰值抖动为 10.69 ps，锁定时间为 3.73 μs，功耗为 7.15 mW。在其他频率和工艺角下都符合设计指标要求。

中国知网 https://www.cnki.net

6.2 展望

虽然本设计达到了设计的性能指标，但仍有许多可以进行优化的地方。

（1）本文的压控振荡器在不同的 PVT 条件下仍然会受到影响，导致其带宽并不是完全线性的，因此需要提高其抗 PVT 的能力。其次，在应用于 SerDes IP 中的锁相环，随着 SerDes 传输速率的提高，环形振荡器的输出频率以及抖动性能难以满足要求。因此，可以采用了 LC 型振荡器来输出更高的频率、降低高频噪声和积分抖动。

（2）数字锁相环的研究已经十分成熟，而且数字锁相环在抖动方面已经可以与模拟锁相环相比拟，同时还具有更小的面积与功耗。因此可以采用数模混合方式，在积分路径使用数字电路设计，进一步降低面积和功耗。

（3）由于版图设计缺乏经验，仍有很大的改进空间。

中国知网 https://www.cnki.net

参考文献

[1] 栾昌海,马艳.Serdes 技术发展介绍以及未来的挑战[J].中国集成电路,2022,31(11):49-53.

[2] Lee J, Chiang P-C, Peng P-J, et al. Design of 56 Gb/s NRZ and PAM4 SerDes Transceivers in CMOS Technologies[J]. IEEE Journal of Solid-State Circuits, 2015, 50(9): 2061–2073.

[3] Maxim A, Scott B, Schneider E M, et al. A low-jitter 125-1250-MHz process-independent and ripple-poleless 0.18-μm CMOS PLL based on a sample-reset loop filter[J]. IEEE Journal of Solid-State Circuits, 2001, 36(11): 1673–1683.

[4] Gardner F. Charge-Pump Phase-Lock Loops[J]. IEEE Transactions on Communications, 1980, 28(11): 1849–1858.

[5] Riley T A D, Copeland M A, Kwasniewski T A. Delta-sigma modulation in fractional-N frequency synthesis[J]. IEEE Journal of Solid-State Circuits, 1993, 28(5): 553–559.

[6] Maneatis J G. Low-jitter process-independent DLL and PLL based on self-biased techniques[J]. IEEE Journal of Solid-State Circuits, 1996, 31(11): 1723–1732.

[7] Staszewski R B, Wallberg J L, Rezeq S, et al. All-digital PLL and transmitter for mobile phones[J]. IEEE Journal of Solid-State Circuits, 2005, 40(12): 2469–2482.

[8] Gao X, Klumperink E A M, Bohsali M, et al. A Low Noise Sub-Sampling PLL in Which Divider Noise is Eliminated and PD/CP Noise is Not Multiplied by ^{2}[J]. IEEE Journal of Solid-State Circuits, 2009, 44(12): 3253–3263.

[9] Lee J, Wang H. Study of Subharmonically Injection-Locked PLLs[J]. IEEE Journal of Solid-State Circuits, 2009, 44(5): 1539–1553.

[10] Chen X, Breiholz J, Yahya F B, et al. Analysis and Design of an Ultra-Low-Power Bluetooth Low-Energy Transmitter With Ring Oscillator-Based ADPLL and 4 $\times$ Frequency Edge Combiner[J]. IEEE Journal of Solid-State Circuits, 2019, 54(5): 1339–1350.

[11] Gautam R, Saxena S. A 1.12–1.91 mW/GHz 2.46–4.92 GHz Cascaded Clock Multiplier in 65 nm CMOS[J]. IEEE Journal of Solid-State Circuits, 2022, 57(6): 1700–1711.

[12] Kim J, Balankutty A, Dokania R K, et al. A 112 Gb/s PAM-4 56 Gb/s NRZ Reconfigurable Transmitter With Three-Tap FFE in 10-nm FinFET[J]. IEEE Journal of Solid-State Circuits, 2019, 54(1): 29–42.

[13] Zhao Y, Memioglu O, Kong L, Razavi B. A 56-GHz Fractional-N PLL With 110-fs Jitter[J]. IEEE Journal of Solid-State Circuits, 2023, 58(1): 57–67.

[14] Mercandelli M, Santiccioli A, Parisi A. A 12.5-GHz Fractional-N Type-I Sampling PLL Achieving 58-fs Integrated Jitter[J]. IEEE Journal of Solid-State Circuits, 2022, 57(2): 505–517.

中国知网 https://www.cnki.net

[15] Buccoleri F, Dartizio S M, Tesolin F, et al. A 72-fs-Total-Integrated-Jitter Two-Core Fractional-N Digital PLL With Digital Period Averaging Calibration on Frequency Quadrupler and True-in-Phase Combiner[J]. IEEE Journal of Solid-State Circuits, 2023, 58(3): 634–646.

[16] Lim Y, Kim J, Jo Y, et al. 17.8 A 170MHz-Lock-In-Range and −253dB-FoMjitter 12-to-14.5GHz Subsampling PLL with a 150μW Frequency-Disturbance-Correcting Loop Using a Low-Power Unevenly Spaced Edge Generator[C]. 2020 IEEE International Solid- State Circuits Conference - (ISSCC).

[17] Chou M-H, Liu S-I. A 2.4-GHz Area-Efficient and Fast-Locking Subharmonically Injection-Locked Type-I PLL[J]. IEEE Transactions on Very Large Scale Integration (VLSI) Systems, 2020, 28(11): 2474–2478.

[18] Dartizio S M, Buccoleri F, Tesolin F, et al. A Fractional-N Bang-Bang PLL Based on Type-II Gear Shifting and Adaptive Frequency Switching Achieving 68.6 fs-rms-Total-Integrated-Jitter and 1.56 μs-Locking-Time[J]. IEEE Journal of Solid-State Circuits, 2022, 57(12): 3538–3551.

[19] Parker J F, Weinlader D, Sonntag J L. A 15mW 3.125GHz PLL for serial backplane transceivers in 0.13 /spl mu/m CMOS[C]. ISSCC. 2005 IEEE International Digest of Technical Papers. Solid-State Circuits Conference, 2005.

[20] Groen E, Boecker C, Hossain M. 10-to-112-Gb/s DSP-DAC-Based Transmitter in 7-nm FinFET With Flex Clocking Architecture[J]. IEEE Journal of Solid-State Circuits, 2021, 56(1): 30–42.

[21] Yan G, Ren C, Guo Z, Ouyang Q, et al. A self-biased PLL with current-mode filter for clock generation[C]. ISSCC. 2005 IEEE International Digest of Technical Papers. Solid-State Circuits Conference, 2005.

[22] Zhang Z, Yang J, Liu L, et al. A 0.9–2.25-GHz Sub-0.2-mW/GHz Compact Low-Voltage Low-Power Hybrid Digital PLL With Loop Bandwidth-Tracking Technique[J]. IEEE Transactions on Very Large Scale Integration (VLSI) Systems, 2018, 26(5): 933–944.

[23] Zhang Z, Zhu G, Wang C, et al. A 32-Gb/s 0.46-pJ/bit PAM4 CDR Using a Quarter-Rate Linear Phase Detector and a Self-Biased PLL-Based Multiphase Clock Generator[J]. IEEE Journal of Solid-State Circuits, 2020, 55(10): 2734–2746.

[24] Zhang Z, Zhu G, Patrick Yue C. A 0.65-V 12–16-GHz Sub-Sampling PLL With 56.4-fsrms Integrated Jitter and −256.4-dB FoM[J]. IEEE Journal of Solid-State Circuits, 2020, 55(6): 1665–1683.

[25] Geng X, Tian Y, Xiao Y, et al. A 25.8GHz Integer-N PLL With Time-Amplifying Phase-Frequency Detector Achieving 60fsrms Jitter, -252.8dB FoMJ, and Robust Lock Acquisition Performance[C]. 2022 IEEE International Solid- State Circuits Conference (ISSCC).

[26] Xueming W, Ping L. The self-biased based PLL with fast lock circuit[C]. 2010 International

中国知网 https://www.cnki.net

Conference on Communications, Circuits and Systems (ICCCAS).

[27] Soyuer M, Meyer R G. Frequency limitations of a conventional phase-frequency detector[J]. IEEE Journal of Solid-State Circuits, 1990, 25(4): 1019–1022.

[28] Behzad Razavi.模拟 CMOS 集成电路设计[M].西安:西安交通大学出版社，2002.

[29] 池保勇.CMOS 射频集成电路分析与设计[M].北京:清华大学出版社，2006.

[30] 严杰锋. 电荷泵锁相环的模型研究和电路设计[D].上海:复旦大学,2006.

[31] Kim J, Horowitz M A. Design of CMOS adaptive-bandwidth PLL/DLLs: a general approach[J]. IEEE Transactions on Circuits and Systems II: Analog and Digital Signal Processing, 2003, 50(11): 860–869.

[32] Bashir A, Li J, Ivatury K. Fast lock scheme for phase-locked loops[C]. 2009 IEEE Custom Integrated Circuits Conference.

[33] K.K A M, Kailath B J. CMOS current starved voltage controlled oscillator circuit for a fast locking PLL[C]. 2015 Annual IEEE India Conference (INDICON).

[34] Liu Y, Yue S, Han X, et al. A Low-Jitter 10GHz PLL Based on Adaptive Bandwidth Technique for Muti-Rate Serial Link Data Transmitter[C]. 2019 IEEE 3rd Information Technology, Networking, Electronic and Automation Control Conference (ITNEC).

[35] Zhong N, Zhang R, Shi C, et al. A Bandwidth-Tracking Self-Biased 5-to-2800 MHz Low-Jitter Clock Generator in 55nm CMOS[C]. 2018 IEEE Asia Pacific Conference on Circuits and Systems (APCCAS).

[36] Yin W, Inti R, Elshazly A, Young B, et al. A 0.7-to-3.5 GHz 0.6-to-2.8 mW Highly Digital Phase-Locked Loop With Bandwidth Tracking[J]. IEEE Journal of Solid-State Circuits, 2011, 46(8): 1870–1880.

[37] Zhang Z, Yang J, Liu L, et al. A 0.9–2.25-GHz Sub-0.2-mW/GHz Compact Low-Voltage Low-Power Hybrid Digital PLL With Loop Bandwidth-Tracking Technique[J]. IEEE Transactions on Very Large Scale Integration (VLSI) Systems, 2018, 26(5): 933–944.

[38] Cheng K-H, Lo Y-L, Lai C-W, et al. A 100 MHz-1 GHz Adaptive Bandwidth PLL Using TDC Technique[C]. 2007 14th IEEE International Conference on Electronics, Circuits and Systems.

[39] Maneatis J G, Kim J, McClatchie I, et al. Self-biased high-bandwidth low-jitter 1-to-4096 multiplier clock generator PLL[J]. IEEE Journal of Solid-State Circuits, 2003, 38(11): 1795–1803.

[40] Jung W, Choi H, Jeong C, et al. A 1.2mW 0.02mm2 2GHz Current-Controlled PLL Based on a Self-Biased Voltage-to-Current Converter[C]. 2007 IEEE International Solid-State Circuits Conference. Digest of Technical Papers.

[41] Zhang Z, Yang J, Liu L, et al. A 1.25-to-6.25 GHz −237.2-dB FOM wideband self-biased PLL for multi-rate serial link data transmitter[J]. IEICE Electronics Express, 2017, 14(11): 20170422–

中国知网 https://www.cnki.net

20170422.

[42] Hufford M, Naviasky E, Williams S, et al. An improved wideband PLL with adaptive frequency response that tracks the reference[C]. Proceedings of the IEEE 2005 Custom Integrated Circuits Conference, 2005.

[43] Razavi B. Phase-locking in wireline systems: Present and future[C]. 2008 IEEE Custom Integrated Circuits Conference.

[44] 刘清波. 0.18μm CMOS 压控振荡器研究与设计[D].长沙:湖南大学,2010.

[45] Lee W-H, Cho J-D, Lee S-D. A high speed and low power phase-frequency detector and charge-pump[C]. Proceedings of the ASP-DAC '99 Asia and South Pacific Design Automation Conference 1999.

[46] Rhee W. Design of high-performance CMOS charge pumps in phase-locked loops[C]. 1999 IEEE International Symposium on Circuits and Systems (ISCAS).

[47] Maxim A, Scott B, Schneider E M, et al. A low-jitter 125-1250-MHz process-independent and ripple-poleless 0.18-/spl mu/m CMOS PLL based on a sample-reset loop filter[J]. IEEE Journal of Solid-State Circuits, 2001, 36(11): 1673–1683.

[48] Bae W, Ju H, Park K, et al. A 7.6 mW, 414 fs RMS-Jitter 10 GHz Phase-Locked Loop for a 40 Gb/s Serial Link Transmitter Based on a Two-Stage Ring Oscillator in 65 nm CMOS[J]. IEEE Journal of Solid-State Circuits, 2016, 51(10): 2357–2367.

[49] Shen K-Y J, Farooq S F S, Fan Y, et al. 19.4 A 0.17-to-3.5mW 0.15-to-5GHz SoC PLL with 15dB built-in supply noise rejection and self-bandwidth control in 14nm CMOS[C]. 2016 IEEE International Solid-State Circuits Conference (ISSCC).

[50] 胡帅帅,周玉梅,张锋.基于 E-TSPC 技术的 10 GHz 低功耗多模分频器的设计[J].半导体技术,2016,41(02):96-101.

[51] 梁伟. 射频宽带分频器的研究与设计[D].南京:东南大学,2016.

[52] 张帅帅. 高性能电流模自适应带宽锁相环的设计[D].南京:东南大学,2021.

[53] Chou M-H, Liu S-I. A 2.4-GHz Area-Efficient and Fast-Locking Subharmonically Injection-Locked Type-I PLL[J]. IEEE Transactions on Very Large Scale Integration (VLSI) Systems, 2020, 28(11): 2474–2478.

[54] Ting H-H, Lee T-C. 25.6 A 5.25GHz Subsampling PLL with a VCO-Phase-Noise Suppression Technique[C]. 2020 IEEE International Solid- State Circuits Conference - (ISSCC).

[55] Zhu J, Nandwana R K, Shu G, et al. A 0.0021 mm2 1.82 mW 2.2 GHz PLL Using Time-Based Integral Control in 65 nm CMOS[J]. IEEE Journal of Solid-State Circuits, 2017, 52(1): 8–20.

中国知网 https://www.cnki.net



西安电子科技大学
XIDIAN UNIVERSITY

地址：西安市太白南路2号
邮编：710071
网址：www.xidian.edu.cn

中国知网 https://www.cnki.net