
10 Cuestiones de TEORIA (6 puntos). Puntuación: BIEN:+0.6 puntos. MAL: -0.15 puntos. N.C.: 0

- 1. La figura adjunta muestra el chip 74LS05, que contiene 6 inversores. El esquema de uno de estos inversores se muestra en el circuito de la derecha. Indique la respuesta **FALSA**:
- [A] El chip pertenece a la familia LSTTL (Low Power Schottky TTL).
- [B] Los inversores tienen salida en colector abierto.
- [C] Emplea diodos y transistores Schottky, que aumentan la velocidad de las puertas.
- [D] La salida de los inversores se puede conectar a una entrada TTL directamente, sin ningún componente adicional.




2. Para el circuito contador síncrono de la figura, que emplea biestables JK, calcule la frecuencia máxima de funcionamiento:

Nota: las entradas de puesta a 1 (/PR) y puesta a 0 (/CLR), al ser asíncronas, no influyen en el cálculo de la frecuencia máxima.

Datos biestables: $t_{su} = 5ns$; th = 2ns; tpd = 15nsDatos puertas lógicas: tpd = 10ns


- [A] $F_{máx} = 23.8 MHz$
- [B] $F_{máx} = 25 \text{ MHz}$
- [C] $F_{máx} = 33.33 \text{ MHz}$
- [D] $F_{\text{máx}} = 31.25 \text{ MHz}$



3. Sobre el circuito de la figura, indique la respuesta **CORRECTA**:

Nota: se asume que s_1 tiene más peso que s_0

- [A] Con la combinación $s_1=1$, $s_0=0$, la salida Output = x.
- [B] El circuito puede funcionar como un multiplexor de 4 canales (w,x,y,z) y dos señales de selección (s₁,s₀).
- [C] Falta conectar una resistencia de pull-up entre la salida y la alimentación.
- [D] El diseño no funciona, pues la interconexión de las salidas de los buffers puede provocar un conflicto lógico.



- 4. Indique la respuesta FALSA acerca de las características de diferentes familias lógicas:
- [A] La familia NMOS presenta consumo estático cuando la salida es '0' lógico.
- [B] La familia TTL emplea transistores bipolares.
- [C] El consumo dinámico de la familia CMOS depende cuadráticamente de la frecuencia de funcionamiento.
- [D] El consumo estático en CMOS es prácticamente nulo, pues es debido a corrientes de fuga.
- 5. El circuito de la figura muestra la conexión de una puerta CMOS alimentada a +12V con una puerta TTL alimentada a +5V. Para ello se ha intercalado un buffer drenador abierto con una resistencia de pull-up. ¿Cuál es el valor máximo de R que asegura una correcta conexión?

Buffer CMOS

 $I_{OLmax} = 15 \text{ mA}$

 $I_{OHmax} = 0.1 \text{ mA (fugas)}$


 $V_{OLmax} = 0.3V$

TTL


 $I_{ILmax} = -1.6 \text{ mA}$

 $I_{IHmax} = 20 \mu A$


 $V_{IHmin} = 2 V$




- [A] $R_{máx} = 25 k\Omega$
- [B] $R_{máx} = 10 \text{ k}\Omega$
- [C] $R_{máx} = 41.6 k\Omega$
- [D] El diseño es erróneo, el buffer se ha de alimentar a +5V para compatibilizar las tensiones.
- 6. Dado el circuito adjunto, indique la afirmación FALSA:



- [A] Es un biestable D activo por flanco, implementado con puertas de transmisión CMOS.
- Está formado por dos latches D conectados en modo master-slave.
- [C] Cuando CLK = '0', el *latch* maestro captura el valor de la entrada D.
- [D] Funciona como un biestable D activo por flanco de bajada.
- 7. Indique cuál de las siguientes opciones permite aumentar la velocidad de un determinado circuito lógico CMOS:
- [A] Disminuir la tensión de alimentación V_{DD}.
- [B] Aumentar la tensión umbral V_T de los transistores.
- [C] Disminuir la capacidad parásita de carga C₁.
- [D] Disminuir la constante K de los transistores.
- 8. A partir del *layout* de la figura, identifique la función que implementa:






[A]
$$F = \overline{A} \cdot \overline{B} + \overline{C} \cdot \overline{D}$$

[B]
$$F = (A \cdot B) + (C \cdot D)$$


[C]
$$F = (A+B) \cdot (C+D)$$

[D]
$$F = (\overline{A} + \overline{B}) \cdot (\overline{C} + \overline{D})$$

9. Dada la celda de memoria de la figura, indique la respuesta FALSA:



- [A] Es una celda de memoria estática formada por dos inversores CMOS realimentados y dos puertas de transmisión NMOS.
- [B] Los transistores de paso M5 y M6 permiten el acceso a la celda en los ciclos de lectura/escritura, cuando WL="0".
- [C] El proceso de lectura consiste en: precargar BL y /BL a V_{DD}, activar WL y leer de las líneas de bit.
- [D] La información almacenada en la celda se conserva sin necesidad de un refresco periódico, siempre que se mantenga conectada la alimentación.
- 10. De las siguientes afirmaciones acerca del contenido de la ROM de la figura, señale la **FALSA**: (asuma que la línea BL situada más a la derecha se corresponde con el bit Y0 del dato almacenado y la línea WL[0] es la salida superior del decodificador)
- [A] La posición $(A_1A_0) = (00)$ contiene el dato $(Y_5...Y_0) = (101010)$
- [B] Es una memoria ROM de cuatro palabras de 6 bits cada una.
- [C] La posición $(A_1A_0) = (11)$ contiene el dato $(Y_5...Y_0) = (010101)$
- [D] La posición $(A_1A_0) = (10)$ contiene el dato $(Y_5...Y_0) = (100101)$




PÁGINA INTENCIONADAMENTE EN BLANCO

Apellidos: Nombre:

PROBLEMA (4 PUNTOS)

A. (0.8 ptos.) El esquema de la figura implementa una función lógica F (A, B, C, D, E) en tecnología CMOS complementaria. En la figura se muestra solamente el esquema de la red de transistores NMOS. Se pide dibujar el esquema de la red complementaria de transistores PMOS. Justifique la respuesta.

Nota: utilice el símbolo con el sustrato de los transistores, tal y como se hace en el bloque NMOS.



B. (0.6 ptos.) Escriba la ecuación lógica de la salida F en función de las entradas. Justifique la respuesta

$$F(A, B, C, D, E) =$$

C. (0.8 ptos.) Suponga que el circuito pertenece a un chip con una tensión de alimentación $V_{DD}=2.5V$ y frecuencia de reloj fclock=1GHz. Además el factor de actividad medio de las entradas es a=0.4 y la capacidad media por transistor es $C_L=10$ fF ($1fF=10^{-15}F$). Calcule la **potencia dinámica** aproximada del circuito, en mW.

- D. (**0.8 ptos.**) Para la combinación de entradas: A = B = 0, C = D = E = 1, se pide:
- D.1. (0.4 ptos.) Sustituya los transistores por interruptores abiertos/cerrados, y dibuje el **circuito con interruptores**.
- D.2. (0.4 ptos.) Justifique el valor lógico de F, a partir del circuito con interruptores.

- E. (1 pto.) Modifique el esquema de la figura del apartado A (partiendo de dos cajas que representen los bloques NMOS y PMOS) para dotar al circuito de salida triestado. Añada los transistores y las señales de control necesarias.
- E.1. (0.5 ptos.) Dibuje el esquema.
- E.2. (0.5 ptos.) Explique su funcionamiento.