NOM:

COGNOM:

Puntuació: BÉ:+1 punt., MAL: -0.25 punts, N.C: 0

- Solucious
- Supose que es pretén augmentar la velocitat d'un determinat circuit lògic CMOS. Indique quina de les següents opcions es INCORRECTA:
- Augmentar la tensió d'alimentació VDD
- Disminuir la tensió llindar V_T dels transistors [B]
- Disminuir la capacitat paràsita de carrega CL [C]
- Disminuir la constant K dels transistors
- refard de propagació tp ~ (1 + 1)
- Indique quina de les següents afirmacions sobre les tècniques de disseny i fabricació de circuits integrats VLSI CMOS és FALSA:
- [A] En el disseny basat en cel·les estàndard, les cel·les es disposen en files que comparteixen les línies de alimentació i massa.
- El disseny full-custom és més òptim que el basat en cel·les estàndard. Es realitza a nivell de màscara, utilitzant editors de layout.
- Les màscares es projecten sobre l'oblea mitjançant un sistema fotolitogràfic que utilitza llum ultravioleta i un sistema de lents de reducció.
- En la fabricació de l'inversor CMOS la capa (layer) que es deposita en l'últim lloc és el polisilici de l'entrada.


l'ultima capa es la de metal

Un processador CMOS conté 10⁶ transistors dedicats a la lògica combinacional/seqüencial i 10⁸ transistors dedicats a la memòria *cache*. El factor d'activitat mitjà és 0.1 per a la lògica, i 0.01 per a la memòria. La capacitat mitjana de cada transistor és 1 fF (1 femtofaradi = 10⁻¹⁵F), el voltatge d'alimentació és 2V i la freqüència de rellotge 3 GHz (1GHz = 10⁹ Hz). Calcule la potència dinàmica aproximada que consumeix el processador.

[A] 13.2W
[B] 12.5W
[C] 15W
[D] No es pot calcular, falten els corrents de fuita dels transistors. (2) $\frac{2}{x} \frac{10^{10} \times 10^{10} \times 0.1}{10^{10} \times 0.1} \times \frac{3 \times 10^{10}}{10^{10} \times 0.1} \times \frac$

(Vdd) Ci & felock Pd Royea = 1.2 W 6 -> Pol: 1.2 + 12 =

Donat el biestable D master-slave de la figura, dissenyat amb portes de transmissió CMOS, indique l'afirmació CORRECTA:





Quan CLK = '1' el mestre envia la dada a l'esclau i l'entrada D es bloqueja.

- Quan CLK = '0', es manté /QM gràcies al bucle de realimentació.
- Està format per dos latches D actius a nivell baix.
- Funciona com un flip-flop D actiu per flanc


de baixada.

5. A partir del layout de la cel.la estàndard de la figura, identifique la funció que implementa:





7. Donat el circuit lògic CMOS de la figura, l'expressió lògica de F és:




5. Indique l'expressió de F i el tipus d'eixida?



F(A,B) = A + B, eixida drenador obert

- [B]
- $F(A,B) = \overline{A+B}$, eixida drenador obert
- [C]
- F(A,B) = A.B, eixida estàndard
- [D]
 - F(A,B) = A.B, eixida triestat

Rpu-s eixida drenador obert



Indique l'expressió lògica de F del circuit CMOS de la figura:



F = (/A./B) + (/C./D) + /E


- [C]
- F = (A.B) + (C.D) + EF = /[(A.B) + (C.D) + E]
- [D]

F= (A+B).(C+D).E

Bloc NMOS: Grumos: (A+B). (C+D). Eserie Fine F = GMMS = (A+B). (C+D). E = (A,B)+(C,D)+E

Bloc Pros: F= Grus = (A.B)+ (c.D)+E

Dona la maleixa lurades rejudes!



Supose que el circuit de la questió 6 pertany a la ALU d'un microprocessador alimentat a +2.5V. Supose que la frequència mitjana de commutació de les entrades és 0.5 GHz. La capacitat mitjana per transistor és 10 fF (1 femtofarad = 10⁻¹⁵F) Calcule la **potència dinàmica** consumida pel circuit, en mW.

[A]

P = 5 W

- [B]
- P = 0.5 mW

[C] [D] P= 2.5 mW P = 0.31 mW Pd = (Vdd) 2 CL Lanmades

Cl: lo transiers × 10 F/ transier.

CL: 10-13 F

 $Pd = (2.5)^{2} \times 10^{13} \times 0.5 \times 10^{9} = 3.125 \times 10^{4} \text{ W}$ $CL \qquad few pades$ $Pd : 0-3125 \times 10^{-3} \text{ W} = 0.3125 \text{ mW}$

EXAMEN DE TCO

Microcontrol T4

Tipus B

Solucions


NOM:

COGNOM:


Puntuació: BÉ:+1 punt., MAL: -0.25 punts, N.C: 0

- 1. En relació a la família lògica CMOS, indique quina de les següents afirmacions és FALSA.
- [A] L'increment de la tensió d'alimentació V_{DD} redueix els temps de retard de propagació i incrementa el consum dinàmic.
- [B] La subfamília 74HCXXX és una CMOS d'alta velocitat amb entrades compatibles TTL. -> wo, el la HCT
- [C] En CMOS estàndard, la immunitat al soroll (NM) és aproximadament un 30% de la tensió d'alimentació (V_{DD}).
- [D] En CMOS estàndard, el fabricant recomana un FAN-OUT de 50 per a no incrementar els temps de retard i el consum dinàmic.
- 2. Respecte al circuit de la figura, indique quina de les següents afirmacions és FALSA:
- [A] Quan CLK = 0, es manté el valor de Q.
- [B] Si la porta de transmissió de l'esquerra està oberta, l'altra està tancada, i viceversa.
- [C] Quan CLK = 1, es transmet el valor lògic de D a l'eixida Q.
- [D] Es tracta d'un flip-flop D disparat per flanc.

Es un la ten D actin per nivell alt



3. ¿Quin tipus de circuit implementa el layout de la figura?



- [A] Una porta NOR de tres entrades.
- [B] Una porta NAND de dos entrades amb una entrada de control per tindre eixida en alta impedància.
- [C] Una porta NAND de tres entrades.
- [D] Una porta AND de tres entrades.

Y = A.B.C Nand

- 4. Sobre del procés de fabricació i disseny dels xips VLSI CMOS, indique la resposta FALSA:
- [A] Les vies són contactes verticals entre capes metàl.liques depositades en distints nivells.
- [B] L'oblea de silici tipus P actua com a substrat dels transistors NMOS i el pou-N actua com a substrat dels transistors PMOS.
- [G] Es sol emprar un làser de llum UV (ultraviolada) per projectar les màscares en l'oblea.
- [D] En el disseny full-custom, les cel.les es disposen en files que comparteixen les mateixes línies metàl.liques d'alimentació (V_{DD} i GND).

Açò es profi del disseny semi-custom basat en cel·les estandar