Parámetros característicos de los componentes digitales

1. Una subfamilia lógica TTL tiene las especificaciones indicadas en la tabla adjunta. Calcule los márgenes de ruido de nivel bajo, de nivel alto y de la familia.

V_{IHmin}	V_{ILmax}	V_{OHmin}	V_{OLmax}
4 V	2 V	4.5 V	1 V

Solución:

```
\begin{split} NM_L &= V_{ILmax} - V_{OLmax} = 2V - 1V = 1V \\ NM_H &= V_{OHmin} - V_{IHmin} = 4.5V - 4V = 0.5V \\ \textbf{NM} &= min(NM_L, NM_H) = min(1V, 0.5V) = \textbf{0.5V} \end{split}
```

2. Una familia lógica CMOS alimentada a 3.3 V tiene las especificaciones indicadas en la tabla adjunta. Calcule los márgenes de ruido de nivel bajo, de nivel alto y de la familia.

V_{IHmin}	V_{ILmax}	V_{OHmin}	V_{OLmax}
2.3 V	1 V	3.2 V	0.1 V

Solución:

```
NM_L = V_{ILmax} - V_{OLmax} = 1V - 0.1V = 0.9V

NM_H = V_{OHmin} - V_{IHmin} = 3.2V - 2.3V = 0.9V

NM = min(NM_L, NM_H) = min(0.9V, 0.9V) = 0.9V
```

3. En las tablas adjuntas se indican algunas de las características eléctricas de dos familias lógicas genéricas A y B.

Familia A			
V _{IHmin}	V _{ILmax}	V_{OHmin}	V _{OLmax}
2 V	0.8 V	2.4 V	0.4 V
I _{IHmax}	I _{ILmax}	I _{OHmax}	I _{OLmax}
40 μΑ	-1.6 mA	-400 μΑ	16 mA

Familia B			
V_{IHmin}	V_{ILmax}	V_{OHmin}	V_{OLmax}
2 V	0.8 V	2.7 V	0.5 V
I _{IHmax}	I _{ILmax}	I _{OHmax}	I _{OLmax}
20 μΑ	-0.36 mA	-400 μΑ	8 mA

A partir de ellas, calcule:

- a) El fan-out B → A (número de entradas de componentes de la familia A que se pueden conectar a la salida de un componente de la familia B).
- b) El fan-out A \rightarrow B (número de entradas de componentes de la familia B que se pueden conectar a la salida de un componente de la familia A).

Los valores obtenidos son, respectivamente:

[A] 10 y 20.

[B] 5 y 20.

[C] 44 y 20.

[D] 2 y 1.

Solución:

a) Fan-out B \rightarrow A:

Fan - out[B - A](L) =
$$\frac{|I_{OLmax}(B)|}{|I_{ILmax}(A)|} = \frac{8mA}{1.6mA} = 5$$

Fan - out[B - A](H) =
$$\frac{|I_{OHmax}(B)|}{|I_{IHmax}(A)|} = \frac{400 \mu A}{40 \mu A} = 10$$

Fan - out[B - A] =
$$min(Fan - out[B - A](L), Fan - out[B - A](H)) = min(5, 10) = 5$$

b) Fan-out $A \rightarrow B$:

Fan - out[A - B](L) =
$$\frac{|I_{OLmax}(A)|}{|I_{ILmax}(B)|} = \frac{16mA}{0.36mA} = 44$$

Fan - out[A - B](H) =
$$\frac{|I_{OHmax}(A)|}{|I_{IHmax}(B)|} = \frac{400 \mu A}{20 \mu A} = 20$$

Fan - out[A - B] = min(Fan - out[A - B](L), Fan - out[A - B](H)) = min(44, 20) = 20

4. ¿Cuál es el fan-out de la familia lógica cuyas especificaciones se indican en la tabla adjunta?

V _{IHmin}	V _{ILmax}	V_{OHmin}	V _{OLmax}
2 V	0.8 V	2.7 V	0.5 V
I _{IHmax}	I _{ILmax}	I _{OHmax}	I _{OLmax}
20 μΑ	-0.36 mA	-400 μA	8 mA

[A] 10. [B] 22.

[C] 20.

[D] El fabricante recomienda 50 para no provocar tiempos de propagación excesivos.


Solución:

Fan - out(L) =
$$\frac{\left|I_{OLmax}\right|}{\left|I_{ILmax}\right|} = \frac{8mA}{0.36mA} = 22$$


Fan - out(H) =
$$\frac{\left|I_{\text{OHmax}}\right|}{\left|I_{\text{IHmax}}\right|} = \frac{400\,\mu\text{A}}{20\,\mu\text{A}} = 20$$

$$Fan - out = min(Fan - out(L), Fan - out(H)) = min(22, 20) = 20$$


5. Si las puertas del circuito de la figura tienen unos retardos de propagación t_{pHL} y t_{pLH} típicos de 10 ns, dibuje el cronograma de la salida si en la entrada hay una señal como la de la figura (señal cuadrada periódica):



Solución:



6. A la vista del cronograma, calcule el retardo de propagación típico t_{pd} de las puertas.




Solución:

Del cronograma se puede deducir que:

- a) $t_{pdLH}(NAND) = 20ns 15ns = 5ns$ [1] b) $t_{pdHL}(NAND) = 35ns 30ns = 5ns$ [2]
- c) t_{pdLH}(AND)= 35ns 30ns = 5ns [3] d) t_{pdHL}(AND)= 40ns 35ns = 5ns [4]

Por tanto, $t_{pd} = 5ns$

7. Dada la gráfica correspondiente a la entrada y salida de un inversor en función del tiempo, señale aquélla afirmación que sea **CIERTA**:



- [A] El retardo de propagación tpd(HL) del inversor es de 7 ns.
- [B] El retardo de propagación tpd(HL) del inversor es de 5.5 ns.
- [C] El retardo de propagación tpd del inversor es de 13.5 ns.
- [D] El retardo de propagación tpd del inversor es de 7ns.

Solución:

A la vista del cronograma, se pueden calcular:

a) El tiempo de subida de la señal de entrada:

$$t_r(IN) = In 90\% - In 10\% = 56ns - 51ns = 5ns$$


b) El tiempo de bajada de la señal de salida:

$$t_r(OUT) = Out 10\% - Out 90\% = 62.5ns - 59.5ns = 3ns$$

c) El retardo de propagación del nivel alto al bajo:

$$t_{pd(HL)} = Out 50\% - In 50\% = 60.5ns - 53.5ns = 7ns$$

8. Si las puertas del circuito de la figura están implementadas con tecnología TTL, con $I_{CCL} = 4.5$ mA, e $I_{CCH} = 0.5$ mA, y su retardo de propagación es de 10ns, calcule la potencia estática promedio consumida por el circuito teniendo en cuenta el valor de la entrada A que se indica en el cronograma.



Solución:


Los consumos de cada puerta son:

- Con la salida a nivel bajo: $P_L = I_{CCL} \times V_{CC} = 4.5 \text{mA} \times 5 \text{V} = 22.5 \text{mw}$
- Con la salida a nivel alto: $P_H = I_{CCH} \times V_{CC} = 0.5 \text{mA} \times 5 \text{V} = 2.5 \text{mw}$

La potencia estática es:

```
\overline{P}_{NAND1} = 1/2 \cdot P_L + 1/2 \cdot P_{H} = 1/2 \cdot 22.5 \text{mW} + 1/2 \cdot 2.5 \text{mW} = 12.5 \text{mW}
\overline{P}_{NAND2} = 1/2 \cdot P_L + 1/2 \cdot P_{H} = 1/2 \cdot 22.5 \text{mW} + 1/2 \cdot 2.5 \text{mW} = 12.5 \text{mW}
\overline{P}_{NOR} = 5/6 \cdot P_L + 1/6 \cdot P_{H} = 5/6 \cdot 22.5 \text{mW} + 1/6 \cdot 2.5 \text{mW} = 19.17 \text{mW}
\overline{P} = \overline{P}_{NAND1} + \overline{P}_{NAND2} + \overline{P}_{NOR} = 44.17 \text{mW}
```

9. Si las puertas del circuito de la figura están implementadas con tecnología TTL, con I_{CCL} = 6 mA, e I_{CCH} = 2 mA, y su retardo de propagación medio es de 5ns, calcule la potencia estática promedio consumida por el circuito teniendo en cuenta el valor de la entrada A que se indica en el cronograma.



Solución:

Los consumos de cada puerta son:

- Con la salida a nivel bajo: P_L = I_{CCL} × V_{CC} = 6mA × 5V = 30mw
- Con la salida a nivel alto: $P_H = I_{CCH} \times V_{CC} = 2mA \times 5V = 10mw$

Considerando que las salidas de las puertas son "correctas" tras la propagación del primer valor válido en la entrada A, hay que analizar los cronogramas de cada puerta a partir de 5ns para la puerta NAND que genera Ā, 10ns para la NAND que genera A', y 15ns para la AND que genera B.

Ā es una señal periódica con un periodo de 30ns (con 15ns a nivel alto y 15ns a nivel bajo). El consumo medio de la puerta NAND que genera Ā es:

$$\overline{P}(\overline{A}) = \frac{15ns}{30ns} \times P_L + \frac{15ns}{30ns} \times P_H = \frac{1}{2} \times P_L + \frac{1}{2} \times P_H = 15mw + 5mw = 20mw$$

A' es una señal periódica que, al igual que Ā, tiene un periodo de 30ns con 15ns a nivel alto y 15ns a nivel bajo. El consumo medio de la puerta NAND que genera A' es el mismo que el de la puerta que genera Ā: 20mw.

B es una señal periódica con un periodo de 30ns, de los cuales está 5ns a nivel alto y 25ns a nivel bajo. El consumo medio de la puerta AND que genera B es:

$$\overline{P}(B) = \frac{25\text{ns}}{30\text{ns}} \times P_L + \frac{5\text{ns}}{30\text{ns}} \times P_H = \frac{5}{6} \times P_L + \frac{1}{6} \times P_H = 25\text{mw} + 1.7\text{mw} = 26.7\text{mw}$$

El consumo promedio será la suma de los consumos promedio de las tres puertas. Es decir:

$$\overline{P} = \overline{P}(\overline{A}) + \overline{P}(A') + \overline{P}(B) = 20mw + 20mw + 26.7mw = 66.7mw$$

Otra forma de calcular el consumo promedio del circuito podría ser analizando el consumo del circuito a partir del momento en que las salidas de todas las puertas son "correctas" (los 15ns que tarda en reaccionar la puerta AND), y teniendo en cuenta que las salidas tienen un comportamiento periódico (con un periodo de 30ns), hasta los 45ns:

 De 15ns a 20ns, las salidas de Ā, A' y B son respectivamente '0', '1' y '1', y el consumo es:

$$P_0 = 1 \times P_L + 2 \times P_H = 30 \text{mw} + 20 \text{mw} = 50 \text{mw}$$

• De 20ns a 25ns, las salidas de Ā, A' y B son respectivamente '1', '1' y '0', y el consumo es:

$$P_1 = P_0 = 1 \times P_L + 2 \times P_H = 30 mw + 20 mw = 50 mw$$

• De 25ns a 35ns, las salidas de Ā, A' y B son respectivamente '1', '0' y '0', y el consumo es:

$$P_2 = 2 \times P_L + 1 \times P_H = 60 \text{mw} + 10 \text{mw} = 70 \text{mw}$$

- De 35ns a 40ns, las salidas de \bar{A} , A' y B son '0', y el consumo es: $P_3 = 3 \times P_L = 90 mw$
- De 40ns a 45ns, las salidas de Ā, A' y B son respectivamente '0', '1' y '0', y el consumo es:

$$P_4 = P_2 = 2 \times P_L + 1 \times P_H = 60 \text{mw} + 10 \text{mw} = 70 \text{mw}$$


El consumo medio será:

$$\overline{P} = \frac{5\text{ns}}{30\text{ns}} \times P_0 + \frac{5\text{ns}}{30\text{ns}} \times P_1 + \frac{10\text{ns}}{30\text{ns}} \times P_2 + \frac{5\text{ns}}{30\text{ns}} \times P_3 + \frac{5\text{ns}}{30\text{ns}} \times P_4 =$$

$$= \frac{5 \times 50 + 5 \times 50 + 10 \times 70 + 5 \times 90 + 5 \times 70}{30} \text{mw} =$$

$$= \frac{250 + 250 + 700 + 450 + 350}{30} \text{mw} = \frac{2000}{30} \text{mw} = 66.7 \text{mw}$$

10. Para el circuito de la figura, se ha dibujado el cronograma de las distintas salidas, siendo la señal A la entrada al mismo. Cada marca vertical corresponde a 5 ns. Se puede afirmar que:



Datos:

 V_{CC} = 5V; I_{CCL} = 6mA e I_{CCH} = 2mA, y el retardo de propagación medio de una puerta es de 5ns.

- [A] La potencia estática promedio consumida por la puerta NAND es 40mW.
- [B] La potencia estática promedio consumida por la puerta AND es 20mW.
- [C] La potencia estática promedio consumida por el conjunto del circuito es 46.67mW.
- [D] Para realizar los cálculos de la potencia estática promedio consumida, se necesita conocer la frecuencia de la señal de entrada.

Solución:

P_{estática NAND} = 5 x 1/2 (I_{CCH} + I_{CCL}), ver señal /A en el cronograma

P_{estática_AND} = 5 x (1/6 I_{CCH} + 5/6 I_{CCL}), ver señal B en el cronograma

 $P_{estática} = P_{estática_NAND} + P_{estática_AND} = 5 x 1/2 (6+2) + 5 x (1/6 x 2 + 5/6 x 6) = 20 + 26.67 = 46.67 mW$

- 11. Indique cuál es el PDP (producto potencia x retardo) de un componente TTL con las siguientes características: I_H (consumo en el nivel alto de salida) = 1 mA, I_L (consumo en el nivel bajo de salida) = 3.18 mA, t_{pHL} = 1.4 ns, t_{pLH} = 3.2 ns. **NOTA**.- Considere despreciable la potencia dinámica.
 - [A] 5.86 pJ
 - [B] 26.79 pJ
 - [C] 6.07 pJ
 - [D] 24.04 pJ

Solución:

$$PDP = \overline{P} \times t_{pd}$$

$$P_L = I_L \times V_{CC}$$

$$P_H = I_H \times V_{CC}$$

$$\overline{P} = \frac{1}{2} \times P_{L} + \frac{1}{2} \times P_{H} = \frac{1}{2} \times (P_{L} + P_{H}) = \frac{1}{2} \times (I_{L} \times V_{CC} + I_{H} \times V_{CC}) = \frac{1}{2} \times (I_{L} + I_{H}) \times V_{CC} = \frac{(I_{L} + I_{H}) \times V_{CC}}{2} mw = \frac{(3.18 + 1) \times 5}{2} mw = \frac{4.18 \times 5}{2} mw = \frac{20.90}{2} mw = 10.45 mw$$

$$t_{pd} = \frac{\left(t_{pdLH} + t_{pdHL}\right)}{2} = \frac{\left(3.2ns + 1.4ns\right)}{2} = 2.3ns$$

$$PDP = \overline{P} \times t_{pd} = 10.45 \text{mw} \times 2.3 \text{ns} = 24.04 \text{pJ}$$

12. La hoja de especificaciones de un determinado biestable indica para la señal de reloj, una duración mínima del nivel ALTO de 30ns, y una duración mínima del nivel BAJO de 37ns. ¿Cuál es la frecuencia máxima de funcionamiento?

Solución:

$$T_{WH} = 30ns$$

$$T_{wi} = 37ns$$

$$F_{\text{max}} = \frac{1}{T_{\text{min}}} = \frac{1}{(T_{WH} + T_{WL})} = \frac{1}{67ns}$$

$$F_{\text{max}} = \frac{1}{67 \times 10^{-9}} = 0.015 \times 10^9 \, Hz = 0.015 \, GHz = 15 \, MHz$$

NOTA.- Se ha supuesto que la señal cuadrada de reloj puede ser asimétrica, es decir, con duraciones diferentes del nivel alto y bajo.

Si fuera simétrica, $F_{max} = 1/(2x37ns)=13.89MHz$.

- 13. Cuál de las siguientes afirmaciones relacionadas con una misma familia lógica es FALSA:
 - [A] Siempre se cumple V_{OHmin}>=V_{IHmin}.
 - [B] El margen de ruido se define como NM=min(NM_L,NM_H)
 - [C] Las corrientes en las entradas son siempre positivas, en cambio, las corrientes en las salidas son siempre negativas.
 - [D] Si no se cumplen los tiempos de t_{su} (setup) y de t_h (hold) durante la escritura de un biestable, éste puede entrar en modo metaestable y no efectuar correctamente el almacenamiento del dato de entrada.

Solución:

 $I_{IH} \rightarrow$ positivas (entran) , $I_{IL} \rightarrow$ negativas (salen) $I_{OH} \rightarrow$ negativas (salen) , $I_{OL} \rightarrow$ positivas (entran)

14. Considere un registro de desplazamiento síncrono diseñado con 4 biestables. Si para cada biestable, los parámetros son: t_{su}=5ns, t_h=2ns, tp_{LH}=10ns, tp_{HL}=8ns, ¿Cuál es la frecuencia máxima de funcionamiento? ¿Depende del número de biestables?


Solución:

$$T_{\min} = t_p + t_{su}$$

$$t_p = \max(t_{p_{HL}}, t_{p_{LH}}) = 10ns$$

$$T_{\min} = t_p + t_{su} = 15ns$$

$$F_{\text{max}} = \frac{1}{T_{\text{min}}} = \frac{1}{15 \times 10^{-9}} = 0.067 GHz = 67 MHz$$




No depende del número de biestables

15. Dado el siguiente circuito secuencial, implementado con biestables D, señale la afirmación CORRECTA:

Parámetros temporales: Biestables: (Set up: $t_{su} = 10$ ns, Hold: $t_h = 5$ ns, Retardo: $t_{pd(max)} = 20$ ns), Puertas NOT: (Retardo: $t_{pd(max)} = 20$ ns).

- [A] La frecuencia de funcionamiento no debe superar los 20MHz.
- [B] La frecuencia de funcionamiento ha de ser mayor de 15 MHz.
- [C] El período de reloj no debe superar los 50ns.
- [D] El circuito no funciona bien por tener un tiempo de hold muy bajo.



Solución:

Período mínimo = Retardo biestable + Retardo puerta NOT + T_{su} biestable


$$T_{min} = 20 + 20 + 10 = 50 \text{ ns}, T \text{ debe ser} >= 50 \text{ ns}$$

Frecuencia máxima:

$$f_{max} = 1/T_{min} = 1/(50 \text{ x } 10^{-9})\text{s} = 10^{9}/50 \text{ Hz} = 10^{3}/50 \text{ MHz} = 20 \text{ MHz}$$

Por otro lado, se cumple la especificación del hold time después del flanco:

Retardo biestable + retardo NOT >= th



- [A] La potencia estática de los circuitos digitales CMOS crece con la frecuencia.
- [B] Los circuitos lógicos TTL presentan consumo estático, independiente de la frecuencia.
- [C] Los circuitos lógicos CMOS presentan un consumo estático despreciable.
- [D] El consumo dinámico de los circuitos lógicos CMOS es directamente proporcional a la frecuencia.

Solución:

Es el consumo dinámico el que depende de la frecuencia


- 17. Indique la afirmación CORRECTA acerca de algunas familias lógicas:
 - [A] La familia pseudo-NMOS es la más empleada en los chips VLSI debido a su bajo consumo.
 - [B] La familia pseudo-NMOS es una variante de la NMOS que sustituye la resistencia RD por un transistor NMOS, al objeto de reducir el área de silicio.
 - [C] La subfamilia LSTTL utiliza transistores Schottky para aumentar la velocidad.
 - [D] La familia NMOS presenta consumo estático cuando la salida es '1'.

Solución:

Los transistores Schottky son transistores BJT con un diodo Schottky entre la base y el colector. La presencia del diodo Schottky acelera la conmutación y confiere por tanto mayor velocidad al transistor.

Salidas especiales

18. Dado el circuito de la figura, realizado con puertas TTL con salida en colector abierto, indique cuál es la expresión lógica CORRECTA de la función cableada F del circuito:



[A]
$$F = \overline{(A.B.C.D)}$$

[B]
$$F = \overline{(A+B+C+D)}$$

[C]
$$F = \overline{(A.B) + (C.D)}$$

[D] Las puertas no pueden conectarse entre sí de esa forma.

Solución:


F implementa la AND cableada de las salidas de las dos puertas NAND:

$$F = (\overline{A \cdot B}) \cdot (\overline{C \cdot D})$$

Aplicando la propiedad de Idempotencia y la Ley de De Morgan para la NAND:

$$F = (\overline{A \cdot B}) \cdot (\overline{C \cdot D}) = \overline{(\overline{A \cdot B}) \cdot (\overline{C \cdot D})} = \overline{(\overline{A \cdot B}) + (\overline{C \cdot D})} = \overline{(A \cdot B) + (C \cdot D)}$$

19. Con el circuito de la figura adjunta se pretende generar pulsos de +15 V a partir de pulsos de +5 V. Si la puerta tiene salida en colector abierto, con $I_{OH} \approx 0$ mA, $V_{OL} \approx 0$ V, $I_{OLmax} \approx 16$ mA, ¿cuál de las siguientes propuestas para el circuito de *pull-up* es válida?



- [A] $V_{CC} = 5 \text{ V y R} = 1 \text{ k}\Omega$.
- [B] $V_{CC} = 15 \text{ V y R} = 0.5 \text{ k}\Omega$.
- [C] $V_{CC} = 15 \text{ V y R} = 1 \text{ k}\Omega$.
- [D] Este tipo de conexión no es válido para una puerta con salida en colector abierto.

Solución:

Cuando la salida de la puerta NAND está a nivel "alto", en realidad no lo está; lo que sucede es que está en alta impedancia, y es el circuito de *pull-up* (Vcc + R) quien genera el nivel alto:


$$V_0 = V_{CC} = 15V.$$

Cuando la salida de la puerta está a nivel bajo, por la resistencia de *pull-up* se establece una corriente eléctrica I_{OL} hacia el interior de la puerta que no puede superar la máxima permitida (es decir, $I_{OL} \le I_{OLmax}$):

$$I_{OL} = \frac{V_{CC} - V_{OL}}{R} = \frac{15V - 0V}{R} = \frac{15V}{R} \le I_{OLmax} = 16mA$$

$$\frac{15V}{R} \le 16\text{mA} \implies R \ge \frac{15V}{16\text{mA}} = 0.93\text{k}\Omega$$


20. Se ha implementado un circuito con componentes TTL. El circuito integrado 74LS125 está constituido por *buffers* con salida triestado. Estos *buffers*, cuando están habilitados, son capaces de absorber 24 mA a nivel bajo y de dar 2.6 mA a nivel alto. Cuando están deshabilitados (estado de alta impedancia), la salida tiene una corriente de fuga de \pm 20 μ A (signo + si la salida es '1', – si la salida es '0'). La figura muestra un sistema diseñado con múltiples módulos conectados a un bus, donde cada módulo está compuesto por un buffer 74LS125 para dar información al bus y un inversor 74LS04 (con unas corrientes de entrada I_{IL} = -0.4 mA e I_{IH} = 20 μ A) para recibir información del bus. ¿Cuál es el número máximo de módulos que pueden conectarse al bus sin exceder las especificaciones del 74LS125?



- [A] 10.
- [B] 57.
- [C] 65.
- [D] 30.


Solución:

Si al bus se conectan *n* módulos, habrá *n* componentes emisores (los 74LS125) y *n* componentes receptores (los 74LS04), quedando el siguiente esquema:



El número máximo de componentes que se pueden conectar se calculará sobre este esquema, analizando el comportamiento del mismo en cada uno de los niveles lógicos. El límite efectivo será el mínimo de los obtenidos para ambos niveles. En este análisis habrá que tener en cuenta que, por tratarse los 74LS125 de *buffers* triestado, sólo habrá un componente emitiendo el valor lógico correspondiente, y los (n-1) restantes estarán en alta impedancia.


Cuando la salida está a nivel bajo, el esquema equivalente es:



$$I_{OL} = (n-1) \times I_{OZL} + n \times I_{IL} = (n-1) \times 0.02 + n \times 0.4 = 0.42 \cdot n - 0.02 \le I_{OLmax} = 24$$

$$0.42 \cdot n - 0.02 \le 24 \implies 0.42 \cdot n \le 24 + 0.02 \implies n \le \frac{24.02}{0.42} = 57$$

Cuando la salida está a nivel alto, el esquema equivalente es:




$$I_{OH} = (n-1) \times I_{OZH} + n \times I_{IH} = (n-1) \times 0.02 + n \times 0.02 = 0.04 \cdot n - 0.02 \le I_{OHmax} = 2.6$$

$$0.04 \cdot n - 0.02 \le 2.6 \implies 0.04 \cdot n \le 2.6 + 0.02 \implies n \le \frac{2.62}{0.04} = 65$$

n = min(57, 65) = 57.

21. El circuito de la figura está compuesto de puertas NAND con salida en colector abierto. A partir de las especificaciones de la tabla (tensiones y corrientes) y para las entradas (A=4V, B=0.2V, C=4.5V, D=0.6V), <u>CALCULE</u> el voltaje aproximado en F.

V_{IHmin}	V_{ILmax}	V_{OHmin}	V_{OLmax}
2.5 V	0.8 V	3.0 V	0.5 V
I _{IHmax}	I _{ILmax}	I _{OHmax}	I _{OLmax}
600 μΑ	-0.36 mA	200 μΑ	7 mA



Solución:

 $A = 4V >= V_{IHmin} \rightarrow A = '1' lógico$

 $B = 0.2V \ll V_{ILmax} \rightarrow B = '0' lógico$

 $C = 4.5V >= V_{IHmin} \rightarrow C = '1' lógico$

 $D = 0.6V \ll V_{ILmax} \rightarrow D = '0' lógico$

F = AND-cableada de las 2 NANDs = 1.1 = 1


$$VF = 5 - I 1K = 5 - (2xI_{OH} + I_{IH})$$

Usando los valores límite que da el fabricante, en el peor caso, I_{OH}=I_{OHmax}, I_{IH}=I_{IHmax}

$$VF = 5 - (2x0.2 + 0.6) = 4V$$

Encendido de LED

22. Se pretende que el LED del circuito tenga el máximo brillo posible. Teniendo en cuenta los valores de los parámetros de la puerta lógica detallados en la tabla adjunta, y que $V_{\text{Y(LED)}} = 2.2 \text{ V}$, calcule el valor de R de modo que la puerta lógica funcione dentro de sus especificaciones.



V _{IHmin}	V _{ILmax}	V_{OHmin}	V _{OLmax}
2.5 V	0.8 V	3.0 V	0.5 V
I _{IHmax}	I _{ILmax}	I _{OHmax}	l _{OLmax}
20 μΑ	-0.36 mA	-100 μA	7 mA

Solución:


La máxima intensidad que circule a través del LED, la resistencia y la puerta NAND no puede superar I_{OLmax} . Es decir, $I \le I_{OLmax}$.

Por otro lado:

$$I = \frac{\left(V_{CC} - V_{\gamma(LED)}\right) - V_{OL}}{R} = \frac{5V - 2.2V - 0.5V}{R} = \frac{2.3V}{R} \le I_{OLmax} = 7mA$$

$$\frac{2.3V}{R} \le 7mA \implies R \ge \frac{2.3V}{7mA} = 0.328k\Omega = 328\Omega$$


23. Para visualizar una variable interna de un circuito digital se introduce un LED con una resistencia R de 50 Ω. Teniendo en cuenta las especificaciones de la puerta, detalladas en la tabla adjunta, y que Vγ_(LED) = 1.8 V, ¿Es correcta la conexión? En caso de ser correcta, ¿cuántas entradas se pueden conectar en total? Si no lo es, ¿cuál será el valor de R que permitirá conectar hasta cuatro entradas?



V_{IHmin}	V_{ILmax}	V_{OHmin}	V_{OLmax}
2.5V	0.8 V	3 V	0.2 V
I _{IHmax}	I _{ILmax}	I _{OHmax}	I _{OLmax}
1 mA	-3.5 mA	-16 mA	25 mA

Solución:

Cuando la salida de la puerta está a nivel bajo, la tensión de salida ($V_{OL} = 0.2V$) es inferior a la tensión umbral del LED ($V_{\gamma}(LED) = 1.8V$), por lo que éste estará cortado, quedando el siguiente esquema:




La ecuación del nudo es:

$$I_{OL} = 2 \times I_{ILmax} = 2 \times 3.5 mA = 7 mA$$

Para que el circuito funcione correctamente, debe cumplirse que $I_{OL} \le I_{OLmax}$. ¿ $I_{OL} = 7mA \le I_{OLmax} = 25mA$? Sí.

Cuando la salida de la puerta está a nivel alto, la tensión de salida ($V_{OH} = 3V$) es superior a la tensión umbral del LED ($V_{\gamma}(LED) = 1.8V$), por lo que éste conducirá. En ese caso quedará el siguiente esquema:




La ecuación del nudo es:

$$\begin{split} I_{OH} &= I + 2 \times I_{IHmax} = \frac{V_{OHmin} - V_{\gamma(LED)}}{R} + 2 \times I_{IHmax} = \frac{3V - 1.8V}{0.05k\Omega} + 2 \times 1mA = \\ &= \frac{1.2V}{0.05k\Omega} + 2mA = 24mA + 2mA = 26mA \end{split}$$

Para que el circuito funcione correctamente, debe cumplirse que I_{OH} ≤ I_{OHmax}.

 ξ I_{OH} = 26mA \leq I_{OHmax} = 16mA? No. Por tanto, la conexión no es posible.

El circuito equivalente teniendo en cuenta que se van a conectar cuatro entradas será:




La ecuación del nudo es:

$$I_{OH} = I + 4 \times I_{IHmax} = \frac{V_{OHmin} - V_{\gamma(LED)}}{R} + 4 \times I_{IHmax} = \frac{3V - 1.8V}{R} + 4 \times 1mA = \frac{1.2V}{R} + 4mA$$

Para que el circuito funcione correctamente, $I_{OH} \le I_{OHmax}$:

$$I_{OH} = \frac{1.2V}{R} + 4mA \le I_{OHmax} = 16mA \implies \frac{1.2V}{R} + 4mA \le 16mA \implies \frac{1.2V}{R} \le 16mA - 4mA = 12mA \implies R \ge \frac{1.2V}{12mA} = 100\Omega$$

Habría que comprobar que sigue siendo factible conectar las cuatro entradas cuando la salida está a nivel bajo. El circuito equivalente sería:



La ecuación del nudo es:

$$I_{OL} = 4 \times I_{ILmax} = 4 \times 3.5 \text{mA} = 14 \text{mA}$$

Para que el circuito funcione correctamente, debe cumplirse que $I_{OL} \leq I_{OLmax}$. ¿ $I_{OL} = 14mA \leq I_{OLmax} = 25mA$? Sí.

24. Para visualizar una variable interna de un circuito digital se introduce un LED con una resistencia Rpu en el circuito de la figura. Calcule el valor del la resistencia Rpu. Considere los siguientes datos:

Circuito:

 $V_{DD}=5V$

Puertas:


Tipo de Salida: Colector abierto para OR y NOT.

Voltajes: VIHmin=1.5V, VILmax=0.8V, VOHmin=3V, VOLmax=0.2V Corrientes: I_{IHmax}=1mA, I_{ILmax}=-3.5mA, I_{OHmax(fugas)}=0.5mA, I_{OLmax}=35mA

Diodo LED:


Vy(LED) = 1.8 V

Intensidad necesaria para que ilumine correctamente I_{LED}=10mA.



Solución:

Cuando la salida de las puertas OR y NOT está a nivel bajo, la tensión de salida $(V_{OL} \le 0.2V)$ es inferior a la tensión umbral del LED $(V_{\gamma}(LED) = 1.8V)$, por lo que éste estará cortado, quedando el siguiente esquema:



La intensidad I_{OL(fugas)} se refiere a la corriente de fugas existente cuando la salida de la puerta está en alta impedancia y la línea está a nivel bajo. Este parámetro no se proporciona, por lo que se asumirá que es 0.

La ecuación del nudo es:

$$I_{OL} = I_R + 3 \times I_{ILmax} = \frac{V_{DD} - V_{OLmax}}{R_{PU}} + 3 \times I_{ILmax}$$

Despejando I_{OL} (porque el requisito a nivel bajo es que $I_{OL} \le I_{OLmax}$):


$$I_{OL} = I_{R} + 3 \times I_{ILmax} = \frac{V_{DD} - V_{OLmax}}{R_{PU}} + 3 \times I_{ILmax} = \frac{5V - 0.2V}{R_{PU}} + 3 \times 3.5mA = \frac{4.8V}{R_{PU}} + 10.5mA$$

$$I_{OL} = \frac{4.8V}{R_{PU}} + 10.5mA \le I_{OL}max = 35mA$$

$$\frac{4.8V}{R_{_{PU}}} + 10.5mA \le 35mA$$

$$R_{PU} \ge \frac{4.8V}{35mA - 10.5mA} = \frac{4.8V}{24.5mA} = 0.196k\Omega = 196\Omega$$

Cuando la salida de las puertas está a nivel alto (en realidad está a alta impedancia), se establece un flujo de corriente entre V_{DD} y masa pasando por el LED. Como V_{DD} (5V) es superior a la tensión umbral del LED ($V_{\gamma}(LED) = 1.8V$), éste conducirá, **fijando la tensión en la unión de las puertas OR y NOT a V_{\gamma}(LED)**, que obsérvese que es superior a la tensión mínima requerida en la entrada de las puertas a nivel alto ($V_{IHmin} = 1.5V$), por lo que este valor será reconocido correctamente por las entradas. El esquema resultante es:



La ecuación del nudo será:

$$\boldsymbol{I}_{R} = 2 \times \boldsymbol{I}_{OH(fugas)} + \boldsymbol{I}_{L} + 3 \times \boldsymbol{I}_{IHmax} = 2 \times 0.5 \text{mA} + \boldsymbol{I}_{L} + 3 \times 1 \text{mA} = 1 \text{mA} + 3 \text{mA} + \boldsymbol{I}_{L} = 4 \text{mA} + \boldsymbol{I}_{L}$$

En este ejemplo se da un caso especial. Por lo general, la misión de la resistencia de *pull-up* es fijar la tensión en el nivel alto (V_{OH}) cuando los componentes emisores (con salida en colector/drenador abierto) no pueden generarla por sí mismos. Para ello, la resistencia debe ser suficientemente baja como para no violar el nivel de tensión requerido en las entradas (para lo cual suele utilizarse el parámetro V_{IHmin} , (a no ser que V_{OHmin} sea conocido, en cuyo caso se utilizará preferiblemente éste).

Sin embargo, en este caso no es así, ya que V_{OH} es fijada por el LED a $V\gamma(LED)$. Por tanto, la misión de la resistencia será regular la intensidad que pasa por ella. Nos podemos encontrar con dos posibles formas de abordar la resolución del problema, dependiendo de si se considera que la I_{LED} indicada es exactamente la intensidad que requiere el LED para lucir correctamente, o la mínima necesaria para hacerlo.

Si se considera que la intensidad que requiere el LED para lucir es exactamente I_{LED}, habrá que calcular el **valor exacto** de R_{PU} que haga que por el LED circule esa corriente:

$$I_{R} = \frac{V_{DD} - V_{\gamma}(LED)}{R_{PU}} = \frac{5V - 1.8V}{R_{PU}} = \frac{3.2V}{R_{PU}} = 4mA + I_{L} = 4mA + 10mA = 14mA$$

Y despejando queda:

$$\frac{3.2V}{R_{PU}} = 14mA \quad \Rightarrow \quad R_{PU} = \frac{3.2V}{14mA} = 0.229k\Omega = 229\Omega \label{eq:reciar} \ , \ \ \text{que como se puede apreciar} \ .$$

es mayor que los 196Ω requeridos en el nivel bajo

Si, por el contrario, se considera que I_{LED} es un **valor mínimo**, habrá que establecer el requisito de que $I_L \ge I_{LED}$:

$$\begin{split} &I_{R} = 4mA + I_{L} \quad \Longrightarrow \\ &I_{L} = I_{R} - 4mA = \frac{V_{DD} - V_{\gamma}(LED)}{R_{PU}} - 4mA = \frac{5V - 1.8V}{R_{PU}} - 4mA = \frac{3.2V}{R_{PU}} - 4mA \\ &I_{L} = \frac{3.2V}{R_{PU}} - 4mA \ge I_{LED} = 10mA \\ &\frac{3.2V}{R_{PU}} - 4mA \ge 10mA \quad \Longrightarrow \quad R_{PU} \le \frac{3.2V}{10mA + 4mA} = \frac{3.2V}{14mA} = 0.229k\Omega = 229\Omega \end{split}$$

Por tanto, en este caso: $196\Omega \le R_{PU} \le 229\Omega$

Interconexión de familias lógicas

25. Se quiere conectar las salidas de 2 componentes estándar de una familia lógica alimentada a 5 V, y éstas, a su vez a 3 entradas de componentes de la misma familia. Las especificaciones de la familia se indican en la tabla adjunta.

V _{IHmin}	V_{ILmax}	V_{OHmin}	V_{OLmax}
2 V	0.8 V	2.4 V	0.4 V
I _{IHmax}	I _{ILmax}	I _{OHmax}	I _{OLmax}
40 μΑ	-1.6 mA	-400 μA	16 mA

Para poder efectuar esta conexión:

- [A] No es necesario añadir nada al tratarse de la misma familia lógica.
- [B] Es necesario añadir, entre la salida y la alimentación, una resistencia de *pull-up*, con un rango de valores permitido entre $0.4 \text{ k}\Omega$ y $8.12 \text{ k}\Omega$.
- [C] No se puede efectuar la conexión de las salidas, ya que se provocaría una indeterminación en la misma y la degradación de los transistores de salida.
- [D] Es necesario añadir, entre la salida y la alimentación, una resistencia de *pull-up*, con un rango de valores permitido entre 0.41 k Ω y 11.82 k Ω .

Solución:

El hecho de que las salidas de los componentes sean estándar implica que sus salidas no se pueden interconectar.

26. Se quiere conectar las salidas de 2 componentes con salida en colector abierto de una familia lógica alimentada a 5 V, y éstas, a su vez a 3 entradas de componentes de la misma familia. Las especificaciones de la familia se indican en la tabla adjunta (teniendo en cuenta que I_{OHmax} = 100 μ A para los componentes en colector abierto).


V _{IHmin}	V _{ILmax}	V _{OHmin}	V _{OLmax}
2 V	0.8 V	2.4 V	0.4 V
I _{IHmax}	I _{ILmax}	I _{OHmax}	l _{OLmax}
40 μΑ	-1.6 mA	-400 μA	16 mA

Para poder efectuar esta conexión:

- [A] No es necesario añadir nada.
- [B] Es necesario añadir, entre la salida y la alimentación, una resistencia de *pull-up* con un rango de valores permitido entre 0.41 k Ω y 8.12 k Ω .
- [C] No se puede efectuar la conexión de las salidas, ya que se provocaría una indeterminación en la misma y la degradación de los transistores de salida.
- [D] Es necesario añadir, entre la salida y la alimentación, una resistencia de *pull-up*, con un rango de valores permitido entre 0.41 k Ω y 11.82 k Ω .

Solución:

Cuando la salida de las puertas emisoras está a nivel bajo, se tendrá el siguiente esquema:



La intensidad I_{OL(fugas)} se refiere a la corriente de fugas existente cuando la salida de la puerta está en alta impedancia y la línea está a nivel bajo. Este parámetro no se proporciona, por lo que se asumirá que es 0.

La ecuación del nudo es:


$$I_{OL} = I_{R} + 3 \times I_{ILmax} = \frac{V_{DD} - V_{OLmax}}{R_{PU}} + 3 \times I_{ILmax} = \frac{5V - 0.4V}{R_{PU}} + 3 \times 1.6mA = \frac{4.6V}{R_{PU}} + 4.8mA$$

$$I_{OL} = \frac{4.6V}{R_{PU}} + 4.8A \le I_{OL} max = 16mA$$

$$\frac{4.6V}{R_{_{\mathrm{PIU}}}} + 4.8mA \le 16mA$$

$$R_{PU} \ge \frac{4.6V}{16mA - 4.8mA} = \frac{4.6V}{11.2mA} = 0.41k\Omega$$

Cuando las puertas emisoras están en alta impedancia, la línea se pondrá a nivel alto gracias al circuito de *pull-up*. El esquema resultante es:



La ecuación del nudo es:

$$I_{R} = 2 \times I_{OH(fugas)} + 3 \times I_{IHmax} = 2 \times 0.1 \text{mA} + I_{L} + 3 \times 0.04 \text{mA} = 0.2 \text{mA} + 0.12 \text{A} = 0.32 \text{mA}$$

Obsérvese que como valor de intensidad en la puerta que está en alta impedancia ($I_{OH(fugas)}$) se ha utilizado el valor 0.1 mA ($100 \mu A$, correspondiente a la I_{OHmax} de los componentes con salida en colector abierto) en lugar de los -400 μA indicados en la tabla para los componentes "normales".

El requisito que debe cumplir la resistencia de *pull-up* en el nivel alto es que sea lo suficientemente pequeña como para no degradar la tensión requerida en las entradas de las puertas receptoras (V_{IHmin}). Es decir, $V_{OH} \ge V_{IHmin}$.


Sin embargo, el valor de salida a nivel alto de los componentes estándar de la familia es conocido ($V_{OHmin} = 2.4V$). Por este motivo, es más recomendable utilizar este valor (en lugar de V_{IHmin}) para establecer el requisito. No es que sea incorrecto utilizar V_{IHmin} ; lo que sucede es que empleando este se reduce el margen de ruido, corriendo el

riesgo de tener más problemas en el circuito que usando V_{OHmin} como restricción. Por tanto, el requisito será finalmente $V_{OH} \ge V_{OHmin}$:

$$\begin{split} &V_{OH} = V_{DD} - I_R \times R_{PU} = 5V - 0.32 mA \times R_{PU} \geq V_{OHmin} = 2.4V \\ &5V - 0.32 mA \times R_{PU} \geq 2.4V \\ &R_{PU} \leq \frac{5V - 2.4V}{0.32 mA} = \frac{2.6V}{0.32 mA} = 8.12 k\Omega \end{split}$$

Así, pues:

$0.41k\Omega \le R_{PU} \le 8.12k\Omega$



27. Realice el conexionado de los componentes de la figura a partir de las especificaciones de las familias A y B indicadas en las tablas adjuntas. En caso de tener que añadir algún componente, no es preciso hacer los cálculos.

Familia A			
V_{IHmin}	V _{ILmax}	V_{OHmin}	V_{OLmax}
2 V	0.8 V	2.4 V	0.4 V
I _{IHmax}	I _{ILmax}	I _{OHmax}	I _{OLmax}
40 μΑ	-1.6 mA	-400 μA	16 mA

Familia B			
V_{IHmin}	V_{ILmax}	V_{OHmin}	V_{OLmax}
6.3 V	2.7 V	8.9 V	0.1 V
I _{IHmax}	I _{ILmax}	I _{OHmax}	I _{OLmax}
20 pA	-20 pA	-0.5 mA	0.5 mA

Solución:


Compatibilidad de tensiones:

Como el componente de la familia A no tiene salida en colector/drenador abierto, hay que intercalar un *buffer* con salida en colector/drenador abierto alimentado a 5V (que es la tensión de alimentación de la familia A), y un circuito de *pull-up* alimentado a 9V (que es la tensión de alimentación de la familia B).

28. Realice el conexionado de los componentes de la figura a partir de las especificaciones de las familias A y B indicadas en las tablas adjuntas. En caso de tener que añadir algún componente, no es preciso hacer los cálculos.

Familia A					
V _{IHmin} V _{ILmax} V _{OHmin} V _{OLmax}					
2 V	0.8 V	2.4 V	0.4 V		
I _{IHmax}	I _{ILmax}	I _{OHmax}	I _{OLmax}		
40 μΑ	-1.6 mA	-400 μA	16 mA		

Familia B					
V _{IHmin} V _{ILmax} V _{OHmin} V _{OLma}					
2.1 V	0.9 V 2.9 V 0		0.1 V		
I _{IHmax}	I _{ILmax}	I _{OHmax}	I _{OLmax}		
1 pA	-1 pA	-0.5 mA 0.5 mA			



Solución:

A es TTL estándar.

B es CMOS estándar alimentada a +3V

Compatibilidad de tensiones:

$$\dot{\mathcal{E}}V_{OLmax}(A) \leq V_{ILmax}(B)$$
? $\Rightarrow V_{OLmax}(A) = 0.4V < V_{ILmax}(B) = 0.9V \checkmark \dot{\mathcal{E}}V_{OHmin}(A) \geq V_{IHmin}(B)$? $\Rightarrow V_{OHmin}(A) = 2.4V > V_{IHmin}(B) = 2.1V \checkmark$

Compatibilidad de corrientes:


Como no hay problemas de incompatibilidad, la conexión se puede realizar de forma directa.

Lo único que hay que matizar es que las entradas CMOS pueden recibir tensiones por encima de su propia tensión de alimentación (+3V). Si las entradas tienen tolerancia a estos valores, por estar protegidas ante sobretensiones, no hay problema.

29. Realice el conexionado de los componentes de la figura a partir de las especificaciones de las familias A y B indicadas en las tablas adjuntas. En caso de tener que añadir algún componente, no es preciso hacer los cálculos.

Familia A					
V _{IHmin} V _{ILmax} V _{OHmin} V _{OLmax}					
2 V	0.8 V	2.4 V	0.4 V		
I _{IHmax}	I _{ILmax}	I _{OHmax}	I _{OLmax}		
40 μΑ	-1.6 mA	-400 μΑ	16 mA		

Familia B					
V _{IHmin} V _{ILmax} V _{OHmin} V _{OLma}					
6.3 V	2.7 V	8.9 V	0.1 V		
I _{IHmax}	I _{ILmax}	I _{OHmax}	I _{OLmax}		
20 pA	20 pA -20 pA -0.5 mA 0.5 m		0.5 mA		



Solución:

A es TTL estándar

B es CMOS estándar alimentada a +9V

Compatibilidad de tensiones:

$$\begin{array}{l} \dot{\mathcal{E}} V_{OLmax}(B) \leq V_{ILmax}(A)? \implies V_{OLmax}(B) = 0.1 \ \ \, \forall \\ \dot{\mathcal{E}} V_{OHmin}(B) \geq V_{IHmin}(A)? \implies V_{OHmin}(B) = 8.9 \ \ \, \forall \\ V_{OHmin}(B) \leq V_{IHmin}(A) = 2 \ \ \, \forall \\ \end{array}$$

Compatibilidad de corrientes:

 $|\langle I_{OLmax}(B)| \rangle | I_{ILmax}(A)|? \Rightarrow |I_{OLmax}(B)| = 0.5 \text{mA} < |I_{ILmax}(A)| = 1.6 \text{mA} \times \text{[Incompatibles!]}$ $|\langle I_{OHmax}(B)| \rangle | I_{IHmax}(A)|? \Rightarrow |I_{OHmax}(B)| = 0.5 \text{mA} > |I_{IHmax}(A)| = 40 \text{ µA} \text{ } \checkmark$

Hace falta un buffer de la familia B que adapte las corrientes.


Como las tensiones de alimentación de las familias A y B son diferentes, hay que intercalar un *buffer* B con salida en drenador abierto alimentado a 9V (que es la tensión de alimentación de la familia B) y un circuito de *pull-up* alimentado a 5V, que es la tensión de alimentación de la familia A.

Esto es necesario porque las entradas de A (TTL) pueden recibir tensiones por encima de su propia tensión de alimentación, lo que puede afectar a los transistores de entrada.

30. Realice el conexionado de los componentes de la figura a partir de las especificaciones de las familias A y B indicadas en las tablas adjuntas. En caso de tener que añadir algún componente, no es preciso hacer los cálculos.

Familia A					
V _{IHmin} V _{ILmax} V _{OHmin} V _{OLmax}					
2 V	0.8 V	2.4 V	0.4 V		
I _{IHmax}	I _{ILmax}	I _{OHmax}	I _{OLmax}		
40 μΑ	-1.6 mA	-400 μA	16 mA		

Familia B					
V _{IHmin} V _{ILmax} V _{OHmin} V _{OLma}					
2.1 V	0.9 V 2.9 V 0		0.1 V		
I _{IHmax}	I _{ILmax}	I _{OHmax}	I _{OLmax}		
1 pA	-1 pA	-0.5 mA 0.5 mA			



Solución:

A es TTL estándar B es CMOS estándar alimentada a +3V

Compatibilidad de tensiones:

$$\overline{\&V_{OLmax}(B)} \le V_{ILmax}(A)? \Rightarrow V_{OLmax}(B) = 0.1 V < V_{ILmax}(A) = 0.8 V \checkmark$$
 $\&V_{OHmin}(B) \ge V_{IHmin}(A)? \Rightarrow V_{OHmin}(B) = 2.9 V > V_{IHmin}(A) = 2 V \checkmark$

Compatibilidad de corrientes:

$$\begin{array}{l} |I_{OLmax}(B)| \geq |I_{ILmax}(A)|? \Rightarrow |I_{OLmax}(B)| = 0.5 \text{mA} > |I_{ILmax}(A)| = 0.6 \text{mA} \times \text{[Incompatibles!]} \\ |I_{OHmax}(B)| \geq |I_{IHmax}(A)|? \Rightarrow |I_{OHmax}(B)| = 0.5 \text{mA} > |I_{IHmax}(A)| = 40 \mu \text{A} \end{array}$$

Hace falta intercalar un buffer de la familia B para adaptar las corrientes.

Como $V_{OHmin}(B)$ (= 2.9V) > $V_{IHmin}(A)$ (= 2V), la salida del *buffer* es compatible con la familia A y no hace falta hacer ningún otro cambio.

31. Se quiere conectar una salida TTL en colector abierto con una entrada de un circuito lógico CMOS alimentado a +9V. Indique la respuesta CORRECTA:

Familia A (TTL colector abierto)		Familia B (CMOS +9V)				
V _{OLmax}	I _{OHmax} (fugas)	I _{OLmax}	V_{IHmin}	V_{ILmax}	I _{IHmax}	I _{ILmax}
0.4 V	100 μΑ	16 mA	6.3 V	2.7 V	0.1 μΑ	-0.1 μΑ

- [A] Es necesario conectar una resistencia de pull-up entre la salida y la alimentación de +9V. El valor de la resistencia debe de estar comprendido entre $0.54 \mathrm{K}\Omega$ y $26.97 \mathrm{K}\Omega$.
- [B] Se pueden conectar directamente.
- [C] Es necesario poner un buffer TTL en la salida para compatibilizar la corriente a nivel bajo.
- [D] Es necesario conectar una resistencia de pull-up entre la salida y la alimentación de +9V. El valor de la resistencia debe de estar comprendido entre $2.1 \mathrm{K}\Omega$ y $41.4 \mathrm{K}\Omega$.

Solución:

Hay que adaptar la tensión del '1' lógico mediante Rpu:

$$\frac{9 - V_{OL \max}}{I_{OL \max} - \left| I_{IL \max} \right|} \le Rpu \le \frac{9 - V_{IH \min}}{I_{OH \max} + I_{IH \max}}$$