Arquitectura e Ingeniería de Computadores

UT 3. Subsistema de memoria Tema 3.3 Mejora de prestaciones de la memoria principal

J. Flich, P. López, V. Lorente, A. Pérez, S. Petit, J.C. Ruiz, S. Sáez, J. Sahuquillo

Departamento de Informática de Sistemas y Computadores Universitat Politècnica de València







Índice

- Tecnología y modelo de prestaciones de la memoria
- Mejora de las prestaciones de la SDRAM

Bibliografía



John L. Hennessy and David A. Patterson. Computer Architecture, Fifth Edition: A Quantitative Approach.

Morgan Kaufmann Publishers Inc., San Francisco, CA, USA, 5 edition, 2012.

Índice

- Tecnología y modelo de prestaciones de la memoria

Conceptos

La memoria principal atiende las peticiones de la cache y del subsistema de Entrada/Salida.

Objetivo

Desde el punto de vista de la cache el objetivo es reducir la penalización por fallo (PF, miss penalty).


Medida de prestaciones

Si se accede a sólo un dato: $\rightarrow PF$ = Tiempo de acceso a la memoria Si se accede a múltiples datos (p. ej, un bloque de cache de tamaño B bytes): $\rightarrow PF = L + \frac{B}{B_{\text{tot}}}$

- L, Latencia: Tiempo para satisfacer el primer acceso.
- \blacksquare B_W , Ancho de banda: Número de bytes transferidos por unidad de tiempo.

Evolución de la tecnología de DRAM

DRAM tradicional. Debido a las restricciones en el número de pines, primero se transmite la dirección de fila (validada con la señal RAS), y luego la de columna (validada mediante la señal CAS).



Evolución de la tecnología de DRAM (cont.)


Temporización:



- En cada acceso a la memoria se realiza una transferencia ocupando el ancho de bus de memoria (p.e. 64 bits).
- Internamente, se lee y refresca una fila entera.
- Después de realizarse una transferencia, el siguiente acceso no puede comenzar mientras no se complete el ciclo de memoria → la precarga refresca y cierra una fila.

Evolución de la tecnología de DRAM (cont.)

- Fast page mode. Si se añade un buffer de fila, las transferencias de datos de la misma fila serán más rápidas.
- Cuando la fila está disponible, se puede leer (o escribir) una secuencia de varias direcciones de columna.
- Cada acceso sólo requiere una dirección de columna.




Tecnología DRAM actual

Características de la DRAM síncrona (SDRAM):

- Son síncronas:
 - La señal de reloj se envía a la memoria a través del controlador de memoria del procesador.
 - El bus de memoria trabaja a una frecuencia f_{mem} , diferente de la del procesador f_{cou} .
 - Los tiempos se miden en ciclos del bus de memoria. El número de ciclos necesarios en cada operación (enviar la dirección, acceder y transferir datos) se leen de una ROM del módulo SDRAM para configurar el controlador de memoria.


Tecnología DRAM actual (cont.)

- Cada chip SDRAM se organiza internamente como uno o más bancos.
 - Cada banco es una matriz de memoria.
 - Una vez se activa una fila en un banco, se puede leer o escribir cualquier columna.
- Modo ráfaga: La SDRAM usa un contador autoincrementado y un registro de modo para fijar una secuencia de direcciones de columna siguiendo al primer acceso a la fila.



Tecnología DRAM actual (cont).

Cronograma de lectura de una SDRAM



Modelo simple de la memoria

Parámetros genéricos de la memoria:

- L: Latencia o tiempo de acceso (tiempo de lectura de la fila) medida en ciclos de bus.
- B: Tamaño de bloque de cache, medido en bytes.
- \blacksquare B_w : Ancho de banda del bus, medido en bytes/ciclo de bus.


La penalización por fallo *PF* es:

$$PF = L + \frac{B}{B_w}$$
 ciclos de bus

Modelo simple de la memoria (cont.)

- Cada banco dispone de su buffer de fila → pueden haber abiertas tantas filas como bancos.
- El tiempo de acceso a bloques consecutivos depende de si la fila está abierta o no. Esto produce variaciones en la penalización por fallo de cache.

La fila está ya abierta: Hay que abrir la fila:



Modelo simple de la memoria (cont.)

Teniendo en cuenta que la fila abierta puede no ser la requerida:

- Sea TAbf (la tasa de aciertos en el buffer de fila) la probabilidad de que un fallo de cache pida un bloque presente en el buffer (fila abierta o activada).
- Si la fila está abierta, el tiempo de acceso se acorta ya que se lee desde el buffer.
- Sea L_r la latencia reducida medida en ciclos de bus.

La penalización promedio por fallo de cache será:

$$PF = L \cdot (1 - TAbf) + L_r \cdot TAbf + \frac{B}{B_W}$$
 ciclos de bus

Modelo simple de la memoria (cont.)

En segundos y ciclos de procesador:

$$PF = \left(L \cdot (1 - TAbf) + L_r \cdot TAbf + \frac{B}{B_w}\right) \frac{1}{f_{mem}} \ segundos$$
 $PF = \left(L \cdot (1 - TAbf) + L_r \cdot TAbf + \frac{B}{B_w}\right) \frac{f_{cpu}}{f_{mem}} \ ciclos \ de \ CPU$


Cálculo de L y L_r

La temporización de las SDRAM se define por la frecuencia de reloj del bus de memoria y cuatro parámetros de temporización separados por guiones. Por orden de aparición, son:

- CL: El mínimo tiempo (en ciclos de bus) entre el envío de la dirección de columna a la memoria y el comienzo de la ráfaga. Es el tiempo necesario para leer el primer bit de memoria desde una DRAM en una fila ya abierta.
- \blacksquare t_{BCD} : El mínimo número de ciclos entre la apertura de una fila de memoria y el acceso a una columna. El tiempo para leer el primer bit de memoria de una DRAM sin una fila activa es $t_{RCD} + CL$.

Cálculo de L y L_r (cont.)

- t_{RP} : El mínimo número de ciclos entre la orden de precarga y la apertura de la fila siguiente. El tiempo para leer el primer bit de memoria de una DRAM ante un fallo en el buffer de fila es $t_{RP} + t_{RCD} + CL$.
- \blacksquare t_{BAS} : El mínimo número de ciclos entre la activación de un banco y la orden de precarga. Este es el tiempo necesario para refrescar internamente la fila, y se solapa con t_{RCD} . Este cuarto parámetro no siempre aparece en la especificación de la temporización.



Cálculo de L y L_r (cont.)

Cálculo de L y L_r a partir de los parámetros de temporización:

Ejemplo

Sea una memoria HyperX KHX1600C9D3/4G, SDRAM DDR3-1600 (reloj de bus a 800 MHz, y transfiere 16 bytes por ciclo) de 512M x 64-bit (4GB). Puede funcionar con una latencia 9-9-9-27 a 1,65V. La memoria está conectada a un procesador Intel i5 a 2,4Ghz.

Calcular la PF en ciclos de bus de memoria, segundos y ciclos de procesador, para un tamaño de bloque B = 64 bytes. Suponer TAbf = 75%.

$$L = t_{RP} + t_{RCD} + CL = 9 + 9 + 9 = 27$$
 ciclos de bus

Para TAbf = 0.75:

$$PF = L \cdot (1 - TAbf) + L_r \cdot TAbf + \frac{B}{B_w}$$

$$= 27 \times 0,25 + 9 \times 0,75 + 64/16 = 17,5$$
 ciclos de bus

Ejemplo (cont.)

$$PF$$
 (en segundos) = PF (en ciclos de bus)/ f_{mem}
= 17,5/800 MHz = 21,875 ns

PF (en ciclos de CPU) = *PF* (en ciclos de bus)
$$\frac{f_{cpu}}{f_{mem}}$$
 = 17,5 · $\frac{2400 \text{ MHz}}{800 \text{ MHz}}$ = 52,5 ciclos de CPU

Índice

- Mejora de las prestaciones de la SDRAM

Técnicas de mejora de prestaciones de la SDRAM

$$PF = \left(L \cdot (1 - TAbf) + L_r \cdot TAbf + \frac{B}{B_w}\right) \frac{1}{f_{mem}}$$
 segundos

Se puede reducir PF reduciendo L e incrementando B_w y TAbf. Sin embargo:

- L supone (con mucho) la mayor contribución a PF.
- Aumentar f_{mem} no reduce la latencia L medida en segundos. L depende de los parámetros de temporización internos de la memoria y representa el tiempo necesario para realizar el acceso. Por tanto, salvo efectos de redondeo, L medida en segundos se mantiene constante (ver página 34).
- TAbf depende, sobre todo, de las pautas de acceso a la memoria, pero también del número de bancos.

Técnicas de mejora de prestaciones de la SDRAM (cont.)

Técnicas para mejorar las prestaciones de la memoria principal:

- Incrementar la anchura del bus: $B_w \uparrow$
- Incrementar B_w transfiriendo datos en ambos flancos (ascendente y descendente) de la señal de reloj, manteniendo la f_{mem} constante: $B_w \uparrow$
- Aumentar el número de bancos de memoria: TAbf ↑
- Implementar varios controladores de memoria. Aunque esto no reduce la penalización por fallo (si las direcciones no están entrelazadas), permite atender concurrentemente varios fallos de cache. También aumenta el número total de bancos de memoria: *TAbf* ↑

Aumento del ancho del bus de memoria

Al ensanchar el bus de memoria, se puede transferir más bytes por ciclo.

> **Eiemplo: PF con la DDR3-1600 (** $B_w = 16 \ bytes/ciclo$ **)** con un bus el doble de ancho ($B_w = 32$)

$$PF = L \cdot (1-TAbf) + L_r \cdot TAbf + \frac{B}{B_w}$$


$$= 27 \times 0,25 + 9 \times 0,75 + 64/32 = 15,5 \text{ ciclos de bus}$$

Limitaciones

Dado que L es (con diferencia) la mayor contribución a PF, se ahorra poco ensanchando el bus (la PF con el ancho de bus inicial era de 17,5 ciclos, página 19).

Aumento del ancho del bus de memoria (cont.)


- Especialmente por razones de fabricación (número de pines), la anchura de los buses de memoria. actuales es de 64 bits (8 Bytes).
- Las memorias se organizan en módulos Dual Inline Memory Module (DIMMs) con uno o más ranks.
- Un rank está compuesto por los chips necesarios para completar 64 bits.
- Entonces, ¿B_w está limitada a 8 bytes/ciclo?



DDR: Double Data Rate


- Idea simple: Transmitir datos en ambos flancos (ascendente y descendente) de la señal de reloi.
- El bus trabaja a la misma velocidad, pero el ancho de banda se duplica.
- La frecuencia máxima de las señales no cambia respecto a la convencional, SDR (Single Data Rate), así que se puede implementar sin tener que mejorar la tecnología.
- Internamente, se duplica el número de columnas accedidas (2n-prefetch) y se duplica el número de líneas que conectan los bancos de memoria con el bus de datos → la frecuencia interna de la memoria no cambia.
- \rightarrow Se duplica B_w (de 8 bytes/ciclo en SDR a 16 bytes/ciclo en DDR).

DDR: Double Data Rate (cont.)



DDR 1Gbit

Figure 4: 128 Meg x 8 Functional Block Diagram



Incremento de la frecuencia de reloj del bus

- La frecuencia de reloj del bus se ha incrementado a lo largo del tiempo y también ha bajado el voltaje para reducir su consumo de potencia.
- Se han desarrollado varias técnicas para mantener la integridad de las señales a frecuencias de reloj más altas (transmisión diferencial, uso de terminadores, cambio de los buses por enlaces punto a punto ...).
- JEDEC ha estandarizado las frecuencias de reloj y los voltajes. Los valores estándar son:
 - DDR.
 - 2.5V para frecuencia de bus hasta 166 MHz y 2.6V para 200 MHz.
 - Velocidades pico de transferencia de hasta 3200 MB/s
 - Hasta 1 Gb por chip.

Incremento de la frecuencia de reloj del bus (cont.)

- DDR2. Se duplica el número de columnas accedidas respecto a DDR (4n-prefetch), modificando también el número de líneas que conectan los bancos de memoria con el bus de datos.
 - Reduce el voltaje a 1.8V
 - Incrementa la frecuencia hasta 533 MHz.
 - Velocidades pico de transferencia de hasta 8533 MB/s.
 - Hasta 4 Gb por chip.
- DDR3. Se duplica el número de columnas accedidas respecto a DDR2 (8n-prefetch), modificando también el número de líneas que conectan los bancos de memoria con el bus de datos.
 - Reduce el voltaje a 1.5V
 - Incrementa la frecuencia hasta 1066 MHz.
 - Velocidades pico de transferencia de hasta 17066 MB/s.
 - Hasta 16 Gb por chip.

Incremento de la frecuencia de reloj del bus (cont.)

- DDR4. Mantiene 8n-prefetch. Agrupa los bancos en grupos, que también pueden direccionarse. Cada grupo puede accederse independientemente de los demás (y del estado de los mismos). Se reemplazan los buses de memoria por canales con enlaces punto a punto.
 - Reduce el voltaje a 1.2V
 - Incrementa la frecuencia hasta 1200 MHz.
 - Velocidades pico de transferencia de hasta 19200 MB/s.
 - Hasta 16 Gb por chip (hasta el momento).


Incremento de la frecuencia de reloj del bus (cont.)

Las notaciones para especificar prestaciones son:

- DDRn-xxxx, donde xxxx indica la velocidad de transferencia en Mtransferencias/s.
 - Frecuencia de reloj del bus: $f_{mem} = xxxx/2$ MHz.
 - Ejemplos:
 - DDR-400 funciona a 200MHz y suministra 400 Mtransferencias/s
 = 3200 MB/s.
 - DDR3-1600 trabaja a 800MHz y suministra 1600 Mtransferencias/s = 12800 MB/s.
- PCn-yyyy, donde yyyy es el ancho de banda del bus en MB/s.
 - Frecuencia de reloj del bus: $f_{mem} = yyyy/(8 \times 2)$ MHz.
 - Ejemplos:
 - PC-3200 suministra 3200 MB/s (200 MHz x 8 bytes x 2 (DDR)).
 - PC3-12800 suministra 12800 MB/s (800 MHz x 8 bytes x 2 (DDR)).

DDR3 1Gbit:

Figure 4: 128 Meg x 8 Functional Block Diagram



Incremento de la frecuencia de reloj del bus

Ejemplo: Latencias "más rápidas" no opcionales del estándar JEDEC

Nombre	Bus	Temporización	L	L	PF
estándar	clock	CL - t_{RCD} - t_{RP}	(ciclos)	(ns)	(ns)
	(MHz)	(ciclos)			(B = 64)
DDR-400A	200	2.5-3-3	8.5	42,5	62,5
DDR2-800C	400	4-4-4	12	30	40
DDR2-1066E	533,33	6-6-6	18	33,75	41,25
DDR3-800D	400	5-5-5	15	37,50	47,50
DDR3-1066E	533,33	6-6-6	18	33,75	41,25
DDR3-1600H	800	9-9-9	27	33,75	38,75
DDR3-2133L	1066,67	12-12-12	36	33,75	37,50
DDR4-1600K	800	11-11-11	33	41,25	46,25
DDR4-2133P	1066,67	15-15-15	45	42,19	45,94
DDR4-2400R	1200	16-16-16	48	40	43,33

Incremento de la frecuencia de reloj del bus (cont.)


- La latencia (*L*) se redujo de DDR a DDR2, pero creció ligeramente de DDR2 a DDR3 y de DDR3 a DDR4.
- De hecho, a partir de DDR2, la latencia L y la penalización por fallo (PF) casi siempre aumentan con cada nueva generación (por ejemplo DDR2-800C vs. DDR3-800D; DDR3-2133L vs. DDR4-2400R).
- Pero aumenta la capacidad de las memorias, el soporte para más núcleos y reducen el consumo.

Incremento del número de bancos de memoria

Los chips SDRAM actuales implementan gran número de bancos (típicamente ocho o dieciseis). Las razones son:

- Pueden estar abiertas varias filas (una por banco), incrementando TAhf .
 - Para acceder a una fila abierta distinta, la dirección del banco se suministra junto con la dirección de columna.
 - Acceder a una fila abierta diferente es igual de rápido que acceder a la misma fila.
- Para una capacidad de memoria dada, incrementar el número de bancos reduce el tamaño de banco, reduciendo la latencia.
- Bancos más pequeños implica decodificación más rápida.
- El diseño de un banco se puede replicar, simplificando el diseño del chip de SDRAM.

Incremento del número de bancos de memoria (cont.)



Incremento del número de controladores de memoria

- Los actuales procesadores de altas prestaciones implementan múltiples controladores de memoria.
- Cada controlador de memoria implementa uno o dos canales para acceder a uno o más ranks de DIMMs SDRAM.
- Cada DIMM implementa múltiples bancos internos, como se menciona en la diapositiva anterior.
- El número total de filas que pueden estar abiertas simultáneamente es el número de controladores de memoria por el número de canales por controlador por el número de ranks por canal por el número de bancos por rank.
- Es necesario disponer de un número mayor de filas abiertas para minimizar conflictos cuando múltiples núcleos inician accesos concurrentes a la memoria. De esta manera, muchos accesos a la memoria afectarán a una fila abierta, maximizando TAbf.

Incremento del número de controladores de memoria (cont.)

