
# - SOLUCIONES -

#### TEORÍA 1er. Parcial (5 cuestiones) (6 puntos). Puntuación: BIEN +1.2 ptos., MAL -0.3 ptos, N.C.: 0


- 1. Teniendo en cuenta que  $V\gamma = 1.5V$  para el diodo LED D1 del circuito de la figura siguiente y que la tensión de entrada Vin es una onda cuadrada entre 0V y 5V, se puede afirmar que:
- [A] El diodo D1 no conduce en ningún caso
- [B] El diodo D1 conduce siempre, con independencia del estado de Vin
  - [C] El diodo D1 conduce cuando Vin = 0V y no conduce cuando Vin = 5V
  - [D] El diodo D1 conduce cuando Vin = 5V y no conduce cuando Vin = 0V




2. Dado el circuito lógico con transistores BJT y resistencias de la figura, indique la respuesta FALSA:

(DATOS de los transistores:  $V_{BE(on)} = 0.7V$ ,  $V_{CE(sat)} = 0.2V$ ,  $\beta = 500$ )

- [A] Cuando A = B = C = "0" (0V), los 3 transistores están en corte y el consumo (la corriente que proporciona Vcc) es nulo.
- [B] Cuando una entrada es "1"(5V), el transistor correspondiente funciona en activa directa, pues β]<sub>B</sub> < 1<sub>C(sat)</sub> Νο ες < ι ειτο</p>
  - [C] Con una o más entradas a "1" (5V), la salida es 0.2V, y el consumo (la corriente que proporciona Vcc) es aproximadamente de 4.8 mA.
  - [D] Se trata de una puerta NOR de 3 entradas.



3. El circuito de la figura utiliza un transistor MOSFET. Indique cuál de las afirmaciones siguientes es correcta, si la entrada  $V_1$  la conectamos al drenador de  $M_1$ :




- [A] El Mosfet estaría en corte siempre, ya que no circularía corriente por la puerta.
- ▶ [B] El Mosfet estaría en saturación, ya que V<sub>DS</sub>=V<sub>GS</sub>.
- [C] El Mosfet estaría en Zona Ohmica.
- [D] El estado del transistor dependerá del valor de R2.

Si VI = VAL = VGSI = VDSL = SATURACIÓN SIEMPRE 4. Se quiere conectar las salidas de 2 puertas lógicas TTL (con salida en colector abierto) a 3 entradas de otras puertas de la misma familia, utilizando una resistencia de Pull-Up (R<sub>PU</sub>). Las especificaciones de la familia se indican en la tabla adjunta. Indique cuál será el valor mínimo necesario de la resistencia R<sub>PU</sub>

			@ +5 U				
[A]	R <sub>PUMIN</sub> = 319.4 Ohm		SITR	$V_{IHmin}$	V <sub>ILmax</sub>	$V_{OHmin}$	V <sub>OLmax</sub>
[B]	$R_{PUMIN}$ = 179.7 Ohm		-	2 V	0.8 V	2.4 V	0.4 V
[C]	$R_{PUMIN} = 479.2 \text{ Ohm}$		7967 2X 72	$I_{IHmax}$	$I_{ILmax}$	I <sub>OHmax</sub> (Fugas)	I <sub>OLmax</sub>
[D]	R <sub>PUMIN</sub> = 410.7 Ohm		8	40 μΑ	-1.6 mA	0.2 mA	16 mA
	POUL MIN =	5V- 014V	1×101	,			


5. Si las puertas del circuito de la figura se alimentan con Vcc=5V, y sus consumos estáticos son I<sub>CCL</sub>=5mA, e I<sub>CCH</sub>=1mA, y su retardo de propagación es de 10ns, calcule la potencia estática media consumida por el conjunto del circuito teniendo en cuenta el valor de la entrada A y las demás señales que se indican en el cronograma adjunto.



#### TEORÍA 2º.Parcial (8 cuestiones) (6 puntos) . Puntuación: BIEN +0.75 ptos., MAL -0.18 ptos, N.C.: 0

6. Sea una puerta de transmisión NMOS, que utiliza un transistor con  $|V_T|$ =1.5V. Si aplicamos 5V a la tensión de entrada  $(V_{IN})$  y 5V al terminal de puerta G. ¿Qué voltaje se obtendrá a su salida  $(V_{OUT})$ ?


- [A] 5V
- [B] 1V
- [C] 3.5V
  - [D] 2.5V



- 7. Con relación a las familias lógicas CMOS, indica cuál de las siguientes afirmaciones es FALSA:
- [A] El consumo dinámico depende linealmente de la frecuencia.
- ▶ [B] La puertas BCT (BiCMOS) son compatibles TTL, pero están realizadas solo con transistores MOSFETS. No
- [C] La subfamilia HCT es CMOS pero con entradas compatibles TTL. OK
- [D] Los márgenes de ruido dependen linealmente de V<sub>DD</sub>.
- 8. Un determinado procesador CMOS tiene 10<sup>7</sup> transistores dedicados a lógica combinacional/secuencial, y 10<sup>8</sup> transistores dedicados a la memoria. El factor de actividad medio de la lógica es 0.1, y el de la memoria es 0.01. La capacidad media por transistor es de 1 fF (1 femtofaradio = 10<sup>-15</sup>F), la alimentación es 2V y la frecuencia del reloj es 1000MHz. A la vista de ello, podemos afirmar que la potencia dinámica consumida será, aproximadamente:
- [A] No se puede calcular, depende del núm. de transistores por puerta.
- [B] 2W
- [C] 4W
- [D] 8W
- $w = V_{00}^{2} \cdot C_{L} \cdot f = (2V)^{2} \cdot (10^{2} \times 0^{1} + 10^{8} \times 0^{1}) \cdot 10^{-15} \cdot 1000 \cdot 10^{6} = 4 \cdot (10^{6} + 10^{6}) \cdot 10^{-15} \cdot 10^{9} = 8 \cdot 10^{6} \cdot 10^{6}$
- 9. ¿Cuál de las siguientes funciones lógicas implementa el layout de la figura?


$$[A] Y = A \circ B \circ C$$

- [B]  $Y = \overline{A + B + C}$
- - [D]  $Y = \overline{A \cdot (B + C)}$




- 10. La celda de almacenamiento en una FLASH es:
- [A] Un fusible
- [B] Un condensador
- [C] Un biestable
- [D] Un transistor FAMOS
  - 11. Si de una memoria semiconductora se nos indica que dispone de 2<sup>21</sup> palabras y que cada palabra es de 64 bits, podemos deducir que:

    2<sup>1</sup> x 2<sup>3</sup> BYTES 2 16 M BYTES
  - [A] Necesitará 16 líneas de direccionamiento. No, 5 pm 2 1
  - [B] Necesitará 20 líneas de direccionamiento. No. 50H 24
  - [C] Su capacidad de almacenamiento será de 2MBytes H •
- [D] Su capacidad de almacenamiento será de 16MBytes
  - 12. En relación con la ROM representada en la figura, señale la afirmación FALSA:
- [A] La capacidad es "n" palabras x "b" bits. 🙌 🗸 / ১০৪ 🐉 የልረልቤልልን
  - [B] Su contenido se implementa en el momento de la fabricación. 📢
  - [C] Necesita un decodificador de n líneas de entrada.
- [D] Permite implementar un circuito combinacional con "n" entradas y "b" salidas.



- 13. A la vista del cronograma de la figura, podemos afirmar que:
- [A] Se trata del cronograma de un refresco "RAS before CAS".
- [B] Corresponde a un refresco oculto en una DRAM.
  - [C] Corresponde a un ciclo de lectura normal en una DRAM.
  - [D] Es una lectura en ráfaga de 2 bits consecutivos.



Apellidos: SOLOGONES Nombre:

## Problema 1 (Primer PARCIAL) (4 puntos)

El transistor MOSFET empleado en el circuito de la figura **A** tiene unas curvas características como las mostradas en la figura **B**. A la vista de ello, se pide:

**Nota:** En zona óhmica utilice la expresión aproximada  $R_{ON} = V_{DS} / I_{DS} \approx 1 / (2K(V_{GS} - V_T))$ , y en saturación  $I_{DS} = K(V_{GS} - V_T)^2$ 





Fig. A



Nota: Las curvas representadas son para incrementos de 1V de Vos

Fig. B

A. (0.3 ptos.) A partir de las curvas características del transistor, justifique que el valor de  $V_T$  (tensión umbral del transistor) es 3V. (omo para  $V_{6S} \leq U_T \rightarrow I_{5S} = 0$ ,

VT se identifica mirando la VGS que coincide con el eje horizontal (IDS=0). Como las VGS van a incrementos de 1V, la rigniente a 4V es 3V. Por tanto VT=3V

B. (0.3 ptos.) A partir de las curvas características del transistor, justifique que el valor de la constante K del transistor es 1mA/V<sup>2</sup>.

transistor es 1 mA/V.

Nos si ficamos en la zona de sa furación (zona plana) de cualquier curva para una  $V_{65}$  lada. Por ejemplo, para  $V_{65} = 7V \rightarrow I_{75} = 16 \text{ mA}$ . Aplicando la fórmula de saturación,  $I_{75} = 100 \text{ mA}$   $I_{75} =$ 

C. (1.4 ptos.) Calcule el punto de trabajo del transistor y justifique su región de funcionamiento.

V65 = UG - V5 = V6 - 0 = VG (S, en in conectada a masa)
La VG se calcula aplicando la fórmula del divisor renistivo
formado por R1 y R2.

$$V_{GS} = \frac{V_{DD}R_2}{R_1 + R_2} = Idiv R_2 \rightarrow V_{GS} = \frac{Io \times Io}{Io + Io} = \frac{1o}{2} = 5V$$

$$Como V_{GS} > V_T, ol transisson No eras corrado$$
Su pongamos que eras en saturación:
$$I_{DS} = K (V_{GS} - V_T)^2 = 1. (5-3)^2 = 4mA$$

$$V_{DS} = V_{DD} - I_{DS}R_3 = 10 - (4 \times I) = 6V$$

$$Com probamos que eras en saturación:
$$V_{DS} > V_{GS} - V_T \rightarrow 6V > 5V - 3V \rightarrow S_1$$$$

D. (0.8 ptos.) Indique la ecuación de la recta de carga del circuito y represéntela sobre el diagrama de la Fig. B.

Sitúe el punto de trabajo sobre la recta de carga. 

intersectantos la recta de carga con

Ecuación de la recta de carga y puntos de corte:

Ecuación recta de carga y puntos de corte:


Ecuación recta de carga y puntos de corte: VDD = R3 IDS + VDS \rightarrow 10 = 1. IDS + VDS = IDS + VDS

PUNTOS de corte { vertical : Vos=0 \rightarrow IDS = VDD / R3 = \frac{10V}{1K} = 10MA

horitontal : IDS=0 \rightarrow VDS = VDD = 10V

E. (1.2 ptos.) Suponga que se modifica el circuito para encender y apagar un LED con un interruptor, tal como muestra la figura adjunta. Rellene la tabla y calcule la resistencia R para que el LED presente una luminosidad adecuada. Justifique la respuesta. (Nota: Se recomienda sustituir el transistor por la resistencia equivalente de zona lineal, R<sub>on</sub>. Verifique posteriormente que el transistor funciona en zona lineal).

Datos LED: I<sub>LED</sub>= 10mA, V<sub>LED</sub>=1.5V Datos Mosfet: V<sub>T</sub>=3V, K=1mA/V<sup>2</sup>



Interruptor	$V_{GS}$	I <sub>DS</sub>	LED (encendido/apagado)
Abierto	oV	0	apagado
Cerrado	10 V	ILED = 10 mA	En œudido

Abierro: Idiv=0 > V6= Idiv Rz=0 V65 = 0 L VT > WATE > IDS= 0

CERRADO: VG = VDD = 10V V65 = VDD-0 = loV > VT -> conduce

Seponemos que conduce en tona lineal, puer Vos en la maxima Ron =  $1/2 \times (V65-V_T) = 1/2.1(10-3) = 1/19 \approx 0.071 \times \Omega$ (alcularmos & para que circule IDS = ILED = 10 mA ILED 10 = 1.5V + ILED (R+Rou) Valor de R: 0.78 × Ohms

Apellidos: Nombre:


### Problema 2 (Segundo PARCIAL) (4 PTOS)

Se quiere diseñar la función lógica siguiente en Lógica CMOS Complementaria.

$$F = (A \cdot B) + C$$

A.1. (0.8ptos.) Explique el procedimiento de diseño.

Como la función no viene negada, tenemos dos opciones:



a) Comenzar con el bloque PMOS, pero sabiendo que las variables van negadas. Por tanto, el producto (A.B) se implementa con 2 transistores en serie con entradas /A y /B. Estos transistores se conectan en paralelo a otro PMOS con entrada /C, para implementar la suma. Todo el bloque PMOS conectado entre V<sub>DD</sub> y la salida F.

El bloque NMOS será dual del anterior y quedará como sigue: dos transistores NMOS en paralelo con entradas /A y /B. Estos transistores en serie con otro NMOS con entrada /C. Todo el bloque NMOS conectado entre la salida F y masa (GND en el esquema general).


b) Negar dos veces y aplicar De Morgan, con lo que nos queda la función:

$$F = \overline{(\overline{A} + \overline{B}) \cdot \overline{C}}$$

En este caso comenzaríamos con el bloque NMOS y, como se puede observar, el esquema resultante sería idéntico. La suma se implementa con dos NMOS en paralelo, y el producto con otro transistor NMOS en serie con los anteriores.


Para cada una de las entradas negadas sería necesario un inversor CMOS.

A.2. (0.8ptos) Dibuje el circuito con transistores. Se recomienda el uso de los símbolos simplificados.



A.3. **(0.4ptos)** Compruebe el correcto funcionamiento del circuito para la combinación de entradas: A = 1, B = 0, C = 1. Substituya los transistores MOSFET por interruptores abiertos/cerrados y explique el valor lógico de la salida F.


Hay un camino de corriente entre VDD y la salida, por lo que la F = 1.



B.1. (0.4ptos) Rellene la tabla de verdad de la función F del primer apartado:

Α	В	С	F
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	1

B.2. (1.2ptos) Explique el procedimiento de diseño para implementar la tabla de verdad anterior mediante una ROM NMOS con estructura NOR y dibuje el esquema resultante (Ponga inversores en las salidas de datos).



La ROM incluye un decodificador de 3 a 8 para generar 8 líneas de palabra, que hacen el papel de minitérminos.

La entrada del decodificador son las 3 variables de entrada: A, B y C. La ROM tendrá una única línea de bit, para implementar la función F.

Se establecen transistores de contacto en la intersección de la línea de bit con la línea de palabra correspondiente a los minitérminos de la función. Como la estructura de la ROM es de tipo NOR, la activación de los transistores de contacto (con WL = "1"), pone un "0" en la línea de bit. Para tener un "1" en la salida, hay que poner un inversor.

B.3. (0.4ptos) Utilizando el esquema del apartado anterior, justifique el valor de la función cuando A = 1, B = 0, C = 1.

Cuando a la entrada de la ROM tengamos esa combinación, se activa la salida WL5 del decodificador que, como se observa en la matriz de conexiones, hace conducir el transistor correspondiente poniendo la línea de bit a 0. Por tanto, el inversor hace que F sea 1, tal y como indica la tabla de verdad.