


10 Qüestions de TEORIA (6 punts) . Puntuació: BÉ +0.6 punts., MAL -0.15 punts, N.C 0

1. Resolent el circuit de la figura es pot afirmar que la tensió en el punt D és:

($V_\gamma = 0.7V$ per als díodes)


- [A] 0V
- [B] 10V
- [C] 0,7V
- [D] 1,4V



2. Donat el circuit de la figura, dissenye la resistència R_c per a què el transistor funcione en zona de saturació.


($V_{BE(ON)} = 0.7V$, $V_{CE(SAT)} = 0.2V$ i $\beta = 100$).

- [A] $R_c \leq 1,12k$
- [B] $R_c \geq 1,12k$
- [C] $R_c \geq 0,5k$
- [D] $R_c \leq 0,5k$



3. Donat el circuit lògic amb díodes i resistència de la figura, indique la resposta FALSA (supose $V_\gamma = 0.7V$ per als díodes):

- [A] Es tracta d'una porta AND de 3 entrades.
- [B] Si $A = B = "1"$ (5V) i $C = "0"$ (0V), condueix el díode D3 i $F = "0"$ (0.7V aproximadament)
- [C] Si $A = B = C = "1"$ (5V), els 3 díodes estan tallats i $F = "1"$ (5V aproximadament)
- [D] En cas de que una o més entrades siguin "0" (0V), el consum del circuit (el corrent que proporciona V_{cc}) és de 5 mA



4. En relació als dispositius electrònics utilitzats en el disseny de circuits lògics, indique l'afirmació FALSA:

- [A] Amb díodes i resistències es poden dissenyar funcions AND i OR, però no la NOT.
 [B] Els transistors permeten dissenyar funcions AND, OR i també NOT.
 [C] En mode digital, el funcionament dels transistors es pot aproximar a interruptors oberts/tancats controlats per corrent (en el cas dels MOSFET) o tensió (en el cas dels BJT).
 [D] En termes generals, els transistors MOSFET s'utilitzen més que els BJT en els circuits lògics, perquè tenen un menor consum i una major densitat d'integració.

5. Es pretén connectar l'eixida d'una porta de la família A, alimentada a 5V, amb una entrada d'un altra porta de la família B alimentada a 9V. A partir de les especificacions de les famílies A i B indicades en les taules adjuntes i considerant que el circuit A té eixida estàndar, es pot afirmar que:

- [A] Es poden connectar directament.
 [B] Es necessita una resistència de pull-up connectada entre la sortida i 9V.
 [C] Es necessita intercalar un buffer col·lector obert i una resistència de pull-up connectada entre la sortida i 9V.
 [D] Es necessita intercalar un buffer col·lector obert i una resistència de pull-up connectada entre la sortida i 5V.

| Família A | | | |
|-------------|-------------|--------------|-------------|
| V_{IHmin} | V_{ILmax} | V_{OHmin} | V_{OLmax} |
| 2.0 V | 0.8 V | 2.4 V | 0.4 V |
| I_{IHmax} | I_{ILmax} | I_{OHmax} | I_{OLmax} |
| 40 μ A | -1.6 mA | -400 μ A | 16 mA |

| Família B | | | |
|-------------|-------------|-------------|-------------|
| V_{IHmin} | V_{ILmax} | V_{OHmin} | V_{OLmax} |
| 6.3 V | 2.7 V | 8.9 V | 0.1 V |
| I_{IHmax} | I_{ILmax} | I_{OHmax} | I_{OLmax} |
| 20pA | -20pA | -0.5 mA | 0.5 mA |

6. Tenint en compte les taules següents, els marges de soroll en la connexió $A \rightarrow B$ i en la $B \rightarrow A$, seran:


| Família A | | | |
|-------------|--------------|--------------|-------------|
| V_{IHmin} | V_{ILmax} | V_{OHmin} | V_{OLmax} |
| 2 V | 0.7 V | 2.5 V | 0.4 V |
| I_{IHmax} | I_{ILmax} | I_{OHmax} | I_{OLmax} |
| 20 μ A | -400 μ A | -400 μ A | 4 mA |

| Família B | | | |
|-------------|-------------|--------------|-------------|
| V_{IHmin} | V_{ILmax} | V_{OHmin} | V_{OLmax} |
| 2 V | 0.8 V | 2.4 V | 0.4 V |
| I_{IHmax} | I_{ILmax} | I_{OHmax} | I_{OLmax} |
| 40 μ A | -1.6 mA | -400 μ A | 16 mA |

- [A] 0.4V i 0.4V respectivament.
 [B] 0.4V i 0.3 V respectivament.
 [C] 0.5V i 0.3V respectivament.
 [D] La connexió $A \rightarrow B$ no es pot fer, perquè les tensions no són compatibles.


7. Donat el circuit de la figura, realitzat amb portes TTL amb eixida en col·lector obert, indique quina és l'expressió lògica CORRECTA de l'eixida F en funció de les entrades A B C i D del circuit:

- [A] $F = \overline{A} + \overline{B} + \overline{C} + \overline{D}$
 [B] $F = \overline{(A + B + C + D)}$
 [C] $F = \overline{(A \cdot B \cdot C \cdot D)}$
 [D] és una OR cablejada (Wired OR).



8. Per visualitzar una variable interna d'un circuit digital s'introdueix un LED amb una resistència R , tal com es mostra en la figura. Tenint en compte les especificacions de les portes, detallades en la taula adjunta, i que $R=200\ \Omega$ i $V_Y(\text{LED}) = 1.5\text{V}$, ¿funcionarà correctament el circuit sense que les portes sobrepassen els seus límits de corrent?

| | | | |
|------------------|-------------|--------------------|-------------|
| V_{IHmin} | V_{ILmax} | V_{OHmin} | V_{OLmax} |
| 2 V | 0.8 V | 2.4 V | 0.4 V |
| I_{IHmax} | I_{ILmax} | I_{OHmax} | I_{OLmax} |
| 40 μA | -1.6 mA | -400 μA | 16 mA |




- [A] No, es supera el valor de I_{OLmax} .
 [B] Sí, no es supera cap límit.
 [C] No, es supera el valor de I_{OHmax} .
 [D] Sí, perquè el corrent màxim a la sortida en el nivell baix no superarà 16 mA, que és el màxim permès.

9. En la zona de saturació d'un MOSFET d'acumulació de canal P podem afirmar que:

- [A] V_{GS} és negativa, V_{DS} és positiva i I_{DS} és negativa
 [B] V_{GS} és positiva, V_{DS} és positiva i I_{DS} és negativa
 [C] V_{GS} és negativa, V_{DS} és negativa i I_{DS} és negativa
 [D] I_{DS} és sempre zero perquè en este tipus de transistors no es pot formar el canal.

10. Considere el següent circuit i indique quina de les següents afirmacions és CERTA.

Nota: ($V_T=1\text{V}$ i $K=1\text{mA/V}^2$)



- [A] La funció lògica és: $F(A,B,C)=(A+B)\cdot C$
 [B] Es tracta d'una porta EXOR (OR-exclusiva) de tres entrades.
 [C] La funció lògica és: $F(A,B,C)=A+(B\cdot C)$
 [D] Si les entrades són $C=0\text{V}$, $B=10\text{V}$ i $A=0\text{V}$, la sortida F és 10V.

(Pàgina intencionadament en blanc)



Cognoms:

Nom:

PROBLEMA 1 (4 PUNTS)

El circuit de la figura és un inversor NMOS. Es demana:

Nota: En zona òhmica utilitze l'expressió aproximada $I_{DS} \approx 2K(V_{GS} - V_T) V_{DS}$, i en saturació $I_{DS} = K(V_{GS} - V_T)^2$



Nota: Les corbes representades són per a increments de 1V de V_{GS} .

[A] (10%) Calcule el punt de treball Q (V_{GS} , V_{DS} , I_{DS}) i el valor lògic ("0" ó "1") de sortida V_o amb una entrada a "0" ($V_i = 0\text{V}$). Justifique la resposta.

| | | | |
|----------------|----------------|-----------------|-------------|
| $V_{GS} =$ (V) | $V_{DS} =$ (V) | $I_{DS} =$ (mA) | $V_o =$ " " |
|----------------|----------------|-----------------|-------------|

[B] (20%) Calcule el punt de treball Q (V_{GS} , V_{DS} , I_{DS}) i el valor lògic de sortida V_o amb una entrada a "1" ($V_i = 5\text{V}$). Justifique la resposta.

| | | | |
|----------------|----------------|-----------------|-------------|
| $V_{GS} =$ (V) | $V_{DS} =$ (V) | $I_{DS} =$ (mA) | $V_o =$ " " |
|----------------|----------------|-----------------|-------------|

[C] (20%) Dibuixe sobre les corbes característiques, la recta de càrrega i els dos punts de treball dels apartats anteriors. Justifique la resposta.

[D] (10%) Si $V_i = 3V$, ¿en quina zona de funcionament es troba el transistor? Es recomana utilitzar la gràfica i la recta de càrrega. Justifique la resposta.

| | |
|----------------------|--|
| Zona de funcionament | |
|----------------------|--|

[E] (20%) Partint del disseny base de l'inversor, dissenye una porta **NAND NMOS** de 2 entrades, i replene la taula de funcionament adjunta.

| VA | VB | M1 (OFF/ON) | M2 (OFF/ON) | Eixida (Valor lògic) |
|----|----|-------------|-------------|-------------------------|
| 0 | 0 | | | |
| 0 | 1 | | | |
| 1 | 0 | | | |
| 1 | 1 | | | |

[F] (20%) Calcule la tensió de sortida de la porta **NAND** de 2 entrades de l'apartat anterior quan les entrades són $V_A=5V$ i $V_B=5V$. Nota: es recomana l'ús de la resistència equivalent del MOSFET. Prenga com a resistència de drenador $R_D = 5k$