Examen parcial d'FCO - Recuperació temes de l'1 al 4

18 de Gener de 2017

COGNOMS:	NOM:			
	SIGNATURA:			
DNI:				

Normativa:

- La durada de l'examen és de 2 hores.
- Escriviu el nom i els cognoms en lletres MAJÚSCULES i signeu en TOTS els fulls.
- Heu de respondre dins l'espai assignat.
- No es permeten calculadores ni apunts.
- Heu de romandre en silenci durant la realització de l'examen.
- No es pot abandonar l'examen fins que el professor ho indique.
- Heu de tenir una identificació damunt la taula, a la vista del professor (DNI, carnet UPV, targeta de resident, etc.).
- **1.(1,0 punt)** Donat el nombre natural en sistema decimal $A = 18,75_{10}$ representeu-lo en binari natural. (Mostreu els càlculs realitzats)

Solució:

Apliquem divisions sucesives per dos per a la part entera, i multiplicacions succesives per dos per a la part fraccionaria.

$$A = 18,75_{10} = 10010,11_2$$

2. (1,0 punt) Donat el nombre hexadecimal $A = 4AE7_{16}$, representeu-lo en octal. (Mostreu els vostres càlculs)

Solució:

El convertim d'hexadecimal a binari substituint cada dígit decimal pels quatre bits equivalents. A continuació, substituim cada grup de tres bits pel dígit octal corresponent, començant des de la dreta.

$$A = 4AE7_{16} = 01001010111100111_2 = 45347_8$$


3. (1.75 punts) Es vol dissenyar un circuit de control que governe la realització de diferents operacions aritmètic-lògiques i de desplaçament. El circuit rep un codi d'entrada de 3 bits (Op2, Op1, Op0) amb 7 valors diferents possibles i amb el significat següent:

Op2	Op1	Op0	Operació
0	0	0	Suma
0	0	1	Resta
0	1	0	And
0	1	1	Or
1	0	0	Desplaçament a esquerres
1	0	1	Desplaçament a dretes
1	1	0	No operar

Aquest circuit de control, mitjançant les eixides, dona ordes a tres circuits operadors: un sumador/restador, un operador lògic, i un circuit de desplaçament, de manera que es realitza l'operació sol·licitada en l'operador adient. Mai hi pot haver més d'un operador operant al mateix temps. El circuit de control disposa d'una eixida **S** que en activar-se fa que el circuit sumador/restador realitze una suma, i disposa també d'una eixida **R** que en activar-se fa que el circuit sumador/restador realitze una resta. Tant **S** com **R** són actives a nivell alt. Hi ha dues eixides més, **OpL1**, **OpL0** que indiquen a l'operador lògic quina operació ha de realitzar. L'operador lògic pot realitzar les operacions indicades en la seua taula de funcionament:

OpL1	OpL0	Operació Lògica
0	0	Or
0	1	No operar
1	0	And
1	1	7 11 10

Per últim, dues eixides indiquen al circuit de desplaçament quina funció ha de realitzar: l'eixida **D**, activa a nivell alt, que indica al circuit de desplaçament que ha de realitzar un desplaçament, i l'eixida /**Dreta**, activa a nivell baix, indica el sentit del desplaçament. Si no s'activa el senyal D, el valor del senyal /Dreta és indiferent per al circuit de desplaçament.



Examen parcial d'FCO – Recuperació temes de l'1 al 4

18 de gener de 2017

Completeu la taula de veritat del circuit de control.

Op2	Op1	Op0	S	R	OpL1	OpL0	D	/Dreta
0	0	0	1	0	0	1	0	Х
0	0	1	0	1	0	1	0	Х
0	1	0	0	0	1	Х	0	Х
0	1	1	0	0	0	0	0	Х
1	0	0	0	0	0	1	1	1
1	0	1	0	0	0	1	1	0
1	1	0	0	0	0	1	0	Х
1	1	1	Х	Χ	Х	Х	Х	Х

4. (0.75 punts) Per a la funció F expressada per la taula de veritat següent:

D	С	В	Α	F
0	0	0	0	0
0	0	0	1	1
0	0	1	0	Х
0	0	1	1	0
0	1	0	0	0
0	1	0	1	1
0	1	1	0	0
0	1	1	1	1
1	0	0	0	Χ
1	0	0	1	1
1	0	1	0	0 X
1	0	1	1	Χ
1	1	0	0	0
1	1	0	1	Х
1	1	1	0	0
1	1	1	1	1

a) (0.25 punts) Obteniu la forma canònica disjuntiva (sumatori).

Solució:

$$S = \sum_{D,C,B,A} (1,5,7,9,15) + \sum_{\phi} (2,8,11,13)$$


b) **(0.5 punts)** Simplifiqueu la funció F en forma de producte de sumes mitjançant mapes de Karnaugh.

Solució: S = CA+/BA				
00	01	11	10	
0	0	0	Х	
1	1	х	_1	
0	1	1	Х	
Χ	0	0	0	
	00 0 1 0	00 01 0 0 1 1 0 1	00 01 11 0 0 0 1 1 X 0 1 1	

5. (0.5 punts) Respecte del mètode de simplificació per mapes de Karnaugh, digueu si son verdaderes (V) o falses (F) les afirmacions següents:


V	Totes les cel·les del mapa tenen 4 cel·les adjacents, siga quina siga el nombre de variables de la funció i la seua posició en el mapa.
F	Els grups han de tindre una grandària múltiple de dos.
V	Si no és possible fer grups de grandària major que 1, la simplificació resultant mitjançant Karnaugh és igual que la proporcionada per la forma canònica.
F	Si al simplificar per Karnaugh correctament no obtenim una simplificació suficient, en alguns casos una simplificació algebraica addicional adequada pot proporcionar una expressió més simple.
F	L'expressió obtinguda en simplificar per uns serà sempre diferent a l'expressió obtinguda en simplificar per zeros, donat que la primera és una suma de productes i la segona és un producte de sumes.

6. (1.0 punt) Completeu el cronograma següent per al biestable de la figura, considerant que l'estat inicial de Q és 0. (Es donen les entrades J i K i es demana l'eixida Q)




Examen parcial d'FCO – Recuperació temes de l'1 al 4 18 de gener de 2017

7. (2.0 punts) El circuit següent inclou tres biestables i tres multiplexors de dues entrades de dades. Completeu el cronograma en funció de l'entrada KU i l'estat inicial que es mostra en el cronograma (Q0=1, Q1=1, Q2=0).



Solució:




8. (0.5 punts) Les equacions d'un descodificador de 2 a 4, amb eixides /S_i actives a nivell baix són les següents:

$$/S_0 = \prod_{BA} (0) = (B + A);$$
 $/S_1 = \prod_{BA} (1) = (B + \overline{A});$ $/S_2 = \prod_{BA} (2) = (\overline{B} + A);$ $/S_3 = \prod_{BA} (3) = (\overline{B} + \overline{A});$

Escriviu les equacions d'un descodificador de 2 a 4, amb eixides /S_i actives a nivell baix, al qual s'ha afegit una entrada d'habilitació /G activa a nivell baix.

Solució: $/S_0 = \prod_{GBA}(\mathbf{0}) = (G+B+A); \qquad /S_1 = \prod_{GBA}(\mathbf{1}) = (G+B+\overline{A});$ $/S_2 = \prod_{GBA}(\mathbf{2}) = (G+\overline{B}+A); \qquad /S_3 = \prod_{GBA}(\mathbf{3}) = (G+\overline{B}+\overline{A});$

9. (1.5 punts) Es vol implementar un multiplexor de 17 a 1, construït exclusivament am multiplexors de 4 a 1 com els mostrats en la figura següent.



- a) (0,5 punts) Indiqueu el nombre de nivells de la composició: 3
- b) **(1 punt)** Realitzeu un possible esquema, indicant les entrades de dades D_i (16 \geq i \geq 0), les entrades de selecció S_j) amb els seus corresponent pesos (subíndex) i l'eixida del circuit Z.

Considereu com a bit menys significatiu (LSB) el subíndex 0, tant per a les entrades de dades (D_0) com per a les de selecció (S_0).

Les entrades de dades no utilitzades poden deixar-se sense connectar.

