## 10 Cuestiones de TEORIA (6 puntos). Puntuación: BIEN:+0.6 puntos. MAL: -0.15 puntos. N.C.: 0


 Dadas las especificaciones del chip TTL 74LS125 de la figura, indique cuál de las siguientes afirmaciones es CORRECTA.

Parámetros característicos

V <sub>IHmin</sub>	V <sub>ILmax</sub>	V <sub>OHmin</sub>	V <sub>OLmax</sub>
2V	0.8V	2.4V	0.5V
I <sub>IHmax</sub>	I <sub>ILmax</sub>	I <sub>OHmax</sub>	I <sub>OLmax</sub>
20μΑ	-0.4mA	-2.6mA	24mA
T <sub>PLH</sub>	T <sub>PHL</sub>	Icc <sub>max</sub>	Vcc
15ns	18ns	20mA	5V

74LS125

- [A] El margen de ruido es NM = 0.4V.
- [B] El fan-out teórico es 130.
- [C] La potencia estática máxima es 0.1W.
- [D] El retardo de propagación medio es 33ns.
- P = Icc · Vcc = 0'02A · 5V = 0'1W
- 2. Se desea conectar la salida de tres puertas NOT 74HC05 (con salida en drenador abierto), y la señal resultante conectarla a la entrada D de un biestable 74LS74, tal y como se muestra en la figura. A partir de las especificaciones de ambos componentes en las tablas adjuntas, indique cuál de las siguientes opciones permitiría una conexión CORRECTA.



[ ] Suffer no ex recessories


[ ] Johnson [ ] Johnson [ 2445 24]

74HC05 (V <sub>CC</sub> = 6 V)					
V <sub>IH(min)</sub>	V <sub>IL(max)</sub>		V <sub>OL(max)</sub>		
4.2 V	1.8 V		0.33 V		
I <sub>IH(max)</sub>	I <sub>IL(max)</sub>	I <sub>OH(fugas)</sub>	I <sub>OL(max)</sub>		
1 μΑ	–1 μA	5 μΑ	(5.2 mA)		

74LS74 (V <sub>CC</sub> = 5 V)				
V <sub>IH(min)</sub>	V <sub>IL(max)</sub>	V <sub>OH(min)</sub>	V <sub>OL(max)</sub>	
2 V	0.8 V	2.7 V	0.5 V	
I <sub>IH(max)</sub>	I <sub>IL(max)</sub>	I <sub>OH(max)</sub>	I <sub>OL(max)</sub>	
40 μΑ	-0.8 mA	-0.4 mA	8 mA	

- [A] La conexión se puede realizar directamente, ya que existe compatibilidad a nivel de tensión y corrientes.
- [B] Hay que intercalar una resistencia de *pull-up* entre las salidas de las puertas NOT y 5 V.
- [C] Es necesario intercalar un *buffer* en drenador abierto a la salida de cada puerta NOT y una resistencia de *pull-up* entre las salidas de los *buffers* y 5 V.
- [D] La conexión no es posible porque puede producirse un conflicto lógico en las salidas.
- 3. Indique cuál de las siguientes afirmaciones sobre las familias lógicas es FALSA.
- [A] Los transistores Schottky se emplean en algunas subfamilias TTL para aumentar la velocidad.
- [B] Las puertas Trigger Schmitt son más robustas ante el ruido electromagnético, pues presentan una curva de transferencia con histéresis.
- [C] La potencia estática de las puertas NMOS es despreciable, pues es debida a las corrientes de fuga de los transistores.
- [D] El consumo dinámico se produce cuando conmutan las entradas, y es directamente proporcional a la frecuencia de conmutación de las mismas.

4. Se desea implementar el circuito secuencial de la figura. Teniendo en cuenta las especificaciones temporales de los componentes utilizados, mostradas en las tablas adjuntas, indique cuál es la frecuencia máxima de funcionamiento del circuito.




Puerta AND			
t <sub>pLH(max)</sub>	10 ns		
t <sub>pHL(max)</sub>	7 ns		
Puerta OR			
t <sub>pLH(max)</sub>	8 ns		
t <sub>pHL(max)</sub>	5 ns		
Biestable D			
t <sub>pLH(max)</sub>	20 ns		
t <sub>pHL(max)</sub>	15 ns		
t <sub>su</sub>	5 ns		
t <sub>h</sub>	2 ns		


NOTA.- Tenga en cuenta que para el cálculo de la frecuencia máxima no se tiene en cuenta el efecto de las entradas externas del circuito, se suponen estables.

- [A] 31.25 MHz
- [B] 23.26 MHz
- [C] 22.22 MHz
- [D] 20.83 MHz


- 5. La figura muestra la vista superior de un layout de un circuito VLSI CMOS, con entradas A, B, C, D, E y salida G. El color azul representa metalizaciones, el amarillo la capa de difusión 'p' y el verde la 'n'. El color rosa representa la capa de polisilicio. Los contactos son los cuadrados negros. Señalar la respuesta VERDADERA entre las siguientes:
  - [A]  $G = A \cdot B + C \cdot D + E$
  - [B]  $G = \overline{(A+B)\cdot(C+D)\cdot E}$
  - [C]  $G = (\bar{A} + \bar{B}) \cdot (\bar{C} + \bar{D}) \cdot \bar{E}$
  - [D] Los bloques NMOS y PMOS no son duales.



- 6. La figura muestra una puerta de trasmisión CMOS. Los transistores tienen una |VT|=1.5V. Si aplicamos 5V a la entrada (VI) y 0V al terminal /G y 5V al terminal G. ¿Cuál será el voltaje de salida (VO)?
  - [A] 5V [B] 0 V [C] 3.5V [D] 2.5V



- 7. Señale la respuesta FALSA entre las siguientes relacionadas con la tecnología de circuitos integrados CMOS:
- [A] Admite una amplia gama de tensiones de alimentación, en particular para circuitos integrados SSI y MSI.
- [B] Una de las características principales de la tecnología CMOS es su baja inmunidad al ruido, especialmente si los circuitos tienen una fuente de alimentación de un voltaje relativamente alto.
- [C] El retardo asociado a una puerta CMOS es inversamente proporcional a su voltaje de alimentación.
- [D] La potencia dinámica de la tecnología CMOS aumenta linealmente con la capacidad parásita asociada a la salida de una puerta.
- 8. Dada la celda de memoria de la figura, indicad la respuesta CORRECTA:
- [A] Cuando la línea Word Line = '1', se activan las puertas de transmisión M5 y M6 para acceder al biestable interno.
- [B] La línea de bit BL sirve para leer los datos, y /BL para escribirlos.
- [C] La celda es no volátil, pues los transistores M1, M2, M3 y M4 regeneran la señal.
- [D] Es una celda de memoria DRAM que incluye el circuito de refresco.



- 9. Indique la respuesta CORRECTA acerca de la celda de almacenamiento de la memoria FLASH:
- [A] Es volátil, pues la información se guarda en un condensador.
- [B] Es no volátil, pues la información se guarda en la puerta flotante de un transistor FAMOS.
- [C] Al llenar la puerta flotante con electrones el transistor FAMOS conduce siempre.
- [D] Es más rápida que la SRAM, pues la celda es más pequeña.

- 10. Dado el circuito de la figura, indique la afirmación FALSA:
- [A] Se trata de una PROM no programada, porque inicialmente todas las celdas del OR Array tienen un transistor que podría deshabilitarse selectivamente en el proceso de programación.
- [B] Puede implementar 4 funciones lógicas de 3 entradas, programando las celdas correspondientes.
- [C] El AND array implementa el decodificador de entrada de la memoria (de filas).
- [D] Cada función puede ser como máximo la suma de cuatro minitérminos.



- Conexión fija
- X Conexión programable

