

## Objetivos

- Comprender la definición de los estados lógicos de las puertas lógicas
- Entender los parámetros característicos de una puerta lógica, tanto a nivel eléctrico como a nivel temporal
- Conocer y entender el comportamiento de los terminales de entrada y de salida de un circuito lógico
- Comprender la problemática de la interconexión de circuitos lógicos integrados y estudiar casos prácticos de interconexión
- Conocer algunas familias lógicas actuales

2

# 1. Introducción 2. Tipos de salidas y entradas 3. Parámetros característicos 4. Interconexión de componentes digitales 5. Familia TTL. Subfamilias

En el punto 1 de este tema se introduce el concepto de valor lógico, y cómo se relaciona con lo que sucede realmente en los componentes electrónicos. También se define el concepto de familia lógica, y se describe la evolución de las familias lógicas a lo largo del tiempo.


En el punto 2 se explican los diferentes tipos de salida, así como el concepto de alta impedancia.

En el punto 3 se describen los diferentes parámetros que caracterizan a las familias lógicas, y que permiten compararlas a la hora de implementar circuitos lógicos. En el punto 4 se estudia el problema general de la interconexión de circuitos digitales, tanto entre componentes de una misma familia como de familias diferentes. Finalmente, el punto 5 hace una breve reseña a la familia TTL y sus respectivas subfamilias.

# Bibliografía

- M.H. Rashid. "Circuitos Microelectrónicos. Análisis y diseño" (2002). International Thomson. Capítulo 12.
- A.R. Hambley. "Electrónica" (2ª ed., 2001). Prentice Hall. Capítulo 6.
- R.H. Katz and Gaetano Borriello, "Contemporary Logic Design" (2nd ed., 2004). Prentice Hall.
- J.F. Wakerly, "Digital Design. Principles and practices" (2006).
   Prentice Hall. Capítulo 3.
- R. Tokheim. "Electrónica digital, principios y aplicaciones" (7<sup>a</sup> ed., 2008). Mcgraw-hill.
- A.P. Malvino. "Principios y aplicaciones digitales" (1988).
   Marcombo.


4



La puerta lógica es un circuito electrónico que funciona a modo de operador booleano. Los circuitos más básicos son: la puerta AND, la puerta OR y la puerta NOT, que corresponden con los operadores booleanos producto, suma y negación y con los que se puede crear el resto de circuitos lógicos, incluidos aquellos que tienen la capacidad de memorizar su estado como es el caso de los biestables.

Estos circuitos electrónicos disponen de una o más entradas, de una salida y de terminales de alimentación. Estos últimos son necesarios para que el circuito realice su función correctamente y se comporte como un verdadero circuito lógico. A pesar de su importancia no suelen ser representados en los esquemas puesto que no tienen influencia en la expresión de la función lógica.

La lógica booleana esta definida únicamente para dos elementos: representados en electrónica digital como "0" y "1" lógicos y a los que es necesario asignarles propiedades eléctricas cuando se trabaja con circuitos lógicos digitales.



Los niveles lógicos ('0' y '1'), se definen como bandas de tensión.

Como para cada nivel lógico se establece un rango de tensiones, el emisor podría utilizar cualquier valor de este rango para poner un "1" o un "0". Pero, por ejemplo, si el emisor pusiese un "1" utilizando para ello un valor muy próximo al límite, al receptor le resultaría muy complicado determinar si se trata de un "0" o un "1".

Por eso, es necesario establecer para el emisor una zona prohibida alrededor del límite que permita discriminar entre el "0" y el "1". Esa zona prohibida o indeterminada se corresponde a un nivel lógico erróneo, ni '0' ni '1'. En condiciones normales, el circuito lógico no debe funcionar en la banda prohibida. Si se mide la tensión en una entrada o salida de una puerta y corresponde a la banda prohibida, será porque la puerta está defectuosa o hay una conexión errónea.

Obsérvese que los límites de las bandas de tensión son diferentes para la entrada y para la salida. Normalmente la banda de la entrada es mayor que la banda de la salida. Esto confiere a los circuitos una mayor robustez frente a interferencias electromagnéticas, tal como se verá más adelante. Técnicamente, se dice que aumenta la inmunidad al ruido.

## Introducción ¿Qué es una familia lógica?

## Familia lógica

- Conjunto de elementos funcionales (puertas lógicas, biestables, decodificadores, contadores, ...) con el mismo circuito base y la misma tecnología de fabricación
- Compatibilidad eléctrica, interconexión directa

## Familias lógicas principales

- Bipolares
  - Lógica transistor-transistor (TTL, LSTTL, STTL, ASTTL, ALSTTL, FAST)
  - Lógica de emisor acoplado (ECL)
- MOS
  - PMOS, NMOS
  - Pseudo-NMOS
  - · CMOS
  - Pass-transistor CMOS
  - Dynamic CMOS (Domino)
- BiCMOS (Bipolar- CMOS)
- GaAs (Arseniuro de Galio)


En negrita, se han señalado las familias más usadas en microprocesadores y memorias. Obsérvese que están basadas en transistores MOSFET. La más empleada actualmente es la CMOS, que se estudiará en el tema siguiente.

Es posible encontrar cada uno de estos elementos funcionales en chip discretos. Los primeros PC tenían sus placas bases llenas de este tipo de chips. Actualmente, la práctica totalidad de la funcionalidad de la placa base está integrada en un chip VLSI.

Durante la explosión de estas tecnologías a mediados de los 70, las familias lógicas bipolares (TTL) fueron utilizadas gracias a su velocidad y su facilidad de alimentación. Sin embargo, estas familias han perdido repercusión con el paso del tiempo, debido a que presentan un mayor consumo. Su utilidad se centra en circuitos de baja escala de integración (TTL y subfamilias) y en circuitos lógicos de alta velocidad (ECL).

Las familias MOS se utilizaron por su alta densidad de integración en las primeras memorias y microprocesadores. La familia CMOS, que se introdujo posteriormente, era utilizada en entornos donde era necesario un bajo consumo o se trataba de entornos eléctricamente muy ruidosos.

BiCMOS es una familia híbrida, que combina el bajo consumo de la familia CMOS, con la alta velocidad de las familias bipolares. El núcleo lógico es CMOS y la etapa de salida está constituida por transistores bipolares, capaces de suministrar más corriente. Las familias de GaAs, basadas en materiales semiconductores más caros, eran utilizadas en aplicaciones con requerimientos de frecuencias de funcionamiento extremadamente altos, tales como los sistemas de telecomunicaciones.



Actualmente, la familia más extendida es, con diferencia, la familia CMOS, puesto que se han conseguido mejorar mucho los aspectos deficitarios de la misma como la frecuencia máxima de funcionamiento. En la actualidad se emplea masivamente en dispositivos móviles, que tienen requerimientos energéticos y de procesamiento estrictos, se utilizan también en las CPU y memorias dentro de los PC, sistemas multimedia, etc.

Las familias híbridas Bi-CMOS son más específicas de circuitos electrónicos analógicos como los amplificadores operacionales y circuitos que combinan señales digitales y analógicas (*mixed-signal*).

Las familias lógicas evolucionan hacia niveles de tensión de alimentación cada vez más bajos, se reduce de este modo la potencia disipada, aunque los sistemas y los chips actuales son híbridos en tecnología y tensión de alimentación con varios niveles de alimentación en función de las posibilidades de disipación de potencia, por ejemplo las CPU actuales tienen patillas de alimentación con varias tensiones e incluso en algunos casos se autorregulan.

## Introducción Escalas de integración

- **SSI** (Small Scale of Integration). Hasta 10 puertas/chip: puertas lógicas, biestables, ...
- MSI (Medium Scale of Integration). 10 a 100 puertas: decodificadores, multiplexores, sumadores, contadores, registros, ...
- **LSI** (*Large Scale of Integration*). 100 a 1000 puertas: *microprocesadores* (8 bits), *memorias*, ...
- **VLSI** (Very Large Scale of Integration). 1000 a 100,000 puertas: memorias, microprocesadores (16+ bits), CPLD, ...
- **ULSI** (*Ultra Large Scale of Integration*). Más de 100,000 puertas: *microprocesadores* (32+), *FPGA*, *microcontroladores*, *SoC*, ...
- GSI: (Giga Scale of Integration). Más de 1M puertas.


Factor de conversión aproximado en CMOS: 6 transistores/puerta

(

Permite clasificar los chips, dependiendo del número de transistores o puertas lógicas que se integran.

Actualmente los chips de microprocesadores y memorias son VLSI.

Normalmente ULSI y GSI se incluyen en la terminología VLSI.



El encapsulado tiene varias funciones:

- Proteger el chip ante agentes externos: temperatura, humedad, golpes, ...
- Disipar el calor generado en el chip hacia el exterior.
- Establecer las interconexiones entre el chip y las patillas externas (pines).

Tienen, como mínimo, dos patillas para la alimentación (Vcc y GND).


Algunos presentan una marca para facilitar la numeración de las patillas. Existen multitud de encapsulados, algunos desarrollados para dispositivos discretos como (SOT23, TO220, etc) y otros como los que se describen a continuación para encapsular circuitos digitales:



Algunos ejemplos de encapsulado:

DIL es el más simple, para circuitos lógicos SSI y MSI, como los que se usan en prácticas.


En circuitos VLSI se emplean encapsulados más complejos, con mayor número de patillas, distribuidas no sólo en la periferia, sino también en toda la superficie inferior.



Fotos reales sobre encapsulados.

Los encapsulados más usados en microprocesadores y memorias son:

- BGA (Ball Grid Array)
- PGA (Pin Grid Array)



Las puertas lógicas con salidas normales (TTL totem-pole o estándar CMOS) ponen sus valores con "fuerza" o dicho de otra forma, con baja impedancia. Esto impide la conexión de dos salidas simultáneamente al mismo punto, pues se ocasiona un conflicto lógico.

Para posibilitar la conexión directa de varias salidas (por ejemplo, en los buses de microprocesadores), se diseñan salidas especiales: colector abierto y triestado.

# Tipos de salidas Tipos de salida en función de los posibles valores de salida: • "0" y "1": Salida estándar (en TTL, totem-pole) • "0" y Z: Salida en colector / drenador abierto Se emplea en líneas de interrupción de procesadores, buses de comunicación en serie (como I2C), líneas de E/S digital en microcontroladores, etc. • "0" y "1" y Z: Salida triestado Se emplea en los buses de datos de un computador, en buses de direcciones dentro de sistemas con varios procesadores, etc.

Vamos a estudiar los tipos de salidas más habituales en los chips de circuitos digitales.


La salida digital normal se llama también estándar o *totem-pole*. Puede tener dos valores lógicos: el '0' y el '1'.

Además de la salida estándar, hay dos salidas especiales:

- Colector abierto (en TTL) o drenador abierto (en CMOS). Tiene dos posibles valores: '0' y alta impedancia 'Z'
- -Triestado. Puede tener 3 valores: '0', '1' y alta impedancia 'Z'

Como se verá más adelante, el estado de alta impedancia 'Z' equivale a la desconexión de la salida. Esto es útil cuando varias salidas comparten una misma línea de bus. De esta forma se evitan conflictos lógicos en la línea. Estas salidas introducen estados nuevos (Z, "alta impedancia") y necesitan circuitos y señales de control adicionales.


Desde el punto de vista lógico, las salidas realizan una función "lógica adicional", la conexión en colector abierto funciona como una puerta AND, mientras que la salida en triestado funciona como un multiplexor.



Las salidas normales NO se pueden conectar entre sí.

En caso de tener valores lógicos diferentes, se provoca un conflicto lógico que genera tensiones indeterminadas y corrientes excesivas. Si se mantiene esta conexión durante cierto tiempo, puede llegar a afectar a los transistores de salida, provocando fallos permanentes en los mismos.

Vamos a ver a continuación dos **salidas especiales** que SÍ permiten la conexión de varias salidas entre sí.




La salida en colector/drenador abierto permite la conexión de varias salidas, pero hay que añadir una resistencia de pull-up (Rpu) para establecer el '1'.

La figura de la parte inferior derecha muestra la conexión de dos salidas TTL en colector abierto. Observe en la figura de su izquierda que, en la salida, el colector estaba al aire, de ahí el nombre de la salida. Necesariamente, se ha tenido que añadir una Rpu.

## Casos:

- Las 2 salidas (Q3) son '1'  $\rightarrow$  los dos transistores Q3 cortados  $\rightarrow$  salida global = '1' gracias a la Rpu. Rpu debe ser suficientemente pequeña para que  $V_{OH} >= V_{OHmin}$  o  $V_{IHmin}$
- -Uno o más salidas son '0'  $\rightarrow$  al menos un transistor Q3 saturado  $\rightarrow$  salida global = '0'. Rpu debe ser suficientemente grande para que  $I_{OL}$  <=  $I_{OLmax}$



Un ejemplo del uso de salidas colector/drenador abierto en los procesadores: las líneas de petición de interrupción por parte de los periféricos.

Dentro de una misma fila, uno o más periféricos pueden hacer una petición de interrupción, a través de sus interfaces o adaptadores de E/S (Entrada/Salida)

Las señales de interrupción se activan a nivel bajo.


Dentro de una misma fila (horizontal):


- Si no hay petición de interrupción, todas las señales de interrupción son "1", y la señal /Intr = "1"
- Si uno o más periféricos efectúan petición de interrupción, la señal /Intr = "0", pues es la AND-cableada de las señales de interrupción.

Aunque haya señales "0" y a "1", no hay conflicto lógico, y la señal global es "0". La CPU sabe que como mínimo hay un periférico de la fila que ha solicitado atención. Atenderá a los periféricos solicitantes de acuerdo con una determinada prioridad prefijada.

Pero éste ya es otro tema que se estudiará en la asignatura ETC de segundo curso.

También se establecen prioridades en vertical, entre diferentes filas de periféricos.






Un ejemplo típico del uso de la salida triestado en los computadores: bus de datos compartido por la CPU y varios chips de memoria y adaptadores de E/S.

Solo puede escribir un único componente en el bus de datos, en un instante dado. La escritura de 2 o más componentes podría generar un conflicto lógico, pues las líneas del bus son compartidas por todos los componentes.

Para ello se habilitan los buffers tri-estado de salida de un único componente, y se deshabilitan los demás.

La selección del componente se realiza automáticamente a partir de las señales de control y del bus de direcciones.


En lectura se pueden activar varios componentes a la vez, no hay conflicto lógico.



Las puertas Trigger Schmitt tienen entradas especiales.

Son entradas más robustas ante perturbaciones por ruido o señales lentas.

Estas puertas se utilizan para convertir señales con ruido o no digitales (exponenciales) en señales digitales "limpias", que ya son entendidas por los circuitos lógicos con entradas normales.



Ejemplo de supresión de ruido mediante un buffer Trigger Schmitt

Hay otros tipos de puerta (AND, OR, ...) con entradas Trigger Schmitt

En la figura siguiente se muestra una aplicación típica: *power-on reset para el arranque de un Micro*. El Buffer Trigger Schmitt *convierte* las exponenciales de descarga (cuando se pulsa SW) y carga (cuando se suelta SW) del condensador, en una onda cuadrada bien definida. Provoca un pulso negativo, cuya duración depende de la constante de tiempo R1C1. Este pulso va directamente a la señal de Reset del micro, y provoca su arranque.

## Parámetros característicos

- Tensiones:
  - Tensión de alimentación (power supply)
  - Rangos de tensiones de entrada y salida (voltage range)
  - Margen de ruido, inmunidad al ruido
- Curva de transferencia
- Corrientes
  - Corriente de entrada y salida (input/output currents)
  - Cargabilidad en salidas (fan-out) y entradas (fan-in)
- Parámetros temporales
  - Retardos de propagación (propagation delays)
  - Tiempos de transición: tiempo de subida (rise time), tiempo de bajada (fall time)
  - Modelo de retardos
  - Parámetros temporales en circuitos secuenciales: tiempo de establecimiento (setup time), tiempo de mantenimiento (hold time)
  - Potencia consumida, producto retardo\*potencia


22

Pasamos a estudiar los parámetros más importantes de los chips de circuitos digitales.

En función de la aplicación se definirán unos requerimientos entre los cuales están la temperatura máxima y mínima de funcionamiento. La temperatura modifica el comportamiento de los dispositivos semiconductores y con ello el de los sistemas desarrollados con los mismos. Este factor obliga a desarrollar circuitos de polarización más complejos y por lo tanto más caros si existen requerimiento extremos de temperatura.

Otro factor importante es la tolerancia frente a fluctuaciones en la tensión de alimentación, a mayor tolerancia, mayor fiabilidad de funcionamiento del sistema, pero circuitos de polarización también más caros.

Los parámetros que se verán en las siguientes transparencias son propios de cualquier familia lógica, aunque se darán valores de tecnologías bipolares.





Un parámetro muy importante es la tensión de alimentación. Necesaria para hacer funcionar a los transistores (y otros dispositivos) que constituyen los circuitos lógicos. Tiene nombres diferentes en función de la tecnología de fabricación, los más habituales son:  $(V_{CC}, GND)$  y  $(V_{DD}, V_{SS})$ , y (V+ y V-).

Valores típicos en chips SSI:


- TTL: +5V
- CMOS: rango variable, típicamente entre 2 y 6V. Aunque hay chips CMOS que presentan un rango mayor, entre 3 y 15V.

En los chips VLSI, la tensión ha ido bajando para reducir el consumo y conseguir así una mayor densidad de integración. Actualmente, los chips de los microprocesadores y memorias se alimentan con tensiones entre 1V y 2.5V.






En una familia lógica (con lógica positiva) se establece siempre para el "1" lógico un valor de tensión de salida superior al de entrada, VOH>VIH. Por el contrario, para el "0" lógico el valor de tensión de salida es, siempre, inferior al de entrada, VOL<VIL. La separación entre los valores de entrada y de salida nos proporciona información sobre la inmunidad al ruido eléctrico.



En TTL el NM es 0.4V que equivale a un 8% de la tensión de alimentación. Este es un valor no muy alto comparado con CMOS que tiene un NM del 30% de la alimentación. Por otro lado, la curva de transferencia no es muy simétrica, Vt=1.5V y la banda del "1" es mayor que la de "0".




EMI: electromagnetic interference


La señal de salida de A está perturbada por una interferencia electromagnética, apareciendo variaciones de tensión en el nivel lógico  $V_{OI}$  (0.5V)

Algunas variaciones (en t1, t2) son absorbidas por la propia inmunidad al ruido de la puerta B y no provocan un nivel lógico de salida incorrecto. Incluso invadiendo la zona de indeterminación, la señal se regenera.

En t3 la variación provocada por el ruido invade el otro nivel lógico y provoca una salida incorrecta.



Los puntos de la curva de transferencia con pendiente = -1, marcan los límites  $V_{ILmax}$  y  $V_{IHmin}$ . Proyectando éstos en el eje vertical, obtenemos  $V_{OHmin}$  y  $V_{OLmax}$ . Obsérvese que cuanto más ideal es la curva de transferencia (tensiones de salida extremas y transición abrupta y centrada), mayor es el margen de ruido.



### **Definiciones:**

 $\mathbf{I}_{\mathbf{I}}$ : Corriente en la rama conectada a una entrada, cada entrada se considera por separado.

Io: Corriente en la rama conectada a una salida de una puerta

Por convenio se dibujan dirigidas hacia la puerta, tanto en las entradas como en las salidas.

**I**<sub>ILMAX</sub>: Corriente máxima «exigida» por la rama de entrada cuando la tensión en la misma es considerada un «O» lógico.


I<sub>IHMAX</sub>: Corriente máxima «proporcionada» por la rama de entrada cuando la tensión en la misma es considerada un «O» lógico.

I<sub>OLMAX</sub>: Corriente por debajo de la cual en la salida se garantiza un «O» lógico.

$$\uparrow |I_{OL}| \to \uparrow V_{OL} \qquad |I_{OL}| \le |I_{OL(MAX)}| \to V_{OL} \le V_{OL(max)}$$

I<sub>OHMAX</sub>: Corriente por debajo de la cual en la salida se garantiza un «1» lógico.


$$\uparrow |I_{OH}| \to \downarrow V_{OH} \qquad |I_{OH}| \le |I_{OH(MAX)}| \to V_{OH} \ge V_{OH(min)}$$





El fan-out es un parámetro de una familia lógica que establece el número de entradas de la puerta lógica que pueden conectarse a una salida. Para su cálculo se considera que únicamente hay entradas de otras puertas de la \*MISMA\* familia.

En ocasiones se utiliza el termino *fan-out* de manera más general, por ejemplo, considerando que las puertas interconectadas pertenecen a familias diferentes como en el caso de una conexión TTL-CMOS. En este caso se habla del *fan-out* de la conexión.

En general, para saber si una salida es capaz de tolerar las corrientes de salida se han de considerar todos los circuitos conectados, ya sean puertas (de la misma o diferente familia), resistencias, diodos, etc. Los límites de estas corrientes se encuentran en las hojas de características (*Data sheet*) de cada fabricante.








Se introduce el concepto de fan-in (junto al fan-out).

Un fan-out o fan-in grande implica más capacidad parásita (ligada a las entradas) y, por lo tanto, menor velocidad de funcionamiento.




En el ejemplo de la figura aparece la tensión de entrada en negro y la de salida en verde, como los valores lógicos no cambian, se trata de una entrada aplicada a una puerta denominada no inversora.

Para el cálculo de los parámetros temporales siempre se parte de la salida, es decir, una transición en la salida es provocada por una transición en la entrada, de este modo, el retardo tp(LH) se calcula partiendo de una transición en la salida de *Low* hacia *High*, y se busca la transición en la entrada que la provoca. Puesto que se trata de una puerta no inversora, la transición será, también, de *Low* a *High*. Como se trata de un parámetro temporal de retardo se calcula señalando el paso de la señal por el 50% tanto para la entrada como para la salida. El periodo de tiempo entre las dos marcas es el retardo tp(LH).


El retardo tp(HL) se calcula de forma similar pero para la transición en la salida de "1" a "0" (HL). Los dos retardos tp(LH) y tp(HL) no tienen por qué ser iguales. En ese caso, el promedio entre los dos retardos es el retardo de propagación o tpd.

Otros indicadores del retardo son los llamados tiempos de transición tr (*rise time*) y tf (*fall time*) de la señal de salida, ya que las transiciones reales no son instantáneas. Se definen como el tiempo transcurrido entre el paso por el 10% y el 90% de la señal.



Puerta INVERSORA (NOT, NAND, NOR, ...) con sus retardos.

El retardo es función del fan-in y del fan-out, porque aumenta la capacidad parásita  $C_L$ 



Modelo RC simple que ayuda a entender:

- El retardo
- Los frentes exponenciales que se observan en las simulaciones (PSpice)
- El papel de C<sub>L</sub> en el retardo

## $\mathsf{T}_{\mathsf{pLH}}$ :

C'se carga a través de R<sub>HIGH</sub> (impedancia de salida a nivel alto)

$$v_{out}(t) = (1 - e^{-t/\tau})V_{DD}$$
, on  $\tau = R_{HIGH}C$ 

## $T_{pHL}$ :

C se descarga a través de R<sub>LOW</sub> (impedancia de salida a nivel bajo)

$$V_{out}(t) = V_{DD}e^{-t/\tau}$$
, on  $\tau = R_{LOW}C$ 

Algunas medidas del retardo en la carga/descarga de C:

Tiempo para alcanzar el 50% de la variación máxima

$$t = ln(2) \tau = 0.69 \tau$$

Tiempo para alcanzar el 90% de la variación máxima

$$t = ln(9) \tau = 2.2 \tau$$

En cualquier caso, el retardo depende de la constante de tiempo  $\tau$  = RC


# Parámetros característicos Parámetros temporales secuenciales


**f**<sub>max</sub>: Frecuencia máxima de funcionamiento admitida por un circuito. Superarla provoca problemas de temporización y disipación de potencia

T<sub>w</sub>: Ancho de pulso mínimo. Si en la entrada se inyecta un pulso, éste ha de reflejarse en la salida con valores lógicos válidos

t<sub>su</sub>: Tiempo de establecimiento (*setup time*). Tiempo que debe permanecer estable una entrada **antes** de la aparición **del flanco** de una señal de referencia (ej: reloj)

 t<sub>h</sub>: Tiempo de mantenimiento (*hold time*). Tiempo que debe permanecer estable una señal después de la aparición del flanco de una señal de referencia (ej: reloj)






Cronograma donde se observan los parámetros temporales principales de un biestable:

Tsu = tiempo mínimo de establecimiento de las entradas antes del flanco.

Th = tiempo mínimo de mantenimiento de las entradas después del flanco.

Tpd (FF) = tiempo de propagación desde el flanco hasta que aparece el nuevo estado del biestable en la salida.



Otro parámetro importante es la frecuencia máxima de funcionamiento. Esta transparencia muestra cómo se calcula en el caso de una etapa *pipeline*. Las etapas *pipeline* son muy habituales en los procesadores actuales para aumentar el rendimiento.

T = periodo de reloj

Tcc = retardo máximo de la parte combinacional entre los 2 biestables consecutivos

Tpd = tiempo de propagación del FF

Tsu = tiempo de set up del FF

t<sub>RC</sub> = retardo del cableado (R y C son las capacidades y resistencias parásitas ligadas al cableado).

En definitiva, se tiene que cumplir que la duración mínima del período de reloj debe incluir los siguientes tiempos:

Tmin = tpd (FF) + tcc (combinacional) +  $t_{RC}$  + tsu


Esto impone una frecuencia máxima del reloj, fmax = 1/Tmin

En caso de que  $t_{RC}$  sea despreciable, la condición es T >= tpd (FF) + tcc (combinacional) + tsu La condición anterior debe satisfacerse para todos los caminos (path) de este tipo que hayan en el circuito. Para ello se mira el camino más largo, que es el peor caso.

 $t_{RC}$  tiene mayor relevancia en circuitos integrados de alta escala de integración, donde los retardos de las puertas son muy bajos y pueden ser del mismo orden que el retardo del cableado.

# Parámetros característicos Parámetros temporales secuenciales

**Ejemplo.-** Sea el sistema secuencial síncrono de la figura, diseñado con un registro paralelo-paralelo (memoria) y un circuito combinacional, en el que para cada biestable de la memoria:  $t_{su}$  = 10 ns,  $t_{H}$  = 5 ns,  $t_{pdLH}$  = 10 ns y  $t_{pdHL}$  = 8 ns; y el circuito combinacional de excitación tiene un retardo máximo de  $t_{cc}$  = 20 ns. Si el retardo en los cables puede despreciarse, ¿cuál será la frecuencia máxima de funcionamiento?




La transparencia muestra otro ejemplo de cálculo de la frecuencia máxima.

Se trata de un Sistema Secuencial Síncrono (correspondiente a un autómata de estados finitos). En este caso la duración mínima del periodo de reloj debe incluir: tp (FF) + tp (combinacional) + tsu

Tpd del biestable : se ha tomado el máximo de  $t_{DHL}$  y  $t_{DLH}$ , el peor caso

La condición de t<sub>H</sub> debe ser:

Tp + tcc  $\geq$  t<sub>H</sub>, que se cumple



TTL y NMOS, tienen consumo estático

La familia CMOS consigue eliminar la potencia estática y, por ello, es la más usada en VLSI.

La potencia dinámica crece con C<sub>L</sub>, al igual que el retardo. La potencia dinámica crece también con la frecuencia f y con el cuadrado de la tensión de alimentación.

La potencia dinámica es la más importante en CMOS.

## Parámetros característicos Producto retardo-potencia

Potencia y retardo son parámetros contrapuestos

- Familias con retardos pequeños tienen elevado consumo
- Familias con consumo menor son más lentas

PDP (power-delay product): Factor de mérito que indica cómo se combinan el consumo y el retardo en una familia lógica

- $PDP = P \times t_{pd}$ 
  - Unidades: pJ= P(mW) × t (ns)
- Permite comparar familias lógicas (a menor PDP, mejor relación consumo/retardo)

42

Factor de mérito global o *Power-delay product* (PDP): Una puerta ideal es aquella que es rápida y consume poca potencia.


Se trata de un compromiso entre dos factores contrapuestos, la velocidad y el consumo. Normalmente, una velocidad mayor implica corrientes más altas y por tanto un mayor consumo. Por ello el factor PDP es un indicador de la prestación global de la puerta. Cuanto más pequeño sea PDP, mejor.

El PDP de CMOS es bastante mejor que el de TTL, pues el factor consumo es mucho mejor y el factor velocidad no presenta grandes diferencias.

Interconexión de componentes	
El diseño de todo sistema digital debe cumplir menos tres grupos de especificaciones	' al
1 Funcionales o lógicas	1
2 Eléctricas o estáticas (DC)	
3 Temporales o dinámicas (AC)	
Otras: Coste, consumo, disponibilidad, fiabilidad	
	43

### Interconexión de componentes Especificaciones estáticas

Especificaciones estáticas:¿Son compatibles los circuitos desde un punto de vista eléctrico (tensiones y corrientes)? Es decir, ¿entienden las entradas los valores lógicos establecidos por las salidas?




Los componentes «A», «B» y «C» pueden pertenecer a familias lógicas diferentes

¿Es posible realizar la conexión de la figura?

#### Depende de:


- 1.-Tipo de circuito de la etapa de salida de los componentes digitales. Conexión entre salidas:
  - Colector/drenador abierto+Rpu
  - Triestado
- 2.- La compatibilidad de las tensiones
- 3.- La compatibilidad de las corrientes

44




En el ejemplo A, B y C son puertas que pueden pertenecer a tecnologías diferentes, por tanto hay que comprobar la compatibilidad de todos los emparejamientos salidaentrada. Que la salida de B y C no sea compatible no es trascendente en este ejemplo. Para comprobar la compatibilidad se deben disponer de las hojas de especificaciones (Data Sheet) donde se puede encontrar:

- 1.- Las dimensiones físicas de los posibles encapsulados, información sobre el patillaje, es decir, que son entradas, salidas, líneas de alimentación, y sobre todo, la información sobre las etapas de salida empleadas en las puertas que implementa el chip.
- 2.- Absolute maximum ratings: valores que nunca deben superarse porque dañarían el chip, máxima tensión de alimentación, máxima corriente, máxima disipación de potencia.
- 3.- Especificaciones DC, apartado donde se obtienen los límites de tensión que describen el "1" lógico y "0" lógico. En este apartado es importante observar los valores de los componentes de los circuitos de test. Estos se emplean para obtener los datos de tensión y corriente y, estos últimos, nos permiten comprobar la compatibilidad eléctrica.
- 4.- Especificaciones AC. Se especifican los retardos de propagación, tiempos de establecimiento y mantenimiento si se trata de circuitos secuenciales, etc.




El estudio de la compatibilidad de las corrientes permite dar por válidas las tensiones de salida empleadas para comprobar la compatibilidad de tensiones, puesto que estas se dan en las hojas de especificaciones bajo unas condiciones de corriente. Si se superan las corrientes de salida, las tensiones de salida se desvirtúan.





# 


Se considera el caso general de una salida de una determinada familia, conectada a n entradas de otra familia.





Se tiene varios circuitos del tipo Ai conectados a una alimentación  $V_A$ , cuyas salidas se conectan a entradas de circuitos del tipo Bj, alimentados a  $V_B$ 


























TTL es la familia bipolar más utilizada. La alimentación es típicamente +5V.

Subfamilias Schottky: emplean transistores y diodos Shottky para aumentar la velocidad de conmutación (tal y como se comentó en el tema 1- diodos Schottky). Los transistores Schottky se diseñan a partir de un BJT más un diodo Schottky entre la base y el colector.

#### Hay varias subfamilias:

STTL: utiliza transistores Schottky para aumentar la velocidad + valores de resistencias más pequeños para aumentar la corriente y la velocidad. Mayor consumo.

LSTTL: utiliza transistores Schottky para aumentar la velocidad + valores de las resistencias más elevados para disminuir el consumo (corrientes menores). Menor velocidad que la STTL. ASTTL: versión avanzada de la STTL. Mejora el proceso de fabricación, reduciendo el tamaño de los transistores y las capacidades parásitas internas. Más velocidad con el mismo consumo. ALSTTL: versión avanzada de LSTTL. Mejora el proceso de fabricación, reduciendo el tamaño de los transistores y las capacidades parásitas internas. Más velocidad con el mismo consumo. FAST: versión intermedia entre ALSTTL y ASTTL, en velocidad y consumo. Introducida por Fairchild. Las 4 anteriores fueron introducidas por Texas Instruments.

#### ¿Cuál es la más rápida de todas? La ASTTL

¿Cuál es la que presenta un mejor factor de mérito (retardo x consumo)? La ALSTTL ¿Cuál es la que presenta menor consumo? La LSTTL. Esta se utiliza bastante porque presenta también un buen factor de mérito.

### Resumen

- Se ha definido el concepto de nivel lógico y cómo se asocia a intervalos de tensión.
- Se ha introducido el término familia lógica y se han enumerado los principales ejemplos.
- Se ha explicado la problemática de conectar salidas entre sí y la necesidad de lo que se denominan salidas especiales: colector / drenador abierto y triestado. Esto permite trabajar con estructuras de tipo bus.
- Se han descrito los principales parámetros eléctricos y temporales que caracterizan los circuitos digitales integrados: tensiones, corrientes, fan-out, consumo, retardos, etc
- Para terminar, se ha expuesto la problemática general de la interconexión y compatibilidad entre familias, así como el diseño de la resistencia de pull-up.