

# ESTRUCTURA DE COMPUTADORES

## Ejercicios Tema 5

1.- Se dispone de una CPU de 32 bits con espacio de direccionamiento de 2 GB =  $2^{31}$  B y cuyo subsistema de memoria está formado por los siguientes módulos:

- RAM1 de 512 MB =  $2^{29}$  a partir de la dirección 0x00000000
- RAM2 de 128 MB =  $2^{27}$  ubicado a partir de la dirección 0x30000000
- RAM3 de 64 MB =  $2^{26}$  ubicado al final del espacio de direccionamiento.

a) Describe el mapa de memoria, indicando las direcciones de inicio y final de cada uno de los módulos e indicando claramente dónde se encuentran los espacios libres y de qué tamaño son.

Las direcciones tendrán 31 bits. En hexadecimal comenzaremos a agrupar desde los bits de menor peso, por tanto en los tres últimos bits forman el dígito hexadecimal de mayor peso de la dirección.

		direcciones $\longleftrightarrow$									
		A <sub>30</sub>	A <sub>29</sub>	A <sub>28</sub>	A <sub>27</sub>	A <sub>26</sub>	A <sub>25</sub>	.....	A <sub>0</sub>		
Ram 1	0x00000000 .... 0x1FFFFFFF	0	0		X	X	X	.....	X		$2^{29}$ Bytes
Libre 1	0x20000000 .... 0x2FFFFFFF	0	1	0		X	.....	.....	X		$2^{28}$ Bytes
Ram 2	0x30000000 .... 0x37FFFFFFF	0	1	1	0		X	.....	X		$2^{27}$ Bytes
Libre 2	0x38000000 .... 0x7BFFFFFFF	0	1	1	1		X	.....	X		$2^{26}$ Bytes
		1	0	0	0		X	X	.....	X	
		1	0	0	1		X	X	.....	X	
		1	0	1	0		X	X	.....	X	
		1	0	1	1		X	X	.....	X	
		1	1	0	0		X	X	.....	X	
		1	1	0	1		X	X	.....	X	
		1	1	1	0		X	X	.....	X	
		1	1	1	1		0	X	.....	X	
Ram3	0x7C000000 .... 0x7FFFFFFF	1	1	1	1	1		X	.....	X	$2^{26}$ Bytes

El tamaño de los huecos libres se puede calcular :

- restando las direcciones:

Ejemplo Tamaño hueco libre 1:

0x2 F F F F F F F

0x3 0 0 0 0 0 0

-----

0x1 0 0 0 0 0 0 =  $2^{28}$  = 256 MB

- Con las direcciones del mapa, si es uniforme el hueco:

		A <sub>30</sub>	A <sub>29</sub>	A <sub>28</sub>	A <sub>27</sub>	A <sub>26</sub>	A <sub>25</sub>	.....	A <sub>0</sub>
Libre 1	0x20000000	0	1	0	X	.....	X		
								2 <sup>28</sup> Bytes	

Por ejemplo el hueco libre 1 es uniforme, y se puede calcular directamente su tamaño mirando el mapa de direcciones.

- restando la diferencia:  
Ejemplo cálculo del hueco libre 2:  
2 GB = Ram1 + Libre 1 + Ram 2 + Libre 2 + Ram 3  
2048 MB = 512 MB + 256 MB + 128 MB + Libre 2 + 64 MB  
Libre 2 = (2048 - 960) MB = 1088 MB

- b) Sabiendo que el módulo RAM2 tiene una sola fila (*rank*) y está formado por chips de 4 bits de tamaño de palabra, indica:

RAM 2 es de 128 MB = (128/4) M x 32 = 32 M x 32 (hay 32 M palabras)

Número total de chips del módulo	32b/ 4b = 8 chips
Tamaño de cada chip	32 M x 4
¿Qué líneas se emplean para seleccionar los bytes de una palabra?	/BE <sub>3</sub> , /BE <sub>2</sub> , /BE <sub>1</sub> , /BE <sub>0</sub>
¿Qué líneas del bus de direcciones intervienen en el direccionamiento interno de los chips?	A <sub>26</sub> ..... A <sub>2</sub>
¿Qué líneas del bus de direcciones intervienen en la selección del módulo?	A <sub>30</sub> ... A <sub>27</sub>
Función de selección del módulo (suponiendo lógica negativa)	A <sub>30</sub> + /A <sub>29</sub> + /A <sub>28</sub> + A <sub>27</sub>

- 2.- Se dispone de un sistema que contiene un procesador de 16 bits con un espacio de direccionamiento de 1GB = 2<sup>30</sup> B. A este sistema se le instalan los siguientes módulos de memoria física :

- M1 : 256 MB = 2<sup>28</sup> colocado en la posición 0x00000000
- M2 : 64 MB = 2<sup>26</sup> colocado en la posición 0x20000000
- M3 : 32 MB = 2<sup>25</sup> colocado en la posición 0x28000000

- a) Completa el mapa de memoria del sistema, indicando claramente la dirección inicial y final tanto de los módulos como de los huecos libres existentes. Realiza tantas divisiones como sea necesario en la tabla siguiente.

Las direcciones tendrán 30 bits. En hexadecimal comenzaremos a agrupar desde los bits de menor peso, por tanto en los dos últimos bits forman el dígito hexadecimal de mayor peso de la dirección.

	direcciones	$\longleftrightarrow$ $A_{29} \ A_{28} \ A_{27} \ A_{26} \ A_{25} \ A_{24} \ \dots \ A_0$							
M1	0x00000000 .... 0x0FFFFFFF	0	0	X	X	X	.....	X	
				$2^{28}$ Bytes = 256 MB					
Libre 1	0x10000000 .... 0x1FFFFFFF	0	1	X	.....	X			
				$2^{28}$ Bytes = 256 MB					
M2	0x20000000 .... 0x23FFFFFFF	1	0	0	0	X	.....	X	
				$2^{26}$ Bytes = 64 MB					
Libre 2	0x24000000 .... 0x27FFFFFFF	1	0	0	1	X	.....	X	
				$2^{26}$ Bytes = 64 MB					
M3	0x28000000 .... 0x29000000	1	0	1	0	0	X	.....	X
				$2^{25}$ Bytes = 32 MB					
Libre 3	0x2A000000 .... 0x3FFFFFFF	1	0	1	0	1	X	.....	X
		1	0	1	1	0	X	.....	X
				....			....		
		1	1	1	1	1	X	.....	X

1 GB = M1 + Libre 1 + M2 + Libre 2 + M3 + Libre 3

1024 MB = 256 MB + 256 MB + 64 MB + 64 MB + 32 MB + Libre 3

Libre 3 = (1024 - 672) MB = 352 MB


b) Indica las funciones de selección de los módulos usando lógica negativa.

$$\overline{M1} = A_{29} + A_{28}$$

$$\overline{M2} = \overline{A_{29}} + A_{28} + A_{27} + A_{26}$$

$$\overline{M3} = \overline{A_{29}} + A_{28} + \overline{A_{27}} + A_{26} + A_{25}$$

c) Dibuja el diagrama de bloques del módulo de memoria M2, que utiliza chips de 32Mx4 bits. Indica con el máximo detalle posible todos los elementos que forman el módulo, líneas de direcciones, líneas de datos, decodificador, etc.



El controlador de memoria proporciona todas las líneas que van a los chips en el tiempo que es preciso.


3.- El mapa de memoria de una CPU de 32 bits= $2^2$  B, con espacio de direccionamiento de 4 GB= $2^{32}$  B = $2^{32-2} \times 32 = 1G \times 32$ , está constituido por:

- EPROM: 2 MB =  $2^{21}$  a partir de la dirección 0x00000000.
- Módulo RAM1: 256 MB =  $2^{28}$  a partir de la dirección 0x20000000
- Módulo RAM2: 128 MB =  $2^{27}$  a continuación del Módulo RAM1
- Módulo RAM3: 512 MB =  $2^{29}$  a partir de la dirección 0xA0000000
- Módulo de E/S: 1 MB =  $2^{20}$  en las últimas posiciones del mapa memoria

(A efectos del mapa de memoria, el módulo de E/S es equivalente a un módulo de memoria).

a) Especifica la distribución del mapa de memoria indicando direcciones iniciales y finales y el tamaño de cada módulo de memoria, del de E/S y de los espacios libres.

Las direcciones tendrán 32 bits que es múltiplo de 4, por tanto todos los dígitos de la dirección forman grupos de 4 bits.

		direcciones																															
		A <sub>31</sub>	A <sub>30</sub>	A <sub>29</sub>	A <sub>28</sub>	A <sub>27</sub>	A <sub>26</sub>	...	A <sub>21</sub>	A <sub>20</sub>	...	A <sub>0</sub>																					
EPROM	0x00000000	0	0	0	0	0	0	...	0	X	...	X	2 <sup>21</sup> B																				
	0x001FFFFFF																																
Libre 1 510 MB	0x00200000	0	0	0	0	0	0	...	01	X	...	X	2 <sup>27</sup> Bytes = 256 MB																				
	0x1FFFFFFF	0	0	0	1	1	1	...	11	X	...	X																					
RAM 1	0x20000000	0	0	1	0	X				2 <sup>28</sup> Bytes = 256 MB												X											
	0x2FFFFFFF																																
RAM 2	0x30000000	0	0	1	1	0	X				2 <sup>27</sup> Bytes = 128 MB												X										
	0x37FFFFFF																																
Libre 2 1663 MB	0x38000000	0	0	1	1	1	X				2 <sup>29</sup> Bytes = 512 MB												X										
	0x9FFFFFFF	1	0	0	1	1	X																X										
RAM 3	0xA0000000	1	0	1	X				2 <sup>29</sup> Bytes = 512 MB												X												
	0xBFFFFFFF																																
Libre 3 1 GB	0xC0000000	1	1	0	X	X	X				2 <sup>30</sup> Bytes = 1 GB												X										
	0xFFEFFFFFFF	1	1	1	0	0	...				0												X										
E /S	0xFFF00000	1	1	1	1	1	...				1				1				X														
	0xFFFFFFFF																	2 <sup>20</sup> B															

Cálculos de huecos libres:

0x2 0 0 0 0 0 0  
0x0 0 2 0 0 0 0

$$0x1 F E 0 0 0 0 0 = 2^{29} - 2^{21} = (2^9 - 2^1) \times 2^{20} = 510 \text{ MB}$$

0xA 0 0 0 0 0 0  
0x3 8 0 0 0 0 0

$$0x6 8 0 0 0 0 0 = 2^{30} + 2^{29} + 2^{27} = (2^{10} + 2^9 + 2^7) \times 2^{20} = 1663 \text{ MB}$$

4 GB = EPROM + Libre 1 + RAM 1 + RAM 2 + Libre 2 + RAM 3 + Libre 3 + E/S  
4096 MB = 2 MB + 510 MB + 256 MB + 128 MB + 1663 MB + 512 MB + Libre 3 + 1 MB  
Libre 3 = (4096 - 3072) MB = 1024 MB

- b) El módulo RAM3 utiliza chips de 4 bits de tamaño de palabra. Responde a las siguientes cuestiones al respecto: **512 MB = 128 M x 3 2**

Número total de chips empleados	8
Tamaño de cada uno de los chips empleados	128 M x 4
¿Qué líneas intervienen para direccionar internamente los chips?	Las líneas $A_{28}...A_2$ que el controlador de memoria las emite en dos tiempos como dirección de fila y columna
¿Qué líneas intervienen para direccionar los distintos bytes que forman una palabra?	Las líneas $A_1A_0$ se usan para calcular líneas $/BE_3$ a $/BE_0$ que son las que seleccionan los cuatro bytes
¿Qué líneas se emplean para la selección del módulo?	$A_{31}A_{30}A_{29}$
Función de selección del módulo (con lógica negativa)	$/A_{31} + A_{30} + /A_{29}$

- c) Repite el apartado anterior, pero suponiendo que el bus de datos de la CPU fuera de 16 bits. **512 MB = 256 M x 16**

Número total de chips empleados	4
Tamaño de cada uno de los chips empleados	256 M x 4
¿Qué líneas intervienen para direccionar internamente los chips?	Las líneas $A_{28}...A_1$ que el controlador de memoria las emite en dos tiempos como

	dirección de fila y columna
¿Qué líneas intervienen para direccionar los distintos bytes que forman una palabra?	La línea $A_0$ se usa para calcular líneas $/BE_1$ y $/BE_0$ que son las que seleccionan los dos bytes
¿Qué líneas se emplean para la selección del módulo?	Idem
Función de selección del módulo (asumiendo lógica negativa)	idem

4.- Un procesador de 32 bits de datos y 28 bits de direcciones =  $2^{28}$  B dispone de un sistema de memoria con la siguiente configuración (módulos):

- RAM1 128 MB =  $2^{27}$ : dirección de inicio 0x0000000
- RAM2 64 MB =  $2^{26}$ : dirección de inicio 0x8000000
- RAM3 32 MB =  $2^{25}$ : dirección de inicio 0xE000000

- a) ¿Cuánto espacio de direccionamiento tiene este procesador?. Justifica la respuesta.  
Tiene 28 bits para las direcciones luego  $2^{28}$  direcciones distintas. Como cada byte tiene su dirección habrá  $2^{28}$  Bytes. Si cada palabra tiene 32 bits, es decir 4 Bytes, en total habrá  $2^{28-2}$  palabras, luego 64 M x 32.
- b) ¿Cuántos huecos libres quedan en el espacio de direccionamiento?. Para cada hueco indica el tamaño, dirección inicial y dirección final.

		direcciones $A_{27} A_{26} A_{25} A_{24} \dots A_0$									
RAM 1	0x0000000 ... 0x7FFFFFFF	0	X	X	X	...	X	$2^{27}$ Bytes			
RAM 2	0x8000000 ... 0xBFFFFFFF	1	0	X	X	...	X	$2^{26}$ Bytes			
Hueco 1	0xC000000 ... 0xDFFFFFFF	1	1	0	X	...	X	$2^{25}$ Bytes			
RAM 3	0xE000000 ... 0xFFFFFFF	1	1	1	X	...	X	$2^{25}$ Bytes			

- c) Para cada uno de los siguientes casos, justifica si es posible o no la modificación propuesta.

*Nota : considera las modificaciones aisladamente.*

Añadir un módulo de 16 MB en la dirección 0xA000000	$A = 1\ 0\ 1\ 0$ , luego NO es posible, colisionaría con la RAM 2
Ubicar Módulo RAM2 en la dirección 0x0000000 y módulo RAM1 en la	No posible sin cambiar también RAM3. Colisionarían sus direcciones

<i>dirección 0x8000000</i>	
<i>Añadir módulo de 32 MB a partir de la dirección 0xD000000</i>	<i>No posible. Si hiciéramos esto, el módulo intersectaría con RAM 3. Ver el dibujo de las direcciones</i>
<i>Añadir módulo de 32 MB a partir de la dirección 0xC000000</i>	<i>Posible</i>

*Módulo de 32MB desde 0xD000000:*

Módulo 32 MB	0xD000000 a 0xDFFFFFFF	1 1 0	1 X.....X
	0xE000000 a 0xEFFFFFFF	1 1 1	0 X.....X

- 5.- Para un procesador de 64 bits =  $2^3$  Bytes se desea implementar un módulo de 1GB =  $2^{30}$  a partir de chips de 8 bits de tamaño de palabra.

$$1 \text{ GB} = 2^{30} \text{ B} = 2^{30-3} \text{ palabras} = 128 \text{ M} \times 64$$

¿Cuántos chips contendrá el módulo en total?	<i>64 / 8 = 8 chips</i>
¿De qué tamaño serán los chips de memoria?	<i>128 M x 8</i>
¿Cuáles serán las líneas de direcciones utilizadas para seleccionar el módulo?	<i>Las líneas desde la A<sub>30</sub> hasta la de mayor peso emitida por el procesador. No se especifica cuantas líneas de direcciones hay</i>
¿Cuáles serán las líneas de direcciones que llegarán a los chips?	<i>Las líneas A<sub>29</sub>...A<sub>3</sub> que el controlador de memoria las emite en dos tiempos como dirección de fila y columna</i>
¿Cuántas líneas de <i>byte enable</i> contendrá el bus?	<i>Las líneas A<sub>2</sub> A<sub>1</sub> A<sub>0</sub> se usan para calcular líneas /BE<sub>7</sub> a /BE<sub>0</sub> que son las que seleccionan los ocho bytes</i>

- 6.- Realiza el mapa de memoria del siguiente sistema: CPU de 32 bits de datos y direcciones. A esta CPU se le han instalado los siguientes módulos de memoria

- RAM1 : 512MB= $2^{29}$  a partir de la dirección 0x00000000
- RAM2 : 1GB= $2^{30}$  a partir de la dirección 0x40000000
- RAM3 : 256 MB = $2^{28}$  a partir de la dirección 0x80000000
- VIDEO : 128 MB =  $2^{27}$  al final de la memoria

Módulo	Dirección inicial/final	Tamaño
RAM1	0x00000000	512 MB
	0x1FFFFFFF	
LIBRE 1	0x20000000	512 MB
	0x3FFFFFFF	
RAM 2	0x40000000	1 GB
	0x7FFFFFFF	
RAM 3	0x80000000	256 MB
	0x8FFFFFFF	
Libre 2	0x90000000	1664 MB
	0xF7FFFFFF	
VIDEO	0xF8000000	128 MB
	0xFFFFFFFF	



0x4 0 0 0 0 0 0  
 0x2 0 0 0 0 0 0  
 -----

0x 2 0 0 0 0 0 =  $2^{29} = 2^9 \times 2^{20} = 512 \text{ MB}$  en el hueco libre 1

4 GB = RAM 1 + Libre 1 + RAM 2 + RAM 3 + Libre 2 + VIDEO

4096 MB = (512 + 512 + 1024 + 256 + 128) MB

Libre 2 = (4096 - 2432) MB = 1664 MB


- a) Sabiendo que todos los módulos tienen entrada de selección activa a nivel bajo, indica cómo será el circuito de selección del módulo RAM3 utilizando:

Las direcciones son de 32 bits, que es múltiplo de 4, por tanto todos los dígitos de la dirección forman grupos de 4 bits. Se muestra a continuación la descomposición de los bits de dirección para la RAM3

		<div>←-----→</div>																		
		direcciones				A <sub>31</sub>	A <sub>30</sub>	A <sub>29</sub>	A <sub>28</sub>	A <sub>27</sub>	.....	A <sub>0</sub>								
RAM 3	0x80000000	1	0	0	0	X	.....	X												
	...												2 <sup>28</sup> Bytes							
	0x8FFFFFFF																			

A. Función lógica.  $\neg A_{31} + \neg A_{30} + \neg A_{29} + \neg A_{28}$

B. Decodificador. Con un decodificador para la selección de la memoria utilizaríamos la salida de selección 8.



- b) Para implementar el módulo de RAM 2 se han utilizado chips de 8 bits de tamaño de palabra. Estos chips internamente solo tienen un banco de palabras organizado en forma de matriz cuadrada. Contesta a las siguientes cuestiones:

RAM 2 1 GB = 1024 MB = 256 M x 32 ya que hay 4B/palabra

Hay 256 M palabras =  $2^{28} = 2^f$  filas x  $2^c$  columnas. Como la matriz interna es cuadrada, entonces  $f = c$ , luego  $f=c=14$

		direcciones		A <sub>31</sub>	A <sub>30</sub>	A <sub>29</sub>	A <sub>28</sub>	A <sub>27</sub>	.....	A <sub>0</sub>
RAM 2	0x40000000	0	1	X.....X						
	...	2 <sup>30</sup> Bytes								
	0x7FFFFFFF									

Número de chips empleados	$32/8 = 4$ chips
Tamaño de los chips de memoria	256 M x 8
Líneas que intervienen en la selección de las columnas del módulo	$A_{15} \dots A_2$
¿Qué líneas son las utilizadas en el decodificador de fila ( <i>rank</i> ) del módulo?	$A_{29} \dots A_{16}$
¿Qué líneas son las utilizadas para seleccionar el módulo ?	$A_{31}$ y $A_{30}$

7.- Se desea construir el mapa de memoria para un procesador de 32 bits que dispone de 32 líneas de direccionamiento. En este mapa se deben ubicar los siguientes módulos de memoria:

- 256 MB =  $2^{28}$  de RAM1 al inicio del mapa
- 128 MB =  $2^{27}$  de RAM2 a partir de la dirección 0x80000
- 256 MB =  $2^{28}$  de RAM3 al final del mapa

a) Indica para la dirección de inicio y final de cada módulo, así como las de los espacios libres, si los hubiere, y el tamaño de éstos.

		direcciones $\longleftrightarrow$ $A_{31} \ A_{30} \ A_{29} \ A_{28} \ A_{27} \ A_{26} \dots A_0$									
RAM 1	0x00000000 ... 0x0FFFFFFF	0	0	0	0	X	...	...	...	X	$2^{28}$ Bytes
Libre 1 1792 MB	0x10000000 ... 0x7FFFFFFF	0	0	0	1	X	...	...	...	X	
RAM 2	0x80000000 ... 0x87FFFFFFF	1	0	0	0	0	X	...	...	X	$2^{27}$ Bytes
Libre 2 1664 MB	0x88000000 ... 0xEFFFFFFF	1	0	0	0	1	X	...	...	X	
RAM 3	0x00000000 ... 0x0FFFFFFF	1	1	1	1	X	...	...	...	X	$2^{28}$ Bytes

Cálculo de espacios libres:

0x8 0 0 0 0 0 0  
0x1 0 0 0 0 0 0

-----

$$0x7000000 = 2^{31} - 2^{28} = (2^{11} - 2^8) \times 2^{20} = (2048 - 256) \text{ MB} = 1792 \text{ MB}$$

$$4 \text{ GB} = \text{RAM 1} + \text{Libre 1} + \text{RAM 2} + \text{Libre 2} + \text{RAM 3}$$

$$4096 \text{ MB} = (256 + 1792 + 128 + 256) \text{ MB}$$

$$\text{Libre 2} = (4096 - 2432) \text{ MB} = 1664 \text{ MB}$$

- b) El módulo de RAM3 está construido con chips de 8 bits de tamaño de palabra. Indica:

Número total de chips en el módulo	$32 / 8 = 4$ chips
¿Qué líneas se emplean para seleccionar los bytes de una palabra? <b>hay 4 bytes en una palabra</b>	$A_1 A_0$ Líneas de menos peso con las que se calculan $/BE_3$ a $/BE_0$
¿Qué líneas del bus de direcciones intervienen en el direccionamiento interno de los chips?	$A_{27} \dots A_2$ El controlador de memoria las emite en dos tiempos, selección de final y selección de columna
¿Qué líneas del bus de direcciones intervienen en la selección del módulo?	$A_{31} \dots A_{28}$

- 8.- Se quiere diseñar un módulo de memoria de 512 M x 32b. Este módulo se va a conectar a un procesador con 32 líneas de datos y 64 líneas de direcciones y se desea poder direccionar datos de tamaño palabra, media palabra y byte. El módulo utilizará chips idénticos de RAM dinámica de 8 bits de tamaño de palabra. Calcula el número de chips necesario para construir el módulo, así como su capacidad individual.

32 b/palabra entonces  $32/8 = 4$  chips

512 M x 32 el módulo entonces 512 M x 8 cada chip (en el módulo solo una fila)

- 9.- Considera el diseño de un sistema de memoria que se va a conectar a un procesador con un ancho de palabra de 32 bits y un espacio de direccionamiento de  $2GB=2^{31}$ . La relación de módulos que integra este sistema de memoria es:

Módulo	Capacidad	Dirección Inicio
RAM1	128 MB	0x00000000
RAM2	256MB	0x10000000
RAM3	512MB	0x20000000
ROM	512KB	0x7FF00000

- a) Realiza el mapa de memoria de este sistema, indicando la dirección de inicio y de fin de cada modulo y los huecos si los hubiera, indicando en este caso su tamaño.

Hay 31 líneas de direcciones, luego los tres bits de mayor peso forman el dígito de mayor peso de la dirección.

	direcciones	$A_{30}$	$A_{29}$	$A_{28}$	$A_{27}$	$A_{26} \dots A_{19}$	$A_{18} \dots A_0$
RAM 1	0x00000000 ... 0x07FFFFFF	0	0	0	0	X.....X	128M = $2^{27}$ Bytes
Libre 1 128 MB	0x08000000 ... 0x08FFFFFF	0	0	0	1	X.....X	128M = $2^{27}$ Bytes
RAM 2	0x10000000 ... 0x1FFFFFFF	0	0	1		X.....X	256M = $2^{28}$ Bytes
RAM 3	0x20000000 ... 0x3FFFFFFF	0	1			X.....X	512M = $2^{29}$ Bytes
Libre 2 1023 MB	0x40000000 ... 0x7FFFFFFF	1	0	.....	0	X.....X	.....
ROM	0x7FF00000 ... 0x7FF7FFFF	1	1	.....	1 1 0	X.....X	512K = $2^{19}$ Bytes
Libre 3 512 KB	0x7FF80000 ... 0x7FFFFFFF	1	1	.....	1 1 1	X.....X	512K = $2^{19}$ Bytes

0x7 F F 0 0 0 0

0x4 0 0 0 0 0 0

$$0x3FF00000 = 2^{30} - 2^{20} = (2^{10} - 1) \times 2^{20} = 1023 \text{ MB}$$

b) Especifica las funciones de selección de cada módulo.

Como no especifica las voy a poner a nivel alto:

$$\text{RAM 1} = /A_{30} * /A_{29} * /A_{28} * /A_{27}$$

$$\text{RAM 2} = /A_{30} * /A_{29} * A_{28}$$

$$\text{RAM 3} = /A_{30} * A_{29}$$

$$\text{ROM} = A_{30} * A_{29} * A_{28} * A_{27} * A_{26} * A_{25} * A_{24} * A_{23} * A_{22} * A_{21} * A_{20} * /A_{19}$$

10.- El sistema de memoria para una CPU de 32 bits y espacio de direccionamiento de 4GB= $2^{32}$  está constituido por los siguientes módulos:

- RAM1: 512MB= $2^{29}$  a partir de la dirección 0x60000000
- RAM2: 256 MB= $2^{28}$  a partir de la dirección 0xA0000000
- ROM: 64 MB= $2^{26}$  a partir de la dirección 0xFC000000

Se pide:

a) Indica las funciones de selección de cada módulo  $f_{\text{RAM1}}()$ ,  $f_{\text{RAM2}}()$  y  $f_{\text{ROM}}()$ , utilizando lógica de selección negativa.

4GB= $2^{32}$  por tanto hay 32 líneas de direcciones. El dígito de más peso de la dirección, codificada en hexadecimal estará formado por los cuatro bits de más peso

		direcciones $\longleftrightarrow$							
		$A_{31}$	$A_{30}$	$A_{29}$	$A_{28}$	$A_{27}$	$A_{26}$	$A_{25}$	$\dots A_0$
RAM 1	0x60000000 ... 0x7FFFFFFF	0	1	1		X	...	X	
									512M = $2^{29}$ Bytes
RAM 2	0xA0000000 ... 0xAFFFFFFF	1	0	1	0		X	...	X
									256M = $2^{28}$ Bytes
ROM	0xFC000000 ... 0xFFFFFFFF	1	1	1	1	1	1	X	...
									X 64M = $2^{26}$ Bytes

$$/RAM\ 1 = /A_{31} + /A_{30} + /A_{29}$$

$$/RAM\ 2 = /A_{31} + A_{30} + /A_{29} + A_{28}$$

$$/ROM = /A_{31} + /A_{30} + /A_{29} + /A_{28} + /A_{27} + /A_{26}$$

- b) Suponiendo que el módulo RAM1 (512Mbytes) está constituido por pastillas DRAM de 4 bits, indica: **512 MB = (512 /4) M x 32 = 128 M x 32**

(1) el número de pastillas necesarias y el tamaño o capacidad de las mismas:

$$\text{Habrá } 32 / 4 = 8 \text{ chips de } 128\text{ M} \times 4$$

(2) nombre de las líneas del bus de direcciones que se utilizarían para el direccionamiento interno de las pastillas DRAM;

líneas  $A_{28} \dots A_2$

(3) nombre y número de las líneas del bus de direcciones que se utilizarían para la selección de los bytes.

Los bits  $A_0$  y  $A_1$  se emplean para codificar las señales de selección de los bytes  $/BE_3/BE_2/BE_1/BE_0$ . Hay una señal de selección de byte por cada uno de los que forman la palabra de 32 bits. En los chips DRAM estos bits se llaman  $/DMQ_3$  a  $/DMQ_0$

- 11.- El sistema de memoria de un procesador de 32 bits de datos y 32 bits de direcciones dispone de tres módulos M1, M2, y M3. El mapa se puede deducir de la siguiente tabla:

$A_{31}$	$A_{30}$	$A_{29}$	$A_{28}$	$A_{27}$	$A_{26}$	...	$A_0$	Módulo
0	0	0	1	X	X	X	X	M1
0	0	1	0	X	X	X	X	M2
0	0	1	1	0	X	X	X	M3

a) Indica la capacidad, dirección inicial y dirección final de cada módulo.

Módulo	Capacidad	Dirección Inicial (hex)	Dirección Final (hex)
M1	256MB	0x10000000	0x1FFFFFFF
M2	256MB	0x20000000	0x2FFFFFFF
M3	128MB	0x30000000	0x37FFFFFFF

b) Indica el tamaño y la dirección inicial y final de los huecos libres del mapa

	Tamaño	Dirección Inicial (hex)	Dirección Final (hex)
Libre 1	256MB	0x00000000	0x0FFFFFFF
Libre 2	3200MB	0x38000000	0xFFFFFFFF

c) Especifica las funciones de selección de cada módulo suponiendo que son activas a nivel bajo.

$$\overline{M1} = A_{31} + A_{30} + A_{29} + \overline{A_{28}}$$

$$\overline{M2} = A_{31} + A_{30} + \overline{A_{29}} + A_{28}$$

$$\overline{M3} = A_{31} + A_{30} + \overline{A_{29}} + \overline{A_{28}} + A_{27}$$

12.- Se desea diseñar un módulo de memoria DRAM de 512 Mbytes= $2^{29}$  para una CPU de 32 bits utilizando para ello chips estándar de 1 bit. Responde las siguientes cuestiones:

$$512 \text{ MB} = (512/4) \text{ M} \times 32 = 128 \text{ M} \times 32$$

Tamaño de los chips de memoria	128Mx1
Número total de chips en el módulo	$32 / 1 = 32$ chips
¿Qué líneas se emplean para codificar las líneas de selección de byte?	$A_1$ y $A_0$
¿Qué líneas del bus de direcciones intervienen en el direccionamiento interno de los chips?	$A_{28} \dots A_2$ El controlador de la memoria luego las separa y proporciona como direcciones de fila y columna en el tiempo adecuado.
¿Qué líneas del bus de direcciones intervienen en el seleccionado del módulo?	Desde la línea $A_{29}$ en adelante, no se especifica la capacidad de direccionamiento de esta CPU

13.- A continuación se da el mapa de memoria para un sistema con una CPU de 32 bits.

- a) Especifica el tamaño de cada uno de los módulos de memoria y de los dos espacios libres.

RAM1 1 GB	0x00000000 0x3FFFFFFF	0x4 0 0 0 0 0 0 0x0 0 0 0 0 0 0 -----
Espacio libre 1 1GB	0x40000000 0x7FFFFFFF	0x4 0 0 0 0 0 0 = $2^{30} = 1 \text{ GB}$ 0x8 0 0 0 0 0 0
RAM 2 256 MB	0x80000000 0x8FFFFFFF	0x4 0 0 0 0 0 0 -----
RAM 3 512 MB	0x90000000 0xAFFFFFFF	0x4 0 0 0 0 0 0 = $2^{30} = 1 \text{ GB}$ 0x9 0 0 0 0 0 0
EPROM $2^{24} = 16 \text{ MB}$	0xB0000000 0xB0FFFFFF	0x8 0 0 0 0 0 0 -----
Espacio libre 2 1264 MB	0xB1000000 0xFFFFFFFF	0x1 0 0 0 0 0 0 = $2^{28} = 256 \text{ MB}$

- b) Para implementar el módulo de RAM 3 se han utilizado chips de 4bits de longitud de palabra. Contesta a las siguientes cuestiones:

RAM 3 512 MB = 128 x 32

Número de chips empleados	32 / 4 = 8 chips
Tamaño de los chips de memoria	128 M x 4
Líneas que intervienen en las selección de los bytes de una palabra	/BE <sub>3</sub> a /BE <sub>0</sub>
Líneas utilizadas para direccionar internamente los chips 512 MB = $2^{29}$ (las que llegan al controlador de la memoria, luego se envían en dos tiempos, dirección de fila y dirección de columna)	líneas A <sub>28</sub> ...A <sub>2</sub>
Líneas que intervienen en el seleccionado del módulo.	líneas A <sub>31</sub> ...A <sub>29</sub>

Función selección del módulo (lógica negativa)	$(/A_{31}+A_{30}+A_{29}+/A_{28})*(/A_{31}+A_{30}+/A_{29}+A_{28})$
--	---

	direcciones	$A_{31}$	$A_{30}$	$A_{29}$	$A_{28}$	$A_{27}$	$A_{26}$	$A_{25}$	.....	$A_0$
RAM 3	0x90000000	1	0	0	1	X	.....	X		
	...									
	0xAFFFFFFF	1	0	1	0	X	.....	X		

- c) Para implementar la RAM1 se han empleado un total de 8 chips. ¿Cuál es el tamaño de estos chips?

Ram 1 tiene 1GB = (1024/4) M x 32 = 256 M x 32

Si empleamos una única fila de chips, éstos tienen 256 M x p

Al ser 8 chips = 32 / p tenemos que p = 4 bits, por tanto son de 256 M x 4 cada uno

- 14.- Disponemos de una CPU de 32 bits capacidad de direccionamiento de 1GB =  $2^{30}$ . Se quiere diseñar para esta CPU una mapa de memoria con las siguientes características: la mitad de espacio de direccionamiento (a partir de su dirección más baja) se completará con la RAM1. A continuación de esta RAM1 se añadirá un módulo RAM2, de 256 MB, implementada con chips de tamaño de palabra de 4 bits cada uno. Finalmente, se incluirá un módulo de memoria EPROM con función de selección:

$$SEL^* = A_{29}^* + A_{28}^* + A_{27} + A_{26} + A_{25}^* = 11001X \dots X_2$$

Como hay 30 bits de dirección, el dígito de la dirección de más peso estará formado por 2 bits, el bit  $A_{29}$  y el  $A_{28}$ .

Por tanto será 11 - 0010- 0.....0 la primera dirección de EPROM 0x32000000

- a) Dibuja el esquema del mapa de memoria de dicha CPU, indicando la dirección inicial y final de cada uno de los módulos, así como del espacio libre si quedase. Indica también los tamaños de todos los módulos y espacios libres.

RAM 1 512 MB desde 0x00000000

RAM 2 256 MB a continuación de esta, sin huecos

EPROM de  $2^{25}$  B = 32 MB desde 0x32000000

	direcciones	$A_{29}$	$A_{28}$	$A_{27}$	$A_{26}$	$A_{25}$	$A_{24}$	.....	$A_0$
RAM 1	0x00000000	0		X	.....	X			
	...								
	0x1FFFFFFF								
RAM 2	0x20000000	0	1	X	.....	X			
	...								
	0x2FFFFFFF								
HUECO	0x30000000	1	1	0	0	0	X	.....	X
	...								
	0x31FFFFFF								
EPROM	0x32000000	1	1	0	0	1	X	.....	X
	...								
	0xFFFFFFFF								

- b) Respecto de la RAM2, indica: 256 MB = (256/4) M x 32 = 64 M x 32



Indica el enunciado que son de 4 bits de datos estos chips.

Número de chips empleados	$32 / 4 = 8$ chips
Tamaño de los chips de memoria	64 M x 4
Líneas que intervienen en las selección de los bytes Con los bits $A_1$ y $A_0$ se codifican estas líneas de selección de bytes	$/BE_3$ a $/BE_0$ Hay una para cada byte
Líneas utilizadas para direccionar internamente los chips	$A_{27} \dots A_2$
Línea que intervienen en el seleccionado del módulo	$A_{29} A_{28}$
Función selección del módulo (lógica negativa)	$A_{29} + /A_{28}$