

## TEORÍA 1er. Parcial (5 cuestiones) (6 puntos). Puntuación: BIEN +1.2 ptos., MAL -0.3 ptos, N.C.: 0

1. El circuito de la figura es un inversor lógico con BJT. ¿A partir de qué tensión de entrada se satura el transistor?

Datos: **B**: 100


[A]  $V_{eMIN(SAT)} = 0V$ 

R1= 100k [B]  $V_{eMIN(SAT)} = 0.7V$ 


R2= 4k  $([C])V_{eMIN(SAT)} = 1.9V$ 

 $T_{C} = T_{CSAT} = 5V$   $V_{BEON} = 0.7V, V_{CESAT} = 0.2V$   $T_{C} = T_{CSAT} = \frac{5 - 0.2}{4K} = 4.2 \text{ mA} \Rightarrow \overline{J_{SminsAT}} = \frac{4.2}{3}$ 

Ve = 0.7 + Frum sat R1 = 0.7 + 1.2 × 100 = 1.9V



- Dado el circuito lógico con diodos y resistencias de la figura, indique la respuesta FALSA (suponga  $V_{\gamma}$  = 0.7Vpara los diodos):
- [A] Se trata de una puerta AND de 3 entradas.
- Si A = B = "1" (5V) y C= "0" (0V), conduce el diodo D3 y F = "0" (0.7V [B] aproximadamente).
- Si A = B = C = "1" (5V), los 3 diodos conducen y F = "1" (5V [C]/ aproximadamente).
  - En caso de que una o más entradas sean "0" (0V), el consumo aproximado del circuito (la corriente que proporciona Vcc) es de 4.3mA.



Para el circuito de la figura, se ha dibujado el cronograma de las distintas salidas, siendo la señal A la entrada al mismo. Cada marca vertical corresponde a 5 ns. Se puede afirmar que: Pert = Vec x Fec = SX Tec monedio

Nand > Per = 5 x & (ICCH+ Face) Ā

Datos:

V<sub>CC</sub> = 5V; I<sub>CCL</sub> = 6mA e I<sub>CCH</sub> = 2mA, y el retardo de propagación medio de una puerta es de 5ns.

- La potencia estática promedio consumida por la puerta NAND es 40mW. > 20mW
- La potencia estática promedio consumida por la puerta AND es 20mW. > 26.67 m w
- [C] La potencia estática promedio consumida por el conjunto del circuito es 46.67mW. (20 + 26.67) www
- Para realizar los cálculos de la potencia estática promedio consumida, se necesita conocer la frecuencia de la señal de entrada.
- En el circuito de la figura, indique la tensión en el drenador del transistor cuando la tensión en la entrada hace que se ilumine el diodo LED. El transistor funciona en conmutación, entre corte y zona lineal.

[B] 0.37V


 $V_T=1V$ , K=1m $A/V^2$ ,  $R_D=0.5$ K $\Omega$ ,  $V_{LED}=1,7$ V

Zona Óhmica  $\rightarrow I_{DS} = 2K (V_{GS} - V_T)V_{DS}$ LED ilurinado > conduce > Mosfet on

[A] 10V

Vi=10V -> VES= LON

[C] 8.3V [D] 0.83V lineal -> Ron = 1 2k (Ves-VT)



 $Ron = \frac{1}{2(10-1)} = \frac{1}{18} = 0.056 RR V_D = V_{DS} = \frac{(10-1.7)}{2(10-1.7)} Ron$ 

VD = 8.3 p. 356/(0.5+0.056) = 0.83

5. ¿Cuál es el fan-out de la familia lógica cuyas especificaciones se indican en la tabla adjunta?

V <sub>IHmin</sub>	V <sub>ILmax</sub>	$V_{OHmin}$	V <sub>OLmax</sub>	
2V	0.8V	2.7V	0.5V	
I <sub>IHmax</sub>	I <sub>ILmax</sub>	I <sub>OHmax</sub>	I <sub>OLmax</sub>	
20μΑ	-0.36mA	-600μA	8mA	

fan-out = emn (fan-out d, fan-out H)

fan-out = | Iol max | = 8 mA = 22.22 -> (22)

IIIméx | = 0.36 mA = trucar

fan-out H = | Ioh max | = 600/mA = (30)

Ioh máx | = 30

faurant = 22

Soluciones TEST

## 16 de Junio de 2015

## TEORÍA 2º.Parcial (8 cuestiones) (6 puntos). Puntuación: BIEN +0.75 ptos., MAL -0.18 ptos, N.C.: 0


1.	Indique cuál de la	as siguientes	acciones	mejora la	velocidad	de un	circuito	CMOS	VLSI.
----	--------------------	---------------	----------	-----------	-----------	-------	----------	------	-------

- Disminuir la constante K de los transistores. [A]
- [B] Aumentar la capacidad de carga.
- [C] Aumentar el fan-out de las puertas lógicas.
- Disminist Retardo de propagación:


  tp= (L) (Kp + Kn) [D] Aumentar la tensión de alimentación V<sub>DD</sub>. En relación a los parámetros característicos de la familia lógica CMOS, indique cuál de las siguientes
- afirmaciones es FALSA. Las tensiones de alimentación varían entre 3V y 15V para chips SSI y MSI, aunque puede ser más baja en [A]
- chips VLSI. El consumo en régimen dinámico crece <u>cuadráticamente</u> con la frecuencia. 

  Placulation
- [B] La inmunidad al ruido es excelente y aumenta con la tensión de alimentación (V<sub>DD</sub>). [C]
- Aunque el fan-out teórico es muy grande, el fabricante recomienda un fan-out de 50 para no incrementar los [D]tiempos de retardo.
- 3. Respecto al circuito de la figura, indique cuál de las siguientes afirmaciones es FALSA:
- Cuando CLK = 0 se mantiene el valor de Q. [A]
- Si la puerta de transmisión de la izquierda está abierta, la otra está cerrada, y viceversa.
- Cuando CLK = 1 se transmite el valor lógico de D a la salida Q. [C]
- [D]) Se trata de un flip-flop D disparado por flanco.

latch, activo por mivel,



¿Qué tipo de circuito implementa el layout de la figura? 4.



GND

- [A] Una puerta NOR de tres entradas.
- Una puerta NAND de dos entradas con una entrada de control para salida en alta impedancia.
- [C] Una puerta NAND de tres entradas.
  - [D] Una puerta AND de tres entradas.


3 curales -> A, B, C (polycilico)

Dada la memoria de la figura, indique la respuesta VERDADERA:

Nota: A1 es el bit de más peso y A0 el de menos peso.


- [A] Es un ejemplo de estructura ROM NAND.
- [B] Se trata de una memoria no volátil y programable, ya que resulta sencillo añadir o eliminar transistores, en cualquier momento, por parte del usuario.
- [C] /Si A1=0 y A0=1, en las líneas Y5, Y4,..., Y0 se leerá la palabra 011001.
- La presencia de un transistor NMOS pone un 1 en la celda, que se lee como 0 en la correspondiente salida

A1=0, A0=1 > word1= 1




Rom Nor que se proframa la la fabricación, no se puele reprogramar por el upación

- 6. Acerca de las memorias semiconductoras tipo Flash, se puede afirmar que:
- [A]Su celda de almacenamiento se basa en transistores FAMOS, con una puerta flotante intermedia que se descarga al apagar la alimentación. tension normal, funcion
- El número de operaciones de borrado y reescritura es ilimitado. [B]
- Cuando la puerta flotante del transistor FAMOS se carga de electrones, se impide la formación del canal, por lo que el transistor estará siempre cortado, independientemente de la tensión que se aplique en la puerta
- Son memorias más rápidas que las memorias RAM estáticas, pero más lentas que las RAM dinámicas.
- Dada la celda de memoria de la figura, indicad la respuesta CORRECTA:
- ES SRAM [A] Es una celda de memoria DRAM 6T.
- Para escribir un '1' en la celda (Q='1' y /Q='0'), hay que colocar un '0' en /BL y un '1' en BL, y a continuación se habilita la celda poniendo WL='1'.
  - Las resistencias Ron de todos los transistores de la celda deben ser aproximadamente del mismo valor, para que funcione adecuadamente la escritura y la lectura en la
  - celda.  $f_{pows} > R_{paco} > R_{vmoS}$  La conexión que se indica en la figura es errónea. Las líneas BL y /BL están intercambiadas.



- 8. El circuito integrado CY62256, cuyo patillaje se indica en la figura, es una memoria SRAM con un tiempo de acceso típico de unos 70ns. A la vista del dibujo, podemos afirmar que:
- Su capacidad de almacenamiento será de 16Kbytes (2<sup>14</sup> palabras [A]
- 70 ns es el tiempo máximo que tarda un dato en ser escrito en las celdas de almacenamiento desde que se estabiliza la dirección  $(A_0...A_{14}).$
- [C] La línea /CE (pin 20) corresponde a la selección de chip, por lo que deberá mantenerse a '0' durante cualquier operación de lectura o escritura que afecte al chip.
- La línea /WE permite controlar la temporización del proceso de lectura, mientras que la línea /OE nos permite el control temporal del proceso de escritura.



WE > escritura ( write enable)

OE -> lectura (output enable)

(apacidad = 265) polabas × 86its/polabae =

= 25x210x 1B = 32 kBytes

Dirección: Aon. A14 - (15) lineas de dirección, no 14

Apellidos:


SOLUCIONES

Nombre:

# PROBLEMA 1 (Primer Parcial) (4 PTOS.)

A partir del siguiente circuito con Mosfet y sus curvas características, se pide:

**Nota:** En zona óhmica utilice la expresión aproximada  $I_{DS} \approx 2K(V_{GS} - V_T) V_{DS}$ , y en saturación  $I_{DS} = K(V_{GS} - V_T)^2$ 



Nota: Las curvas representadas son para incrementos de 1V de V<sub>GS</sub>.

A. (0.4 ptos.) A partir de la gráfica, y sabiendo que  $V_T$  = 4V, obtenga el valor de K

P.e para VGS = 8V -D IDS = 8 mA (ultima curva, podemos elegir cualquied

Sustituines en emaion (corrente de saturación)

$$I_{0S} = K (V_{6S} - V_{7})^{2}$$
  
 $8 = K (8 - 4)^{2}; K = \frac{8}{4^{2}} = 0.5 \text{ mA/V}^{2}$ 

K = 0,5 mA/V2

B.(1.2 ptos.) Calcule el punto de trabajo Q ( $V_{GS}$ ,  $V_{DS}$ ,  $I_{DS}$ ). Use la K obtenida en el apartado A. Justifique la respuesta con las necesarias demostraciones. Justifique la zona de funcionamiento del transistor.

Malla G-S: GV - JG-R1- VOS = O -> VGS = GV -> GV > 4V -> ON

Sup. SAT:  $J_{DS} = K(V_{OS} - V_{+})^{2} \rightarrow J_{DS} = 0.5(6 - 4)^{2} = 2mA$ Malle D-5:  $GV - J_{DS} \cdot Rd - V_{DS} = 0 \rightarrow V_{DS} = GV - 2mA \cdot 1K = 4V$ 

Comprober SAT: VOS > VG1 - V+? 4V > 6V - 4V? -0 ST

$$V_{GS} = 6$$
 (V)  $I_{DS} = 2$  (mA)  $V_{DS} = 4$  (V) Zona de funcionamiento:  $SATURACION$ 

#### **EXAMEN FINAL DE TCO**

#### 16 de Junio de 2015

Tipo A

C.(0.8 ptos.) Dibuje sobre la figura la recta de carga, y el punto de trabajo Q correspondientes al apartado anterior. Justifique cómo obtiene la ecuación, y los puntos de corte de la recta.

Recta de carga represente préficament e la malla de drenadar.

Vos = Vos - Fos. Rd -0 Vos = 6 - Fos. 1k | Para Vos = 0 -0 Fos = 6 - 6 cmA (Corte EJEY)

Pro de trabapo es la intersección Ole le Para Fos = 0 -0 Vos = Voo = 6V


recte de carga con la curva par Vos = 6V (Corte EJEX) Resultando en  $(V_{GI}, \mathcal{I}_{DI}) = (4V, 2mA)$ D.(0.8 ptos.) Se desea que el Mosfet trabaje en el punto límite entre Saturación y Óhmica modificando solamente

la R<sub>D</sub>. Obtenga el nuevo valor de esta resistencia, manteniendo la misma V<sub>DD</sub>. Justifique los cálculos.

Graficamente En el limite nece cierto Vos = Vos - V+ -9 Vos = 6-4=2V ver Rectz D Como todaria es cierta la Saturación y V6, = 6V, entences Jos = 2mA. (3mA) = Von Sustituyendo que la malle de decendor el Jos ; Vos:  $R_0 = \frac{EV}{3mA} = 2k$   $EV - 2m\hat{A} \cdot \hat{R}_0 - 2V = 0 \rightarrow \hat{R}_0 = \frac{G-2}{2} = 2k$ 

E.(0.8 ptos.) Se quiere utilizar el mismo Mosfet para controlar un pequeño motor eléctrico con un interruptor de control como muestra la figura. Para ello, se sustituye la resistencia R<sub>D</sub> por el motor y Vdd = 8V. El motor funciona con 7.5V y 2mA. El Mosfet conduce en zona óhmica. Rellene la siguiente tabla, justificando analíticamente las respuestas.

Para que el motor se ponga en marcha, ¿cómo debe estar el interruptor de control? (abierto o cerrado): ABIERTO Justifique la respuesta



0.5	V
2	mA
0.25	kΩ
15	mW
1	mW
	2

D) Priotor = Vnotor. Inster = 7.5 V. 2mA = 15 E) Projet = Vor. For = 0.5V. 2mA = 1 mW

c) leg Ohin: 
$$V=I \cdot R$$
  

$$Ron = \frac{Vos}{Ios} = \frac{0.5V}{2mA} = 0.25k$$

Ron = 
$$\frac{1}{2 \kappa (V_{65} - V_{7})} = \frac{1}{2.0.7(8-4)} = 6 \frac{1}{4} = 0.25 \kappa$$




Apellidos:

Nombre:

# PROBLEMA 2 (Segundo Parcial) (4 PTOS.)

Dado el circuito lógico CMOS de la figura:

A.(1 pto.) Indique la expresión lógica de F en función de las variables de entrada, y el tipo de salida. Justifique la respuesta.



$$F = (A.B) + (c.0) = (\overline{A} + \overline{B}) \cdot (\overline{c} + \overline{D})$$


Tipo de salida (Estándar, Drenador abierto o Tri-estado):

Estandar

Bloque MMOS (GrMos) Ay B > Serie > (A. B) CyD -> serie -> (C.D) Lowo  $F = G_{NMOS} \Rightarrow F = (A, B) + (C, D)$   $C_{OMO} = (A + B) \cdot (C + D) + C_{OMOS} \Rightarrow F = (A, B) \cdot (C, D) = (A + B) \cdot (C + D) + C_{OMOS} \Rightarrow C_{O$ 

B. (1 pto.) Compruebe el funcionamiento del circuito para la combinación de entradas: A = B = "1", y C = D = "0". B.1.Sustituya los transistores Mosfet por interruptores (abiertos y/o cerrados). Dibuje el circuito con interruptores.


B.2. Justifique el valor lógico de la salida F.



de habitación (caso de Frienado) F=0 porque le salida tilue un camino de Conexión con la masa fe coppobora en la expresión de la función: T = (1.1) + (0.0) = 1 = 0

C.(1 pto.) Realice una estimación aproximada de la potencia consumida por el circuito.

Potencia estática	Potencia dinámica		
V <sub>DD</sub> = 5V (tensión de alimentación)	V <sub>DD</sub> = 5V (tensión de alimentación)		
Suponga las corrientes de fuga de los	f = 1GHz (frecuencia de reloj)		
transistores= 1pA /transistor (1pA = $10^{-12}$ A)	$\alpha$ = 0.5 (factor de actividad medio del circuito)		
, , , , , , , , , , , , , , , , , , , ,	$C_L = 20 fF/t$ ransistor (capacidad media por transistor;1fF = $10^{-15}$ F)		
$P_{\text{estática}}(\text{mW}) = 40 \times 10^{-9}$	P <sub>dinámica</sub> (mW) = 2		



D. (1 pto.) Suponga que se modifica el circuito del apartado A) de la forma siguiente (ver la figura). Indique el nuevo tipo de salida, y rellene la tabla de verdad del circuito. (Nota: /EN = señal EN invertida)

