


TEORÍA 1^{er}.Parcial (5 cuestiones) (6 puntos) . Puntuación: BIEN +1.2 pts., MAL -0.3 pts, N.C.: 0

1. El circuito de la figura es un inversor lógico con BJT. ¿A partir de qué tensión de entrada se satura el transistor?

- [A] $V_{eMIN(SAT)} = 0V$
 [B] $V_{eMIN(SAT)} = 0.7V$
 [C] $V_{eMIN(SAT)} = 1.9V$
 [D] $V_{eMIN(SAT)} = 5V$


Datos:

$\beta: 100$
 $R1 = 100k$
 $R2 = 4k$
 $V_{CC} = 5V$
 $V_{BEON} = 0.7V$, $V_{CESAT} = 0.2V$




2. Dado el circuito lógico con diodos y resistencias de la figura, indique la respuesta **FALSA** (suponga $V_\gamma = 0.7V$ para los diodos):

- [A] Se trata de una puerta AND de 3 entradas.
 [B] Si $A = B = "1"$ (5V) y $C = "0"$ (0V), conduce el diodo D3 y $F = "0"$ (0.7V aproximadamente).
 [C] Si $A = B = C = "1"$ (5V), los 3 diodos conducen y $F = "1"$ (5V aproximadamente).
 [D] En caso de que una o más entradas sean "0" (0V), el consumo aproximado del circuito (la corriente que proporciona V_{CC}) es de 4.3mA.



3. Para el circuito de la figura, se ha dibujado el cronograma de las distintas salidas, siendo la señal A la entrada al mismo. Cada marca vertical corresponde a 5 ns. Se puede afirmar que:

**Datos:**

$V_{CC} = 5V$; $I_{CCL} = 6mA$ e $I_{CCH} = 2mA$, y el retardo de propagación medio de una puerta es de 5ns.


- [A] La potencia estática promedio consumida por la puerta NAND es 40mW.
 [B] La potencia estática promedio consumida por la puerta AND es 20mW.
 [C] La potencia estática promedio consumida por el conjunto del circuito es 46.67mW.
 [D] Para realizar los cálculos de la potencia estática promedio consumida, se necesita conocer la frecuencia de la señal de entrada.

4. En el circuito de la figura, indique la tensión en el drenador del transistor cuando la tensión en la entrada hace que se ilumine el diodo LED. El transistor funciona en conmutación, entre corte y zona lineal.

Datos:

$V_T = 1V$, $K = 1mA/V^2$, $R_D = 0.5K\Omega$, $V_{LED} = 1.7V$
 Zona Óhmica $\rightarrow I_{DS} = 2K(V_{GS} - V_T)V_{DS}$

- [A] 10V
 [B] 0.37V
 [C] 8.3V
 [D] 0.83V



5. ¿Cuál es el *fan-out* de la familia lógica cuyas especificaciones se indican en la tabla adjunta?

V_{IHmin}	V_{ILmax}	V_{OHmin}	V_{OLmax}
2V	0.8V	2.7V	0.5V
I_{IHmax}	I_{ILmax}	I_{OHmax}	I_{OLmax}
20 μ A	-0.36mA	-600 μ A	8mA

- [A] 30
[B] 22
[C] 20
[D] 24
-

TEORÍA 2º.Parcial (8 cuestiones) (6 puntos) . Puntuación: BIEN +0.75 ptos., MAL -0.18 ptos, N.C.: 0

1. Indique cuál de las siguientes acciones mejora la velocidad de un circuito CMOS VLSI.


- [A] Disminuir la constante K de los transistores.
- [B] Aumentar la capacidad de carga.
- [C] Aumentar el *fan-out* de las puertas lógicas.
- [D] Aumentar la tensión de alimentación V_{DD} .

2. En relación a los parámetros característicos de la familia lógica CMOS, indique cuál de las siguientes afirmaciones es **FALSA**.


- [A] Las tensiones de alimentación varían entre 3V y 15V para chips SSI y MSI, aunque puede ser más baja en chips VLSI.
- [B] El consumo en régimen dinámico crece cuadráticamente con la frecuencia.
- [C] La inmunidad al ruido es excelente y aumenta con la tensión de alimentación (V_{DD}).
- [D] Aunque el *fan-out* teórico es muy grande, el fabricante recomienda un *fan-out* de 50 para no incrementar los tiempos de retardo.

3. Respecto al circuito de la figura, indique cuál de las siguientes afirmaciones es **FALSA**:

- [A] Cuando CLK = 0 se mantiene el valor de Q.
- [B] Si la puerta de transmisión de la izquierda está abierta, la otra está cerrada, y viceversa.
- [C] Cuando CLK = 1 se transmite el valor lógico de D a la salida Q.
- [D] Se trata de un *flip-flop* D disparado por flanco.



4. ¿Qué tipo de circuito implementa el *layout* de la figura?




- [A] Una puerta NOR de tres entradas.
- [B] Una puerta NAND de dos entradas con una entrada de control para salida en alta impedancia.
- [C] Una puerta NAND de tres entradas.
- [D] Una puerta AND de tres entradas.

5. Dada la memoria de la figura, indique la respuesta **VERDADERA**:

Nota: A1 es el bit de más peso y A0 el de menos peso.

- [A] Es un ejemplo de estructura ROM NAND.
- [B] Se trata de una memoria no volátil y programable, ya que resulta sencillo añadir o eliminar transistores, en cualquier momento, por parte del usuario.
- [C] Si A1=0 y A0=1, en las líneas Y5, Y4,..., Y0 se leerá la palabra 011001.
- [D] La presencia de un transistor NMOS pone un 1 en la celda, que se lee como 0 en la correspondiente salida Yx.




Apellidos:

Nombre:

PROBLEMA 1 (Primer Parcial) (4 PTOS.)

A partir del siguiente circuito con Mosfet y sus curvas características, se pide:

Nota: En zona óhmica utilice la expresión aproximada $I_{DS} \approx 2K(V_{GS} - V_T) V_{DS}$, y en saturación $I_{DS} = K(V_{GS} - V_T)^2$ **Nota:** Las curvas representadas son para incrementos de 1V de V_{GS} .A. (0.4 ptos.) A partir de la gráfica, y sabiendo que $V_T = 4V$, obtenga el valor de K

K =

B.(1.2 ptos.) Calcule el punto de trabajo Q (V_{GS} , V_{DS} , I_{DS}). Use la K obtenida en el apartado A. Justifique la respuesta con las necesarias demostraciones. Justifique la zona de funcionamiento del transistor.

$V_{GS} =$	(V)	$I_{DS} =$	(mA)	$V_{DS} =$	(V)	Zona de funcionamiento:
------------	-----	------------	------	------------	-----	-------------------------


C.(0.8 ptos.) Dibuje sobre la figura la recta de carga, y el punto de trabajo Q correspondientes al apartado anterior. Justifique cómo obtiene la ecuación, y los puntos de corte de la recta.

D.(0.8 ptos.) Se desea que el Mosfet trabaje en el punto límite entre Saturación y Óhmica modificando solamente la R_D . Obtenga el nuevo valor de esta resistencia, manteniendo la misma V_{DD} . Justifique los cálculos.

$R_D =$

E.(0.8 ptos.) Se quiere utilizar el mismo Mosfet para controlar un pequeño motor eléctrico con un interruptor de control como muestra la figura. Para ello, se sustituye la resistencia R_D por el motor y $V_{DD} = 8V$. El motor funciona con 7.5V y 2mA. El Mosfet conduce en zona óhmica. Rellene la siguiente tabla, justificando analíticamente las respuestas.

Para que el motor se ponga en marcha, ¿cómo debe estar el interruptor de control? (abierto o cerrado): _____
Justifique la respuesta




V_{DS}	V
I_{DS}	mA
R_{ON} (Mosfet)	$k\Omega$
Potencia consumida por el motor: $P_{MOTOR} = V_{motor} I_{motor}$	mW
Potencia consumida por el Mosfet: $P_{MOSFET} = V_{DS} I_{DS}$	mW

Apellidos:

Nombre:

PROBLEMA 2 (Segundo Parcial) (4 PTOS.)

Dado el circuito lógico CMOS de la figura:



A.(1 **pto.**) Indique la expresión lógica de F en función de las variables de entrada, y el tipo de salida. **Justifique la respuesta.**

F =

Tipo de salida (Estándar, Drenador abierto o Tri-estado):

B. (1 **pto.**) Compruebe el funcionamiento del circuito para la combinación de entradas: A = B = "1", y C = D = "0".


B.1.Sustituya los transistores Mosfet por **interruptores (abiertos y/o cerrados)**. Dibuje el circuito con interruptores.

B.2.Justifique el **valor lógico de la salida F**.

C.(1 pto.) Realice una estimación aproximada de la **potencia consumida** por el circuito.

Potencia estática	Potencia dinámica
$V_{DD} = 5V$ (tensión de alimentación) Suponga las corrientes de fuga de los transistores= $1pA$ /transistor ($1pA = 10^{-12}A$)	$V_{DD} = 5V$ (tensión de alimentación) $f = 1GHz$ (frecuencia de reloj) $\alpha = 0.5$ (factor de actividad medio del circuito) $C_L = 20fF$ /transistor (capacidad media por transistor; $1fF = 10^{-15}F$)
$P_{estática} \text{ (mW)} =$	$P_{dinámica} \text{ (mW)} =$

D. (1 pto.) Suponga que se modifica el circuito del apartado A) de la forma siguiente (ver la figura). Indique el nuevo **tipo de salida**, y rellene la **tabla de verdad** del circuito. (Nota: $/EN$ = señal EN invertida)



Tipo de salida (Estándar, Drenador abierto o Tri-estado):

EN	A	B	C	D	F
0	0	0	0	0	
0	0	0	0	1	
.....				
0	1	1	1	1	
1	0	0	0	0	
1	0	0	0	1	
.....				
1	1	1	1	1	