


## Problema (4 punts)

## Nom i cognoms:

Solycon

A. (1 punt) Es pretén dissenyar la funció F = (A + B)(C + D) en lògica CMOS complementària. Dibuixe un esquema amb transistors. Justifique el disseny.

Nota: utilitze el símbol simplificat dels transistors



B. (1 punt) Per a la combinació d'entrades: A=B='1', C=D='0', dibuixe l'esquema amb interruptors (oberts/tancats) i justifique el valor de F.

A = B = 1' 
$$\Rightarrow$$
  $\overline{A} = \overline{B} = 0' \Rightarrow$  NMOS off, PMOS on   
C = D = 0'  $\Rightarrow$   $\overline{C} = \overline{D} = 1' \Rightarrow$  NMOS on , PMOS off

Hi ha un caun que connectat

F amb 6ND  $\Rightarrow$   $\overline{F} = 0'$ 

The span desconnectat de Voq

Verifyeen el valor de  $\overline{F}$ :

B e  $\overline{D}$   $\overline{D}$ 

l'apartat A)

3 per dotar al circuit d'eixida triestat. Afegeixa els transistors i els

C. (1 punt) Modifique l'esquema de <sup>1</sup> senyals de control necessaris.

Dibuixe l'esquema

• Escriga la taula de la veritat del circuit

EN OF T2	
A - WRUNIT B - apastal C - A)	F
EN TI	
Enable (habilitació)	

	÷		
EN	ABCD	Ŧ	
0	xxxx	H.Z Calta	impedâncie
1	0000	O Funcion	ra ment
1		norm	rament al
1	1111	4	
0 ->	EN:1 → 7	T4 i T2 of	Þ
4 Not			
off			
P	F = 42 / eixi	da flotant,	sent

A = HZ (eixida flotant, sente connexió amb Voo mamb

D. (1 punt) Supose que el circuit pertany a un xip amb una tensió d'alimentació V<sub>DD</sub> = 2.5V i freqüència de rellotge fclock = 1GHz. A més el factor d'activitat mitjà de les entrades és α = 0.4 i <u>la capacitat mitjana per transistor</u> és C<sub>L</sub> = 10 fF (1fF = 10<sup>-15</sup>F). Estime la **potència dinàmica** del circuit, en mW. Incloga en el còmput els transistors dels inversors necessaris per generar les variables negades.

Pd =  $(Vdd)^2$  Ca  $\alpha$  flock

CL = Nombre de Francistors  $\times$  10 fF

Nombre de francistors =  $8 + (2\times 4) = 16$ 4 invesors

Pd =  $(2.5)^2 \times 16 \times 10 \times 0.4 \times 10^{-5} \times 10^{-5} \text{W}$ CL  $\alpha$  folock

Pd =  $(2.5)^2 \times 16 \times 10^{-2} \times 10^{-5} \times 10^{-5} \text{W}$ Pd =  $(2.5)^2 \times 10^{-2} \times 10^{-5} \times 10^{-5} \text{W}$ 




## Problema (4 punts)

## Nom i cognoms:

Colecions

A. (1 punt) Es pretén dissenyar la funció Suma d'un Half-Adder,  $S = A\overline{B} + \overline{A}B$  en lògica CMOS complementària. Dibuixe un esquema amb transistors. Justifique el disseny.

Nota: utilitze el símbol simplificat dels transistors



B. (1 punt) Per a la combinació d'entrades: A=B='1' dibuixe l'esquema amb interruptors (oberts/tancats) i justifique el valor de F.

A = B = 1'  $\Rightarrow$   $\Rightarrow$  = B = 0'

Els NMOS conducixen and 1' 1' els Prior conducixen amb 0'

Hi ha we came que connecta

The amb 6wD  $\Rightarrow$  5 = 0'

A Verifyen que és consistent amb

N'expressés de S:

A S = 1.0+0.4 = 0  $\Rightarrow$  0 k

l'agantat A)

- C. (1 punt) Modifique l'esquema de per dotar al circuit d'eixida triestat. Afegeixa els transistors i els senyals de control necessaris.
  - Dibuixe l'esquema
  - Escriga la taula de la veritat del circuit

4 VOD	EN A B	5
	0 × ×	H.Z (alta n'impediencia)
017 12		
	1 0 1	1 Luncionament
A apersat S A)	1 10	1 funcionament 1 kormal
\$ B- 7	1 1	
T	Ence 1	- TI i TZ off
EN	EN 20 > 21-1	
A	, of	lixida
arable	A (S = 1)	1.2 flotant, seu & cormerio amb VDD ni
(habilitació)	3=1	amb GND
	1	

D. (1 punt) Dissenye S amb portes de transmissió CMOS. Compare el nou disseny amb el de l'apartat A), en termes de nombre de transistors i consum estàtic. Supose un corrent de fuita de 5pA per transistor. Supose una alimentació V<sub>DD</sub> = 1.5V.

Tipus de disseny	Nombre de transistors	Potència estàtica (mW)
CMOS complementària (apartat A)	12	1.5 x 12x5 = 90 pW = 90x/0 mW
Portes de transmissió (apartat D)	8	1.5 x 8 x 5 = 60 pW = 60 x 10 mW

