
1

Solucions Nom i cognom:


- 1. Assenyale l'afirmació FALSA entre les següents relacionades amb la tecnologia CMOS:
- Els circuits CMOS amb transistors de majors dimensions (W/L) tindran menor retard de commutació. [A]
- [B]) Amb major capacitat paràsita en l'eixida, el retard del circuit CMOS serà menor.
- Com els circuits CMOS tenen un consum molt baix, es poden integrar moltes portes lògiques d'esta tecnologia en un xip, podent implementar-se per exemple, microprocessadors potents en un mateix chip.
- [D] Amb una tensió d'alimentació V_{DD} major, un circuit CMOS serà més ràpid, encara què consumirà més potència.

El retard es directament proporcional a (L tpd x (Vad-Vt)

Siga la porta de transmissió de la figura, que utilitza un transistor amb una |V_T|=1.2V. Si s'apliquen 5V en els terminals V_{IN} i G. ¿Quin voltatge s'obtindrà en el terminal V_{OUT}?




Donat el biestable D master-slave de la figura, dissenyat amb portes de transmissió CMOS, indique l'afirmació CORRECTA:




- Un processador CMOS conté 10⁶ transistors dedicats a la lògica combinacional/seqüencial i 10⁸ transistors dedicats a la memòria *cache*. El factor d'activitat mitjà és 0.1 per a la lògica, i 0.01 per a la memòria. La capacitat mitjana de cada transistor és 1 fF (1 femtofaradi = 10⁻¹⁵F), el voltatge d'alimentació és 2V i la freqüència de rellotge 3 GHz (1GHz = 10⁹ Hz). Calcule la potència dinàmica aproximada que consumeix el processador.
- No es pot calcular, falten els corrents de fuita dels transistors. 13.2W [C] 15W [D] 12.5W

Pros

5. A partir del layout de la cel.la estàndard de la figura, identifique la funció que implementa:



6. Dibuixe l'esquema amb transistors corresponent al layout de la qüestió 5.




- 7. Sobre del procés de fabricació i disseny dels xips VLSI CMOS, indique la resposta FALSA:
- [A] Les vies són contactes verticals entre capes metàl.liques depositades en distints nivells.
- En el disseny full-custom, les cel.les es disposen en files que comparteixen les mateixes línies metàl.liques d'alimentació (V_{DD} 1 GND).
- [C] L'oblea de silici tipus P actua com a substrat dels transistors NMOS i el pou-N actua com a substrat dels transistors PMOS.
- [D] Es sol emprar un láser de llum UV (ultraviolada) per projectar les màscares en l'oblea.

La de rois pois de full-austaur, sino de semi-austan basata en cel·les essander

NOM I COGNOM:

lucians

- 1. La figura següent mostra un circuit amb portes de transmissió CMOS. Assenyale la resposta CORRECTA entre les següents:
- El circuit és una porta XNOR amb entrades A i B i [A] eixida Z.
- El circuit és un latch de tipus D (A és l'entrada D, B [B] és el rellotge i Z és l'eixida Q).
- El circuit és un multiplexor analògic i digital (canals [C] A i B) i eixida Z.
- El circuit és una porta XOR amb entrades A i B i [D] eixida Z.



$$B=1 \rightarrow 2=\overline{A}$$

$$B=0 \rightarrow 2=A$$

$$A \oplus B$$

Donades les especificacions del component 74HCT04 (composat per sis portes NOT amb eixides estàndard), mostrades en la taula adjunta, indique quina de les següents afirmacions és VERTADERA.

V _{IHmin}	V _{ILmax}	V_{OHmin}	V_{OLmax}
2 V	0.8 V	3.84 V	0.33 V
I _{IHmax}	I _{ILmax}	I _{OHmax}	I _{OLmax}
1 μΑ	–1 μΑ	−4 mA	5.2 mA
V _{DD}	I _{CC} ⁽¹⁾	C _{PD} ⁽²⁾	t _{pd} ⁽³⁾
6 V	20 μΑ	22 pF	24 ns

- [A] El marge de soroll és de 1.84V.
- [B] El fan-out és de 5200.
- [C] La potència estàtica consumida pel xip complet és de 120 μW.
- [D] Assumint que l'entrada d'una porta commuta a 1MHz, la potència dinàmica consumida pel xip és de

(1)
$$I_{CCL} = I_{CCH} = 20\mu A$$
. Per a una porta.

(2) Capacitat de càrrega d'una porta individual.

(3)
$$t_{pdLH} = t_{pdHL} = 24$$
ns.

NWH = Volum - VIHUM = 3.84-2=1.84V NWH = VILLIA - UDLINGX = 0.8-0.33=0.471

fan-ont en chos no és el téorie, perfue le tenia messa gran Persoinia = Vdd x Fec = 6V x 0,0.2 mA = 0.12 mW = 120 pm >> 720 pm Pahamica = (Vdd)2fCL = (5) 210 x 22×10 x 6 = 4.75×103 = 4.75mw

La figura següent mostra un circuit lògic CMOS. Assenyale l'expressió CORRECTA de la funció F:

$$[A] F = D.(A + B + C)$$


[B]
$$F = D + (A.B.C)$$


$$\overline{[C]} F = \overline{D.(A+B+C)}$$


$$[D] \quad F = \overline{D + (A.B.C)}$$

Bloc Muss

Den seite G = (1+3+c). D F = G = (A+B+c). i








- 5. Assenyalar l'afirmació FALSA entre les següents relacionades amb la tecnologia CMOS:
- [A] En la actualitat el corrent total de pèrdues (corrents de fuita) en un xip CMOS és molt important, ja que la densitat d'integració supera els 1000 milions de transistors/xip.
- [B] La tecnologia BiCMOS és un híbrid amb el nucli lògic CMOS i eixides bipolars que proporcionen una major corrent d'eixida.
- [C] Una de les principals característiques de la tecnologia CMOS és la seua alta immunitat al soroll, molt superior a la de la tecnologia TTL.
- [D] El consum dinàmic dels circuits de tecnologia CMOS és màxim amb freqüències de treball pròximes a zero.

- 6. Sobre del procés de fabricació i disseny dels xips VLSI CMOS, indique la resposta FALSA:
- [A] Les vies són contactes verticals entre capes metàl.liques depositades en distints nivells.
- [B] En el disseny *full-custom*, les cel.les es disposen en files que comparteixen les mateixes línies metàl.liques d'alimentació (V_{DD} i GND).
- [C] L'oblea de silici tipus P actua com a substrat dels transistors NMOS i el pou-N actua com a substrat dels transistors PMOS.
- [D] Es sol emprar un làser de llum UV (ultraviolada) per projectar les màscares en l'oblea.

Açò es característic del disseny Standard cells

semi-austan amb

- 7. Respecte al circuit de la figura, indique quina de les següents afirmacions és VERTADERA:
- [A] Quan CLK = 1, es manté el valor de Q.
- [B] Quan condueix la porta de transmissió inferior s'habilita la realimentació dels 2 inversors i es memoritza el valor de Q.
- [C] Quan CLK = 0, es transmet el valor lògic de D a l'eixida Q.
- D] Es tracta d'un flip-flop D disparat per flanc.



Es un latch D = Tour Tour lance = biertable D dispurat per nivell, no per flanc

 $CLK=0 \rightarrow D=Q$ $CLK=0 \rightarrow D=Q$