
6 Qüestions: (7.5 pts): Bé: 1.25 pts, Mal: -0.31 pts, Blanc: 0 pts.

Determine la funció booleana F que implementa el següent circuit:



Un processador CMOS té 10⁷ transistors per a la lògica combinacional/seqüencial i 10⁸ transistors per a la memòria. El factor d'activitat mitjana és 0.1 per a la lògica, i 0.01 per a la memòria. La capacitat mitjana de cada transistor és 1 fF (1 femtofarad = 10⁻¹⁵F), el voltatge d'alimentació és 2V i la frequència de rellotge 1GHz. Amb totes aquestes dades, calcule la potència dinàmica aproximada que consumeix el processador:

No es pot calcular, falten els corrents de fuita dels transistors.

[B] [C] 8W 4W [D]

Pe(Lopica = (Ved) 2 x f a = (2) x 0.1 x 10 x 10 x 10 x 10 x 10 Pol memòria = (2) 2 x pot x to x to x 10 = 4W Pd = 4W +4W = 8W

La figura mostra una porta de transmissió NMOS. El transistor té una tensió llindar $|V_T|=1.5V$. Si s'aplica una tensió de 2.5V a l'entrada (V_{IN}) i 5V al terminal de porta (G). ¿Quin serà el voltatge en l'eixida (Vout)?

[A] 5V

[B] 2.5V

[C] 3.5V

[D] 1V


VG=5V => porta funciona PORTA MITLOS: pegrada el'11

Voutmax = 5-1.5 = 3.5 V

Com Vin < 3.5 V, no

es degrada i es transmet integra

4. En el circuit CMOS de la figura:



- 5. Assenyale l'afirmació FALSA sobre la tecnologia CMOS:
- [A] Admet un ampli rang de tensions d'alimentació, especialment en els circuits SSI i MSI.
- [B] Un gran avantatge de CMOS sobre TTL és el baix consum de potència, la qual cosa permet que els xips tinguen una elevada densitat d'integració.
- [C] La potència estàtica creix linealment amb la frequència.
 - [D] Una de les bones propietats de CMOS és l'elevada immunitat al soroll, que creix linealment amb la tensió d'alimentació.

Pest = VDD x Icc no depen le la frequencia


Indique la funció del següent layout, fet amb tecnologia CMOS: 6. 2 Frans F = A.B[A] Contact F = A + B V_{DD} Metal 1 F = AB[C] F = A.B amb eixida Metal 2 [D] triestate pdiff ndiff Polysilicon GND I brans side NOT NAND MMOS en feirs


Problema: (2.5 pts): Dissenye la funció següent amb lògica CMOS complementària. Estime el nombre de transistors i compare-ho amb un disseny tradicional basat en portes lògiques.


$$F = \overline{(\overline{A}B + A\overline{B}) \cdot C}$$


F= GNMOS = (AB+AB


Bloc PMOS -> DUAL














Disseny







 V_{DD}

6 Qüestions: (7.5 pts): Bé: 1.25 pts, Mal: -0.31 pts, Blanc: 0 pts.


1. Indique la funció del circuit CMOS de la figura:







- Assenyale l'afirmació FALSA sobre la tecnologia CMOS: 2.
- La velocitat es pot millorar augmentant la tensió llindar V_T dels transistors. [A] Un gran avantatge de CMOS sobre TTL és el baix consum de potència, la qual cosa permet que els xips tinguen una elevada densitat d'integració.
 - [C] La potència estàtica més important és deguda al corrent subthreshold.
 - Els xips es fabriquen projectant les màscares sobre l'oblea, mitjançant llum ultraviolada i un sistema de lents de reducció.

Indique la funció del següent layout, fet amb tecnologia CMOS:








3 transitors Nuos en sèrie

4. Determine la funció booleana F que implementa el següent circuit:



- 5. Un processador CMOS té 10⁷ transistors per a la lògica combinacional/seqüencial i 10⁸ transistors per a la memòria. El factor d'activitat mitjana és 0.1 per a la lògica, i 0.01 per a la memòria. La capacitat mitjana de cada transistor és 1 fF (1 femtofarad = 10⁻¹⁵F), el voltatge d'alimentació és 2V i la freqüència de rellotge 2 GHz. Amb totes aquestes dades, calcule la potència dinàmica aproximada que consumeix el processador:
- [A] No es pot calcular, falten els corrents de fuita dels transistors.
- [B] 8W
- [C] 4W

[D] 16W

Pol = (Vdd)² x f CL Pol lòtica = (2)² x o. 1 x 2x to x to x to = 8W Pol new = (2)² x oot x 2 x 10⁹ x to ⁸ x to = 8W Pol = 8W + 8W = 16W

6. La figura mostra una porta de transmissió NMOS. El transistor té una tensió llindar $|V_T|$ =1.5V. Si s'aplica una tensió de 4V a l'entrada (V_{IN}) i 5V al terminal de porta (G). ¿Quin serà el voltatge en l'eixida (V_{OUT}) ?

- [A] 5V B) 2.5V
 - [C] 3.5V
 - [D] 4V

V_{IN} o D S V_{OUT} 3, S V

V6:SV > posta funciona

Però no transmet tot

Vour

3.5V el sengul, transmet fins

a 5-Vt = 3.5V

Devadació dels 1'

Problema: (2.5 pts): Dissenye la funció següent amb lògica CMOS complementària. Estime el nombre de transistors i compare-ho amb un disseny tradicional basat en portes lògiques. F = ABC + D

 $F = \overline{F} = ABC + \overline{D} = (\overline{A} + \overline{B} + \overline{C}) \cdot \overline{D}$ Com F no ve negada, la negue 2 vegades i es gueda i fual

paral·lel Jerse

Bloc Phos => Pual

F

NTETal = 16 T

Nord= 20

