
Solucions

- 1. Respecte a les famílies lògiques, marque les respostes CORRECTES (poden haver vàries):
  - a) El marge de soroll a nivel alt es calcula com  $NM_H = V_{IHmin} V_{OHmin}$
- El marge de soroll a nivel baix es calcula com NM<sub>L</sub> = V<sub>ILmax</sub> V<sub>OLmax</sub>.
- (c) El marge de soroll dona idea de la immunitat al soroll electromagnètic.
- (d) Les famílies NMOS i TTL presenten consum estàtic.
- (e) La familia CMOS només presenta consum dinàmic, lligat a les transicions de l'eixida (menyspreant els corrents de fuita).
  - f) La potencia estàtica depen de la tensión d'alimentació al quadrat.
- (g) La potencia dinámica és directament proporcional a la frequencia de rellotge.
  - (h) El retard augmenta amb la capacitat de càrrega C<sub>L</sub> i la impedància d'eixida.
    - El paràmetre t<sub>su</sub> en un biestable indica el temps mínim que ha de romandre estable el senyal d'entrada després de l'aparició del flanc de rellotge.
  - (j) El retard empitjora al créixer el fan-out.
- 2. El circuit següent utilitza portes amb eixida en col.lector obert (circuits integrats 74LS01 i 74LS15) per implementar "lògica cablada" i per activar el LED d'eixida. (6P)




a) . Escriga l'expressió lògica per a la funció implementada pel circuit en el senyal F. Justifique la resposta. (2P)

AND-CABLADA de les eixides col·lector obert F = F1. F2 (venre figura) F = (V.W.X).(X.Y.Z) = V.W.X.Y.Z

b) Quan F = '1', ¿el LED està apagat o encès? Justifique la resposta. (1P)

si F: '1', l'eixida de la porta Naud 741501 és = '0', perçuè la naud actuá com una pot Do-F EL LED estra encés perquè el conpent FLED - FOL an el sentit A > K del diode

c) Disenye R2, suposant que el corrent pel LED encès és I<sub>LED</sub> = I<sub>OLmax</sub> i que V<sub>LED</sub> = 1.2V.



d) Tenint en compte les següents característiques dels circuits integrats 74LS01 i 74LS15, calcule el rang de valors permesos per a R1. (2P)

Vcc	$V_{IHmin}$	V <sub>ILmax</sub>	V <sub>OLmax</sub>	IHmax	I <sub>OHmax</sub> (fuites)	lOLmax	ILmax
5 V	2.5V	0.8 V	0.5 V	20 μΑ	100 μΑ	7 mA	-0.36 mA


$$\frac{5-\sqrt{\epsilon_{\text{Lmax}}}}{5-\epsilon_{\text{Lmax}}} \leq R_{1} \leq \frac{5-\sqrt{\epsilon_{\text{Hmin}}}}{2 \text{ Tokmax}} \leq \frac{2 \text{ extrades}}{2 \text{ Entrades}}$$


$$\frac{5-\epsilon_{\text{Lmax}}}{5-\epsilon_{\text{Lmax}}} \leq R_{1} \leq \frac{5-2.8}{(2x0.1)+(2x0.02)}$$


$$\frac{5-\epsilon_{\text{Lmax}}}{2 - (2x0.36)} \leq R_{1} \leq \frac{5-2.8}{(2x0.1)+(2x0.02)}$$


$$\frac{5-\epsilon_{\text{Lmax}}}{2 - (2x0.36)} \leq R_{1} \leq \frac{5-2.8}{(2x0.1)+(2x0.02)}$$

4. Dissenye un multiplexor 4x1 amb buffers triestate 74LS125, com els de la figura. (2P)









lixider de Enable activer a nivell baix DEC = devodéficador