Examen parcial d'FCO – Temes 5 al 7 21 de gener de 2011

COGNOMS:	NOM:	
DNI:	SIGNATURA:	

Normativa:

- La durada de l'examen és d'1 hora 30 minuts.
- Escriviu el nom i els cognoms en lletres MAJÚSCULES i signeu en TOTS els fulls.
- Heu de respondre en l'espai assignat.
- No es permeten calculadores ni apunts.
- Heu de romandre en silenci durant la realització de l'examen.
- No es pot abandonar l'examen fins que el professor ho indique.
- Heu de tenir una identificació damunt la taula, a la vista del professor (DNI, carnet UPV, targeta de resident, etc.).
- 1. (1 punt) Donats els nombres enters A=1001001 i B=0111011 representats en complement a dos, feu les operacions següents, sempre en complement a dos i amb 7 bits. No oblideu indicar si es produeix desbordament i justifiqueu la resposta.

A+B

L'últim bit i el penúltim bit de carry són ambdós 1. L'operació 1 XOR 1 dóna com a resultat 0, cosa que indica que no hi ha desbordament i que el resultat de l'operació A+B és 0000100

B-A

L'últim bit de carry és 0 i el penúltim bit de carry és 1. L'operació 0 XOR 1 dóna com a resultat 1, cosa que indica que hi ha desbordament i no hi ha resultat.

2. (1 punt) Donats els següents nombres enters, representeu-los en el criteri indicat, utilitzant sempre 7 bits.

Enter	Signe i magnitud	Compleme	Excés 63	
+45	0101101	0101101	1101100	
-45	1101101	1010011	0010010	

Per a representar les quantitats indicades en Signe i Magnitud, només cal representar la magnitud o valor absolut en binari natural amb 6 bits, i afegir-hi a l'esquerra el bit de signe, que serà zero (0) per al nombre positiu i un (1) per al nombre negatiu.

Per a representar les quantitats indicades en Complement a 2, cal representar, en primer lloc, la magnitud o valor absolut en binari natural, i afegir-li per l'esquerra zeros fins a arribar a 7 bits. Si el nombre a representar és positiu, el procés ha finalitzat i aquesta és la representació en Complement a 2. Si al contrari, el nombre és negatiu, cal fer al resultat anterior l'operació de complement a 2. El resultat d'aquesta operació és la representació del nombre negatiu.

Per a representar les quantitats indicades en Excés 63 només cal sumar 63 a cadascuna d'aquestes, i després convertir el resultat de la suma a binari natural.

3. (1 punt) Representeu el nombre -10,875 en el format de simple precisió d'IEEE754. Detalleu tots els passos fets i expresseu el resultat final en hexadecimal.

Convertim a binari tant la part entera com la fraccionaria o decimal:

 $10 = 1010_2$ $0.875 \times 2 = 1.75 \rightarrow 0.75 \times 2 = 1.5 \rightarrow 0.5 \times 2 = 1.0$

 $-10,875 = -1010,111_2$

Representem en coma flotant: $-1010,111 = -1010,111 \times 2^{0}$

Normalitzem la mantissa: $1010,111 \times 2^0 = 1,010111 \times 2^3$

Representem l'exponent en Excés 127: 127 = 3 + 127 = 00000011 + 01111111 = 10000010

Com que és un nombre negatiu, el bit de signe és 1

Tot junt seguint el format (signe, exponent, mantissa amb bit implícit):

1 10000010 010111000000000000000000

Canviada la base a hexadecimal:

Examen parcial de FCO – Temes 5 al 7 21 de gener de 2011

COGNOMS:		NOM:		
DNI:	SIGNATURA:			

4. (1,5 punts) Donat el circuit de la figura següent

Obteniu-ne el diagrama d'estats i calculeu (a partir del diagrama d'estats obtingut) la seqüència de valors de l'eixida S per a la seqüència de valors en l'entrada E: 0-0-1-1-0 tenint en compte que l'estat inicial del sistema és Q=0.

Indiqueu els passos seguits i detalleu totes les taules intermèdies obtingudes per a arribar al resultat.

Taules d'excitació i eixida:

Funció d'excitació

Q	Е	D
0	0	1
1	Ó	
1	1	0

Funció d'eixida

Q	S
0	1

La funció d'excitació coincideix amb l'estat següent, perquè es tracta de biestables D.

És senzill obtenir la taula d'estats (amb els estats codificats perquè disposem del valor de la variable d'estat) sense més complicació que traslladar la informació dels estats següents des de la taula d'excitació (parant atenció a l'entrada E) i per a l'eixida des de la taula de la funció d'eixida per a cadascun dels estats possibles.

Taula d'estats:

	Estat segü		
Estat actual	Entr	Eixida	
Q(t)	E = 0	S	
0	1	1	1

Una altra possibilitat per a la taula d'estats:

Q(t)	Е	Q(t+1)	S(t)


0	0	1	1
0	1	1	1
1	0	1	0
1	1	0	0

Diagrama d'estats:


És senzill construir el diagrama d'estats del sistema des de la taula anterior. Emprarem els valors d'estat com a noms dels estats.

El diagrama es pot construir utilitzant vectors o equacions booleanes per a identificar les transicions.

Utilitzant vectors




Utilitzant equacions



Eixida del sistema per a la seqüència de valors 0 - 0 - 1 - 1 - 0 en l'entrada E:

Per acabar, des de l'estat inicial 0 (eixida S = 1), es recorre el diagrama d'estats emprant la sequència de valors indicada per a l'entrada E, és a dir 0 - 0 - 1 - 1 - 0

Aquest recorregut es pot representar, per exemple, en una taula que inclou l'estat per, d'aquesta manera, facilitar-ne la comprensió. A partir d'un valor en l'estat Q i un valor en l'entrada E es determina el pròxim valor de l'estat Q. I cada valor d'estat Q determina un valor en l'eixida S.



Concloem que la seqüència de valors de l'eixida S és:

1 (eixida en l'estar inicial quan Q=0) – 0 – 0 – 1 – 0 – 0

- 5. **(1,5 punts)** Obteniu el diagrama d'estats d'un autòmat de Moore que done resposta a les especificacions següents:
 - Entrades FP (fre xafat) i AA (activar sistema ABS), ambdues actives a nivell alt.
 - Eixida S, activa a nivell alt.
 - Mentre cap de les entrades està activada, l'eixida ha de ser 0 (desactivada).
 - Mentre l'entrada FP estiga activada però no AA, l'eixida ha de ser 1 (activada).
 - Mentre estiga activada l'entrada AA (independentment de l'activació de FP) l'eixida ha d'activar-se i desactivar-se de forma alternada, en cicles de rellotge consecutius. El primer cicle de rellotge en què l'entrada AA estiga activada ha de produir l'activació de l'eixida, el segon la desactivació, el tercer l'activació, etc.

Examen parcial de FCO – Temes 5 al 7 21 de gener de 2011

COGNOMS:		NOM:
DNI:	SIGNATURA:	

Diagrama d'estats:


Hi ha diferents maneres d'enfrontar aquest problema, i cadascuna dóna com a resultat un diagrama d'estats diferent. Com que no es demana obtenir un diagrama d'estats amb el mínim nombre d'estats possible, els diferents diagrames són, tots ells, representacions vàlides del sistema.

A – Solució amb quatre estats.

En primer lloc, partint d'una interpretació més o menys literal de l'enunciat, es pot pensar que aquest sistema és un autòmat amb tres "modes" de funcionament:

- 1. Un mode de repòs en què no hi ha cap tipus de frenat, amb l'eixida S desactivada. Aquest mode es pot representar per un únic estat que podem anomenar "repòs".
- 2. Un mode de funcionament amb el tipus de frenat normal, sense ABS, amb l'eixida S activada. Aquest estat es pot representar per un únic estat anomenat "frenat normal"
- 3. Un mode de funcionament amb el tipus de frenat ABS, on l'eixida S pren valors altern d'un i zero en cadascun dels cicles de rellotge. Fan falta dos estats per a representar aquest mode de funcionament. El primer d'ells amb l'eixida S activada, i el segon amb l'eixida S desactivada.


Aquesta interpretació del sistema dóna com a resultat el diagrama d'estats següent:



B – Solució amb tres estats.

En lloc de pensar el sistema en els termes anteriors, és possible plantejar-ne el problema amb tres estats diferents: repòs, frenat-activat i frenat-desactivat. En el primer cas, l'eixida no s'activa perquè no hi ha ordre de frenar. En el segon cas, l'eixida s'activa perquè cal fer una frenada normal o una frenada


amb ABS. I en tercer lloc, l'eixida es desactiva perquè ho indica l'ABS. El diagrama d'estats resulta molt senzill, però no així les equacions de les transicions, que són més complexes.



B - Solució amb dos estats.

Per acabar, també es pot pensar que l'autòmat només té dos estats, un en el qual l'eixida està desactivada i un altre en el qual l'eixida està activada. El primer estat correspondria a l'estat de repòs o frenat amb ABS amb l'eixida desactivada, i el segon estat correspon al frenat normal o frenat amb ABS amb l'eixida activada.

El diagrama d'estats resulta molt senzill, però no les equacions de les transicions, que són més complexes que en les solucions anteriors.



A partir del codi següent, escrit en assemblador del MIPS R2000, responeu a les preguntes següents.

```
.globl __start
.Data 0x10000000
Cadena: .asciiz "ONU"
caract: .Ascii "."
.Data 0x10001000
result: .space 6

.Text 0x00400000
__start:
    La $8, cadena
    La $9, caract
    lb $10,0($9)
    La $11, result
Bucle:
```

Examen parcial de FCO – Temes 5 al 7 21 de gener de 2011

COGNOMS:	NOM:	
DNI:	SIGNATURA:	
	<pre>lb \$12,0(\$8) beq \$12,\$0,fi sb \$12,0(\$11) sb \$10, 1(\$11) addi \$8, \$8, 1 addi \$11,\$11,2</pre>	

Fi:

.end

6. (0,5 punts) Descriviu breument què fa el programa anterior.

El programa insereix el caràcter '.' entre cadascun dels caràcters de la cadena "ONU"

7. (**0,5 punts**) Indiqueu el contingut del segment de dades abans d'iniciar-se l'execució, tenint en compte que les dades s'emmagatzemen en format "little endian". El contingut ha de posar-se en hexadecimal per a les dades numèriques per cada *byte* de memòria, i amb els caràcters corresponents en el cas de les dades alfabètiques.

31	24	23	16	15		8	7		0	Adreça
NULI		`	U '		'N'			' 0'		0x10000000
								۱./		0x10000004
0x00		0.5	٥0 ک		0x00			0x00		0x10001000
					0x0			0x00		0x10001004

8. (1 punt) Indiqueu el contingut del segment de dades despreses de finalitzar l'execució, tenint en compte que les dades s'emmagatzemen en format "little endian". El contingut ha de posar-se en hexadecimal per a les dades numèriques per cada *byte* de memòria, i amb els caràcters corresponents en el cas de les dades alfabètiques.

31 24	23 16	15 8	7 0	Adreça
NULL	' U'	'N'	' O'	0x10000000
			`.'	0x10000004
`.'	'N'	`.'	' 0'	0x10001000
		`.'	' U'	0x10001004

9. (1 punt) Determineu el contingut dels registres següents quan hi haja finalitzat l'execució del programa.

Registre	Contingut	
\$8	0x10000003	
\$9	0x10000004	
\$10	` . <i>'</i>	
\$11	0x10001006	
\$12	0x00000000	

10. (1 punt) Codifiqueu la instrucció sb \$10, 1(\$11).

"sb" és una instrucció de tipus I. El primer par per a codificar-la és descobrir els valors dels camps CO, rs, rt i desp.

La sintaxi de la instrucció és "sb rt, desp(rs)"

D'aguesta manera podem veure que el valor dels diferents camps és:

- CO: codi d'operació de la instrucció "sb", que és 0x28. En binari amb 6 bits és 101000
- rs: és el registre \$11. Codificat en binari amb 5 bits és 01011
- rt: és el registre \$10. Codificat en binari amb 5 bits és 01010
- desp: pren valor 1. Codificat en binari complement a 2, amb 16 bits és 0000000000000001

L'ordre dels camps és: CO rs rt desp. Escrivint en aquest ordre els valors dels camps obtenim la seqüència binaria següent:

101000 01011 01010 00000000000000001

Tot junt:

101000010110101000000000000000001

Separant en grups de 4 bits per convertir-la a codi hexadecimal:

1010 0001 0110 1010 0000 0000 0000 0001

A 1 6 A 0 0 0 1

La resposta a la pregunta és: 0xA16A0001

Sintaxi i tipus de les instruccions

Sintaxi	Format	Descripció
add rd, rs, rt	R	$rd \leftarrow rs + rt$
addi rt, rs, inm	I	rt ← rs + inm, la dada immediata és de 16 bits i s'estén el signe
sub rd, rs, rt	R	$rd \leftarrow rs - rt$
mult rs, rt	R	Multiplica rs per rt, i deixa els 32 bits de major pes en el registre HI i els 32 bits
	<u> </u>	de menor pes en LO
div rs, rt	R	Divideix rs entre rt, i deixa el quocient en el registre LO i la resta en el registre HI
and rd, rs, rt	R	rd ← rs and rt, l'operació lògica indicada es realitza bit a bit
nor rd, rs, rt	R	rd ← rs nor rt, l'operació lògica indicada es realitza bit a bit
xor rd, rs, rt	R	rd ← rs xor rt, l'operació lògica indicada es realitza bit a bit
or rd, rs, rt	R	rd ← rs or rt, l'operació lògica indicada es realitza bit a bit
andi rt, rs, inm	I	rt← rs and inm, dada immediata de 16 bits que s'estén amb 16 zeros
ori rt, rs, inm	I	rt← rs or inm, dada immediata de 16 bits que s'estén amb 16 zeros
xori rt, rs, inm	I	rt← rs xor inm, dada immediata de 16 bits que s'estén amb 16 zeros
sll rd, rt, desp	R	rd — rt << desp, desplaçament a esquerres, a mesura que desplaça s'ompli amb 0
srl rd, rt, desp	R	rd← rt >> desp, desplaçament a dretes, a mesura que desplaça s'ompli amb 0
sra rd, rt, desp	R	rd← rt >> desp, desplaçament a dretes, a mesura que desplaça s'estén el bit de signe
Sintaxi	Format	Descripció
lw rt, desp(rs)	I	rt ← M[desp+rs], carrega una paraula de 32 bits. El desplaçament (desp), és de 16 bits i s'estén el signe
lh rt, desp(rs)	I	rt ← M[desp+rs], carrega mitja paraula (16 bits) i estén el signe
lb rt, desp(rs)	I	rt ← M[desp+rs], carrega un byte (8 bits) i estén el signe
sw rt, desp(rs)	I	$M[desp+rs] \leftarrow rt$
sh rt, desp(rs)	I	M[desp+rs] ← rt, emmagatzema la part baixa (16 bits) de rt en memòria
sb rt, desp(rs)	I	M[desp+rs] ← rt, emmagatzema el byte menys significatiu de rt en memòria
lui rt, inm	I	$rt3116 \leftarrow inm, rt150 \leftarrow 0$
Sintaxi	Format	Descripció
mfhi rd	R	rd ← HI
mflo rd	R	$rd \leftarrow LO$
mthi rs	R	$HI \leftarrow rs$
mtlo rs	R	LO ← rs
Sintaxi	Format	Descripció
slt rd, rs, rt	R	Si (rs < rt) llavors rd \leftarrow 1 si no rd \leftarrow 0
slti rt, rs, inm	I	Si (rs < inm) llavors rt $\leftarrow 1$ si no rt $\leftarrow 0$
Sintaxi	Format	Descripció
beq rs, rt, etiqueta	I	Si (rs == rt) PC← etiqueta. Si es compleix la condició bota a l'adreça etiqueta
bne rs, rt, etiqueta	I	Si (rs!= rt) PC← etiqueta. Si es compleix la condició bota a l'adreça etiqueta
Sintaxi	Format	Descripció
j etiqueta	J	PC← etiqueta, bota a l'adreça etiqueta
jal etiqueta	J	\$31← PC+4, PC← etiqueta, bota a l'adreça etiqueta i guarda prèviament l'adreça de retorn en \$31
		PC ← rs, bota a l'adreça continguda en el registre rs

Codificació segons el format

	6 b	oits	5 b	oits	5 b	oits	5 k	oits	5 b	its		6 bits	
R:	С	0	r		r	t	r	d	Numo	desp		Funció	
	31	26	25	21	20	16	15	11	10	6	5		0

	6 bits	5 bits	5 bits	16 bits
I:	CO	rs	rt	Desp/Inm
	31 26	25 21	20 16	15 0

	6 I	bits		26 bits
J:	C	Ю		Destí
	31	26	25	0

Codis d'operació i funció

J	ous a operació i			
	Instrucció	CO		
	addi	0x08		
	andi	0x0C		
	beq	0x04		
	bne	0x05		
	j	0x02		
	jal	0x03		
	lb	0x20		
	lh	0x21		
	lui	0x0F		
	lw	0x23		
	ori	0x0D		
	sb	0x28		

6 bits

Instrucció	CO
sh	0x29
sw	0x2B
xori	0x0E
	6 hits

Instrucció	CO	Funció
add	0x00	0x20
and	0x00	0x24
div	0x00	0x1A
jr	0x00	0x08
	6 bits	6 bits

Instrucció	CO	Funció
mfhi	0x00	0x10
mflo	0x00	0x12
mthi	0x00	0x11
mtlo	0x00	0x13
mult	0x00	0x18
nor	0x00	0x27
or	0x00	0x25
sll	0x00	0x00
slt	0x00	0x2A
srl	0x00	0x02
sub	0x00	0x22
xor	0x00	0x26
	6 bits	6 bits

Conveni MIPS

Nom	N°
\$zero	0
\$at	1
\$v0,\$v1	2,3
\$a0,,\$a3	4,7

Nom	Nº
\$t0,,\$t7	8,, 15
\$s0,,\$s7	16,,23
\$t8,\$t,0	24,25
\$k0,\$k1	26,27

Nom	Nº
\$gp	28
\$sp	29
\$fp	30
\$ra	31

Pseudoinstruccions

Pseudoinstrucció (Sintaxi)	Descripció
li rd, inm	rd ← inm _{32 bits}
la rd, etiqueta	rd ← etiqueta _{adreça 32 bits}