Puntuació: BÉ:+2 punts., MAL: -0.5 punts, N.C: 0

En les taules adjuntes s'indiquen les característiques elèctriques de dos famílies lògiques A i B. Assenyale l'afirmació CORRECTA:

Família A				
V _{IHmin} V _{ILmax}		VoHmin	V _{OLmax}	
2V	0.7V	2.5V	0.4V	
I _{IHmax}	I _{ILmax}	l _{OHmax}	l _{OLmax}	
20μΑ	-400μΑ	-400µA	4 mA	

	Fam	ília B		
V _{IHmin}	V _{ILmax}	VoHmin	V _{OLmax} 0.05V	
3.5V	1.5V	4.95V		
I _{IHmax}	l _{ILmax}	l _{OHmax}	loLmax	
10pA	-10pA	-0.5mA	0.5mA	

- [A] La família A té MILLOR marge de soroll que la família B, ja que és MENOR.
- (B) La família B té MILLOR fan-out que la família A, ja que és MAJOR.

[C] El fan-out de la família A és 20.


[D] El marge de soroll de la família A és 0.5V.

* sol. al fral


Solugious

Per al circuit de la figura, s'ha dibuixat el cronograma amb les distintes eixides, sent el senyal A l'entrada al mateix. Es pot afirmar que:

Dades: V_{CC} = 5V; I_{CCL} = 6 mA i I_{CCH} = 2 mA, i el retard de propagació mitjà d'una porta és de 5ns.



- La potència estàtica mitjana consumida per cada porta NAND és 30mW.
- [B] La potència estàtica mitjana consumida per la porta AND és 26.7mW.
- La potència estàtica mitjana consumida pel conjunt del circuit és 100mW.
- Per a realitzar els càlculs de la potència estàtica mitjana consumida, es necessita conèixer la frequència del senyal d'entrada.



 $NM \begin{cases} NML = 0.7 - 0.4 = 0.3V \\ NMH = 2.5 - 2 = 0.5V \end{cases} \begin{cases} L: \frac{4}{0.4} = 0 \\ H: \frac{400}{20} = 201 \end{cases} NM \begin{cases} L: 1.5 - 0.05 = 1.45 \\ H: 1.60m \end{cases} M = 1.5 - 1.5 = 1.45 \end{cases} \begin{cases} L: \frac{0.5 \times 10}{10 \times 10^{-12}} \\ H: 1.60m \end{cases}$

Es vol connectar una eixida TTL en col·lector obert amb una entrada d'un circuit lògic CMOS alimentat a +9V. Indique la resposta CORRECTA:

Família A (TTL col.lector obert)			Família B (CMOS +9V)			
V _{OLmax}	I _{OHmax (fuites)}	I _{OLmax}	V _{IHmin}	V_{ILmax}	I _{IHmax}	I _{ILmax}
0.4 V	100 μΑ	16 mA	6.3 V	2.7 V	0.1 μΑ	-0.1 μΑ

- És necessari connectar una resistència de pull-up entre l'eixida i l'alimentació de +9V. El valor de la [A] resistència ha d'estar comprés entre $0.54K\Omega$ i $26.97K\Omega$.
 - Es poden connectar directament.
 - És necessari posar un buffer TTL en l'eixida per compatibilitzar el corrent a nivell baix. [C]
 - És necessari connectar una resistència de pull-up entre l'eixida i l'alimentació de +9V. El valor de la [D]

resistència ha d'estar comprés entre $2.1K\Omega$ i $41.4K\Omega$. $\frac{q-0.4}{9-\sqrt{0.0001}} \le R \le \frac{q-6.3}{0.1+0.0001}$

Es desitia connectar entre sí dos famílies lògiques A i B (A →B), les especificacions de les quals s'indiquen en les taules adjuntes. Seleccione l'opció CORRECTA d'entre les següents:

Família A (+5V)			Família B (+12V)				
V _{IHmin}	V_{ILmax}	V_{OHmin}	V_{OLmax}	V_{IHmin}	V_{ILmax}	V_{OHmin}	V_{OLmax}
2 V	0.8 V	2.4 V	0.4 V	8.3 V	3.7 V	11.9 V	0.1 V
I _{IHmax}	I _{ILmax}	I _{OHmax}	I _{OLmax}	I _{IHmax}	I _{ILmax}	l _{OHmax}	I _{OLmax}
40 μΑ	-1.6 mA	-400 μΑ	16 mA	100 pA	-100 pA	-0.5 mA	0.5 mA

- Es pot realitzar la connexió directament. [A]
- Els nivells lògics són compatibles i el marge de soroll global és 0.7V [B]
- No hi ha compatibilitat en tensions, i per tant hi ha que afegir un buffer en col.lector obert entre A i B amb una resistència de pull-up en la seva eixida, connectada a +12V.
- Els corrents són incompatibles, i per tant hi ha que afegir entre A i B un buffer amplificador de corrent. [D]
- Donat el següent circuit sequencial, implementat amb biestables D, assenyale l'afirmació CORRECTA: 5.

Paràmetres temporals: Biestable: (Set up: t_{su} = 20 ns, Hold: t_h = 5 ns, Retard: $t_{pd(max)}$ = 40 ns), Portes AND i OR: (Retard: $t_{pd(máx)} = 20 \text{ ns}$).

- [A] La frequència màxima de funcionament és de 10MHz.
- [B] La frequència màxima de funcionament es de 11.76MHz.
- [C] El circuit compleix la condició de set-up per a qualsevol freqüència.
- [D] El circuit no funciona bé degut als retards excessius a l'eixida dels biestables.

