Grado de Ingeniería Informática ETSINF

Tema I: El procesador



Objetivos

- Contextualizar la asignatura
 - ✓ Conocer el contexto de la arquitectura MIPS32
 - ✓ Conocer los aspectos más generales de la arquitectura MIPS32
 - ✓ Aprender el ciclo de ejecución del procesador
- Conocer el diseño de la ruta de datos basada en multiplexores
- Conocer el diseño de la unidad de control del procesador

Introductorio (Tema 0)

Contenido y Bibliografía


- Introducción
- I Arquitectura MIPS32
 - √ Características básicas
 - √ Ejemplo de ejecución

Introductorio (Tema 0)

- 2 La ruta de datos y la unidad de control
 - ✓ Etapas de búsqueda y decodificación
 - ✓ Diseño de la ruta para aritmético/lógicas de tipo R
 - ✓ Diseño de la ruta para aritmético/lógicas R y aritméticas tipo l
 - ✓ Diseño de la ruta para instrucciones lw/sw
 - ✓ Diseño de la ruta para instrucciones de salto beq/bne

Bibliografía: Patterson, D.A., Hennessy, J.L., "Estructura y diseño de computadores. La interfaz hardware-Software," 4^a edición, Ed. Reverté, 2011, Cap 4 (4.1 – 4.4)

Introducción



- Componentes básicos de un computador
 - ✓ Procesador (UCP)
 - ✓ Memoria
 - ✓ Entrada/Salida
 - ✓ Interconexión

Concepto de programa almacenado:

- Las instrucciones se representan como números
- Los programas son almacenados en memoria para ser leídos o escritos también como números

Entrada/Salida


- Se interactúa con el mundo exterior mediante dispositivos de Entrada/Salida

Memoria

Introducción: Tipos de computadores

Tipo	Potencia	Ancho Palabra (bits)	Consumo	Aplicaciones
Supercomputadores	Muy alta potencia de cálculo.	64, 128	Extremadamente alto	Gestión en Corporaciones, Gobiernos. Aplicaciones computación masiva: centros de investigación.
Estaciones de trabajo	Alta	32, 64	Alto	Diseño, simulación, control: Empresas, Universidades
Portátiles	Alta-Media	32, 64	Medio Bajo	Informática en general Computadores personales
Tabletas	Media	32,64	Muy bajo	Informática personal
Sistemas empotrados	Media-Alta.	16, 32, 64	Medio Bajo	Sistemas empotrados para: Comunicaciones (routers, switches). Electrodomésticos, automoción, periféricos, sistemas industriales,
Teléfonos	Media-Baja	16, 32	Extremadamente bajo	Teléfonos móviles (Smartphones)

Introducción: El mercado de los procesadores



MPU: Microprocessor Unit

Todo procesador se define de acuerdo con una ARQUITECTURA

Introducción: Arquitectura

- Arquitectura (ISA: Instruction Set Architecture)
 - Hace referencia al repertorio de instrucciones, registros, modelo de excepciones, manejo de la memoria virtual, mapa de direcciones físicas y otras características comunes de un procesador
 - · Todo aquello que el programador debe saber acerca de la máquina
- Ejemplos de arquitecturas:

Arquitectura	Empresas
x86, x86-64, IA-32, INTEL®64	INTEL,AMD,
MIPS-32, MIPS-64	Mips Technologies
DEC Alpha Architecture	Digital Equipment Corp.
Power , PowerPC	Apple, IBM, Motorola
ARM Architecture	Advanced RISC Machines Holdings)

• Las arquitecturas pueden evolucionar, dando lugar a versiones de 16, 32 o 64 bits, siempre compatibles entre sí.

Introducción: Implementación

- Implementación: Hace referencia a las características concretas de los circuitos que conforman el diseño de un procesador concreto que ejecuta una arquitectura.
 - También se denominan Microarquitecturas

Arquitectura	Microarquitecuras	Modelos	Fabricantes
MIPS	MIPS32 ;MIPS64, Warrior, Aptiv	R2000, R3000, R4000, P5600, P6600, MicroAptiv, InterAptiv, ProAptiv	MIPS Tech. Imagination Tech.
IA-32, Intel 64	P5, P6	Pentium II, III, Pro	INTEL
	NetBurst	Pentium 4, Pentium D, Celeron D	
	Pentium M	Core Duo, Core Solo, Pentium M, Celeron M	
	Intel Core	Core 2 Duo, Quad, Extreme, Xeon 5xxx, 7xxx, Celeron dual-core	
	Atom	Atom	
	Core i	i3, i5, i7	
X86, x86-64	K5,K6,K8	Athlon 64, Phenom, Turion, Semprom, Opteron	AMD
ALPHA	EV4,EV5,EV9	$21 \times 64, 22 \times 64, 23 \times 64$ (x = 0,1,2,3,4)	DEC

Arquitectura MIPS

- MIPS: Microprocerssor without Interlocked Pipeline Stages)
 - ✓ Procesador RISC (Reduced Intruction Set) desarrollado en la Universidad de Stanford por John L. Hennessy que emplea la técnica de segmentación .
 - ✓ Comercializado por MIPS Technologies (Silicon Graphics International)
 - ✓ Arquitectura sencilla → Muy utilizada por las universidades para docencia
 - ✓ El diseño segmentado del MIPS es el precursor de la mayoría de los procesadores RISC posteriores

	Versión juego de instrucciones (ISA)	Ancho palabra	Procesadores
	MIPS I	32	R2000, R3000
	MIPS II	32	R6000
	MIPS III	64	R4000
<u> </u>	MIPS IV	64	R5000, R10000
	MIPSV	64	-
	MIPS32	32	4K
	MIPS64	64	5K

Implementaciones del MIPS

- Los diferentes modelos del MIPS, R2000, R3000,... R10000 fueron utilizados como CPUs de computadores estándar por SGI, Olivetti, Siemens, etc.. No tuvo demasiado éxito, en un mercado dominado por Intel y AMD, excepto por el procesador Loongson (China)
- En la década de los 90 MIPS Technologies licenció el diseño del MIPS en forma de dos arquitecturas:
 MIPS32 y MIPS64. Estas fueron ampliamente usadas en microcomputadores y sistemas empotrados diseñados y fabricados por terceras marcas.
- En 2012, Imagination Tech. adquirió MIPS Tech. Desde entonces los diseños MIPS se han distribuido ampliamente en forma de IP-cores (Warrior, Aptiv), siendo un 'peso-pesado' en el mercado de los procesadores para sistemas empotrados y SoC: Cisco, Sony, NEC, Microchip, Toshiba,....


IP-core (Itellectual Property core): Bloque lógico o circuito que es propiedad intelectual de una compañía pero que puede ser licenciado a otras compañías que lo pueden usar en FPGAs o diseños ASIC (Applicacion Specific Integrated Circuit) Embedded System: Sistema computador embebido o empotrado en una máquina y diseñado para realizar unas funciones específicas, usualmente de tiempo real.

SoC (System On Chip): Circuito integrado que integra todos los componentes de un computador o sistema electrónico en un solo chip.

Implementaciones del MIPS

- Los diferentes modelos (cores) del MIPS se pueden ver en:
 - https://en.wikipedia.org/wiki/List_of_MIPS_microarchitectures
 - https://imgtec.com/mips/architectures
- El mercado de los IP-cores en 2013 se distribuía como indica la figura:







Arquitectura MIPS32: Características Básicas

- Máquina RISC (Reduced Instruction Set Computer)
- Ancho de palabra y tamaño de buses de 32 bits
- Principales tamaño de datos en las instrucciones:
 - ✓ Byte (B), halfword (H), word (W)
- Arquitectura de carga/almacenamiento
 - ✓ Instrucciones específicas de lectura (carga) y escritura (almacenamiento) en memoria
 - ✓ Todos los operandos de una instrucción aritmética se cargan inicialmente en registros, o están en la propia instrucción (constantes)
 - ✓ Instrucciones aritméticas con 3 operandos de 32 bits en registros
- Modos de funcionamiento: usuario, núcleo (kernel) y depuración

Arquitectura MIPS32: Características Básicas




Arquitectura MIPS32 en la asignatura




Arquitectura MIPS32: Modelo de programación

- CPU
 - √ 32 registros de 32 bits (\$0..\$31)
 - ✓ Registros HI-LO
- Coprocesador 0
 - ✓ Control del sistema (jerarquía, excepciones, modos de ejecución, ...)
 - √ 4 registros específicos (hay más)
- FPU (Coprocesador I, opcional)
 - √ 32 registros de 32 bits (\$0..\$31)
 - ✓ Aritmética coma flotante de simple precisión (32 registros)
 - Aritmética coma flotante de doble precisión (16 parejas de regs)




Arquitectura MIPS32: Registros

Nombre	Registro	Uso
\$zero	\$0	Constante 0
\$at	\$ I	Registro temporal del ensamblador
\$v0-\$v1	\$2-\$3	Retorno de funciones
\$a0-\$a3	\$4-\$7	Argumentos de funciones
\$t0-\$t7	\$8-\$15	Registros temporales
\$s0-\$s7	\$16-\$23	Temporales salvados
\$t8-\$t9	\$24-\$25	Registros temporales
\$k0-\$k1	\$26-\$27	Utilizados por el SO
\$gp	\$28	Puntero global
\$sp	\$29	Puntero de pila
\$fp	\$30	Puntero de marco (frame)
\$ra	\$31	Dirección de retorno
\$f0-\$f3 I	\$0\$31	Registros de coma flotante



Arquitectura MIPS32: Memoria



Espacio de direccionamiento

Arquitectura MIPS32: Memoria

- Directivas de ensamblador
 - ✓ Directivas de segmentos de memoria
 - .data [dirección]
 - .text [dirección]
 - .end
 - ✓ Directivas de reserva de memoria de datos
 - .space n
 - .byte b1 [, b2] ...
 - .half b1 [, b2] ...
 - .word b1 [, b2] ...
 - · .ascii cadena1 [, cadena2] ...
 - · .asciiz cadena1 [, cadena2]...

Las variables del programa son codificadas como etiquetas de datos

 $A = 0 \times 10000000$ $W = 0 \times 10000004$

...

```
.data 0x1000000
A: .byte 2, 3, 4
W: .word 33
V: .space 100

.data 0x10004000
C1: .ascii "hola"
C2: .asciiz "hola"

.text 0x00400000
....
.end
```

Arquitectura MIPS32: Memoria

Direccionamiento

- ✓ Direccionamiento a nivel de byte
- ✓ Modos big-endian y little-endian soportados

Alineamiento

- ✓ Byte en cualquier dirección
- ✓ Media palabra (half) en dirección par
- ✓ Palabra (word) en dirección múltiplo de 4
- ✓ Doble palabra (dword) en dirección múltiplo de 8

Directiva

- ✓ .align N
- ✓ Alinea a partir de la siguiente instrucción múltiplo de 2N

Arquitectura MIPS32: Instrucciones

- Grupos de instrucciones
 - ✓ Transferencia entre registros
 - ✓ Carga/almacenamiento
 - ✓ Aritméticas
 - √ Lógicas
 - ✓ Comparación
 - ✓ Salto
 - ✓ Coma flotante
 - ✓ Otras
- Sintaxis y codificación
 - √ http://www.mrc.uidaho.edu/mrc/people/jff/digital/MIPSir.html
 - √ http://en.wikipedia.org/wiki/MIPS_architecture

Las instrucciones serán ejercitadas en las sesiones de laboratorio. El apéndice contiene ejemplos de uso.

Instrucciones vs pseudo-instrucciones

Las instrucciones son soportadas por el hardware mientras que las pseudo-instrucciones son traducidas por el ensamblador en un conjunto de instrucciones equivalente EIEMPLO:

```
la $t1, 0x10002000 -> lui $1, 0x1000
ori $t1, $1, 0x2000
```

Arquitectura MIPS32: ejemplo de ejecución

Contenido memoria

```
.data 0x10002000
a: .byte 0x80, 0xFF, 0xA0, 0x00
   .word -1
    .text 0x00400000
   lui $1, 4096
   ori $8, $1, 8192
   lb $9, 0($8)
   lb $10, 2($8)
   add $11, $9, $10
    sb $11, 3($8)
   add $9, $0, $0
```



0011 1100 0000 0001 0001 0000 0000 0000 Dirección Contenido 0x00400000 0x3c011600 0x00400004 0x34282000 0x00400008 0x81090000 0x0040000C 0x810a0002 0x00400010 0x012a5820 0x00400014 0xa10b00 0000 0001 0010 1010 0101 1000 0010 0000 0x00400018 $0 \times 0 0 0 0 4$ Instrucción con formato R (add \$11, \$9, \$10) C.op: bits 31-26: 000000 Rs: bits 25-21: 01001 -> \$9 0x10002000 0x00a0: Rt: bits 20-16: 01010 -> \$10 0x10002004 0xffff Rd: bits 15:11: 01011 -> \$11 Func: bits 5-0: 100000 -> add

Ensamblado:

- Pseudoinstrucciones
- •Nombres de registros
- Cálculos de valores

.data 0x10002000 .byte 0x80, 0xFF, 0xA0, 0x00 .word -1.text 0x00400000

la \$t0, a

.end

lb \$t1, 0(\$t0)

lb \$t2, 2(\$t0)

add \$t3, \$t1, \$t2 sb \$t3, 3(\$t0)

add \$t1, \$0, \$0

Pseudo instrucción

Alias en nombre de los registros

> Codif. Formato R

[00400000] 3c011000 lui \$1, 4096 [a]

[00400010] 012a5820 add \$11, \$9, \$10


[00400008] 81090000 lb \$9, 0(\$8)

[0040000c] 810a0002 lb \$10, 2(\$8)

[00400014] a10b0003 sb \$11, 3(\$8)

[00400018] 00004820 add \$9,\$0,\$0

[00400004] 34282000 ori \$8, \$1, 8192 [a]



; 6: la \$t0, a

; 7: lb \$t1, 0(\$t0)


; 8: lb \$t2, 2(\$t0)


; 10: sb \$t3, 3(\$t0)


; 189: add \$t1, \$0,\$0


; 9: add \$t3, \$t1, \$t2


Obtenido con PCSpim

















Contenido y Bibliografía

- Introducción
- I Arquitectura MIPS32
 - ✓ Características básicas
 - √ Ejemplo de ejecución
- 2 La ruta de datos y la unidad de control
 - ✓ Etapas de búsqueda y decodificación
 - ✓ Diseño de la ruta para aritmético/lógicas de tipo R
 - ✓ Diseño de la ruta para aritmético/lógicas R y aritméticas tipo I
 - ✓ Diseño de la ruta para instrucciones lw/sw
 - ✓ Diseño de la ruta para instrucciones de salto beq/bne

Bibliografía: Patterson, D.A., Hennessy, J.L., "Estructura y diseño de computadores. La interfaz hardware-Software," 4^a edición, Ed. Reverté, 2011, Cap 4 (4.1 – 4.4)

La ruta de los datos y la unidad de control

- Diseño del procesador
- Elección del juego de instrucciones a ejecutar
 - ✓ Subconjunto del juego de instrucciones del MIPS
 - Aritméticas y comparación: add, sub, and, or, slt
 - Carga/almacenamiento: lw, sw
 - Salto: beq, jump (la instrucción jump será añadida posteriormente)
- Ciclo único de reloj

La ruta de los datos y la unidad de control

- Diseño del procesador
 - ✓ Combinación de elementos lógicos sencillos
 - Circuitos combinacionales: puertas, decodificadores, multiplexores, ALU, ...
 - Circuitos secuenciales: biestables, registros, banco de registros, memoria, ...
 - ✓ Las **prestaciones** dependen del número de instrucciones que ejecuta por unidad de tiempo y de la duración del ciclo de reloj
 - Objetivo inicial: Ejecutar una instrucción por ciclo y reducir el ciclo de reloj

La ruta de los datos y la unidad de control

- Etapas en el diseño
 - ✓ Diseñar la ruta de datos
 - Seleccionar los elementos necesarios para la ejecución de las instrucciones
 - Interconectar los elementos
 - ✓ Diseñar la unidad de control
 - Identificar las señales de control necesarias
 - Diseñar la lógica asociada a cada señal

Contenido y Bibliografía

- Introducción
- I Arquitectura MIPS32
 - ✓ Características básicas
 - √ Ejemplo de ejecución
- 2 La ruta de datos y la unidad de control
 - √ Etapas de búsqueda y decodificación
 - ✓ Diseño de la ruta para aritmético/lógicas de tipo R
 - ✓ Diseño de la ruta para aritmético/lógicas R y aritméticas tipo I
 - ✓ Diseño de la ruta para instrucciones lw/sw
 - ✓ Diseño de la ruta para instrucciones de salto beq/bne

Bibliografía: Patterson, D.A., Hennessy, J.L., "Estructura y diseño de computadores. La interfaz hardware-Software," 4^a edición, Ed. Reverté, 2011, Cap 4 (4.1 – 4.4)

Etapas de búsqueda y decodificación

Todas las instrucciones comienzan con su búsqueda en la memoria. La dirección se encuentra en el PC.

 $RI \leftarrow Mem[PC]$

Una vez la instrucción está en RI la unidad de control la decodifica para conocer cuál es y ejecutarla.

Elementos funcionales necesarios



Ruta de los datos



Funcionamiento



Etapas de búsqueda y decodificación

OPERACIONES:


 Leer instrucción empleando PC y almacenar en RI


ELEMENTOS:

Registro PC y RI y memoria de instrucciones.

- Incrementar PC en 4
 Unidad sumadora.
- Decodificar la instrucción en RI

- Campos COP y Función del RI a la unidad de control






La señal PCin es la patilla de escritura del PC

✓ Será activa por flanco


Instrucción Aritmética tipo R


add rd, rs, rt





Instrucciones tipo I

addi rt, rs, inmediato









Contenido y Bibliografía

- Introducción
- I Arquitectura MIPS32
 - ✓ Características básicas
 - √ Ejemplo de ejecución
- 2 La ruta de datos y la unidad de control
 - ✓ Etapas de búsqueda y decodificación
 - √ Diseño de la ruta para aritmético/lógicas de tipo R
 - ✓ Diseño de la ruta para aritmético/lógicas R y aritméticas tipo l
 - ✓ Diseño de la ruta para instrucciones lw/sw
 - ✓ Diseño de la ruta para instrucciones de salto beq/bne

Bibliografía: Patterson, D.A., Hennessy, J.L., "Estructura y diseño de computadores. La interfaz hardware-Software," 4^a edición, Ed. Reverté, 2011, Cap 4 (4.1 – 4.4)

La ruta de los datos aritmético/lógicas tipo R

add/sub/and/or/slt \$3, \$1, \$2


COP	RS	RT	RT RD		FUNC.
000000	00001	00010	00011	000000	tipo

¿Cómo se ejecutan estas instrucciones?

RD = RS operado RT

- Elementos funcionales necesarios
- Ruta de los datos
- Funcionamiento de la ruta
- Señales de control

Arquitectura MIPS32. Op. aritmética tipo R



add \$3, \$1, \$2

Lectura registros \$1 y \$2

Suma

Escritura resultado en \$3

Add rd, rs, rt

OPERACIONES:

Leer rs, rt


Sumar rs y rt

 Guardar en rt dato sumado


ELEMENTOS:

- Banco de registros con dos direcciones de lectura
- UAL

 Banco de registros, con una tercera dirección de escritura




Unidad aritmético y lógica




La UAL tendrá que tener las cinco operaciones: suma, resta, and, or y slt

La entrada OpALU tendrá tres bits, para poder codificar en binario las cinco operaciones

OpALU	Operación
000	a∧b (and)
001	a∨b (or)
010	a + b (suma aritmética)
110	a – b (resta)
111	a < b (menor que)







La señal **LReg**, por nivel: la lectura delos registros durará todo el ciclo

La señal **EReg**, por flanco: la escritura se realiza al final del ciclo, permitiendo así leer y escribir en el mismo ciclo en el mismo registro: ej. add \$3, \$3, \$2

Ruta de los datos aritmético/lógicas tipo R







¿Cuál sería el T.Ciclo mínimo?

- Escritura en registros PC y RI sin coste.
- Lectura en memoria, 20ns.
- Lectura banco de registros,
 15ns.
- Unidad de control 5ns en decodificar.
- UAL 5ns todas las operaciones.
- Escritura en registro, 20ns las señales estables a la entrada del banco de registros.

Todas las instrucciones del MIPS leen en el banco de registros, sin saber qué instrucción se está ejecutando, se puede acceder al mismo y ahorrar tiempo

20	20	
15	Max(15.5)	4





Estructura de Computadores

Aritmético/lógicas Tipo R: Señales de control

			4	Mem. In r.	Banco R	legistros	ALU
Instrucción	Сор	Función	PCIn	Linst	LReg	EReg	OpALU
add rd, rs, rt	000000	100000	1	1	1	1	010
sub rd, rs, rt	000000	100010	1	1	1	1	110
and rd, rs, rt	000000	100100	1	1	1	1	000
or rd, rs, rt	000000	100101	1	1	1	1	001
slt rd, rs, rt)	000000	101010	1	1	1	1	111

Entradas

 OpALU
 Operación

 000
 a ∧ b (and)

 001
 a ∨ b (or)

 010
 a + b (suma aritmética)

 110
 a - b (resta)

 111
 a < b (menor que)</td>

Salidas

PCIn, LMem y LReg se pueden mantener siempre activas


Contenido y Bibliografía

- Introducción
- I Arquitectura MIPS32
 - ✓ Características básicas
 - √ Ejemplo de ejecución
- 2 La ruta de datos y la unidad de control
 - ✓ Etapas de búsqueda y decodificación
 - ✓ Diseño de la ruta para aritmético/lógicas de tipo R
 - ✓ Diseño de la ruta para aritmético/lógicas R y aritméticas tipo I
 - ✓ Diseño de la ruta para instrucciones lw/sw
 - ✓ Diseño de la ruta para instrucciones de salto beq/bne

Bibliografía: Patterson, D.A., Hennessy, J.L., "Estructura y diseño de computadores. La interfaz hardware-Software," 4^a edición, Ed. Reverté, 2011, Cap 4 (4.1 – 4.4)


La ruta de los datos aritméticas tipo l

addi/slti \$3, \$1, 8



- ¿Cómo se ejecutan estas instrucciones?
 - RT = RS operado Inmediato extendido a 32b
- Elementos funcionales necesarios
- Ruta de los datos
- Funcionamiento de la ruta
- Señales de control

Arquitectura MIPS32. Op. Carga tipo I



addi \$3, \$2, 0x1000

Lectura registro \$2 y dato

Suma

Escritura resultado en \$3


Addi rt, rs, inmediato 16

OPERACIONES:


- Leer rs, inmediato 16
- Extender inmediato I 6
 a 32b
- Realizar la operación
- Guardar en rt dato sumado


ELEMENTOS:

- Banco de registros
 (el mismo ruta tipo R)
- Unidad extensora del bit de signo.
- Multiplexor en una entrada de la UAL.
- Multiplexores en entradas del Banco de registros.





Cálculo en UAL






Ruta de los datos aritmético/lógicas tipo R + addi/slti







Aritméticas Tipo I: Señales de control

			СР	Mem. Instr.	Banco I	Registros	ALU	Multip	olexore
Instrucción	Сор	Función	PCin	LMem	LReg	EReg	OpALU	MxALU	MxDst
add rd, rs, rt	000000	100000	1	1	1	1	010	0	1
addi rt, rs, imdto16	001000		1	1	1	1	010	1	0
slti rt, rs, inmdto16	001010		1	1	1	1	111	1	0

Entradas

Distinto camino instrucciones tipo R

e instrucciones tipo

Contenido y Bibliografía

- Introducción
- I Arquitectura MIPS32
 - ✓ Características básicas
 - √ Ejemplo de ejecución
- 2 La ruta de datos y la unidad de control
 - ✓ Etapas de búsqueda y decodificación
 - ✓ Diseño de la ruta para aritmético/lógicas de tipo R
 - ✓ Diseño de la ruta para aritmético/lógicas R y aritméticas tipo l
 - ✓ Diseño de la ruta para instrucciones lw/sw
 - ✓ Diseño de la ruta para instrucciones de salto beq/bne

Bibliografía: Patterson, D.A., Hennessy, J.L., "Estructura y diseño de computadores. La interfaz hardware-Software," 4^a edición, Ed. Reverté, 2011, Cap 4 (4.1 – 4.4)

lw rt, rs, inmdto 16 # lw \$3, 0x100(\$2)

COP	RS	RT	desplazamiento
100011	rs	rt	Desplazamiento 16

¿Cómo se ejecuta esta instrucción?

Rt ←Mem[Rs + desplazamiento | 6 extendido]

- Elementos funcionales necesarios
- Ruta de los datos
- Señales de control

Instrucción lw: Señales de control


				Reg. CP	Mem. Instr.		nco stros	ALU	Memori a DATOS	M	ultiplexore	es .
Instrucción	Form	Código Op.	Función	PCIn	LInst	LReg	EReg	OpALU	LMem	MxALU	MxDst	MxER
add rd, rs, rt	R	000000	100000	1	1	1	1	010	0	0	1	0
addi rt, rs, inmdto16	I	001000		1	1	1	1	010	0	1	0	0
lw rt, desp(rs)	I	100011		1	1	1	1	010	1	1	0	1

Entradas

Salidas

OpALU	Operación
000	a∧b (and)
001	a∨b (or)
010	a + b (suma aritmética)
110	a – b (resta)
111	a < b (menor que)

Arquitectura MIPS32. Op. Carga tipo I



Añadir a la ruta lw rt, desplaz I 6 (rs)

OPERACIONES:

- Leer rs, desplaz I 6
- Extender inmediato I 6
 a 32b
- Calcular dirección
- Acceder a memoria
- Guardar en rt dato accedido

ELEMENTOS:

Banco de registros


(el mismo ruta tipo R)

 Unidad extensora del bit de signo


(la misma ruta tipo l)

- UAL empleando camino ruta tipo I
- Memoria datos
- Multiplexores en entrada del Banco de registros.

Acceso a la memoria DATOS



Escritura en Rt del Dato de memoria




Tipo I (addi): MxDst= 0 MxER = 0

Tipo I (lw): MxDst= 0 MxER = 1

Tipo R: MxDst = 1 MxER = 0

Ruta de los datos arit./lóg. R, addi/slti y lw



sw rt, rs, inmdto 16 # sw \$3, 0x 100(\$2)


COP	RS	RT	desplazamiento
011011	rs	rt	Desplazamiento 16

¿Cómo se ejecuta esta instrucción?

Rt → Mem[Rs + desplazamiento 16 extendido]

- Elementos funcionales necesarios
- Ruta de los datos
- Señales de control

Arquitectura MIPS32. Op. Almacenamiento



Añadir a la ruta sw rt, desplaz I 6 (rs)

OPERACIONES:

- Leer rs, rt y desplaz 16
- Extender inmediato I 6
 a 32b
- Calcular dirección
- Escribir en memoria el registro rt

ELEMENTOS:

Banco de registros


(el mismo ruta tipo R)

 Unidad extensora del bit de signo

(la misma ruta tipo l)

- UAL empleando camino ruta tipo I
- Memoria datos para escribir registro rt


Acceso a la memoria DATOS



Leer: Activar LMem y al cabo de un tiempo sale dato indicado en Dir por DatoO

Escribir: Activar EMem y al cabo de un tiempo se escribe el dato entrante por Datol en la dirección indicada en Dir.

Ruta de los datos aritm/lóg R, addi/slti, y lw/sw



Estructura de Computadores

Instrucción sw: Señales de control

			Reg. CP	Mem. Instr.	Banco Registros		ALU Memoria DATOS			Multiplexores		
Form	Código Op.	Función	PCin	LInst	LReg	EReg	OpALU	LMem	EMem	MxALU	MxDst	MxER
R	000000	100000	1	1	1	1	010	0	0	0	1	0
Ī	001000		1	1	1	1	010	0	0	1	0	0
I	100011		1	1	1	1	010	1	0	1	0	1
1	101011		1	1	1	0	010	0	1	1	X	X
	R	Op. R 000000 I 001000 I 100011	Op. R 000000 100000 I 001000 I 100011	Form Código Op. Función Don. PCin R 000000 100000 1 I 001000 1 1 I 100011 1 1	Form Código Op. Función I PCin LInst R 000000 100000 1 1 I 001000 1 1 1 I 100011 1 1 1	Form Código Op. Función I Dono PCin PCin PCin PCin I LInst PCin I I I I I I I I I I I I I I I I I I I	Form Código Op. Función I 00000 PCin I LInst I LReg LReg EReg R 000000 100000 1 1 1 1 I 001000 1 1 1 1 1 I 100011 1 1 1 1 1	Form Código Op. Función I Description Properties Properties Lenst	Form Código Op. Función I 00000 PCin I I 1 LInst LReg EReg OpALU LMem R 000000 100000 1 1 1 1 010 0 I 001000 1 1 1 1 010 0 I 100011 1 1 1 1 010 1	Form Código Op. Función I 000000 PCin I 1 1 LInst I LReg EReg OpALU I LMem EMem R 000000 100000 1 1 1 1 010 0 0 I 001000 1 1 1 1 010 0 0 I 100011 1 1 1 1 010 1 0	Form Código Op. Función I 000000 PCin I 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1	Form Código Op. Función I 000000 PCin I I 1 LInst LReg EReg OpALU LMem EMem MxALU MxDst

Entradas

Salidas

OpALU	Operación
000	a∧b (and)
001	a∨b (or)
010	a + b (suma aritmética)
110	a – b (resta)
111	a < b (menor que)

Contenido y Bibliografía

- Introducción
- I Arquitectura MIPS32
 - ✓ Características básicas
 - √ Ejemplo de ejecución
- 2 La ruta de datos y la unidad de control
 - ✓ Etapas de búsqueda y decodificación
 - ✓ Diseño de la ruta para aritmético/lógicas de tipo R
 - ✓ Diseño de la ruta para aritmético/lógicas R y aritméticas tipo I
 - ✓ Diseño de la ruta para instrucciones lw/sw
 - ✓ Diseño de la ruta para instrucciones de salto beq/bne

beq rt, rs, despl16 # beq \$3, \$2, etiqueta


COP	RS	RT	desplazamiento
000100	00010	00011	Despl 16

¿Cómo se ejecuta esta instrucción?

Si (rs = rt) Entonces
$$PC \leftarrow (Despl16 * 4) + (PC + 4)$$

- Elementos funcionales necesarios
- Ruta de los datos
- Señales de control

Arquitectura MIPS32. Op. aritmética tipo I



beq \$3, \$1, etiqueta

add \$2, \$1,\$3

etiqueta: slti \$4, \$3, 12

Lectura registros \$1, \$3 y dato

Si resultado CIERTO:

PC = (PC +4) + (dato*4) = etiqueta

Sino no hacer nada

Añadir a la ruta beq rs,rt, despl16

OPERACIONES:

- Leer rs, rt y desplaz 16
- Extender inmediato I 6 a32b
- Comparar Rs y Rt
- Calcular dirección
- Si Rs=Rt Entonces
 Modificar PC

ELEMENTOS:

Banco de registros

(el mismo ruta tipo R)

 Unidad extensora del bit de signo

(la misma ruta tipo l)

UALcon bit Z

(operación RESTA)

- Unidad para calcular
- Mux entrada de PC

Comparación de Rs y Rt

Ζ 32 RS. 32 A.L.U. 32 RT. OpALU


El bit Z será una nueva entrada de la unidad de control

El bit Z es un bit indicador de resultado igual a cero.


Se activa a "1" cuando el resultado de la operación matemática es cero..

Comparar los valores de Rs y Rt consistirá en restar ambos y ver si Z se activa.


Calcular dirección de salto



Multiplexor de entrada



Ruta de los datos arit./lóg. R, addi/slti, y lw/sw y beq



Instrucción beq : Señales de control

				СР	Mem. Instr.		Banco Registros		Memoria DATOS		Multiplexores			
Instruc.	For m	Сор	Función	PCin	Linst	LReg	EReg	OpALU	LMem	EMem	MxALU	MxDst	MxER	MxPC
add	R	000000	100000	1	1	1	1	010	0	0	0	1	0	0
addi	I	001100		1	1	1	1	010	0	0	1	0	0	0
lw	I	100011		1	1	1	1	010	1	0	1	0	1	0
SW	I	101011		1	1	1	0	010	0	1	1	X	X	0
beq	I	000100		1	1	1	0	110	0	0	0	X	X	Z

Entradas

Salidas

OpALU	Operación
000	a∧b (and)
001	a∨b (or)
010	a + b (suma aritmética)
110	a – b (resta)
111	a < b (menor que)

j despl26

j etiqueta

COP desplazamiento

000010 Desplazamiento 26

- Cómo se ejecuta esta instrucción? $PC_{27,0} \leftarrow (Despl26 * 4)$
- Elementos funcionales necesarios
- Ruta de los datos
- Señales de control

Arquitectura MIPS32. Op. aritmética tipo J

j etiqueta

000010

01000101011001110000000000

Como PC tiene 32, se sustituyen los 28 bits de menos peso así:

$$PC = PC_{31,28} \parallel dato \parallel 00 = etiqueta$$

Añadir a la ruta j despl26


OPERACIONES:

- Calcular dirección de salto
- Escribirla en PC


ELEMENTOS:

- Unidad que componga la dirección empleando el RI y algunos bits de PC
 - Modificar el Mux de PC


Calcular dirección de salto



Elemento que calcula dirección



Ruta de los datos completa



Instrucción j: Señales de control

/ VSSSS//SSSS					СР	Mem. Instr.	Banco Registros		ALU	Memoria DATOS		Multiplexores			
	Instruc.	For m	Сор	Función	EPC	Linst	LReg	EReg	OpALU	LMem	EMem	MxALU	MxDst	MxER	MxPC
	add	R	000000	100000	1	1	1	1	010	0	0	0	1	0	00
	addi	I	001000		1	1	1	1	010	0	0	1	0	0	00
	lw	I	100011		1	1	1	1	010	1	0	1	0	1	00
	SW	I	101011		1	1	1	0	010	0	1	1	Χ	Χ	00
	beq	I	000100		1	1	1	0	110	0	0	0	Χ	X	0Z
	j	J	000010		1	1	X	0	XXX	0	0	X	X	X	10


Entradas

Salidas


OpALU	Operación
000	a∧b (and)
001	a ∨ b (or)
010	a + b (suma aritmética)
110	a – b (resta)
111	a < b (menor que)

¿Cómo generar flancos en la señal?

• Un elemento puede ser leído y escrito en el mismo ciclo de reloj



• Ejemplo de funcionamiento



Datos entrada

				Reg. CP	Mem. Instr.	Banco Registros		ALU Mem. Datos		Multiplexores Configuración Ruta de Datos			os	
Instrucción	Form	Código Op.	Función	PCin	LInst	LReg	EReg	OpALU	LMem	EMem	MxPC	MxALU	MxDst	MxER
add rd, rs, rt	R	000000	100000	1	1	1	1	010	0	0	00	0	1	0
sub rd, rs, rt	R	000000	100010	1	1	1	1	110	0	0	00	0	1	0
and rd, rs, rt	R	000000	100100	1	1	1	1	000	0	0	00	0	1	0
or rd, rs, rt	R	000000	100101	1	1	1	1	001	0	0	00	0	1	0
lw rt, desp(rs)	I	100011		1	1	1	1	010	1	0	00	1	0	1
sw rt, desp(rs)	I	101011		1	1	1	0	010	0	1	00	1	Χ	Χ
beq rs, rs, etiq	I	000100		1	1	1	0	110	0	0	Z0	0	Χ	Χ
j	J	000010		1	1	Χ	0	XXX	0	0	01	X	X	X
j	J	000010	Ι,	1	1	X	0	XXX	0	0	01	X	X	X

Entradas

Salidas

 OpALU
 Operación

 000
 a ∧ b (and)

 001
 a ∨ b (or)

 010
 a + b (suma aritmética)

 110
 a - b (resta)

 111
 a < b (menor que)</td>

Constantes

La implementación de esta tabla permite la correcta ejecución de las instrucciones en un ciclo de reloj

Estructura de Computadores

Grado de Ingeniería Informática ETSINF

Tema I: El procesador

