
7 Cuestiones de TEORIA (6 puntos). RESPUESTA ERRONEA: resta un cuarto de su valor. N.C.: 0

1. El chip TTL 74LS74 de la figura, contiene 2 biestables D disparados por flanco, con los siguientes parámetros temporales. Indique la respuesta CORRECTA.

t _{su}	th	tpHLmax	t pLHmax	f _{max}
20ns	2ns	25ns	30ns	25MHz


- [A] La entrada D debe permanecer estable un tiempo mínimo de 2ns antes del flanco de subida.
- [B] La entrada D debe permanecer estable un tiempo mínimo de 20ns después del flanco de subida.

[D] El retardo máximo cuando Q conmuta de '1' a '0', es de 25ns, tomado desde el flanco de subida de CLK.



Conmuta de 9' a b' en un liempo a to Himax = 25 ns.

Para el circuito de la figura, formado por chips TTL, se ha dibujado el cronograma de las distintas salidas. Indique la respuesta CORRECTA:



Datos:

Vcc = 5V

Chip 74LS86 (puertas XOR): Iccl = 15mA, Icch = 10mA

Chip 74LS32 (puertas OR): Iccl = 10mA, Icch = 6mA

Retardo de propagación medio de una puerta, t_{pd} = 10ns (1ns = 10⁻⁹s).

[A] La potencia estática promedio consumida por la puerta XOR es 12.5mW

(B) La potencia estática promedio consumida por la puerta OR es 32.5mW.

[C] La potencia estática promedio consumida por el conjunto del circuito es 100mW.


[D] La potencia estática promedio consumida por las puertas es despreciable, pues en tecnología TTL las corrientes estáticas son las corrientes de fuga de los transistores.

$$\vec{P}_{OR} = P_{L} + P_{H} = 5 \left(\frac{1}{8} \cdot 10 + \frac{7}{8} \cdot 6 \right) = 32'5 \text{ mW}$$

$$\vec{P}_{XOR} = 5 \cdot \left(\frac{4}{8} \cdot 15 + \frac{4}{8} \cdot 10 \right) = 62'5 \text{ mW}$$

PCIPCUITO = POR + PXOR = 32'SMW + 62'5 MW = 95 MW

- La figura siguiente muestra un circuito con puertas de transmisión CMOS. Señale la respuesta CORRECTA entre las siguientes:
 - El circuito es una puerta XNOR con entradas A y B [A]y salida Z
 - El circuito es un latch de tipo D (A es la entrada D, [B] B es el reloi y Z es la salida Q).
 - El circuito es un multiplexor analógico y digital [C](canales A y B) y salida Z.
- El circuito es una puerta XOR con entradas A y B y salida Z.



[A] El margen de ruido es de 1.84V.

[C] La potencia estática consumida por el chip completo

[D] Asumiendo que la entrada de una puerta conmuta a 1MHz, la potencia dinámica consumida por el chip es

[B] El fan-out es de 5200.

es de 120 μW.

de 4.752 mW.

AB		T621	7	- table de verdad de
00	OFF ON OFF ON	ON OFF ON OFF	9	una puerta XOR de des entradas.

Dadas las especificaciones del componente 74HCT04 (compuesto por seis puertas NOT con salidas estándar), mostradas en la tabla adjunta, indique cuál de las siguientes afirmaciones es VERDADERA.

V _{IHmin}	V _{ILmax}	V_{OHmin}	V _{OLmax}
2 V	0.8 V	3.84 V	0.33 V
I _{IHmax}	I _{ILmax}	I _{OHmax}	I _{OLmax}
1 μΑ	–1 μA	−4 mA	5.2 mA
V _{DD}	Icc ⁽¹⁾	C _{PD} ⁽²⁾	t _{pd} ⁽³⁾
6 V	20 μΑ	22 pF	24 ns

- (1) $I_{CCL} = I_{CCH} = 20 \mu A$. Para una puerta.
- (2) Capacidad de carga por puerta individual.


Capacidad de carga por puerta individual.

(3)
$$t_{pdLH} = t_{pdHL} = 24 \text{ns.}$$

NML = Voltmin - VIH min = 1/84V | = 0/47V | = 0/47V |

NMH = VILMAX - Voltmax = 0/47V | = 0/47V |


- 5. De las siguientes afirmaciones acerca del contenido de la ROM de la figura, señale la CORRECTA:
- [A] La posición $(A_1A_0)=(00)$ contiene el dato $(Y_5...Y_0)=(101010)$
- [B] Es una memoria ROM de seis palabras de 4 bits.
- [C] La posición (A₁A₀)=(11) contiene el dato (Y₅...Y₀)=(010101)
- [D] La posición (A₁A₀)=(10) contiene el dato(Y₅...Y₀)=(100101)



4 palabras de 6 bits.

La posición & contiene el dato 010101 La posición 2 Contiene el dato 100101 La posición 3 contiene el dato 101010

- A la vista del siguiente cronograma de tiempos, indique cuál es la afirmación CORRECTA:
- [A] Es el cronograma de lectura de una SRAM.
- [B] La señal /CS habilita el acceso al módulo a nivel alto.
- [C] two es tiempo del ancho del pulso de escritura (mínimo).
- [D] t_{DW} y t_{DH} son los tiempos máximos de establecimiento y mantenimiento de los datos respecto al inicio de la escritura.



ES UN Cronograma de escritura pues aparele da señal /x/E (x/rite Enable).

La señal /CS (drip select) habilitar el acceso al la señal /CS (drip select) habilitar el acceso al módulo a nivel tajo, como indica el símbolo //jor-módulo a nivel tajo, como indica el símbolo //jor-módulo parte del nombre.


Mando parte del nombre.

Tour y tot son liempos mínimo.

Tour y tot son liempos mínimo.

Lup > Weite Pulse es el liempo mínimo del ancho del pulso de ESRRITURO.

- 7. Acerca de la celda de memoria dinámica de la figura, indique cuál es la afirmación CORRECTA:
 - [A] La información almacenada (1 ó 0) depende del valor que el transistor NMOS tenga en el terminal de puerta.
 - [B] El condensador mantendrá indefinidamente su carga mientras que la línea de selección WL no se ponga a uno.
- [C] La línea de bit (BL) permite leer o escribir la información en la celda cuando WL = '1'.
- [D] En el proceso de escritura WL se pone a cero y la información se almacena en el condensador.



La información almacenada depende de la corga del Condensador. Si está cargado almacena un '1', y si está descargado un 'o' el condensador se descarga con el paso del tiempo debido a la Corriente de Juga del trans is for NIMOS.


Para que pueda cargarse el Condensador el transister NIMOS debe ponerse en ON Con

WIL = 1.

Apellidos: Nombre:

PROBLEMA (4 PUNTOS)

A. **(1 pto.)** Obtenga la función F implementada por el circuito CMOS de la figura adjunta. Justifique su respuesta.




Solución:

Partiendo del bloque **NMOS** se observa que los transistores T1,T2,T3 están en paralelo y gobernados por las variables A,B,C, es decir, forman una subexpresión A+B+C. El bloque formado por T1, T2 y T3 está conectado en paralelo con T4 que está gobernado por la variable D, por lo que ambos bloques forman un producto. (A+B+C)·D. Como se trata del bloque NMOS la salida F está negada.

$$F = \overline{(A + B + C) \cdot D}$$

El bloque PMOS es complementario, es decir, lo que en NMOS es un circuito serie en el bloque PMOS debe ser un circuito paralelo. Lo mismo ocurre con los circuitos en paralelo que se transforman en circuitos serie.

B. **(0.5 ptos)** Sobre el siguiente *Layout* enmarque cada transistor mediante circunferencias, asígnele un número y etiquete con ese mismo número cada transistor del circuito de apartado A.



Solución:

El bloque 1 es el transistor PMOS T5 El bloque 2 equivale a los transistores PMOS T8, T7 y T6 en serie.


El bloque 3 es el transistor NMOS T4

El bloque 4 es el transistor NMOS T3

El bloque 5 es el transistor NMOS T2

El bloque 6 es el transistor T1

C. **(1 pto)** Dibuje el circuito CMOS del apartado A sustituyendo cada transistor por su modelo de interruptor correspondiente a la combinación de entradas A="0", B="1",C="0" y D="1". Justifique el estado de cada interruptor y el valor de F obtenido.



Solución:

Para esos valores de entrada la salida F es 0. Aparece un camino de baja impedancia entre la salida F y masa a través de los canales formados en los transistores T2,T4


$$F = \overline{(A+B+C) \cdot D}$$

$$F = \overline{(0+1+0) \cdot 1} = \overline{(1) \cdot 1} = \overline{1} = 0$$

D. **(1 pto.)** Modifique el circuito del apartado A para que el circuito CMOS tenga salida drenador abierto. Justifique su respuesta.

Hay dos soluciones generales al problema:

- 1 Eliminar todo el bloque PMOS y dejar el drenador de T4 como salida.
- 2 Añadir a la salida un buffer en drenador abierto, es decir, dos inversores CMOS en serie y en el último eliminar el bloque PMOS.




- E. **(0.5 ptos.)** Se quiere aumentar la capacidad de corriente de la salida F (apartado D) por lo que se conecta la salida en drenador abierto a un *buffe*r y se intercala una resistencia de pull-up, tal como muestra la figura adjunta. Las características son:
 - Buffer: $I_{IHmax} = 1\mu A$, $I_{ILmax} = -1\mu A$, $V_{IHmin} = 3.25V$, $V_{ILmax} = 1.75V$
 - Salida F: , I_{OHMAX} (fugas) =+0.5μA, V_{OLMAX}=0.4V para una potencia máxima disipada por la salida a nivel bajo de 7.2mW.


Calcule el rango de valores de la resistencia pull-up. Justifique su respuesta.

Solución: El cálculo del rango de valores de una Rpu se realiza considerando el valor cuando la salida está a nivel bajo y cuando la salida está en Hi-Z momento en el cual es la resistencia de Rpu la encargada de poner el valor del "1" en la conexión, de este modo:

Salida a nivel bajo:



Salida a nivel alto:









DNI

			100	7.070			
0	0	0	0	0	0	0	0
1	1	1	1	1	1	1	1
2	2	2	2	2	2	2	2
3	3	3	3	3	3	3	3
4	4	4	4	4	4	4	4
5	5	5	5	5	5	5	5
6	6	6	6	6	6	6	6
7	7	7	7	7	7	7	7
8	8	8	8	8	8	8	8
9	9	9	9	9	9	9	9

2º Parcial	- 11/06/2018	

pellidos				.	•	1,500		•0		•	8,≖	91. -	.	•	•		-	0,≖	-	.	U.S.O.		0912				•			 sc.	U.S.O.					
lombre	s e	-	2141		84		84		e T	-	-			•			-	-				- 10		~	-		e e	-	(C)		1 00	-	8	-	100	10

ETSINF - Tecnología de computadores GII

Marque asi	Asi NO marque	
	\bigcirc \bowtie \bowtie \blacksquare	J
NO BORRAR (orregir con Typey	

1	а 	b	С	d
2	а	b	С	d
3	а	b	С	d
4	а	b	С	d
5		b		
6	а	b	С	d
		b		
8	а	b	С	d —
		b		