Examen Parcial de FCO - Temas 1 al 4

7 de noviembre 2018

APELLIDOS:		NOMBRE:
DNI:	FIRMA:	

Normativa:

- La duración del examen es de 2:00h.
- Por favor, escriba su nombre y apellidos en letras MAYÚSCULAS.
- DEBE responder en el espacio asignado.
- No se permiten calculadoras ni apuntes.
- Debe permanecer en silencio durante la realización del examen.
- No se puede abandonar el examen hasta que el profesor lo indique.
- Debe tener una identificación en la mesa a la vista del profesor (DNI, carnet UPV, tarjeta residente, etc.)

1.(1 punto) Dado el número representado en base 16, $R = 10,1_{16}$, conviértase a las siguientes bases o representaciones: a) base 2 o binario natural, b) base 10, c) base 8, y d) representación BCD. (Indique los cálculos)

A) Binario natural:

Utilizando la relación entre los dígitos de la base 16 y la base 2. Y agrupando los dígitos binarios de la parte entera y la decimal, de 4 en 4 bits, desde la coma, tenemos:

$$R = 10.1_{16} = 0001 \ 0000.0001_{2}$$

B) **Base 10**:

A partir del número en binario desarrollamos el polinomio de potencias de la base 2

$$R = 10,1_{16} = 0001 \ 0000,0001_2 = 2^4 + 2^{-4} = 16,0625_{10}$$

C) Base 8:

De la representación en binario. Pero ahora agrupando los dígitos binarios de la parte entera y la decimal, de 3 en 3 bits, desde la coma, tenemos:

$$R = 10,01_{16} = 0001 \ 0000,0001_2 = 20,04_8$$

D) BCD:

Convertimos de hexadecimal a decimal y de decimal directamente a BCD aplicando la tabla del BCD:

R =
$$10,1_{16}$$
= 0001 0000,0001₂ = 2^4+2^{-4} = $16,0625_{10}$
16,0625₁₀ = 00010110,0000011000100101_{BCD}

2.(2 puntos) Se desea diseñar un circuito combinacional para controlar la apertura (A), activa a nivel alto, de la puerta de un ascensor en un edificio de tres plantas. A la altura de cada una de las plantas se ha colocado un sensor (Pi) con $0 \le i < 3$, que se activa a nivel alto, cuando la posición del ascensor se alinea (coincide) con la de la planta correspondiente. Adicionalmente, el sistema cuenta con una (M) que toma nivel alto cuando el ascensor se encuentra en movimiento.

Para garantizar la seguridad del sistema, la apertura del ascensor solo debe activarse (a nivel alto) cuando se encuentre parado en alguna de las tres plantas.

Se pide la tabla de verdad del circuito combinacional a diseñar.

M	P2	P1	P0	Α
0	0	0	0	0
0	0	0	1	1
0	0	1	0	1
0	0	1	1	X
0	1	0	0	1
0	1	0	1	X
0	1	1	0	X
0	1	1	1	X
1	0	0	0	0
1	0	0	1	0
1	0	1	0	0
1	0	1	1	X
1	1	0	0	0
1	1	0	1	X
1	1	1	0	X
1	1	1	1	Χ

3. (0,75 puntos) Dada la función $f(c, b, a) = c.\overline{a}$ se pide la función f en su forma canónica disyuntiva en notación sumatorio. Justifique la solución.

Comenzamos obteniendo la tabla de verdad:

С	b	а	$f = c.\overline{a}$
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	0
1	0	0	1
1	0	1	0
1	1	0	1
1	1	1	0

Una vez tenemos la tabla de verdad, obtenemos la función en notación sumatorio:

$$f = \sum_{c,b,a} (4,6)$$

Tambien es posible obtener la función aplicando propiedades del álgebra de Boole.

$$f = c\bar{a} = c1\bar{a} = c(b + \bar{b})\bar{a} = cb\bar{a} + c\bar{b}\bar{a}$$

$$f = \sum_{c,b,a} (4,6)$$

4.(0,5 puntos) Dada la función $S = D + (\overline{C} \, \overline{B} \, \overline{A})$, obtenga una función equivalente que pueda ser implementada mediante puertas NAND de 2 entradas. Indique las propiedades utilizadas en cada paso realizado.

Respuesta:

$$S = D + (\overline{C} \, \overline{B} \, \overline{A})$$

Paso 1. involución:

$$S = D + CBA$$

Paso 2. Leyes de De Morgan:

$$S = D \cdot CBA$$

Paso 3. Involución:

Además, una puerta inversora se implementa con una NAND de 2 entradas mediante la propiedad de idempotencia.

Examen Parcial de FCO


5.(1 punto) Dada la siguiente tabla de verdad:

D	С	В	Α	S
	0	0		1
0	0	0	0	0
0	0	1	0	0
0	0	1	1	X 0 X X X 1
0	1	0	0	0
0	1	0		Х
0 0 1	1	1	0	Х
0	1	1	1	Х
1	0	0	0	
1	0	0	1	1
1	0	1	0	1
1	0	1		Х
1	1	0	0	1
1	1	0	1	1 X X X
1	1	1	0	X
1	1	1	1	Х


A) (0,25 puntos) Obtenga la forma canónica disyuntiva (sumatorio).

$$S = \sum_{\textit{D,C,B,A}} (0,8,9,10,12) + \sum_{\emptyset} (3,5,6,7,11,13,14,15)$$

B) (0,75 puntos) Simplifique la función correspondiente en forma de productos de sumas, mediante mapas de Karnaugh.



6.(1 punto) Construya un decodificador binario de 3 a 8 a partir del siguiente esquema, y añadiendo un decodificador de 2 a 4 con salidas activas a nivel bajo y entrada de habilitación activa a nivel bajo y una única puerta lógica. Etiquete correctamente todas las entradas y salidas de los símbolos lógicos y del circuito.




7.(1 punto) Implemente la siguiente función lógica utilizando un multiplexor

$$f(C,B,A) = \prod_{C,B,A} (4,5,6,7) * \prod_{\emptyset} (0,1)$$

Indique los pasos utilizados.


Necesitamos un multiplexor de 3 entradas de selección.

La tabla de verdad es la siguiente:



Esta es una posible solución. Las entradas 0 y 1 las podemos poner tanto a valor lógico 0 como a valor lógico 1.

8.(0.75 puntos) A partir del siguiente circuito:




Obtenga la tabla de funcionamiento, indicando en la columna "Operación" la operación lógica realizada seleccionando una entre las siguientes posibles operaciones:

- Si X=1 e Y=0 "**SET**"
- Si X=0 e Y =1 "RESET"
- Si el valor de la salida X es igual al de la salida Y "No deseada"
- Si se mantienen los valores de las salidas X e Y "Memoria"

В	А	X (t+1)	Y (t+1)	Operación
0	0	1	0	SET
0	1	X (t)	Y (t)	Memoria
1	0	1	0	SET
1	1	1	0	SET

9.(1 punto) Dado el siguiente biestable S R implementado con puertas NOR, con entradas activas a nivel bajo (/S, /R) y entrada de habilitación activa a nivel bajo (/C), complete la tabla de funcionamiento reducida del mismo. La Operación puede ser "ND: No deseada", "S: SET", "R: RESET", "M: Memoria" o "T:Toggle (Invierte)".




/C	/S	/R	Q	/Q	Operación
0	0	0	1*	1*	ND
0	0	1	1	0	SET
0	1	0	0	1	RESET
0	1	1	Q	/Q	MEMORIA
1	Х	Х	Q	/Q	MEMORIA

10.(1 punto) Dado el circuito de la figura y las señales de entrada que se indican sobre el cronograma, se desea conocer la secuencia de las salidas Q0 y Q1.

Examen Parcial de FCO

7 de noviembre 2018



Para ello, se pide

a) (0,25 puntos) Ecuaciones de las señales de entrada:

$$D_0 = [S/L * Serie_IN] + [NOT S/L * Dato_0]$$

 $D_1 = [S/L * Q_0] + [NOT S/L * Dato_1]$

b) (0,75 puntos) Dibujar sobre el cronograma las señales de Q0 y Q1.

