Apellidos:


SOLUCION

Nombre:


PROBLEMA (4 PUNTOS)

A. (1 pto.) Se pretende diseñar la función $F = \overline{C} \cdot \overline{B} \cdot \overline{A} + C \cdot \overline{B} \cdot A + \overline{C} \cdot B \cdot A$ en **lógica CMOS** complementaria. Dibuje un esquema con transistores. Justifique el diseño, indicando claramente cuál de los dos bloques diseña en primer lugar.

NOTA: Utilice el símbolo simplificado de los transistores.




- B. (1 pto.) Compruebe el funcionamiento del circuito para la combinación de entradas: C = B = "1", A = "0".
 - B.1. (0.75 ptos.) Dibuje el circuito sustituyendo los transistores por interruptores (abiertos y/o cerrados).
 - B.2. (0.25 ptos.) Justifique el valor lógico de la salida F.




6

- C. (1 pto.) Modifique el circuito del apartado A para que la salida del circuito sea triestado. La salida estará controlada por la señal /EN, activa a nivel bajo.
 - C.1 (0.5 ptos.) Dibuje el circuito sin detallar el interior de los bloques del apartado A.



C.2 **(0.5 ptos)** Si se unen directamente las salidas de dos circuitos idénticos al implementado en el apartado anterior, indique el valor de la salida G para la combinación de entradas indicada en la figura. Justifique la respuesta.



D. (1 pto.) Complete la tabla de verdad de la función F del apartado A y realice el diseño de esta función utilizando una memoria ROM NOR. Dibuje la estructura interna con transistores e indique el tamaño de la memoria. Justifique el resultado.

	C	В	Α	F	0 - 41603
	0	0	0	1	DEC 1
	0	0	1	0	3082
	0	1	0	0	3403
	0	1	1	1	C-12 4
	1	0	0	0	B
	1	0	1	1	5
	1	1	0	0	A - 10 6 - 27
	1	1	1	0	7 WLC7]
BL WL BL					