
## (7 qüestions) (7 punts). Puntuació test: BÉ +1.0 pts., MAL -0.25 pts, N.C.: 0

- Siga una porta de transmissió NMOS, que utilitza un transistor amb |VT|=1.5V. Si apliquem 5V a la tensió d'entrada (VIN) i 5V al terminal de porta G. ¿Quin voltatge s'obtindrà a la seva eixida (VOUT)?
- [A] 5V
- [B] 1V
- [C] 3.5V
- [D] 2.5V





La porta de transmissió neres s degrada el "1" una quantitat = "T

- 2. En relació a les famílies lògiques CMOS, indica quina de les següents afirmacions és FALSA:
- [A] El consum dinàmic depén linealment de la fregüència.
- [B] Les portes BCT (BiCMOS) són compatibles TTL, però estan realitzades només amb transistors MOSFETS.
- La subfamília HCT és CMOS però amb entrades compatibles TTL. [C]
- Els marges de soroll depenen linealment de V<sub>DD</sub>. [D]

R Es an hibrial Bi (Bipolar)

- 3. Un determinat processador CMOS té 107 transistors dedicats a lògica combinacional/sequencial, i 108 transistors dedicats a la memòria. El factor d'activitat mitjà de la lògica és 0.1, i el de la memòria és 0.01. La capacitat mitjana per transistor és de 1 fF (1 femtofaradi = 10<sup>-15</sup>F), l'alimentació és 2V i la freqüència del rellotge és 1000MHz. A la vista d'això, podem afirmar que la potència dinàmica consumida serà, aproximadament:
- No es pot calcular, depén del nombre de transistors per porta. [A]
- [B]
- [C] 4W
- [D]**8W**
- 4. ¿Quina de les següents funcions lògiques implementa el layout de la figura?






Contact Metal1 pdiff

ndiff

5. El circuit CMOS de la figura es comporta com:

- [A] Un buffer
- [B] Un inversor amb eixida triestat
- [C] Un multiplexor 2x1 amb canals A i B
- [D] Una funció XOR (OR-Exclusiva) de A i B





- Del següent circuit digital CMOS, indique la funció lógica i el tipus d'eixida
- [A] F= A.(B+C), eixida totem-pole

$$(B)$$
  $F = \overline{A.(B+C)}$ , eixida totem-pole

- [C]  $F = \overline{(B+C)}$ , eixida triestat
- [D] F = B.C + A, eixida totem-pole

Bloc Mmos : ciB en parallel > (C+B) Acu série > A. (3+c) G= A. (B+C) F= & perquè si 6=1, F queda connectada um 6 GND





Per al circuit de la questió 7, i amb la combinació d'entrades A = 1, B = C= 0, dibuixe l'esquema amb interruptors oberts/tancats, i 014 = 6 off | df = 6 | off = justifique el valor de F.

Apartir daixo:

F queda connectada amb Voo

Es consistent am 6

A=1 B=0 C=0

L'eixida e's ToTem-pole pergui :

. té les parts pros j prios (drinados obert nomes to la part MROS)

· No té sengal adicional d'habilitació EN i EN amb 2 transisions de controls NMOS; Phos