Architecture des ordinateurs à mémoire commune

- Prendre connaissance des technologies en jeu
 - Pour optimiser les programmes
 - Éviter les bévues
 - Mieux coder
 - Déterminer les options de compilation adéquates
 - Pour mieux interpréter les performances
- Références
 - Computer architecture: a quantitative approach par John L. Hennessy, David A. Patterson, Andrea C. Arpaci-Dusseau
 - http://www.irisa.fr/alf/downloads/michaud/ESIR2_2013.pdf

Plan du Chapitre

- Instruction Level Parallelism
 - Pipeline
 - Superscalaire
 - Prédiction de branchement
 - Out-of-Order
 - Cache


- Thread Level Parallelism
 - SMT
 - Cohérence Mémoire
 - Multi-cœur
 - organisation SMP, NUMA
- Data paralellism


Orienté latence

Favorise le débit

Où trouve-t-on du parallélisme


- Au niveau des circuits
- Au niveau des instructions
- Au niveau des threads
 - Multicœur
 - Multiprocesseur
- Au niveau des données
 - Unité vectorielle
 - Accélérateur






Pipeline

- Travail à la chaîne
 - Fetch Decode Execute Memory Write



Pipeline

- Chaque phase est traitée par une unité fonctionnelle dédiée
- Idéalement chaque instruction progresse d'un étage à chaque top horloge
 - 5 étages => 5 instructions en parallèle
 - Débit de 1 instruction / cycle
- Exemple:
 - n instructions à exécuter
 - Temps d'exécution moyen k cycles / instruction
 - Coût avec pipeline : 4 + n cycles
 - Coût sans pipeline : k.n



Intérêts du pipeline

- Plus d'étages => plus de parallélisme
- La durée de l'étage le plus lent détermine la fréquence maximale du pipeline
 - 333 MHz 1ns 2ns 3ns 2ns 1ns
 - Scinder les unités fonctionnelles lentes
 - 500MHz 1ns 2ns 2ns 1ns 2ns 1ns


Intérêts du pipeline

- Plus d'étages => plus de parallélisme
- La durée de l'étage le plus lent détermine la fréquence maximale du pipeline




Intérêts du pipeline


- Plus d'étages => plus de parallélisme
- La durée de l'étage le plus lent détermine la fréquence maximale du pipeline



Les ALU U et V du Pentium



Influence de la profondeur du pipeline sur la fréquence et la performance [Intel]



Pipeline Origine des bulles

• Dépendance de données ADD R1, R1, 1 MUL R2, R2, R1

> Les opérations flottantes peuvent nécessiter plusieurs cycles et ne sont pas toutes pipelinées

Fetch	Dec	ALU	MEM	WB
XX	MUL	ADD		
XX	MUL		ADD	
XX	MUL			ADD
уу	XX	MUL		


- Dépendance de contrôle
 - Saut conditionnel et indirection (pointeur de fonction)
 - Très coûteux car bloque le pipeline
 - Exemple : perte de 10 cycles à chaque saut
 - 1 saut toutes 100 instructions => perte de 10% des performances
- Défaut de cache
 - Mémoire ~60ns = 240 cycles à 2,5 GHz

Dépendances de données

- Dépendance de données I1 ; I2
 - Read After Write
 - Le résultat de l1 est utilisé par l2
 - · Aussi appelée dépendance vraie
 - Write After Read
 - 12 écrit dans un registre lu par 11
 - · Aussi appelée anti-dépendance
 - Write After Write
 - 12 écrit dans le même registre que I1
 - · Aussi appelée dépendance de sortie


Dépendances de données

- Read After Write
 - Le résultat de I1 est utilisé par I2
- Optimisations possibles
 - Réinjecter les valeurs calculées au plus tôt dans le pipeline
 - Réarranger les instructions
 - Pour insérer des instructions indépendantes
 - À la compilation
 - À l'exécution : exécution des instructions dans le désordre



Dépendances de données Renommage

- Pour éviter les pseudo-dépendances
 - À la compilation
 - Static Single Assignation (SSA)
 - Dynamiquement par le processeur
 - # registres physiques > # registres logiques



Dépendances de données


- Pseudo-dépendances
 - Write After Read
 - 12 écrit dans un registre lu par 11
 - Write After Write
 - 12 écrit dans le même registre que 11
- Facilement éliminées en utilisant plus de mémoire
 - À la compilation
 - À l'exécution : renommage de registres

Optimisation du pipeline OoO

- Éviter les bulles en modifiant l'ordre d'exécution des instructions
 - dynamiquement au sein du processeur
 - statiquement par le compilateur
- Barrières mémoire empêchent le réordonnancement

```
#define memory_barrier() __asm_ __volatile__("mfence":::"memory")
#define memory_read() __asm_ __volatile__("lfence":::"memory")
#define memory_write() asm___volatile__("sfence":::"memory")
```

Nehalem Core Pipeline



Transformation de code Exemple du *Pipeline logiciel*

- Rôle complémentaire compilateur / OoO
 - Le compilateur optimise le code sur une fenêtre large
 - Exposer le plus de parallélisme d'instruction possible
 - Le processeur optimise l'exécution localement, à la volée
 - Petite fenêtre d'optimisation

```
for (int i=0; i < 100; i++)
    a[i] = b[i] + c[i];

int x = b[0] + c[0];
int y = b[1];
int z = c[1];
for (int i=0; i < 100; i++)
{
    a[i] = x;
    x = y + z;
    y = b[i+2];
    z = c[i+2];
}</pre>
```

Transformation de code Exemple de l' inlining de fonction

- Rôle complémentaire compilateur / OoO
 - Le compilateur optimise le code sur une fenêtre large
 - Exposer le plus de parallélisme d'instruction possible
 - Le processeur optimise l'exécution localement, à la volée
 - Petite fenêtre d'optimisation

```
int add( int x, int y)
{
    return x+ y;
}
for (int i=0; i < 100; i++)
    a[i] = add(b[i],c[i]);

for (int i=0; i < 100; i++)
    a[i] = b[i] + c[i];</pre>
```

Transformation de code nids de boucles

- Les boucles consomment l'essentiel du temps
- La régularité des boucles rend leur optimisation possible
- Modifier le programme initial pour faire apparaître le parallélisme
 - Modifier l'ordre des opérations
 - Modifier l'utilisation de la mémoire
 - Sans modifier les résultats finaux
- Transformation de boucle
 - Fusion / éclatement
 - Permutation

 Obtenir une boucle interne où tous les indices peuvent être traités en parallèle

```
for .... for forall i
```

 Dérouler, mélanger les instructions de plusieurs indices de la boucle interne pour optimiser le rendement du pipeline

Algorithme d'Allen & Kennedy source de nombreux travaux théoriques et appliqués

Optimisation du pipeline Évaluation spéculative

- Pari sur le paramètre de l'instruction
- Exécution de l'instruction (des instructions)
- Vérification
 - Obtention de la valeur d'un test
 - Rejoue de l'instruction
- Annulation des instructions invalides
 - Retarder les écritures pour les annuler
- Applications
 - Aliasing
 - Branchement conditionnel
 - Indirection (Retour de fonction, pointeur de fonction, switch)

Optimisations des branchements Prédire le branchement

- Tirer partie de l'évaluation spéculative
- Stratégies de prédiction simples :
 - stratégie toujours sauter
 - stratégie jamais sauter
- Stratégies de prédiction avec historique :
 - stratégie comme la dernière fois (mémoriser 1 bit par saut)
 - stratégie comme d'habitude (mémoriser 2 bits par saut)

 Exemple for (i= 0; i < 100; i++) // 101 tests for(j=0; j< 10; j++) // 1100 tests ...

- Nombre de mauvaises prédictions :
 Jamais sauter se trompe à chaque fin
- de boucle : 1 + 100 erreurs
- Toujours: complément de toujours 99 + 1000
- Comme la dernière fois : 1 + 200
- Comme d'habitude
 - équivalente ici à jamais



Optimisations des branchements Prédire le branchement

• Tirer partie de l'évaluation spéculative

• Exemple for (i= 0; i < 100; i++) // 101 tests for(j=0; j< 10; j++) // 1100 tests

 Stratégies de prédiction simples :

- stratégie toujours sauter
- stratégie jamais sauter

Nombre de mauvaises prédictions :

 Stratégies de prédiction avec historique :

> stratégie comme la dernière fois (mémoriser 1 bit par saut)

 stratégie comme d'habitude (mémoriser 2 bits par saut)



Optimisations des branchements Prédire le branchement

Exemple (par C. Michaud) int MIN = x[0]; for (i=1; i<1000; i++) If (x[i] < MIN) MIN = x[i];

- · Branchement de boucle:
 - non pris à la dernière itération seulement
- Branchement de test:
 - pris en moyenne moins de 6,5 fois
 - Majoré par la somme des inverses de 1 à 1000

Optimisations des branchements Prédire le branchement

• Exemple (C. Michaud)


int MIN = x[0]; for (i=1; i<1000; i++) If (x[i] < MIN) MIN = x[i];

- · Branchement de boucle:
 - non pris à la dernière itération seulement
- Branchement de test:
 - pris en moyenne moins de 6,5 fois
 - Majoré par la somme des inverses de 1 à 1000
 - Le k^{ième} entier est a 1/k le plus petit

- stratégie toujours sauter
 - 6,5 erreurs
- · stratégie jamais sauter
 - 993,5 erreurs
- · Stratégie comme la dernière fois
 - $-14 = 1 + 2 \times 6.5$
- Stratégie comme d'habitude
 - -7,5=1+6,5

Prédiction à 2 niveaux d'historique

- Historique global = mémorisation des N dernières décisions de branchement conditionnel dans un registre à décalage (non pris → 0, pris → 1)
- Stocké dans la Pattern History Table
- Index de la PHT = adresse du saut xor historique global
 - Permet de capturer un comportement régulier (sauter une fois sur deux)




Implémentation de la prédiction de branchement

- Mémorisation de l'adresse cible du saut
 - Table de hachage indexée par l'adresse de l'instructions
 - Branch Target Buffer
- Stratégie comme d'habitude :
 - Mémorisation de l'état de l'automate
 - Table indexée par les bits poids faibles de l'adresse de l'instruction
 - Branch History Table
- Retour de fonctions:
 - Petite pile pour prévoir les adresses de retour
 - Lors d'un CALL empiler l'adresse de retour
 - Lorsqu'on exécute un retour, dépiler l'adresse et sauter spéculativement

Branch Target Buffer + Pattern History Table

for (i=0; i<10; i++) for (j=0; j<10; j++) x = x + a[i][i];

- Prévisible par cette technique à partir de
 - 11 bits d'historique
 - Nécessite 2048 compteurs 2 bits
- De nos jours
 - Utilisation d'un prédicteur dédié à la reconnaissance des boucles



Point sur l'optimisation des branchements

- Technologie basée sur l'apprentissage par la mémorisation
 - Améliore les performances des programmes au comportement régulier
 - Les boucles *for* sont optimisées
 - La taille des tables limite la capacité d'apprentissage
- Il faut donc limiter les sauts conditionnels dans les boucles les plus chaudes
 - Éviter les appels récursifs profonds
 - Ne pas trop jouer avec les pointeurs de fonction
- Démonstrations
 - Calculer le nombre d'occurrences de {0,1,2} dans un tableau ne contenant que des {0,1,2}
 - Capacité d'apprentissage d'un nehalem

Cache Performances mesurées


		Speed (GHz)	L1	L2	L3	Mem (ns)
•	Intel Xeon X5670	2.93GHz	4	10	56	87
•	Intel Xeon X5570	2.80GHz	4	9	47	81
•	AMD Opteron 6174	4 2.20GHz	3	16	57	98
•	AMD Opteron 2435	5 2.60GHz	3	16	56	113

Mémoire Cache

- Observations
 - Plus une mémoire est petite plus son temps de réponse peut être faible
 - Localité spatio-temporelle des programmes
 - Règle 90/10 « 90% de l'exécution se déroule dans 10% du code »
- Contient une copie d'une faible partie de la mémoire
 - Cache hit / Cache miss
 - Nécessite l'éviction de données, la synchronisation avec la mémoire
 - Il faut éviter les aller-retour Mémoire/Cache (ping-pong)


Cache direct

• Ex. 8 entrées de 4x4 octets, adresse de 32 bits




Cache direct


Tag = étiquette à mémoriser / comparer 25 bits	Index dans le cache 3 bits	Choix du Mot 2 bits
X=x ₂₄ x ₁	010	01




Cache direct




Cache direct




Cache direct




Cache 2 associatif



Cache 2 associatif




Cache 2 associatif




Cache 2 associatif

• Algo de type LRU pour l'éviction



Cache associatif





Cache

- Unité d'information stockée = 1 ligne de cache
 64 octets en général
- Exemple d'utilisation des caches
 - Caches associatifs :TLB
 - Cache k-associatif: L1, L2, L3, Branch Target Buffer

Un cache 2-associatif de taille T est aussi performant qu'un cache direct de taille 2T

Cache associatif






 Parcours séquentiel d'un tableau

#define N 8192
typedef long matrix[N][N];

for (i=0;i<N;i++) for (j=0;j<N;j++) C[i][j] = A[i][j] + B[i][j];



Cache direct 4 mots / lignes

J = 0

Cache Optimisation des programmes

 Parcours séquentiel d'un tableau

> #define N 8192 typedef long matrix[N][N];

for (i=0;i<N;i++) for (j=0;j<N;j++) C[i][j] = A[i][j] + B[i][j];

0,0	0,1	0,2	0,3
0,0	0,1	0,2	0,7

Cache Optimisation des programmes

 Parcours séquentiel d'un tableau

#define N 8192
typedef long matrix[N][N];

for (i=0;i<N;i++) for (j=0;j<N;j++) C[i][j] = A[i][j] + B[i][j];

0,1	0,2	0,3
	0,1	0,1 0,2

J = 0

Cache Optimisation des programmes

 Parcours séquentiel d'un tableau

#define N 8192 typedef long matrix[N][N];

for (i=0;i<N;i++) for (j=0;j<N;j++) C[i][j] = A[i][j] + B[i][j];

0,0	0,1	0,2	0,3
0,4	0,5	0,6	0,7
0,8	0,9	0,10	0,11

 Parcours séquentiel d'un tableau

#define N 8192
typedef long matrix[N][N];

for (i=0;i<N;i++) for (j=0;j<N;j++) C[i][i] = A[i][i] + B[i][i];

0,0	0,1	0,2	0,3
0,4	0,5	0,6	0,7
0,8	0,9	0,10	0,11
0,12	0,13	0,14	0,15

J = 12

Cache Optimisation des programmes

 Parcours séquentiel d'un tableau

> #define N 8192 typedef long matrix[N][N];

for (i=0;i<N;i++) for (j=0;j<N;j++) C[i][j] = A[i][j] + B[i][j];

0,0	0,1	0,2	0,3
0,4	0,5	0,6	0,7
0,8	0,9	0,10	0,11
0,12	0,13	0,14	0,15
0,16	0,17	0,18	0,19

Cache Optimisation des programmes

 Parcours séquentiel d'un tableau

> #define N 8192 typedef long matrix[N][N];

for (i=0;i<N;i++) for (j=0;j<N;j++) C[i][j] = A[i][j] + B[i][j];

0,0	0,1	0,2	0,3
0,4	0,5	0,6	0,7
0,8	0,9	0,10	0,11
0,12	0,13	0,14	0,15

Assez régulier pour que le cache anticipe les demandes

J = 12

Cache Optimisation des programmes

 Parcours séquentiel d'un tableau

#define N 8192 typedef long matrix[N][N];

for (i=0;i<N;i++) for (j=0;j<N;j++) C[i][j] = A[i][j] + B[i][j];

0,0	0,1	0,2	0,3
0,4	0,5	0,6	0,7
0,8	0,9	0,10	0,11
0,12	0,13	0,14	0,15
0,16	0,17	0,18	0,19
0,20	0,21	0,22	0,23

• Parcours séquentiel d'un tableau

> #define N 8192 typedef long matrix[N][N];

for (i=0;i<N;i++) for (j=0;j<N;j++) C[i][j] = A[i][j] + B[i][j];

0,24	0,25	0,26	0,27
0,0	0,1	0,2	0,3
0,4	0,5	0,6	0,7
0,8	0,9	0,10	0,11
0,12	0,13	0,14	0,15
0,16	0,17	0,18	0,19
0,20	0,21	0,22	0,23

J = 20

Cache Optimisation des programmes

 Parcours séquentiel d'un tableau

> #define N 8192 typedef long matrix[N][N]:

ypeder long matrix[w][w],	
for (i=0;i <n;i++)< td=""><td></td></n;i++)<>	
for (j=0;j <n;j++)< td=""><td></td></n;j++)<>	
C[i][j] = A[i][j] + B[i][j];	

Le nombre d'accès à la mémoire est optimal.

0,24	0,25	0,26	0,27
0,28	0,29	0,30	0,31
0,30	0,31	0,32	0,33
0,4	0,5	0,6	0,7
0,8	0,9	0,10	0,11
0,12	0,13	0,14	0,15
0,16	0,17	0,18	0,19
0,20	0,21	0,22	0,23

Cache Optimisation des programmes

• Parcours séquentiel d'un tableau

> #define N 8192 typedef long matrix[N][N];

for (i=0;i<N;i++) for (j=0;j<N;j++) C[i][j] = A[i][j] + B[i][j];

),24	0,25	0,26	0,27
),28	0,29	0,30	0,31
),0	0,1	0,2	0,3
),4	0,5	0,6	0,7
),8	0,9	0,10	0,11
),12	0,13	0,14	0,15
),16	0,17	0,18	0,19
),20	0,21	0,22	0,23

J = 24

Cache Optimisation des programmes

• Parcours séquentiel d'un tableau

> #define N 8192 typedef long matrix[N][N];

for (j=0;j<N;j++) for (i=0;i<N;i++) C[i][j] = A[i][j] + B[i][j];

0,0	0,1	0,2	0,3

 Parcours séquentiel d'un tableau

```
#define N 8192 typedef long matrix[N][N];
```

```
for (j=0;j<N;j++)
for (i=0;i<N;i++)
C[i][i] = A[i][i] + B[i][i];
```

1,0	1,1	1,2	1,3

Cache Optimisation des programmes

Parcours séquentiel d'un tableau

#define N 8192 typedef long matrix[N][N];

for (j=0;j<N;j++) for (i=0;i<N;i++) C[i][j] = A[i][j] + B[i][j];

Contre productif:

- 1 défaut de cache par lecture
- Et rapidement 1 défaut de TLB par lecture

	2,0	2,1	2,2	2,3
I				
I				

Cache Optimisation des programmes

 Parcours séquentiel d'un tableau

> #define N 8192 typedef long matrix[N][N];


2,0	2,1	2,2	2,3

Optimisation Cache

- Minimiser le nombre de défaut de cache
 - Réutiliser les données chargées dans le cache
 - Adapter les structures de données
 - Aligner les données
- Limiter le nombre de pages fréquemment accédées
 - Éviter les défauts de TLB
 - Huge page de Linux
- Techniques de pavage (tiling)


Optimisation Cache

- Minimiser le nombre de défaut de cache
 - Réutiliser les données chargées dans le cache
 - Adapter les structures de données
 - · Aligner les données
- Limiter le nombre de pages fréquemment accédées
 - Éviter les défauts de TLB
 - Huge page de Linux



Historique Pentium

486, Pentium	5	Pentium M	14	1989	Pipeline	486
PIII	10-12	Core	12	1993	MMX, Superscalaire	Pentium, Pentium MMX
P-Pro	12	Core-2	14	1995	OoO, renomage, évaluation spéculative	Pentium-pro
Du (20.24	No. books	4.5	2000	Hyper-threading	Pentium 4
	20 31 (45)	Nehalem	lem 16	2005	Multicore	Pentium D




Optimisation cache

- Deux styles de programmation adaptés aux caches :
 - algorithmes cache conscious, tenant compte de la taille du cache
 - algorithmes cache oblivious, pensés pour optimiser la localité du travail (Divide & Conquer)
- Les scientifiques utilisent des bibliothèques spécialisées cachesconscious les "basic linear algebra system" BLAS.
 - BLAS1 : vecteur mémoire O(N) pour O(N) opérations
 - BLAS2 : vecteur matrice mémoire O(N^2) pour O(N^2) opérations
 - BLAS3 : matrice matrice mémoire O(N^2) pour O(N^3) opérations
 - Les BLAS de niveau 3 permettent de mieux exploiter les caches : on peut obtenir des facteurs 10 en performance.
 - Ramener le problème à des opérations matrice / matrice quitte à faire plus d'opérations.
 - Facilite la portabilité des performances


Historique

L2 Cache Size per Core vs. Time 3584 3072 Core 2 Duo (45nm) Pentium 4 (90nm) Core 2 Quad (65nm) Pentium D (65nm 2048 1536 Pentium 4 (90nm) Pentium III (250nm) Pentium 4 (130nm) 512 Core i7 (45nm) Pentium III (130nm) Pentium 4 (180nm) Oct-99 May-09

1 cœur du Nehalem




Pentium vs Nehalem






~1/10 du pentium



128 µinst en même temps



Dépendances de données Aliasing

• Utilisation de pointeurs ou



Solutions

```
c99
void somme (restrict int *a,
restrict int *b,
restrict int *c);
```

- Dépendance potentielle
 - Déterminée à la volée
 - · Introduction de bulles
 - Évaluation spéculative

Cache Occupation du bus

- techniques d'écritures lors d'un cache-miss
 - write-allocate --> la ligne est chargée dans le cache avant d'être modifiée : il faut lire avant d'écrire !!!
 - write-no allocate --> on modifie directement la donnée en mémoire
- 2 techniques d'écritures si ligne présente
 - write-through --> écriture simultanée on écrit toujours à la fois dans le cache et la mémoire (buffer)
 - write-back --> on marque la ligne de cache comme modifiée et on la sauve en mémoire que sur obligation (au moment du remplacement)
- → couple write-back+ write-allocate minimise l'utilisation du bus
- → write-no allocate utile pour memcpy