实验一报告

231220088 陈翔宇

实验内容

一、3输入多数表决器

基本原理

根据题目描述可以画出真值表


Χ	Υ	z	F
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	х
1	1	1	1

化简后的表达式:


 $F = Y \cdot Z + X \cdot Z + X \cdot Y$

整体方案设计


1. 输入输出引脚




- X、Y、Z:表示三个表决的输入
- F: 输出表决结果





仿真测试



3输入多数表决器电路







真值表: 真值表

错误现象及分析

在完成实验过程中没有遇到任何错误。

二、三极管实现或门电路


基本原理

使用三极管组合出或非门 与 非门 使用或非与 非门组合为或门电路。 真值表:

X	Y	z
0	0	0
0	1	1
1	0	1
1	1	1


整体方案设计


1. 输入输出引脚



• X、Y:表示或门的两个输入


• Z : 结果







提示:使用三极管组件实现或门电路,禁止直接使用逻辑门组件。



真值表: 真值表

错误现象及分析

在完成实验过程中没有遇到任何错误。

三、独立逻辑门实现二选一多路选择器

基本原理

根据题目描述可以画出真值表

D0	D1	s	Υ
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	1
1	0	1	0
1	1	0	1
1	1	1	1

化简后的表达式:

$$Y = D_1 \cdot S + D_0 \cdot \overline{S}$$


整体方案设计

1. 输入输出引脚




• D0、D1:表示两个的输入


S:选择Y:输出






提示:使用独立逻辑门实现二选一多路选择器,禁止直接使用选择器组件。





提示:使用独立逻辑门实现二选一多路选择器,禁止直接使用选择器组件。



真值表: 真值表

错误现象及分析

在完成实验过程中没有遇到任何错误。

四、传输门和晶体管实现二选一多路选择器


基本原理

与上一题目类似,但是要使用传输门和三极管来实现

D0	D1	s	Υ
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	1
1	0	1	0
1	1	0	1
1	1	1	1


整体方案设计

- 1. 输入输出引脚
- 2. 输入输出引脚



• D0、D1:表示两个的输入

S:选择Y:输出



错误现象及分析

在完成实验过程中没有遇到任何错误。

五、使用二选一多路选择器实现四选一多路选择器

基本原理

将四个引脚均分为两组,每一组可以使用一个二路选择器对应。 对每一组而言,可以使用一个二路选择器对应两个引脚。

0 0	<u>D0</u>	组而言 D1	,可以 D2	使用一 D3	个 _一 路 SO	选择器 S1	
0 0 0 0 1 0 0 0 0 0 1 0 0 0 0 0 0 1 1 0 0 0 0 0 1 0 </th <th>_</th> <th></th> <th></th> <th></th> <th></th> <th></th> <th>_</th>	_						_
0 0 0 0 1 0 0 0 0 0 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 <td></td> <td></td> <td></td> <td></td> <td></td> <td></td> <td></td>							
0 0 0 1 1 0 0 0 0 1 0 0 0 0 0 1 0 0 0 0 0 1 1 0 0 0 1 1 1 1 0 0 1 0 0 0 0 0 0 1 0 0 0 1 1 1 0 0 1 0 1 0							
0 0 0 1 0							
0 0 0 1 0 1 0							
0 0 0 1 1 0 0 0 0 0 1 1 1 1 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 0 0 0 1 1 0 <td></td> <td></td> <td></td> <td></td> <td></td> <td></td> <td></td>							
0 0 0 1 1 1 1 0 0 1 0 0 0 0 0 0 0 0 0 0 0 1 1 0 0 0 1 1 0 0 0 1 1 0 0 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 <td></td> <td></td> <td></td> <td></td> <td></td> <td></td> <td></td>							
0 0 1 0 0 0 0 1 0 0 1 0 0 1 1 0 0 0 1 1 0 0 1 1 0 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 <td></td> <td></td> <td></td> <td></td> <td></td> <td></td> <td></td>							
0 0 1 0 0 1 1 0 0 1 0 1 0 1 1 0 1 1 0 1 1 1 0 0 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 <td></td> <td></td> <td></td> <td></td> <td></td> <td></td> <td></td>							
0 0 1 0 1 0 0 0 0 1 0 1 1 1 0 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 <td></td> <td></td> <td></td> <td></td> <td></td> <td></td> <td></td>							
0 0 1 0 1 1 1 0 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 <td>0</td> <td>0</td> <td>1</td> <td>0</td> <td>0</td> <td>1</td> <td></td>	0	0	1	0	0	1	
0 0 1 1 0 0 0 0 0 1 1 0 1 1 0 0 1 1 1 1 1 1 0 1 0 </td <td>0</td> <td>0</td> <td>1</td> <td>0</td> <td>1</td> <td>0</td> <td></td>	0	0	1	0	1	0	
0 0 1 1 0 1 1 0 0 1 1 1 0 0 0 0 1 1 1 1 1 1 0 1 0 </td <td>0</td> <td>0</td> <td>1</td> <td>0</td> <td>1</td> <td>1</td> <td>1</td>	0	0	1	0	1	1	1
0 0 1 1 1 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0	0	0	1	1	0	0	0
0 0 1 1 1 1 1 0 1 0 1 0	0	0	1	1	0	1	1
0 1 0 0 0 0 0 0 1 0 0 0 1 0 1 0 1 0 0 1 0 1 0 <td>0</td> <td>0</td> <td>1</td> <td>1</td> <td>1</td> <td>0</td> <td>0</td>	0	0	1	1	1	0	0
0 1 0 0 0 1 0 0 1 0 0 1 0 1 0 1 0 0 1 0 0 0 0 1 0 1 0 1 0 0 0 0 1 0 1 0 1 0 1 0 1 0 1 0 1 1 0 1 0 1	0	0	1	1	1	1	1
0 1 0 0 1 0 1 0 1 0 0 1 1 0 0 1 0 1 0 0 0 0 1 0 1 0 1 0 0 1 0 1 0 1 0 1	0	1	0	0	0	0	0
0 1 0 0 1 1 0 0 1 0 1 0 0 0 0 1 0 1 0 1 0 1 0 1 0 1 1 0 1	0	1	0	0	0	1	0
0 1 0 1 0 0 0 0 0 0 0 0 1 0 1 0 1 0 1	0	1	0	0	1	0	1
0 1 0 1 0 1 0 0 1 0 1 1 0 1	0	1	0	0	1	1	0
0 1 0 1 1 0 1	0	1	0	1	0	0	0
	0	1	0	1	0	1	0
	0	1	0	1	1	0	1
0 1 0 1 1 1 1	0	1	0	1	1	1	1
0 1 1 0 0 0 0	0	1	1	0	0	0	0
0 1 1 0 0 1 1	0	1	1	0	0	1	1
0 1 1 0 1 0 0	0	1		0	1		
0 1 1 0 1 1 0							
0 1 1 1 0 0 0							
0 1 1 1 0 1 1							
0 1 1 1 1 0 1							
0 1 1 1 1 1 1							


0	1	1	1	1	1	1
1	0	0	0	0	0	1
1	0	0	0	0	1	0
1	0	0	0	1	0	0
1	0	0	0	1	1	0
1	0	0	1	0	0	1
1	0	0	1	0	1	0
1	0	0	1	1	0	0 1
1	0	0	1	1	1	
1	0	1	0	0	0	1
1	0	1	0	0	1	1
1	0	1	0	1	0	0
1	0	1	0	1	1	0
1	0	1	1	0	0	1
1	0	1	1	0	1	1
1	0	1	1	1	0	0
1	0	1	1	1	1	1 0 1
1	1	0	0	0	0	1
1	1	0	0	0	1	0
1	1	0	0	1	0	1
1	1	0	0	1	1	0
1	1	0	1	0	0	1
1	1	0	1	0	1	
1	1	0	1	1	0	0 1 1
1	1	0	1	1	1	1
1	1	1	0	0	0	1
1	1	1	0	0	1	1
1	1	1	0	1	0	1
1	1	1	0	1	1	0
1	1	1	1	0	0	1
1	1	1	1	0	1	1
1	1	1	1	1	0	1
1	1	1	1	1	1	1

化简后的表达式

 $\texttt{D3 SO S1} + \overline{\texttt{D0}} \ \overline{\texttt{D1}} \ \texttt{D2 S1} + \texttt{D2} \ \overline{\texttt{S0}} \ \texttt{S1} + \texttt{D1} \ \overline{\texttt{D2}} \ \texttt{S0} \ \overline{\texttt{S1}} + \texttt{D1} \ \texttt{D3 S0} + \texttt{D0} \ \overline{\texttt{S0}} \ \overline{\texttt{S1}} + \texttt{D0} \ \texttt{D1} \ \overline{\texttt{S1}}$


整体方案设计


1. 输入输出引脚




• D0、D1、D2、D3:表示四个输入


• SO、S1 :选择






提示:使用二选一多路选择器子电路级联实现四选一多路选择器,禁止直接使用多路选择器组件。






提示:使用二选一多路选择器子电路级联实现四选一多路选择器,禁止直接使用多路选择器组件。





提示:使用二选一多路选择器子电路级联实现四选一多路选择器,禁止直接使用多路选择器组件。




真值表: 真值表


错误现象及分析

在完成实验过程中没有遇到任何错误。

思考题

一、根据logisim组合电路分析的功能,使用逻辑表达式设计方法选择与非门生成4 选1多路选择器





实现4位二进制数的奇偶校验位生成电路

