
# 计算机组成原理 (2014级)



# 计算机组成原理课程组

(刘旭东、肖利民、牛建伟、栾钟治)

Tel: 82316285

Mail: liuxd@buaa.edu.cn

liuxd@act.buaa.edu.cn




# 第九讲: 总线与I/0系统

- 一. 总线
- 二.外部存储设备
  - 1. 磁表面存储器
  - 2. 光盘存储器
- 三.I/O接口
- 四.I/O数据传送方式
  - 1. 程序查询I/O方式
  - 2. 中断I/O方式
  - 3. DMA I/O方式
  - 4. 通道I/O方式



❖总线:连接两个或多个功能部件的一组公共的信号传输线。



# \*总线特性

- ▶ 机械特性: 机械连接方式。如几何尺寸、引脚数量、插头标准。
  - ■连接方式: 电缆式、主板式、底板式
- >电气特性:信号传输方向、有效电平、电平逻辑等。
  - ●电平方式:单端方式(一组信号线、一个公共接地信号)、差分方式
  - 电平逻辑:正逻辑、负逻辑
- >功能特性:信号功能定义。
- >时间特性:信号之间的时序关系。



# ❖总线的设计要素

- >类型: 专用或复用
  - 总线复用: 地址总线与数据总线是否复用(时分多路复用)
- ▶仲裁方式:集中式或分布式
  - 总线上各部件使用总线的仲裁方式。
- ▶时序: 同步/异步方式
  - 总线上的数据与时钟同步工作的总线为同步总线,与时钟异步的总 线为异步总线。
- ▶总线宽度:数据总线位数(根数),如32位,64位。
- >标准传输率: 每秒传输的最大字节量。
- ▶信号线数:所有信号线的总数。




# \*总线的分类


- ▶片内总线:芯片内部连接各元件的总线,如CPU内部的总线,是 CPU内各寄存器、寄存器与ALU之间传递信息的公共通道。
- ▶系统总线: CPU、主存、I/O部件(I/O接口)之间传递信息的公共通道。一般分为数据总线、地址总线和控制总线三部分
  - ◆ 数据线: 传输数据;
  - ◆ 地址线: 传输存储器地址和I/O地址;
  - ◆ 控制线:
    - 数据传输控制信号:存储器读写控制信号、I/O读写控制信号,应答信号等。
    - 总线请求和交换信号:总线请求、总线允许,中断请求与响应信号等。
    - 其他控制信号:时钟、复位、电源线等
- 通信总线:用于计算机系统之间或计算机系统与其他系统之间的通信。




#### ❖ISA(Industrial Standard Architecture,工业标准体系结构)

- ▶IBM公司为PC/AT电脑而制定的总线标准,最开始是8位总线;
- ▶1984年推出IBM-PC/AT系统,ISA从8位扩充到16位;
- ▶16位数据总线,24位地址总线;
- ▶总线时钟频率8MHz,最大数据传输率16MB/s。






- ❖ EISA(Extended Industrial Standard Architecture , 扩展的 ISA)
  - ▶1988年,康柏、HP、NEC等9个 厂商协同把ISA扩展到32位,即 EISA总线(Extended ISA)。
  - ▶32位数据总线,32位地址总线,总线时钟频率8MHz,最大数据传输率33MB/s。
  - ➤与ISA兼容,连结器是一个两层槽设计,既能接受ISA卡,又能接受EISA卡。项层与ISA卡相连,低层则与EISA卡相连。



# ❖ PCI (Peripheral Component Interconnect,外部设备互连)

- ▶ Intel 1991年,局部总线
- >32位或64位的总线位宽
- ▶ 33MHz频率下, 133MB/s~266MB/s的最 大数据传输率
- ▶ 66MHz频率下,266MB/s~533MB/s的最 大数据传输率
- ▶64位的存储器和I/O寻址能力
- > 完全的多总线主控器
- >无限突发读/写方式
- > CPU和存储器子系统或PCI设备并发工作
- ▶地址线和数据线多路复用
- > 自动配置,即插即用
- ▶ PCI信号线: 必备的和可选的。作为从设备为最少47条,作为主设备为最少49条。
- ❖ 后续发展: PCI-X, PCI-E







## ❖USB(Universal Serial Bus,通用串行总线)

- ▶1995年,Intel、Compaq、Digital、IBM、Microsoft、NEC等7家世界著名的计算机和通信公司共同推出;
- ➤USB采用主从结构,主机叫Host,从机叫Device。外观上Host 一侧为 4 针公插, Device一侧为 4 针母插。可为外设提供电源;
- ▶允许外设在开机状态下热插拔,最多可串接下来127个外设
- ▶管脚定义: VCC(5V)、D-、D+、GND
- $\triangleright$ USB 1.0: 1.5Mbps  $\sim$ 12Mbps
- ▶USB 2.0:数据传输率最高可达480Mbps
- ➤USB 3.0: SuperSpeed USB , 最大传输带宽高达5.0Gbps , 也

就是625MB/s







#### 五种主要总线标准的关键特性

Characteristic	Firewire (1394)	USB 2.0	PCI Express	Serial ATA	Serial Attached SCSI
Intended use	External	External	Internal	Internal	External
Devices per channel	63	127	1	1	4
Basic data width (signals)	4	2	2 per lane	4	4
Theoretical peak bandwidth	50 MB/sec (Firewire 400) or 100 MB/sec (Firewire 800)	0.2 MB/sec (low speed), 1.5 MB/sec (full speed), or 60 MB/sec (high speed)	250 MB/sec per lane (1x); PCle cards come as 1x, 2x, 4x, 8x, 16x, or 32x	300 MB/ sec	300 MB/sec
Hot pluggable	Yes	Yes	Depends on form factor	Yes	Yes
Maximum bus length (copper wire)	4.5 meters	5 meters	0.5 meters	1 meter	8 meters
Standard name	IEEE 1394, 1394b	USB Implementors Forum	PCI-SIG	SATA-IO	T10 committee

# ❖单总线结构




# \*多总线结构




# \*多总线结构


双总线结构





# ❖多总线结构




## X86设备的I/0互联







#### X86设备的I/0互联



# ❖总线设计的要素

- >信号线类型:占用、复用(地址数据分时复用)
- >总线事务类型
  - 总线事务: 总线上一对设备之间的一次信息交换
  - ■主设备(请求代理)、从设备(响应代理)
  - 事务类型:存储器读(写)、I/0读(写)、中断响应等等
- ▶总线宽度
- >总线仲裁方式: 多个设备同时申请总线时的问题




# \*总线仲裁方式

- >集中式仲裁方式
  - 链式查询方式
  - ■计数器定时查询方式
  - 独立请求方式
- >分布式仲裁方式
  - 自举分布式仲裁
  - 冲突检测分布式仲裁
  - 并行竞争分布式仲裁




# ❖链式查询方式

- ▶总线控制器(仲裁器)收到总线申请BR,BG(总线同意信号)逐个往下传;
- ▶遇到某接口有总线申请(BR:总线申请信号),BG停止往下传;
- ▶该接口获得总线使用权,并建立总线忙信号BS。




# ❖计数器定时查询方式

- ▶总线控制器(仲裁器)收到总线申请BR,计数器开始 计数;
- ▶当某个有总线申请的设备地址与计数器一致,便获得总 线使用权,并建立总线忙信号BS。




# ❖独立请求方式

- >每个设备有独立的请求信号和总线同意信号;
- >总线控制器根据设备的优先级决定将总线的使用权交给哪个设备。



# ❖自举分布式仲裁方式

- ▶不需要集中的总线仲裁器
- ▶每个设备优先级固定,各设备根据优先级使用总线
- ▶图: BR1、BR2、BR3分别是设备1、设备2和设备3的总线申请,BS是总线忙信号,设备0只有在BR1、BR2、BR3都没有申请并且BS表示不忙时才能使用总线(将BS置成有效)



# ❖冲突检测分布式仲裁方式

- >设备先查总线是否空闲,若是,立即使用总线(置总线忙)
- >冲突: 两个设备同时检查到总线空闲并同时使用总线的现象
- >传输流程
  - 1. 首先侦听总线,以检测是否发生冲突
  - 2. 若无冲突,开始传输
  - 3. 如发生冲突,两个设备都停止传输,延迟一个随机时间 后再重新侦听
- 一般用于网络通信,如以太网




- ❖并行竞争分布式仲裁方式
  - ▶基本思想:
    - ■每个设备都有唯一的仲裁号
    - 设备申请总线时,主设备将仲裁号发送到仲裁线上;
    - 仲裁号将用在并行竞争算法中
    - ●每个设备根据仲裁算法决定在一定的时间段后占用总线还 是撤销仲裁号
  - >较为复杂但有效的总线仲裁



# 1.4 总线的通信控制方式

- ❖同步通信控制方式
  - >数据传输在一个统一的时钟同步信号的控制下进行;




同步通信控制时序

## 1.4 总线通信的控制方式

## ❖异步通信控制方式

- ▶没有固定的时钟周期;
- > 采用应答方式完成数据传输(握手协议)
- ▶ 有全互锁(三次握手)、半互锁(两次握手)和不互锁(一次握手)三 种时序。



# 第九讲: 总线与I/0系统

- 一. 总线
- 二.外部存储设备
  - 1. 磁表面存储器
  - 2. 光盘存储器
- 三. I/O接口
- 四.I/O数据传送方式
  - 1. 程序查询I/O方式
  - 2. 中断I/O方式
  - 3. DMA I/O方式
  - 4. 通道 I/O方式



#### 磁表面存储原理

#### ❖磁表面存储器

- ▶磁头: 体积小, 重量轻;
- ▶软盘采用接触方式,硬盘采用浮动方式(浮动磁头,薄膜磁头)
- ightharpoonup 磁记录材料:极细的 $\gamma$ -Fe<sub>2</sub>O<sub>3</sub>颗粒,涂在(或喷射)在盘面上,形成细密、均匀、光滑的磁膜。
- ▶片基(载体):塑料(软盘),金属(硬盘)

## ❖记录原理


- > 通过磁头与介质的相对运动完成读写操作。
- ▶写入:根据写入代码确定写入驱动电流的方向,使磁表面被磁化的极性方向不同,以区别"0"和"1";
- ▶读出:磁头相对磁化单元做切割磁力线运动,磁化单元的极性决定了感应电势的方向,以此区别"0"和"1"。





## 磁记录编码方式

❖磁记录编码方式实际上是写入电流的变化方式



#### 磁记录编码方式

# ❖评价记录方式的主要指标

- > 可靠性: 归零制低,调相制高;
- ➤ 编码效率:用记录一位信息的最大磁化翻转次数表示;FM与PM为2,NRZ为1;
- ➤ 自同步能力:能否直接从读出的信号中提取同步信号;NRZ没有自同步能力,PM,FM等都具备自同步能力:

#### 硬磁盘基本结构

# ❖结构

- ▶全密封: 浮动磁头组件、磁头驱动机构、盘片和主轴组件和前置控制 电路等密封在一起。
- ▶磁头: 非接触式浮动磁头,盘面分启停区和数据区。不工作时,磁头停留在启停区;工作时,磁盘高速旋转带动气流使磁头漂浮在磁表面上方,头盘间隙仅有0.1微米~0.3微米;
- >读写电路:安装在磁头臂接近磁头的地方,以减少干扰;

▶旋转速度: 3600RPM, 7200RPM, 10000RPM, 15KPRM; 一般等角

速度旋转。








#### 硬磁盘基本结构

# ◆数据结构与格式

- >数据结构:
  - 磁道(柱面: Cylinder)
  - 盘面(磁头: Head)
  - ■扇区(Sector)
- ▶扇区容量: 512 Bytes
- >每个磁道包含的扇区数相同
- ▶最小访问单位:扇区
- ▶扇区的地址表示:



磁盘上的磁道、扇区和簇

扇区地址:


Cylinder#

Head#

Sector#

#### 硬磁盘基本结构

# ❖扇区数据格式示例(Segate ST506 磁盘扇区格式)



#### 磁盘的性能参数

# ❖性能指标

- > 记录密度
  - □ 道密度: 磁盘沿半径方向单位长度的磁道数;
  - □ 位密度: 单位长度磁道记录二进制的位数。
- > 存储容量
- ightharpoonup 寻道时间  $T_s$ : 磁头从当前位置定位到目标磁道所需时间(用平均值表示);
- ▶ 寻区时间 T<sub>w</sub>: 磁头定位到目标磁道后,等待目标扇区旋转到 磁头下所需的时间(用平均值表示);
- $\rightarrow$  访问时间(也称寻址时间) $T_A: T_A = T_S + T_W$
- ➤ 数据传输率 D<sub>r</sub>: 单位时间内传输的数据位数 (b/s)

#### 软磁盘

# ❖软盘(Floppy Disk)

▶尺寸: 5.25 inch, 3.5 inch

>容量: 360KB, 1.2MB, 720KB, 1.44MB







### ❖IDE硬盘

▶IDE(Integrated Drive Electronics): 80年代出现,主要为 IBM PC 兼容机所用的低价磁盘,由BIOS处理磁盘的读写等操作。

### ❖SCSI硬盘

- ▶SCSI(Small Computer System Interface):接口与IDE不同,具有更高的数据传输率。
- ▶SCSI接口上所有设备(不一定是磁盘)可以同时操作,这是与IDE和最大的不同之处。


Name	Data bits	Bus Mhz	MB/Sec
SCSI-1	8	5	5
SCSI-2	8	5	5
Fast SCSI-2	8	10	10
Fast & Wide SCSI-2	16	10	20
Ultra SCSI	16(32)	20	40
Ultra2 Wide SCSI	16		80
Ultra-160m/Ultra-320m	16		160/320

#### RAID

- ➤ Reduntant Array of Independent Disks(独立冗余磁盘阵列)
- RAID由多个物理构成,但被操作系统当成一个逻辑磁盘,数据分布在不同的物理磁盘上,冗余磁盘用于保存数据校验信息,校验信息保证在出现磁盘损坏时能够有效的恢复数据;
- RAID特点
  - 通过把多个磁盘组织在一起作为一个逻辑卷提供磁盘跨越功能
  - □ 通过把数据分成多个数据块(Block)并行写入/读出多个磁盘以提高访问磁盘的速度
  - □ 通过镜像或校验操作提供容错能力
- ➤ RAID包括六种不同模式: RAID 0, RAID1, RAID2,RAID3,RAID4和 RAID 5。


### ❖ RAID 0:无差错控制的带区组

- >实际上不应属于RAID家族成员,完全没有冗余;
- ➤数据条带(Strip)化分布在不同的物理磁盘上。Strip可以是物理 磁盘上的一块存储区(扇区或其他单位)。
- ▶磁盘组中每一个磁盘同一位置的磁盘区构成一个逻辑上的带区, 所以一个带区分布在多个磁盘上。
- ▶单个I/O 操作访问的数据分布在一个带区上时,可实现I/O操作的并行处理,改善数据传输性能。




#### ❖ RAID 1:镜像结构

- ▶简单镜像磁盘冗余方案 , **成本太高**;
- ▶与RAID 0类似,用户数据和系统数据条带(Strip)化分布在不同的物理磁盘上(包括镜像磁盘)。
- ▶读操作同时在两组磁盘中进行,数据从访问时间小的磁盘组中获得,所以,读操作性能得到改善。
- ▶写操作同时在两组磁盘中进行,写操作的访问时间以速度慢的为准 ,所以,写操作性能指标不高。
- ▶出现磁盘损坏时,数据恢复简单。




#### ❖ RAID 2: 带海明校验

- ▶采用完整的并行访问技术,所有磁盘在任何时刻都并行地响应I/O 请求; 磁盘组中物理磁盘处于完全同步状态,以保证任何时刻,所有磁盘的磁头 都处于相同位置。
- >数据按较小的条带(一个字或一个字节)分布在不同的磁盘上。
- ▶根据磁盘数据计算错误校验码(比如海明码),校验码按位分布在冗余磁盘对应位置上。
- ▶数据传输率高;访问效率高;
- ▶成本比较高(比RAID1稍低)




- ❖ RAID 3:带奇偶校验码的并行传送
  - ▶与RAID2一样,采用并行访问技术;
  - >数据按较小的条带(一个字或一个字节)分布在不同的磁盘上。
  - ▶校验码是简单的奇偶校验码(1位),保存在独立的冗余磁盘对应位置上。
  - ▶一个磁盘损坏,可以方便地实现数据恢复;
  - >数据传输率高;访问效率高;




### ❖ RAID 4:带奇偶校验码的独立磁盘结构

- ▶采用独立访问技术,每个磁盘独立工作,分散的I/O请求将得到很好的并行处理
- >数据按较大的条带分布在不同的磁盘上。
- ▶校验码是奇偶校验码,保存在独立的冗余磁盘对应位置上。
- >一个磁盘损坏,可以方便地实现数据恢复;
- ▶写操作效率较低,需要计算奇偶校验位,磁盘组中一个磁盘写操作 ,均需要读取原检验信息,重新计算校验信息,再写校验信息。



### ❖ RAID 5:分布式奇偶校验的独立磁盘结构

▶与RAID 4的差别仅在于校验信息的保存位置;数据校验码作为条带的一部分保存在磁盘组不同的磁盘中




#### CD-ROM

- > 规格:直径120mm,厚度 1.2mm,中心孔径 15mm
- 结构:树脂片基,铝反射层,保护膜,印刷层
- 数据记录区:32mm宽的环形记录带。
  - □ 等线速度方式:一个螺旋环 环绕22188次(600环/mm, 总长度约 5.6km长)
  - □ 等角速度方式

#### ■ 数据记录

- 凹点(Pit)表示0
- Land 表示 1




#### ❖ CD-ROM的数据格式

12 Bytes SYNCH							
00	FF x 10	00	4 Bytes ID	2048 Bytes Data	288 Bytes ECC		
Sector Format							

- ➤ Symbol: 14位,8位数据,6位海明校验位(看成一个Bytes);
- Frame: 42个连续Symbol(588bits), 其中192位(24字节)存储数据, 其余396位用于错误纠正与控制;
- ➤ Sector: 98个frame构成一个Sector(总计2352Bytes)。
- ▶ 总容量: 650MB
- 等线速度旋转时:单速: 120cm/s(最内圈530RPM, (最外圈200RPM), 75 Sectors/Sec(150KB/S)。
- 制作过程:母板压模
- 读机制: 0.78微米波长红外激光,根据反射光的强度判断是0还是1;

#### CD-R (Recordables)

▶ 在片基(树脂)与反射层(金)中增加了一层染料层作为数据记录层,初始状态下,染料层透明,在写入状态时,高能量(8-16mw)使照射处的染料变色,变成不透明点,不可再恢复成透明状态。读出状态下(0.5mw),根据透明不透明判断是0还是1。



#### CD-RW (Rewritables)

- ▶ 与CD-R的差别是采用合金层代替染料层。一般采用银、铟、锑、碲合金。该合金具有两种稳定状态:透明状态(晶体结构)和不透明状态(无序结构),初始时为晶体结构。
- ➤ CD-RW工作时采用三种不同功率的激光:
  - □ 大功率(写):合金熔化,由晶体结构变为无序结构;
  - □ 中等功率(擦除):合金熔化,由无序结构变为晶体结构;
  - □ 小功率(读)

# DVD ( Digital Video Disk )

#### 与CD-ROM的差别:


- Pit直径更小(0.4微米);
- 环绕密度更高(0.74微米, CDROM是1.6微米);
- $\triangleright$  0.65微米波长红色激光(CDROM是0.78微米的红外激光);
- 容量: 单面单层4.7GB, 单面双层8.5GB, 双面单层9.4GB, 双面双层17GB。
- ▶ 数据传输率: 单速DVD 1.4M Bytes/Sec。

# 第九讲:输入输出系统

- 一. 总线
- 二.外部存储设备
  - 1. 磁表面存储器
  - 2. 光盘存储器
- 三.I/O接口
- 四.I/O数据传送方式
  - 1. 程序查询I/O方式
  - 2. 中断I/O方式
  - 3. DMA I/O方式
  - 4. 通道I/O方式



- ❖外部设备并不直接挂接在系统总线上,而是通过**I/O**接口为桥梁实现与系统总线的连接
  - ▶ 各种外设使用不同的操作方法,由CPU来直接控制不同的外设不切实际。
  - ▶外设的数据传送速度比存储器和处理器的速度慢得多,使用高速的系统总 线与慢速的外设直接连接,不切实际。
  - > 外设经常使用与处理器不同的数据格式和字长度。



# ❖I/O接口的功能

- >识别I/O地址,即地址译码;
- > 实现主机与I/O设备的数据交换、控制命令的 传递和状态检测与传递;
- > 提供缓冲、暂存和驱动能力;
- ▶进行数据格式、类型方面的转换(串并行转换 ,电平转换等);
- ➤ 支持一定的I/O方式(程序查询、程序中断、 DMA等);
- > I/O控制与定时



# ❖I/O接口的分类

- >按传送数据格式:串行接口,并行接口
  - 串行接口适合速度低、传输距离长的环境
  - 并行接口适合速度高、传输距离短的环境
- ▶按I/O方式:程序查询接口、中断接口、DMA接口、 通道控制接口
- >按时序控制方式: 同步接口、异步接口
  - 同步接口:数据传送由一个统一的时钟信号同步 控制
  - 异步接口:数据传送采用异步应答方式控制



# ❖I/O操作的过程


- ▶处理器查询I/O接口状态,以检查连接设备的状态;
- >I/O接口回送设备状态;
- ▶如果设备可用,并准备好,CPU向I/O接口发出命令 ,请求传送;
- >I/O接口获得来自外设的数据(字或字节);
- ▶数据从I/O接口传送自CPU。

# ❖I/O设备的编址

- ▶I/O接口的编址
- >编址方式
  - 独立编址方式:存储器地址与I/O地址分开,CPU 具有专用的I/O指令,系统总线中具有区别存储器 读写和I/O操作的控制信号,并以此区别地址总线 上的地址是存储器地址还是I/O地址。
  - 统一编址方式:存储器地址与I/O地址统一考虑, 地址空间的一部分是存储器,另一部分是I/O,支 持存储器操作的指令都可用于I/O操作。
- ▶I/O地址(I/O接口地址, I/O端口地址):实际上是I/O接口电路中寄存器的地址。




## ❖I/O接口的通用结构



## 3.1 1/0接口

### ❖I/O接口地址选择(译码)

- ▶I/O接口地址是I/O接口电路中寄存器的地址
- ▶单独编址方式下的I/O地址选择电路



# 第九讲:输入输出系统

- 一. 总线
- 二.外部存储设备
  - 1. 磁表面存储器
  - 2. 光盘存储器
- 三.I/O接口
- 四.I/O数据传送方式
  - 1. 程序查询I/O方式
  - 2. 中断I/O方式
  - 3. DMA I/O方式
  - 4. 通道 I/O方式




- ❖也称编程式I/O,处理器执行程序直接控制I/O,包括:
  - >检测设备状态
  - ▶发送读写命令(处理器发送I/O命令后,必须等待,直到I/O操作 完成)
  - > 传送数据

## **❖I/O**命令

- ▶ 控制命令:激活外设完成动作。如指示磁带机快进或快退,控制命令与设备类型相关;
- ▶测试命令:测试与I/O接口及其外部设备的各种状态条件;
- ▶读命令: 使I/O接口从外设获得一个数据项, 存入内部缓冲区;
- ▶写命令: 使I/O接口从数据总线获得一个数据项,然后传送到外设。





- ❖示例(串行接口COM1(RS-232C串行接口)
  - ▶状态寄存器端口地址: 3FD
    - 状态寄存器: 61H表示数据准备就绪
  - ▶数据寄存器端口地址: 3F8

RdSta: MOV DX,3FDH


IN AL,DX

CMP AL,61H

JNE RdSta

MOV DX,3F8H

IN AL, DX



- ❖程序查询I/O接口的基本组成
  - ➤ Status Register
  - ➤ Data Register (Input Register, Output Register)
  - **≻**Address Selected Logic
  - **➤** Bus Interface Logic
- ❖程序查询I/O方式的特点
  - ▶I/O操作由CPU直接完成(通过执行I/O指令完成)
  - ▶外设速度慢,CPU速度快,在外设准备过程中, CPU处在不断的查询之中,CPU的效率得到了极大 的浪费。
  - >外设与CPU完全串行工作。




# 第九讲:输入输出系统

- 一. 总线
- 二.外部存储设备
  - 1. 磁表面存储器
  - 2. 光盘存储器
- 三.I/O接口
- 四.I/O数据传送方式
  - 1. 程序查询I/O方式
  - 2. 中断I/O方式
  - 3. DMA I/O方式
  - 4. 通道 I/O方式



### ❖中断的概念

- ▶ 机器出现了一些紧急事务,CPU不得不停下当前正在执行的程序,转去处理紧急事务,当紧急事务处理完后,继续执行被中断的程序。
- >一般情况下,中断是随机的;
- ▶主程序:被中断的程序;
- >中断服务子程序:处理中断事务的程序。



## ❖引起中断的因素(中断源)

- ▶人为设置的中断: 自愿中断, 可重复
- ▶程序性事故:如溢出、除"零"等
- ▶硬件故障:如电源掉电、磁盘损坏
- ▶I/O操作: I/O设备准备就绪,请求操作
- ▶外部事件: 如键盘操作

# ❖中断源分类

- ▶不可屏蔽中断: CPU不能不响应;
- ▶可屏蔽中断:若中断源被屏蔽,CPU不响应

### ❖中断的分类

- >非屏蔽中断与可屏蔽中断
- ▶程序中断与简单中断
- >硬中断与软中断(软中断不是真正的中断)



# ❖中断系统需要解决的问题

- >中断源如何向CPU提出中断申请;
- >多个中断同时申请时,中断系统如何响应;
- >CPU响应中断的时间、条件和方式;
- >CPU响应中断后如何保护现场;
- >CPU响应中断后,如何转向中断服务子程序;
- ▶中断处理结束后,CPU如何恢复现场返回主程 序断点位置;
- > 中断处理过程中出现新的中断申请怎么处理



# ❖中断请求

- ▶中断请求触发器(INTR):每个中断源配置一个中断请求触发器;
- >中断请求标记寄存器:各中断源的请求触发器组成中断请求标记寄存器;



# ❖中断判优逻辑

- > 中断系统任何时刻最多只能响应一个中断源的请求
- >硬件排队判优
- >软件排队判优

# ❖中断服务子程序

- >中断向量:中断服务子程序的入口地址;
- ▶中断向量表:保存所有中断向量的内存区域,一般固定。




# ❖中断响应

- 》条件: 当前执行的程序允许被中断(即中断允许标志位为允许中断),非屏蔽中断不受中断允许标志位的限制。
- ▶时间: 当前指令执行完后,才能相应中断
- ▶在允许中断的前题下,每条机器指令的执行周期中实际上包含一个中断周期,指令中断隐指令。




# ❖中断处理

- >硬件自动执行中断隐指令
  - •保护程序断点:程序计数器内容入栈;
  - 查找中断服务子程序入口地址(中断向量)送PC, 转向中断服务子程序;
  - 关中断。
- ▶CPU执行中断服务子程序;
  - 执行中断服务处理功能
  - 从中断服务子程序中返回:恢复程序断点,即把保存在堆栈中的PC内容弹出送PC,接下来继续执行主程序。



### ❖有中断的指令周期状态图




### 4.2 中断与中断I/0


- ❖中断I/O接口的基本组成
  - Data Input Register
  - Data Output Register
  - **≻**Status Register
  - **≻**Control Register
  - **≻**Address Selected Logic
  - ➤ Interrupt Control Logic
  - Bus Interface Logic

### 4.2 中断与中断I/0

- ❖中断I/O方式的特点
  - ▶I/O操作仍然由CPU通过I/O指令完成
  - 产在外设准备阶段,CPU可以执行其他程序,仅在外设准备就绪后,CPU才中断正在执行的程序,处理 I/O事务。
  - ▶在外设准备阶段,CPU与外设的工作可以认为是并 行的。
  - ▶中断I/O方式是目前最主要的I/O方式

# 4.2 中断与中断I/0





D0-D7: 双向数据线,通常连接处理器

IR0-IR7:中断请求输入,接其他I/O接

口的中断申请

INT: 中断请求输出,接处理器中断请求

输入。


INTA: 中断响应输入

A0: 用于选择8259内部的命令字

CAS0-CAS3: 用于级联


CS: 片选信号

RD, WR: 读写控制信号




#### ❖ 8259A与X86(8086)CPU的连接

- ▶ Intel 8086提供单一的中断请求(INTR)线和单一的中断应答(INTA)线;
- ▶8259A为CPU提供中断管理,外设(接口)连接到8259A,8259A再连接到CPU。
- ▶8259A从I/O接口接收中断请求,确定优先级,通过INTR线向处理器发出中断请求
  - ;CPU通过INTA应答,8259A将中断向量信息放到数据线上;CPU开始处理中断
  - ,并直接与I/O接口通信完成数据读写。
- ▶8259A最多处理8个I/O接口中断,通过级联可以处理64个I/O中断。



8259与8086的基本连接



### ❖X86中断与异常

- >中断
  - 可屏蔽中断:由处理器INTR引脚接收。中断允许标志(IF) 被置位时,处理器响应中断,否则不响应;
  - 不可屏蔽中断: 有处理器NMI引脚接收。这类中断的响应不能被阻止。

#### ▶异常

- 处理器检测的异常: 当试图执行一条指令而处理器遇到一盒 错误时此异常发生;
- 程序异常: 一些指令(INTO、INT3等)能产生异常。

### ❖X86中断向量表

- >每一类中断被指派一个中断号,中断号作为访问中断向量表的索引;
- >中断向量是中断服务程序的起始地址(段基址:段内偏移),4个字节
- >实地址模式下,系统刚引导时,内存0x00000到0x0003FF共1KB的空间 用于存放中断向量表。每个中断向量占4字节,共256个中断向量。



# ❖X86中断向量表(部分)

#### 内存地址 中断向量号 用途

		*******82	259中断向里*******	
0x03C -	0x03F	F	LPT2控制器中断并行打印机(IRQ7)	
0x038 -	0x03B	Е	磁盘控制器中断软磁盘(IRQ6)	
0x034 -	0x037	D	LPT2控制器中断硬磁盘(并行口)(IRQ5)	
0x030 -	0x033	C	异步通信(primary)串行通信接口1(IRQ4)	
0x02C -	0x02F	В	异步通信(secondary)串行通信接口2(IRQ3)	
0x028 -	0x02B	Α	彩色/图形(IRQ2)	
0x024 -	0x027	9	键盘(IRQ1)	
0x020 -	0x023	8	定时器(IRQ0)	
*******8088中断向量*******				
0x01C -	0x01F	7	保留	
0x018 -	0x01B	6	保留	
0x014 -	0x017	5	打印屏幕	
0x010 -	0x013	4	溢出	
0x00C -	0x00F	3	断点指令	
0x008 -	0x00B	2	非屏蔽中断	
0x004 -	0×007	1	单步(用于DEBUG)	
0x000 -	0x003	0	除以零	

# ❖X86中断向量表(部分)

#### 内存地址 中断向量号 用途

******DOS中断向量******				
0x118 - 0x11B	46	第二硬盘参数块		
0x114 - 0x117	45	保留		
0x110 - 0x113	44	PC机使用,用于指向低分辩率图形字符参数表		
0x108 - 0x10F	42-43	未使用		
0x104 - 0x107	41	硬盘参数块		
0x0C0 - 0x0CB	34-40	未使用		
0x0CC - 0x0CF	33	鼠标中断		
0x0C0 - 0x0CB	30-32	未使用		
0x0BC - 0x0BF	2F	多路服务中断		
0x0B8 - 0x0BB	2E	基本SHELL程序装入		
0x0AC - 0x0B7	2B-2D	未使用		
0x0A8 - 0x0AB	2A	Microsoft 网络接口		
0x0A4 - 0x0A7	29	快速写字符		
0x0A0 - 0x0A3	28	DOS安全使用		
0x09C - 0x09F	27	终止并驻留程序		
0x098 - 0x09B	26	绝对磁盘写功能		
0x094 - 0x097	25	绝对磁盘读功能		
0x090 - 0x093	24	严重错误处理(用户不能直接调用)		
0x08C - 0x08F	23	Ctrl+Break 处理地址(用户不能直接调用)		
0x088 - 0x08B	22	程序中止时DOS返回地址(用户不能直接调用)		
0x084 - 0x087	21	DOS系统功能调用		
0x080 - 0x083	20	DOS中断返回		

# ❖X86中断处理过程

- 1. FLAG寄存器入栈;
- 2. 中断(IF)和自陷(TF)两个标志清除,这就禁止了INTR中断、自陷中断或单步中断;
- 3. 当前代码段(CS)寄存器和当前指令指针(IP)寄存器的内容入栈;
- 4. 若中断伴随有错误代码,则错误代码也入栈;
- 5. 读取中断向量表的对应内容,将其装入CS和IP寄存器。控制 转移到中断服务子程序继续执行。
- 6. 中断返回:中断服务子程序执行IRET指令,使得保存在堆栈 内的值被取回,实现断点恢复。



# 第九讲:输入输出系统

- 一. 总线
- 二.外部存储设备
  - 1. 磁表面存储器
  - 2. 光盘存储器
- 三.I/O接口
- 四.I/O数据传送方式
  - 1. 程序查询I/O方式
  - 2. 中断I/O方式
  - 3. DMA I/O方式
  - 4. 通道 I/O方式



### 4.3 DMA的一般概念

### ❖程序I/O与中断I/O的不足

- >I/O传送速度受处理器测试和服务设备速度的限制
- ▶处理器直接负责管理I/O,对于每一次I/O传送,处理器必须执行一些指令。
- >考虑批量(数据块)传送:
  - 程序I/O方式: 处理器做不了其他工作;
  - 中断I/O方式: I/O传输效率较低。

### DMA (Direct Memory Access)

- >CPU对总线的控制被临时禁止。
- ▶ DMA控制器接管总线控制权,控制数据直接在存储器与外设之间高速交换,CPU不再介入具体的I/O操作,由DMA控制器来负责提供存储器地址信号、读写控制信号等。
- ▶ CPU与I/O设备在更大的程度上并行工作,效率更高。
- ▶ DMA方式适合高速批量的数据传输,如视频显示刷新、磁盘存储系统的 读写,存储器到存储器的传输等。



## ❖CPU的工作:初始化DMA控制器

- ▶设置数据传送方向:是请求读还是请求写(对存储器而言)
- ▶设置I/O接口地址: DMA操作所涉及的I/O接口的地址
- >设置存储器起始地址:读或写存储器的起始单元地址
- >设置传送的数据数量: 传送数据的字数
- ▶ 有关中断方式的设置: DMA结束后通过中断方式请求CPU处理

### ❖DMA请求

▶ 当接口做好数据传输的准备,通过有关逻辑向CPU发出DMA请求信号。

# **❖DMA**响应

➤ CPU接到DMA请求,在当前总线周期操作结束后,暂停CPU对系统总线的控制和使用,发出DMA响应信号,并交出系统总线的控制权。




# **❖DMA**操作

- ▶ DMA控制器接到DMA应答信号后,通过控制逻辑向系统总线发送 存储器地址信号、存储器读写控制信号、I/O接口读写控制信号等 ,完成一次数据传送。这些操作完全由硬件控制,一般仅需要一个 总线周期,所以这种方式称为周期窃用(cycle-stealing)方式。
- > 所有数据传送结束后,通过中断方式告知CPU进行善后处理。
- ▶ CPU仅在开始DMA操作之前和完成DMA操作之后参与I/O处理,在 DMA过程中,CPU可以运行原来的程序


# **❖DMA**方式

- >周期窃取方式(单字传送方式)
  - 每次DMA请求得到响应后,DMA控制器窃取一个总线周期完成一次数据传送,然后释放总线。
  - 一般适应存储器速度远高于I/O设备速度的情况。
- ▶停止CPU访问内存(成组传送方式)
  - 一次DMA请求得到响应后,DMA控制器完全占用总线,进行 多次DMA传送,直到所有数据传送完毕才释放总线,这段时间 完全停止CPU访问内存。
  - 适应高速外设与存储器交换数据的情况。




指令周期中的DMA和中断断点

## 4.3 DMA控制器的结构




### 5.3 DMA控制器的结构

- ➤Counter: 长度计数器,保存传送数据的字数。
- ➤ Data Reg: 数据寄存器。
- ➤ Address Reg: 地址 寄存器,向地址总线 提供存储器地址。
- ▶DMA控制逻辑
- >DMA状态逻辑
- >中断控制逻辑



### 4.3 DMA控制器的结构



8237A-5 可编程DMA控制器逻辑结构



### 5.4 DMA控制器的类型

### ❖选择型DMA控制器

- ▶物理上可以连接多个I/O接口(外设);
- >逻辑上只能连接一个设备,即在某一时间段只能为其中一台外设服务。
- >适应于数据传输率很高(接近于内存)的外设数据传输服务。

### ❖多路型DMA控制器

- ▶物理上可以连接多个I/O接口(外设);
- ▶逻辑上也可连接多个设备,可通过交叉服务的方式为多台外设服务;
- ▶多路型DMA控制器内部应包括多个DMA通道;
- ▶适应于多个慢速(相对)外设的数据传输服务。

# 第九讲:输入输出系统

- 一. 总线
- 二.外部存储设备
  - 1. 磁表面存储器
  - 2. 光盘存储器
- 三.I/O接口
- 四.I/O数据传送方式
  - 1. 程序查询I/O方式
  - 2. 中断I/O方式
  - 3. DMA I/O方式
  - 4. 通道I/O方式



### 4.4 I/O通道及其特点

## ❖I/O通道的特点


- ▶I/O通道是一种专用的I/O控制器,具有自己的指令系统(基本上都是I/O指令)和执行这些I/O指令的专用处理器;
- ▶I/O通道执行通道程序来实现和管理I/O,CPU基本上不需要管理I/O,CPU的效率得到更大的提高。
- ▶通道程序由操作系统根据**I/O**任务的需求自动生成,存放在存储器中,通道程序由操作系统管理,
- ➤ CPU通过请求I/O通道执行存储器中的通道程序来启动一次I/O数据传送,通道程序将指定一个或几个设备、一块或几块存储区域、优先级以及出错时的处理行为等,I/O通道通过执行这些指令来控制数据传送。



#### 4.4 通道分类

## ❖选择通道

- >一般用于高速外部设备的数据传输。
- >通道可以连接多台高速设备,但一次只能为其中一台设备服务;
- >与一台设备的成组数据传送结束后,才能选择另一台设备;
- >通道数据传输率 = 一台设备的数据传输率。
- ▶一旦选择了一个外设,即使该外设没有准备好,也只能等待。



#### 4.4 通道分类

# ❖字节多路通道

- >通道连接多台慢速外设,通道可以同时为多台设备服务;
- >以字节为单位交叉传送各外设的数据;
- >通道的数据传输率 = 各外设的数据传输率之和。

#### 设备字符流


▶ 设备A: A<sub>1</sub>A<sub>2</sub>A<sub>3</sub>A<sub>4</sub>

▶ 设备B: B<sub>1</sub>B<sub>2</sub>B<sub>3</sub>B<sub>4</sub>

→ 设备C: C<sub>1</sub>C<sub>2</sub>C<sub>3</sub>C<sub>4</sub>

#### 通道字符流

 $\rightarrow$  A<sub>1</sub>B<sub>1</sub>C<sub>1</sub>A<sub>2</sub>B<sub>2</sub>C<sub>2</sub>A<sub>3</sub>B<sub>3</sub>C<sub>3</sub>A<sub>4</sub>B<sub>4</sub>C<sub>4</sub>



#### 4.4 通道分类

# ❖数组多路通道

- >通道可以连接多台高速外设,通道可以同时为多台设备服务;
- >以数据块为单位交叉传送各外设数据。
- ▶通道数据传输率 = 各设备数据传输率之和

#### 设备数据流


▶ 设备A数据块:A<sub>1</sub>A<sub>2</sub>A<sub>3</sub>

▶ 设备B数据块: B<sub>1</sub>B<sub>2</sub>B<sub>3</sub>

 $\triangleright$  设备C数据块: $C_1C_2C_3$ 

#### 通道数据流

 $\rightarrow$  A<sub>1</sub>A<sub>2</sub>A<sub>3</sub>B<sub>1</sub>B<sub>2</sub>B<sub>3</sub>C<sub>1</sub>C<sub>2</sub>C<sub>3</sub>



### I/0方式小结

- ❖I/O方式的演变(CPU从I/O事务中的解放)
  - ① 直接控制方式: CPU直接控制外设,主要用于简单的微处理器 控制设备;
  - ② 程序I/O方式:增加控制器和I/O模块,处理器使用编程I/O,使 处理器从外设的I/O细节中解脱出来;
  - ③ 中断I/O方式:增加控制器和I/O模块,采用中断I/O方式,处理器不需要浪费时间等待I/O操作完成,提高了处理器的效率;
  - ④ DMA方式: I/O模块通过DMA直接存储存储器,除在传输开始和结束时,传输数据不需要处理器参与;
  - ⑤ I/O通道方式: I/O模块成为有自主控制权的处理器,有处理I/O的专用指令集。CPU指示I/O处理器执行存储器中的I/O程序, I/O处理器不需要CPU干预就能获取并执行I/O指令。这允许CPU指派一系列的I/O活动,并只在整个活动执行完成后才中断CPU;
  - ⑥ I/O处理器方式: I/O模块带局部存储器,成为自治的计算机。 这种结构可以控制大量的I/O设备而最小化CPU的干预。



### 举例

### ❖例:

假设一32位处理器总线时钟频率为400MHz,支持多种总线事务。其中最短的总线事务为存储器读事务,需要4个总线时钟周期,第一个时钟周期传送地址和读命令,第4个时钟周期取数;最长的总线事务是突发传送8次数据,需要11个总线时钟周期完成,第一个时钟周期传送地址和读命令,第4个时钟周期开始连续传送8个数据,每个时钟周期传送一次数据。

- 1)该总线是同步总线还是异步总线;
- 2)总线的最大数据传输率为多少;
- 3)若处理器一直持续发起最短总线事务,则此时总线数据传输率是多少?
- 4)若处理器一直持续发起最长总线事务,则此时总线数据传输率是多少?

### 举例

### ❖例:

某计算机字长为32位, CPU主频为500MHz, CPI为5(即执行每条指令平均需5个时钟周期)。假定某外设的数据传输率为0.5MB/S, 采用中断方式与主机进行数据传送, 每次传送32位, 对应的中断服务程序包含18条指令, 中断服务的其他开销相当于2条指令的执行时间。请回答下列问题, 要求给出计算过程。

- 1. 中断方式下CPU用于该外设I/O的时间占CPU时间的百分比是多少?
- 2. 若该外设的数据传输率为5MB/S,改用DMA方式传送数据,假定每次DMA传送块大小为5000字节,且DMA预处理和后处理的总开销为500个时钟周期,则CPU用于该外设I/O的时间占整个CPU时间的百分比是多少?(假设DMA与CPU之间没有访内冲突)。