TrueView™5725

Registers Definition Rev1.1

August 2005

TrueView™5725

注册表 定义 Rev1 . 1

2005年8月

Revision History

Date	Version	By	Comments
07/28/2005	Rev 1.0	5725 team	Initial draft
07/28/2005	Rev 1.1	Zaken Chen	Chang register bit name to match txt file

修订历史

日期	版本	凭借	评论
07/28/2005	修订版1.0	5725型	初稿
07/28/2005	修订版1.1	陈泽坤	将注册表位名与txt文件匹配

Register Map

Segment / Address	0	1	2	3	4	5
00~0F	Status Register (Read Only) Chapter 00	Input Formatter Chapter 01	De-interlace Chapter 02	Video Processor Chapter 08	Memory Chapter 05	ADC Chapter 11
10~1F						
20~2F					Capture & Playback, Chapter 06 Read FIFO, Write FIFO Chapter 07	Sync Proc Chapter 12
30~3F		HD-bypass Chapter 03				
40~4F	Miscellaneous Chapter 04					
50~5F						
60~6F		Mode Detect Chapter 10				
70~7F				PIP Chapter 08		
80~8F						
90~9F	OSD Chapter 09					
A0~AF						
B0~BF						
C0~CF						
D0~DF						
E0~EF						

Note:

1. Address marked with ■ is not existed in 5725.
2. All registers (except **chapter 01** status register is read only) have default value “0x00” after power up.
3. All registers require segment for access. Segment is defined in address F0.
   For example:
   S1_46 means F0 must be set to 1 before accessing 46
   S1_46=8D equal following operation:
   F0 = 01
   46 = 8D

寄存器映象

段地址	0	1	2	3	4	5
00~0F	状态 注册 （只读） 第00章	输入 关于物质 第01章	去隔行扫描 第二章	视频 处理机 第08章	记忆力 第五章	模数转换器 第11章
10~1F						
20~2F					捕获与 录音重放 第六章 读取FIFO 写入FIFO 第七章	同步进程 第12章
30~3F		HD旁路 第三章				
40~4F	其他 第04章					
50~5F						
60~6F		模式检测 第10章				
70~7F				PIP 第08章		
80~8F						
90~9F	OSD 第九章					
A0~AF						
B0~BF						
C0~CF						
D0~DF						
E0~EF						

笔记

1. 地址已标记 不存在于5725中。
2. 所有寄存器（**第01章**状态寄存器除外）在上电后默认值为“0x00”。
3. 所有寄存器均需通过地址F0定义的段进行访问。
   例如：
   S1_46 表示在访问46之前，F0必须设置为1
   S1_46 =8D 等同于以下操作：
   F0 = 01
   46 = 8D

Table of Contents

CHAPTER 00. STATUS REGISTERS ..... 00—1

INPUT MODE STATUS 00 ..... REG S0_00, RO ..... 00—1
INPUT MODE STATUS 01 ..... REG S0_01, RO ..... 00—2
INPUT MODE STATUS 02 ..... REG S0_02, RO ..... 00—2
INPUT MODE STATUS 03 ..... REG S0_03, RO ..... 00—3
INPUT MODE STATUS 04 ..... REG S0_04, RO ..... 00—3
INPUT MODE STATUS 05 ..... REG S0_05, RO ..... 00—4
INPUT SIZE STATUS 00 ..... REG S0_06, RO ..... 00—4
INPUT SIZE STATUS 01 ..... REG S0_07, RO ..... 00—4
INPUT SIZE STATUS 02 ..... REG S0_08, RO ..... 00—5
MISC STATUS 00 ..... REG S0_09, RO ..... 00—5
MISC STATUS 01 ..... REG S0_0A, RO ..... 00—5
CHIP ID 00 ..... REG S0_0B, RO ..... 00—6
CHIP ID 01 ..... REG S0_0C, RO ..... 00—6
CHIP ID 02 ..... REG S0_0D, RO ..... 00—6
GPIO STATUS 00 ..... REG S0_0E, RO ..... 00—7
INTERRUPT STATUS 00 ..... REG S0_0F, RO ..... 00—7
VIDEO_PROC STATUS 00 ..... REG S0_10, RO ..... 00—8
VIDEO_PROC STATUS 01 ..... REG S0_11, RO ..... 00—8
VIDEO_PROC STATUS 02 ..... REG S0_12, RO ..... 00—8
MEM_FF STATUS 00 ..... REG S0_13, RO ..... 00—9
MEM_FF STATUS 00 ..... REG S0_14, RO ..... 00—9
DEINT STATUS 00 ..... REG S0_15, RO ..... 00—9
SYNC PROC STATUS 00 ..... REG S0_16, RO ..... 00—10
SYNC PROC STATUS 01 ..... REG S0_17, RO ..... 00—10
SYNC PROC STATUS 02 ..... REG S0_18, RO ..... 00—10
SYNC PROC STATUS 03 ..... REG S0_19, RO ..... 00—11
SYNC PROC STATUS 04 ..... REG S0_1A, RO ..... 00—11
SYNC PROC STATUS 05 ..... REG S0_1B, RO ..... 00—11
SYNC PROC STATUS 06 ..... REG S0_1C, RO ..... 00—11
SYNC PROC STATUS 07 ..... REG S0_1D, RO ..... 00—12
SYNC PROC STATUS 08 ..... REG S0_1E, RO ..... 00—12
TEST BUS STATUS 00 ..... REG S0_1F, RO ..... 00—12
TEST FIFO STATUS 00 ..... REG S0_20, RO ..... 00—12
TEST FIFO STATUS 01 ..... REG S0_21, RO ..... 00—13
CRC RFF STATUS 00 ..... REG S0_22, RO ..... 00—13
CRC PB STATUS 00 ..... REG S0_23, RO ..... 00—13
CRC RESULT STATUS 00 ..... REG S0_24, RO ..... 00—13
CRC RESULT STATUS 01 ..... REG S0_25, RO ..... 00—14
CRC RESULT STATUS 02 ..... REG S0_26, RO ..... 00—14
CRC RESULT STATUS 03 ..... REG S0_27, RO ..... 00—14
CRC RESULT STATUS 04 ..... REG S0_28, RO ..... 00—14
CRC RESULT STATUS 05 ..... REG S0_29, RO ..... 00—15
CRC RESULT STATUS 06 ..... REG S0_2A, RO ..... 00—15
CRC RESULT STATUS 07 ..... REG S0_2B, RO ..... 00—15
CRC RESULT STATUS 08 ..... REG S0_2C, RO ..... 00—15
CRC RESULT STATUS 09 ..... REG S0_2D, RO ..... 00—16
TEST BUS STATUS 01 ..... REG S0_2E, RO ..... 00—16
TEST BUS STATUS 02 ..... REG S0_2F, RO ..... 00—16

目录

CHAPTER 00. STATUS REGISTERS ..... 00—1

输入模式状态 00 REG S0_00, RO..... 00—1
输入模式状态 01 REG S0_01, RO..... 00—2
输入模式状态 02 REG S0_02, RO..... 00—2
输入模式状态 03 REG S0_03, RO..... 00—3
输入模式状态 04 REG S0_04, RO..... 00—3
输入模式状态 05 REG S0_05, RO..... 00—4
输入大小状态 00 REG S0_06, RO..... 00—4
输入大小状态 01 REG S0_07, RO..... 00—4
输入大小状态 02 REG S0_08, RO..... 00—5
MISC状态 00 REG S0_09, RO..... 00—5
MISC状态 01 REG S0_0A，RO..... 00—5
芯片ID 00 REG S0_0B, RO..... 00—6
芯片ID 01 REG S0_0C, RO ..... 00—6
芯片ID 02 REG S0_0D, RO ..... 00—6
通用输入输出 状态 00 REG S0_0E, RO..... 00—7
中断状态 00 REG S0_0F, RO..... 00—7
视频状态 00 REG S0_10, RO..... 00—8
视频状态 01 REG S0_11, RO..... 00—8
视频状态 02 REG S0_12, RO..... 00—8
MEM_FF 状态 00 REG S0_13, RO..... 00—9
MEM_FF 状态 00 REG S0_14, RO..... 00—9
DEINT 状态 00 REG S0_15, RO..... 00—9
同步进程状态 00 REG S0_16, RO ..... 00—10
同步进程状态 01 REG S0_17, RO ..... 00—10
同步进程状态 02 REG S0_18, RO ..... 00—10
同步进程状态 03 REG S0_19, RO ..... 00—11
同步进程状态 04 REG S0_1A，RO..... 00—11
同步进程状态 05 REG S0_1B, RO..... 00—11
同步进程状态 06 REG S0_1C, RO ..... 00—11
同步进程状态 07 REG S0_1D, RO ..... 00—12
同步进程状态 08 REG S0_1E, RO ..... 00—12
测试总线 状态 00 REG S0_1F, RO ..... 00—12
测试FIFO 状态 00 REG S0_20, RO ..... 00—12
测试FIFO 状态 01 REG S0_21, RO ..... 00—13
CRC RFF 状态 00 REG S0_22, RO ..... 00—13
CRC PB 状态 00 REG S0_23, RO ..... 00—13
CRC状态 00 REG S0_24, RO ..... 00—13
CRC状态 01 REG S0_25, RO ..... 00—14
CRC状态 02 REG S0_26, RO ..... 00—14
CRC状态 03 REG S0_27, RO ..... 00—14
CRC状态 04 REG S0_28, RO ..... 00—14
CRC状态 05 REG S0_29, RO ..... 00—15
CRC状态 06 REG S0_2A，RO..... 00—15
CRC状态 07 REG S0_2B, RO..... 00—15
CRC状态 08 REG S0_2C, RO ..... 00—15
CRC状态 09 REG S0_2D, RO ..... 00—16
测试总线 状态 01 REG S0_2E, RO ..... 00—16
测试总线 状态 02 REG S0_2F, RO ..... 00—16

CHAPTER 01. INPUT FORMATTER REGISTERS ..... 01—1

INPUT_FORMATTER 00 REG S1_00, R/W ..... 01—1
INPUT_FORMATTER 01 REG S1_01, R/W ..... 01—2
INPUT_FORMATTER 02 REG S1_02, R/W ..... 01—3
INPUT_FORMATTER 03 REG S1_03, R/W ..... 01—4
INPUT_FORMATTER 04 REG S1_04, R/W ..... 01—4
INPUT_FORMATTER 05 REG S1_05, R/W ..... 01—4
INPUT_FORMATTER 06 REG S1_06, R/W ..... 01—4
INPUT_FORMATTER 07 REG S1_07, R/W ..... 01—5
INPUT_FORMATTER 08 REG S1_08, R/W ..... 01—5
INPUT_FORMATTER 09 REG S1_09, R/W ..... 01—5
INPUT_FORMATTER 0A REG S1_0A, R/W ..... 01—5
INPUT_FORMATTER 0B REG S1_0B, R/W ..... 01—6
INPUT_FORMATTER 0C REG S1_0C, R/W ..... 01—6
INPUT_FORMATTER 0D REG S1_0D, R/W ..... 01—7
INPUT_FORMATTER 0E REG S1_0E, R/W ..... 01—7
INPUT_FORMATTER 0F REG S1_0F, R/W ..... 01—7
INPUT_FORMATTER 10 REG S1_10, R/W ..... 01—7
INPUT_FORMATTER 11 REG S1_11, R/W ..... 01—8
INPUT_FORMATTER 12 REG S1_12, R/W ..... 01—8
INPUT_FORMATTER 13 REG S1_13, R/W ..... 01—8
INPUT_FORMATTER 14 REG S1_14, R/W ..... 01—8
INPUT_FORMATTER 15 REG S1_15, R/W ..... 01—9
INPUT_FORMATTER 16 REG S1_16, R/W ..... 01—9
INPUT_FORMATTER 17 REG S1_17, R/W ..... 01—9
INPUT_FORMATTER 18 REG S1_18, R/W ..... 01—9
INPUT_FORMATTER 19 REG S1_19, R/W ..... 01—10
INPUT_FORMATTER 1A REG S1_1A, R/W ..... 01—10
INPUT_FORMATTER 1B REG S1_1B, R/W ..... 01—10
INPUT_FORMATTER 1C REG S1_1C, R/W ..... 01—10
INPUT_FORMATTER 1D REG S1_1D, R/W ..... 01—11
INPUT_FORMATTER 1E REG S1_1E, R/W ..... 01—11
INPUT_FORMATTER 1F REG S1_1F, R/W ..... 01—11
INPUT_FORMATTER 20 REG S1_20, R/W ..... 01—11
INPUT_FORMATTER 21 REG S1_21, R/W ..... 01—12
INPUT_FORMATTER 22 REG S1_22, R/W ..... 01—12
INPUT_FORMATTER 23 REG S1_23, R/W ..... 01—12
INPUT_FORMATTER 24 REG S1_24, R/W ..... 01—12
INPUT_FORMATTER 25 REG S1_25, R/W ..... 01—13
INPUT_FORMATTER 26 REG S1_26, R/W ..... 01—13
INPUT_FORMATTER 27 REG S1_27, R/W ..... 01—13
INPUT_FORMATTER 28 REG S1_28, R/W ..... 01—14
INPUT_FORMATTER 29 REG S1_29, R/W ..... 01—14
INPUT_FORMATTER 2A REG S1_2A, R/W ..... 01—15

CHAPTER 02. DEINTERLACER REGISTERS ..... 02—1

DEINTERLACER 00 REG S2_00, R/W ..... 02—1
DEINTERLACER 01 REG S2_01, R/W ..... 02—1
DEINTERLACER 02 REG S2_02, R/W ..... 02—2
DEINTERLACER 03 REG S2_03, R/W ..... 02—2
DEINTERLACER 04 REG S2_04, R/W ..... 02—3
DEINTERLACER 05 REG S2_05, R/W ..... 02—3
DEINTERLACER 06 REG S2_06, R/W ..... 02—3
DEINTERLACER 07 REG S2_07, R/W ..... 02—4
DEINTERLACER 08 REG S2_08, R/W ..... 02—4
DEINTERLACER 09 REG S2_09, R/W ..... 02—4

CHAPTER 01. 我 NPUT F 或物质 R 注册器..... 01—1
INPUT_FORMATTER 00 REG S1_00, R/W.....01—1
INPUT_FORMATTER 01 REG S1_01, R/W.....01—2
INPUT_FORMATTER 02 REG S1_02, R/W.....01—3
INPUT_FORMATTER 03 REG S1_03, R/W.....01—4
INPUT_FORMATTER 04 REG S1_04, R/W.....01—4
INPUT_FORMATTER 05 REG S1_05, R/W.....01—4
INPUT_FORMATTER 06 REG S1_06, R/W.....01—4
INPUT_FORMATTER 07 REG S1_07, R/W.....01—5
INPUT_FORMATTER 08 REG S1_08, R/W.....01—5
INPUT_FORMATTER 09 REG S1_09, R/W.....01—5
INPUT_FORMATTER 0A REG S1_0A，R/W.....01—5
INPUT_FORMATTER 0B REG S1_0B, R/W.....01—6
INPUT_FORMATTER 0C REG S1_0C, R/W.....01—6
INPUT_FORMATTER 0D REG S1_0D, R/W .....01—7
INPUT_FORMATTER 0E REG S1_0E, R/W.....01—7
INPUT_FORMATTER 0F REG S1_0F, R/W .....01—7
INPUT_FORMATTER 10 REG S1_10, R/W.....01—7
INPUT_FORMATTER 11 REG S1_11, R/W.....01—8
INPUT_FORMATTER 12 REG S1_12, R/W.....01—8
INPUT_FORMATTER 13 REG S1_13, R/W.....01—8
INPUT_FORMATTER 14 REG S1_14, R/W.....01—8
INPUT_FORMATTER 15 REG S1_15, R/W.....01—9
INPUT_FORMATTER 16 REG S1_16, R/W.....01—9
INPUT_FORMATTER 17 REG S1_17, R/W.....01—9
INPUT_FORMATTER 18 REG S1_18, R/W.....01—9
INPUT_FORMATTER 19 REG S1_19, R/W.....01—10
INPUT_FORMATTER 1A REG S1_1A，R/W.....01—10
INPUT_FORMATTER 1B REG S1_1B, R/W.....01—10
INPUT_FORMATTER 1C REG S1_1C, R/W.....01—10
INPUT_FORMATTER 1D REG S1_1D, R/W .....01—11
INPUT_FORMATTER 1E REG S1_1E, R/W.....01—11
INPUT_FORMATTER 1F REG S1_1F, R/W .....01—11
INPUT_FORMATTER 20 REG S1_20, R/W.....01—11
INPUT_FORMATTER 21 REG S1_21, R/W.....01—12
INPUT_FORMATTER 22 REG S1_22, R/W.....01—12
INPUT_FORMATTER 23 REG S1_23, R/W.....01—12
INPUT_FORMATTER 24 REG S1_24, R/W.....01—12
INPUT_FORMATTER 25 REG S1_25, R/W.....01—13
INPUT_FORMATTER 26 REG S1_26, R/W.....01—13
INPUT_FORMATTER 27 REG S1_27, R/W.....01—13
INPUT_FORMATTER 28 REG S1_28, R/W.....01—14
INPUT_FORMATTER 29 REG S1_29, R/W.....01—14
INPUT_FORMATTER 2A REG S1_2A，R/W.....01—15

CHAPTER 02. DEINTERLACER REGISTERS ..... 02—1
DEINTERLACER 00 REG S2_00, R/W.....02—1
DEINTERLACER 01 REG S2_01, R/W.....02—1
DEINTERLACER 02 REG S2_02, R/W.....02—2
DEINTERLACER 03 REG S2_03, R/W.....02—2
DEINTERLACER 04 REG S2_04, R/W.....02—3
DEINTERLACER 05 REG S2_05, R/W.....02—3
DEINTERLACER 06 REG S2_06, R/W.....02—3
DEINTERLACER 07 REG S2_07, R/W.....02—4
DEINTERLACER 08 REG S2_08, R/W.....02—4
DEINTERLACER 09 REG S2_09, R/W.....02—4

DEINTERLACER 0A REG S2_0A, R/W ..... 02—5
DEINTERLACER 0B REG S2_0B, R/W ..... 02—5
DEINTERLACER 0C REG S2_0C, R/W ..... 02—6
DEINTERLACER 0D REG S2_0D, R/W ..... 02—6
DEINTERLACER 0E REG S2_0E, R/W ..... 02—6
DEINTERLACER 0F REG S2_0F, R/W ..... 02—7
DEINTERLACER 10 REG S2_10, R/W ..... 02—7
DEINTERLACER 11 REG S2_11, R/W ..... 02—8
DEINTERLACER 12 REG S2_12, R/W ..... 02—8
DEINTERLACER 13 REG S2_13, R/W ..... 02—9
DEINTERLACER 14 REG S2_14, R/W ..... 02—9
DEINTERLACER 15 REG S2_15, R/W ..... 02—9
DEINTERLACER 16 REG S2_16, R/W ..... 02—10
DEINTERLACER 17 REG S2_17, R/W ..... 02—11
DEINTERLACER 18 REG S2_18, R/W ..... 02—12
DEINTERLACER 19 REG S2_19, R/W ..... 02—12
DEINTERLACER 1A REG S2_1A, R/W ..... 02—12
DEINTERLACER 1B REG S2_1B, R/W ..... 02—13
DEINTERLACER 1C REG S2_1C, R/W ..... 02—13
DEINTERLACER 1D REG S2_1D, R/W ..... 02—13
DEINTERLACER 1E REG S2_1E, R/W ..... 02—13
DEINTERLACER 1F REG S2_1F, R/W ..... 02—14
DEINTERLACER 20 REG S2_20, R/W ..... 02—14
DEINTERLACER 21 REG S2_21, R/W ..... 02—14
DEINTERLACER 22 REG S2_22, R/W ..... 02—15
DEINTERLACER 23 REG S2_23, R/W ..... 02—15
DEINTERLACER 24 REG S2_24, R/W ..... 02—15
DEINTERLACER 25 REG S2_25, R/W ..... 02—16
DEINTERLACER 26 REG S2_26, R/W ..... 02—16
DEINTERLACER 27 REG S2_27, R/W ..... 02—16
DEINTERLACER 28 REG S2_28, R/W ..... 02—16
DEINTERLACER 29 REG S2_29, R/W ..... 02—17
DEINTERLACER 2A REG S2_2A, R/W ..... 02—17
DEINTERLACER 2B REG S2_2B, R/W ..... 02—17
DEINTERLACER 2C REG S2_2C, R/W ..... 02—17
DEINTERLACER 2D REG S2_2D, R/W ..... 02—18
DEINTERLACER 2E REG S2_2E, R/W ..... 02—18
DEINTERLACER 2F REG S2_2F, R/W ..... 02—18
DEINTERLACER 30 REG S2_30, R/W ..... 02—18
DEINTERLACER 31 REG S2_31, R/W ..... 02—19
DEINTERLACER 32 REG S2_32, R/W ..... 02—19
DEINTERLACER 33 REG S2_33, R/W ..... 02—20
DEINTERLACER 34 REG S2_34, R/W ..... 02—20
DEINTERLACER 35 REG S2_35, R/W ..... 02—21
DEINTERLACER 36 REG S2_36, R/W ..... 02—21
DEINTERLACER 37 REG S2_37, R/W ..... 02—21
DEINTERLACER 38 REG S2_38, R/W ..... 02—22
DEINTERLACER 39 REG S2_39, R/W ..... 02—22
DEINTERLACER 3A REG S2_3A, R/W ..... 02—23
DEINTERLACER 3B REG S2_3B, R/W ..... 02—23
DEINTERLACER 3C REG S2_3C, R/W ..... 02—24

CHAPTER 03. HD_BYPS REGISTERS ..... 03—1

HD_BYPS 00 REG S1_30, R/W ..... 03—1
HD_BYPS 01 REG S1_31, R/W ..... 03—1
HD_BYPS 02 REG S1_32, R/W ..... 03—2
HD_BYPS 03 REG S1_33, R/W ..... 03—2

DEINTERLACER 0A REG S2_0A，R/W ..... 02—5
DEINTERLACER 0B REG S2_0B, R/W ..... 02—5
DEINTERLACER 0C REG S2_0C, R/W ..... 02—6
DEINTERLACER 0D REG S2_0D, R/W ..... 02—6
DEINTERLACER 0E REG S2_0E, R/W ..... 02—6
DEINTERLACER 0F REG S2_0F, R/W ..... 02—7
DEINTERLACER 10 REG S2_10, R/W ..... 02—7
DEINTERLACER 11 REG S2_11, R/W ..... 02—8
DEINTERLACER 12 REG S2_12, R/W ..... 02—8
DEINTERLACER 13 REG S2_13, R/W ..... 02—9
DEINTERLACER 14 REG S2_14, R/W ..... 02—9
DEINTERLACER 15 REG S2_15, R/W ..... 02—9
DEINTERLACER 16 REG S2_16, R/W ..... 02—10
DEINTERLACER 17 REG S2_17, R/W ..... 02—11
DEINTERLACER 18 REG S2_18, R/W ..... 02—12
DEINTERLACER 19 REG S2_19, R/W ..... 02—12
DEINTERLACER 1A REG S2_1A，R/W ..... 02—12
DEINTERLACER 1B REG S2_1B, R/W ..... 02—13
DEINTERLACER 1C REG S2_1C, R/W ..... 02—13
DEINTERLACER 1D REG S2_1D, R/W ..... 02—13
DEINTERLACER 1E REG S2_1E, R/W ..... 02—13
DEINTERLACER 1F REG S2_1F, R/W ..... 02—14
DEINTERLACER 20 REG S2_20, R/W ..... 02—14
DEINTERLACER 21 REG S2_21, R/W ..... 02—14
DEINTERLACER 22 REG S2_22, R/W ..... 02—15
DEINTERLACER 23 REG S2_23, R/W ..... 02—15
DEINTERLACER 24 REG S2_24, R/W ..... 02—15
DEINTERLACER 25 REG S2_25, R/W ..... 02—16
DEINTERLACER 26 REG S2_26, R/W ..... 02—16
DEINTERLACER 27 REG S2_27, R/W ..... 02—16
DEINTERLACER 28 REG S2_28, R/W ..... 02—16
DEINTERLACER 29 REG S2_29, R/W ..... 02—17
DEINTERLACER 2A REG S2_2A，R/W ..... 02—17
DEINTERLACER 2B REG S2_2B, R/W ..... 02—17
DEINTERLACER 2C REG S2_2C, R/W ..... 02—17
DEINTERLACER 2D REG S2_2D, R/W ..... 02—18
DEINTERLACER 2E REG S2_2E, R/W ..... 02—18
DEINTERLACER 2F REG S2_2F, R/W ..... 02—18
DEINTERLACER 30 REG S2_30, R/W ..... 02—18
DEINTERLACER 31 REG S2_31, R/W ..... 02—19
DEINTERLACER 32 REG S2_32, R/W ..... 02—19
DEINTERLACER 33 REG S2_33, R/W ..... 02—20
DEINTERLACER 34 REG S2_34, R/W ..... 02—20
DEINTERLACER 35 REG S2_35, R/W ..... 02—21
DEINTERLACER 36 REG S2_36, R/W ..... 02—21
DEINTERLACER 37 REG S2_37, R/W ..... 02—21
DEINTERLACER 38 REG S2_38, R/W ..... 02—22
DEINTERLACER 39 REG S2_39, R/W ..... 02—22
DEINTERLACER 3A REG S2_3A，R/W ..... 02—23
DEINTERLACER 3B REG S2_3B, R/W ..... 02—23
DEINTERLACER 3C REG S2_3C, R/W ..... 02—24

CHAPTER 03. HD_BYPS REGISTERS ..... 03—1

HD_BYPS 00 REG S1_30, R/W ..... 03—1
HD_BYPS 01 REG S1_31, R/W ..... 03—1
HD_BYPS 02 REG S1_32, R/W ..... 03—2
HD_BYPS 03 REG S1_33, R/W ..... 03—2

HD_BYPS 04 REG S1_34, R/W ..... 03—2
HD_BYPS 05 REG S1_35, R/W ..... 03—2
HD_BYPS 06 REG S1_36, R/W ..... 03—3
HD_BYPS 07 REG S1_37, R/W ..... 03—3
HD_BYPS 08 REG S1_38, R/W ..... 03—3
HD_BYPS 09 REG S1_39, R/W ..... 03—3
HD_BYPS 0A REG S1_3A, R/W ..... 03—4
HD_BYPS 0B REG S1_3B, R/W ..... 03—4
HD_BYPS 0C REG S1_3C, R/W ..... 03—4
HD_BYPS 0D REG S1_3D, R/W ..... 03—4
HD_BYPS 0E REG S1_3E, R/W ..... 03—5
HD_BYPS 0F REG S1_3F, R/W ..... 03—5
HD_BYPS 10 REG S1_40, R/W ..... 03—5
HD_BYPS 11 REG S1_41, R/W ..... 03—5
HD_BYPS 12 REG S1_42, R/W ..... 03—6
HD_BYPS 13 REG S1_43, R/W ..... 03—6
HD_BYPS 14 REG S1_44, R/W ..... 03—6
HD_BYPS 15 REG S1_45, R/W ..... 03—6
HD_BYPS 16 REG S1_46, R/W ..... 03—7
HD_BYPS 17 REG S1_47, R/W ..... 03—7
HD_BYPS 18 REG S1_48, R/W ..... 03—7
HD_BYPS 19 REG S1_49, R/W ..... 03—7
HD_BYPS 1A REG S1_4A, R/W ..... 03—8
HD_BYPS 1B REG S1_4B, R/W ..... 03—8
HD_BYPS 1C REG S1_4C, R/W ..... 03—8
HD_BYPS 1D REG S1_4D, R/W ..... 03—8
HD_BYPS 1E REG S1_4E, R/W ..... 03—9
HD_BYPS 1F REG S1_4F, R/W ..... 03—9
HD_BYPS 20 REG S1_50, R/W ..... 03—9
HD_BYPS 21 REG S1_51, R/W ..... 03—9
HD_BYPS 22 REG S1_52, R/W ..... 03—10
HD_BYPS 23 REG S1_53, R/W ..... 03—10
HD_BYPS 24 REG S1_54, R/W ..... 03—10
HD_BYPS 25 REG S1_55, R/W ..... 03—10

CHAPTER 04. MISCELLANEOUS REGISTERS ..... 04—1

PLL648 CONTROL 00 REG S0_40, R/W ..... 04—1
PLL648 CONTROL 01 REG S0_41, R/W ..... 04—2
PLL648 CONTROL 02 REG S0_42, R/W ..... 04—3
PLL648 CONTROL 03 REG S0_43, R/W ..... 04—3
DAC CONTROL 00 REG S0_44, R/W ..... 04—4
DAC CONTROL 01 REG S0_45, R/W ..... 04—5
RESET CONTROL 00 REG S0_46, R/W ..... 04—6
RESET CONTROL 01 REG S0_47, R/W ..... 04—7
PAD CONTROL 00 REG S0_48, R/W ..... 04—8
PAD CONTROL 01 REG S0_49, R/W ..... 04—9
PAD CONTROL 02 REG S0_4A, R/W ..... 04—9
DAC_MUX CONTROL 00 REG S0_4B, R/W ..... 04—10
TEST BUS CONTROL 00 REG S0_4D, R/W ..... 04—10
DIG_OUT CONTROL 00 REG S0_4E, R/W ..... 04—10
CLK/SYNC CONTROL 00 REG S0_4F, R/W ..... 04—11
BLANK CONTROL 00 REG S0_50, R/W ..... 04—12
GPIO CONTROL 00 REG S0_52, R/W ..... 04—13
GPIO CONTROL 01 REG S0_53, R/W ..... 04—14
GPIO CONTROL 02 REG S0_54, R/W ..... 04—15
INVT_RING CONTROL 00 REG S0_57, R/W ..... 04—15
INTERRUPT CONTROL 00 REG S0_58, R/W ..... 04—16

HD_BYPS 04 REG S1_34, R/W ..... 03—2
HD_BYPS 05 REG S1_35, R/W ..... 03—2
HD_BYPS 06 REG S1_36, R/W ..... 03—3
HD_BYPS 07 REG S1_37, R/W ..... 03—3
HD_BYPS 08 REG S1_38, R/W ..... 03—3
HD_BYPS 09 REG S1_39, R/W ..... 03—3
HD_详细参数 0A REG S1_3A，R/W ..... 03—4
HD_BYPS 0B REG S1_3B, R/W ..... 03—4
HD_BYPS 0C REG S1_3C, R/W ..... 03—4
HD_BYPS 0D REG S1_3D, R/W ..... 03—4
HD_BYPS 0E REG S1_3E, R/W ..... 03—5
HD_BYPS 0F REG S1_3F, R/W ..... 03—5
HD_BYPS 10 REG S1_40, R/W ..... 03—5
HD_BYPS 11 REG S1_41, R/W ..... 03—5
HD_BYPS 12 REG S1_42, R/W ..... 03—6
HD_BYPS 13 REG S1_43, R/W ..... 03—6
HD_BYPS 14 REG S1_44, R/W ..... 03—6
HD_BYPS 15 REG S1_45, R/W ..... 03—6
HD_BYPS 16 REG S1_46, R/W ..... 03—7
HD_BYPS 17 REG S1_47, R/W ..... 03—7
HD_BYPS 18 REG S1_48, R/W ..... 03—7
HD_BYPS 19 REG S1_49, R/W ..... 03—7
HD_详细参数 1A REG S1_4A，R/W ..... 03—8
HD_BYPS 1B REG S1_4B, R/W ..... 03—8
HD_BYPS 1C REG S1_4C, R/W ..... 03—8
HD_BYPS 1D REG S1_4D, R/W ..... 03—8
HD_BYPS 1E REG S1_4E, R/W ..... 03—9
HD_BYPS 1F REG S1_4F, R/W ..... 03—9
HD_BYPS 20 REG S1_50, R/W ..... 03—9
HD_BYPS 21 REG S1_51, R/W ..... 03—9
HD_BYPS 22 REG S1_52, R/W ..... 03—10
HD_BYPS 23 REG S1_53, R/W ..... 03—10
HD_BYPS 24 REG S1_54, R/W ..... 03—10
HD_BYPS 25 REG S1_55, R/W ..... 03—10

CHAPTER 04. MISCELLANEOUS REGISTERS ..... 04—1

PLL648 控制 00 REG S0_40, R/W ..... 04—1
PLL648 控制 01 REG S0_41, R/W ..... 04—2
PLL648 控制 02 REG S0_42, R/W ..... 04—3
PLL648 控制 03 REG S0_43, R/W ..... 04—3
数模转换器 控制 00 REG S0_44, R/W ..... 04—4
数模转换器 控制 01 REG S0_45, R/W ..... 04—5
重置 控制 00 REG S0_46, R/W ..... 04—6
重置 控制 01 REG S0_47, R/W ..... 04—7
PAD 控制 00 REG S0_48, R/W ..... 04—8
PAD 控制 01 REG S0_49, R/W ..... 04—9
PAD 控制 02 REG S0_4A，R/W ..... 04—9
DAC选通控制 00 REG S0_4B, R/W ..... 04—10
测试总线控制 00 REG S0_4D, R/W ..... 04—10
数字输出 控制 00 REG S0_4E, R/W ..... 04—10
时钟/同步控制 00 REG S0_4F, R/W ..... 04—11
空白 控制 00 REG S0_50, R/W ..... 04—12
通用输入输出 控制 00 REG S0_52, R/W ..... 04—13
通用输入输出 控制 01 REG S0_53, R/W ..... 04—14
通用输入输出 控制 02 REG S0_54, R/W ..... 04—15
INVT环路控制 00 REG S0_57, R/W ..... 04—15
中断控制 00 REG S0_58, R/W ..... 04—16

INTERRUPT CONTROL 01 REG S0_59, R/W ..... 04—16

CHAPTER 05. MEMORY REGISTERS ..... 05—1

MEMORY CONTROLLER 00 REG S4_00, R/W ..... 05—1
MEMORY CONTROLLER 01 REG S4_01, R/W ..... 05—1
MEMORY CONTROLLER 02 REG S4_02, R/W ..... 05—2
MEMORY CONTROLLER 03 REG S4_03, R/W ..... 05—2
MEMORY CONTROLLER 04 REG S4_04, R/W ..... 05—3
MEMORY CONTROLLER 05 REG S4_05, R/W ..... 05—4
MEMORY CONTROLLER 06 REG S4_06, R/W ..... 05—5
MEMORY CONTROLLER 07 REG S4_07, R/W ..... 05—6
MEMORY CONTROLLER 08 REG S4_08, R/W ..... 05—7
MEMORY CONTROLLER 09 REG S4_09, R/W ..... 05—8
MEMORY CONTROLLER 10 REG S4_0A, R/W ..... 05—9
MEMORY CONTROLLER 11 REG S4_0B, R/W ..... 05—10
MEMORY CONTROLLER 12 REG S4_0C, R/W ..... 05—11
MEMORY CONTROLLER 13 REG S4_0D, R/W ..... 05—12
MEMORY CONTROLLER 14 REG S4_0E, R/W ..... 05—13
MEMORY CONTROLLER 15 REG S4_0F, R/W ..... 05—13
MEMORY CONTROLLER 16 REG S4_10, R/W ..... 05—14
MEMORY CONTROLLER 17 REG S4_11, R/W ..... 05—15
MEMORY CONTROLLER 18 REG S4_12, R/W ..... 05—16
MEMORY CONTROLLER 19 REG S4_13, R/W ..... 05—16
MEMORY CONTROLLER 20 REG S4_14, R/W ..... 05—17
MEMORY CONTROLLER 21 REG S4_15, R/W ..... 05—18
MEMORY CONTROLLER 22 REG S4_16, R/W ..... 05—19
MEMORY CONTROLLER 23 REG S4_17, R/W ..... 05—19
MEMORY CONTROLLER 24 REG S4_18, R/W ..... 05—20
MEMORY CONTROLLER 25 REG S4_19, R/W ..... 05—21
MEMORY CONTROLLER 26 REG S4_1A, R/W ..... 05—22
MEMORY CONTROLLER 27 REG S4_1B, R/W ..... 05—23
MEMORY CONTROLLER 28 REG S4_1C, R/W ..... 05—24
MEMORY CONTROLLER 29 REG S4_1D, R/W ..... 05—25

CHAPTER 06. CAPTURE & PLAYBACK REGISTERS ..... 06—1

CAPTURE 00 REG S4_20, R/W ..... 06—1
CAPTURE 01 REG S4_21, R/W ..... 06—2
CAPTURE 02 REG S4_22, R/W ..... 06—3
CAPTURE 03 REG S4_23, R/W ..... 06—4
CAPTURE 04 REG S4_24, R/W ..... 06—4
CAPTURE 05 REG S4_25, R/W ..... 06—4
CAPTURE 06 REG S4_26, R/W ..... 06—4
CAPTURE 07 REG S4_27, R/W ..... 06—5
CAPTURE 08 REG S4_28, R/W ..... 06—5
CAPTURE 09 REG S4_29, R/W ..... 06—5
PLAY BACK 00 REG S4_2B, R/W ..... 06—6
PLAY BACK 01 REG S4_2C, R/W ..... 06—6
PLAY BACK 02 REG S4_2D, R/W ..... 06—7
PLAY BACK 03 REG S4_2E, R/W ..... 06—7
PLAY BACK 04 REG S4_2F, R/W ..... 06—7
CAPTURE AND PLAYBACK SHARED 00 REG S4_30, R/W ..... 06—8
CAPTURE AND PLAYBACK SHARED 01 REG S4_31, R/W ..... 06—8
CAPTURE AND PLAYBACK SHARED 02 REG S4_32, R/W ..... 06—8
CAPTURE AND PLAYBACK SHARED 03 REG S4_33, R/W ..... 06—9
CAPTURE AND PLAYBACK SHARED 04 REG S4_34, R/W ..... 06—9
CAPTURE AND PLAYBACK SHARED 05 REG S4_35, R/W ..... 06—9

中断控制 01 REG S0_59, R/W ..... 04—16

CHAPTER 05. M 内存 R 寄存器..... 05—1

存储控制器 00 REG S4_00, R/W..... 05—1
存储控制器 01 REG S4_01, R/W..... 05—1
存储控制器 02 REG S4_02, R/W..... 05—2
存储控制器 03 REG S4_03, R/W..... 05—2
存储控制器 04 REG S4_04, R/W..... 05—3
存储控制器 05 REG S4_05, R/W..... 05—4
存储控制器 06 REG S4_06, R/W..... 05—5
存储控制器 07 REG S4_07, R/W..... 05—6
存储控制器 08 REG S4_08, R/W..... 05—7
存储控制器 09 REG S4_09, R/W..... 05—8
存储控制器 10 REG S4_0A，R/W..... 05—9
存储控制器 11 REG S4_0B, R/W ..... 05—10
存储控制器 12 REG S4_0C, R/W..... 05—11
存储控制器 13 REG S4_0D, R/W ..... 05—12
存储控制器 14 REG S4_0E, R/W ..... 05—13
存储控制器 15 REG S4_0F, R/W ..... 05—13
存储控制器 16 REG S4_10, R/W ..... 05—14
存储控制器 17 REG S4_11, R/W ..... 05—15
存储控制器 18 REG S4_12, R/W ..... 05—16
存储控制器 19 REG S4_13, R/W ..... 05—16
存储控制器 20 REG S4_14, R/W ..... 05—17
存储控制器 21 REG S4_15, R/W ..... 05—18
存储控制器 22 REG S4_16, R/W ..... 05—19
存储控制器 23 REG S4_17, R/W ..... 05—19
存储控制器 24 REG S4_18, R/W ..... 05—20
存储控制器 25 REG S4_19, R/W ..... 05—21
存储控制器 26 REG S4_1A，R/W..... 05—22
存储控制器 27 REG S4_1B, R/W ..... 05—23
存储控制器 28 REG S4_1C, R/W..... 05—24
存储控制器 29 REG S4_1D, R/W ..... 05—25

CHAPTER 06. CAPTURE & PLAY BACK R 寄存器..... 06—1

捕获 00 REG S4_20, R/W..... 06—1
捕获 01 REG S4_21, R/W..... 06—2
捕获 02 REG S4_22, R/W..... 06—3
捕获 03 REG S4_23, R/W..... 06—4
捕获 04 REG S4_24, R/W..... 06—4
捕获 05 REG S4_25, R/W..... 06—4
捕获 06 REG S4_26, R/W..... 06—4
捕获 07 REG S4_27, R/W..... 06—5
捕获 08 REG S4_28, R/W..... 06—5
捕获 09 REG S4_29, R/W..... 06—5
播放后退 00 REG S4_2B, R/W..... 06—6
播放后退 01 REG S4_2C, R/W..... 06—6
播放后退 02 REG S4_2D, R/W ..... 06—7
播放后退 03 REG S4_2E, R/W..... 06—7
播放后退 04 REG S4_2F, R/W ..... 06—7
共享 00 的捕获和回放 REG S4_30, R/W..... 06—8
共享 01 的捕获和回放 REG S4_31, R/W..... 06—8
共享 02 的捕获和回放 REG S4_32, R/W..... 06—8
共享 03 的捕获和回放 REG S4_33, R/W..... 06—9
共享 04 的捕获和回放 REG S4_34, R/W..... 06—9
共享 05 的捕获和回放 REG S4_35, R/W..... 06—9

CAPTURE AND PLAYBACK SHARED 06 REG S4_36, R/W ..... 06—9
CAPTURE AND PLAYBACK SHARED 07 REG S4_37, R/W ..... 06—10
CAPTURE AND PLAYBACK SHARED 08 REG S4_38, R/W ..... 06—10
CAPTURE AND PLAYBACK SHARED 09 REG S4_39, R/W ..... 06—10
CAPTURE AND PLAYBACK SHARED 10 REG S4_3A, R/W ..... 06—11
CAPTURE AND PLAYBACK SHARED 11 REG S4_3B, R/W ..... 06—11
CAPTURE AND PLAYBACK SHARED 12 REG S4_3C, R/W ..... 06—11
CAPTURE AND PLAYBACK SHARED 13 REG S4_3D, R/W ..... 06—12
CAPTURE AND PLAYBACK SHARED 14 REG S4_3E, R/W ..... 06—12
CAPTURE AND PLAYBACK SHARED 15 REG S4_3F, R/W ..... 06—12
CAPTURE AND PLAYBACK SHARED 16 REG S4_40, R/W ..... 06—13

CHAPTER 07. WRITE & READ FIFO REGISTERS ..... 07—1

WRITE FIFO 00 REG S4_41, R/W ..... 07—1
WRITE FIFO 01 REG S4_42, R/W ..... 07—1
WRITE FIFO 02 REG S4_43, R/W ..... 07—2
WRITE FIFO 03 REG S4_44, R/W ..... 07—2
WRITE FIFO 04 REG S4_45, R/W ..... 07—2
WRITE FIFO 05 REG S4_46, R/W ..... 07—2
WRITE FIFO 06 REG S4_47, R/W ..... 07—3
WRITE FIFO 07 REG S4_48, R/W ..... 07—3
WRITE FIFO 08 REG S4_49, R/W ..... 07—3
WRITE FIFO 09 REG S4_4A, R/W ..... 07—4
WRITE FIFO 10 REG S4_4B, R/W ..... 07—4
READ FIFO 00 REG S4_4D, R/W ..... 07—5
READ FIFO 01 REG S4_4E, R/W ..... 07—5
READ FIFO 02 REG S4_4F, R/W ..... 07—6
READ FIFO 03 REG S4_50, R/W ..... 07—6
READ FIFO AND WRITE FIFO SHARED 00 REG S4_51, R/W ..... 07—7
READ FIFO AND WRITE FIFO SHARED 01 REG S4_52, R/W ..... 07—7
READ FIFO AND WRITE FIFO SHARED 02 REG S4_53, R/W ..... 07—7
READ FIFO AND WRITE FIFO SHARED 03 REG S4_54, R/W ..... 07—7
READ FIFO AND WRITE FIFO SHARED 04 REG S4_55, R/W ..... 07—8
READ FIFO AND WRITE FIFO SHARED 05 REG S4_56, R/W ..... 07—8
READ FIFO AND WRITE FIFO SHARED 06 REG S4_57, R/W ..... 07—8
READ FIFO AND WRITE FIFO SHARED 07 REG S4_58, R/W ..... 07—8
READ FIFO AND WRITE FIFO SHARED 08 REG S4_59, R/W ..... 07—9
READ FIFO AND WRITE FIFO SHARED 09 REG S4_5A, R/W ..... 07—9
READ FIFO AND WRITE FIFO SHARED 10 REG S4_5B, R/W ..... 07—9

CHAPTER 08. VIDEO PROCESSOR REGISTERS ..... 08—1

VDS_PROC 00 REG S3_00, R/W ..... 08—1
VDS_PROC 01 REG S3_01, R/W ..... 08—2
VDS_PROC 02 REG S3_02, R/W ..... 08—2
VDS_PROC 03 REG S3_03, R/W ..... 08—2
VDS_PROC 04 REG S3_04, R/W ..... 08—3
VDS_PROC 05 REG S3_05, R/W ..... 08—3
VDS_PROC 06 REG S3_06, R/W ..... 08—3
VDS_PROC 07 REG S3_07, R/W ..... 08—3
VDS_PROC 08 REG S3_08, R/W ..... 08—4
VDS_PROC 09 REG S3_09, R/W ..... 08—4
VDS_PROC 10 REG S3_0A, R/W ..... 08—4
VDS_PROC 11 REG S3_0B, R/W ..... 08—5
VDS_PROC 12 REG S3_0C, R/W ..... 08—5
VDS_PROC 13 REG S3_0D, R/W ..... 08—5
VDS_PROC 14 REG S3_0E, R/W ..... 08—6

共享 06 的捕获和回放 REG S4_36, R/W..... 06—9
共享 07 的捕获和回放 REG S4_37, R/W ..... 06—10
共享 08 的捕获和回放 REG S4_38, R/W ..... 06—10
共享 09 的捕获和回放 REG S4_39, R/W ..... 06—10
共享 10 的捕获和回放 REG S4_3A，R/W..... 06—11
共享 11 的捕获和回放 REG S4_3B, R/W .....06—11
共享 12 的捕获和回放 REG S4_3C, R/W..... 06—11
共享 13 的捕获和回放 REG S4_3D, R/W .....06—12
共享 14 的捕获和回放 REG S4_3E, R/W ..... 06—12
共享 15 的捕获和回放 REG S4_3F, R/W ..... 06—12
共享 16 的捕获和回放 REG S4_40, R/W ..... 06—13

CHAPTER 07. 写入与读取先进先出寄存器..... 07—1

写入FIFO 00 REG S4_41, R/W..... 07—1
写入FIFO 01 REG S4_42, R/W..... 07—1
写入FIFO 02 REG S4_43, R/W..... 07—2
写入FIFO 03 REG S4_44, R/W..... 07—2
写入FIFO 04 REG S4_45, R/W..... 07—2
写入FIFO 05 REG S4_46, R/W..... 07—2
写入FIFO 06 REG S4_47, R/W..... 07—3
写入FIFO 07 REG S4_48, R/W..... 07—3
写入FIFO 08 REG S4_49, R/W..... 07—3
写入FIFO 09 REG S4_4A，R/W..... 07—4
写入FIFO 10 REG S4_4B, R/W.....07—4
读取FIFO 00 REG S4_4D, R/W .....07—5
读取FIFO 01 REG S4_4E, R/W..... 07—5
读取FIFO 02 REG S4_4F, R/W .....07—6
读取FIFO 03 REG S4_50, R/W..... 07—6
读写FIFO共享 00 REG S4_51, R/W..... 07—7
读写FIFO共享 01 REG S4_52, R/W..... 07—7
读写FIFO共享 02 REG S4_53, R/W..... 07—7
读写FIFO共享 03 REG S4_54, R/W..... 07—7
读写FIFO共享 04 REG S4_55, R/W..... 07—8
读写FIFO共享 05 REG S4_56, R/W..... 07—8
读写FIFO共享 06 REG S4_57, R/W..... 07—8
读写FIFO共享 07 REG S4_58, R/W..... 07—8
读写FIFO共享 08 REG S4_59, R/W..... 07—9
读写FIFO共享 09 REG S4_5A，R/W..... 07—9
读写FIFO共享 10 REG S4_5B, R/W..... 07—9

CHAPTER 08. V 想象 P 处理器 R 寄存器..... 08—1

VDS_PROC 00 REG S3_00, R/W.....08—1
VDS_PROC 01 REG S3_01, R/W.....08—2
VDS_PROC 02 REG S3_02, R/W.....08—2
VDS_PROC 03 REG S3_03, R/W.....08—2
VDS_PROC 04 REG S3_04, R/W.....08—3
VDS_PROC 05 REG S3_05, R/W.....08—3
VDS_PROC 06 REG S3_06, R/W.....08—3
VDS_PROC 07 REG S3_07, R/W.....08—3
VDS_PROC 08 REG S3_08, R/W.....08—4
VDS_PROC 09 REG S3_09, R/W.....08—4
VDS_PROC 10 REG S3_0A，R/W..... 08—4
VDS_PROC 11 REG S3_0B, R/W.....08—5
VDS_PROC 12 REG S3_0C, R/W.....08—5
VDS_PROC 13 REG S3_0D, R/W .....08—5
VDS_PROC 14 REG S3_0E, R/W.....08—6

VDS_PROC 15
VDS_PROC 16
VDS_PROC 17
VDS_PROC 18
VDS_PROC 19
VDS_PROC 20
VDS_PROC 21
VDS_PROC 22
VDS_PROC 23
VDS_PROC 24
VDS_PROC 25
VDS_PROC 26
VDS_PROC 27
VDS_PROC 28
VDS_PROC 29
VDS_PROC 30
VDS_PROC 31
VDS_PROC 32
VDS_PROC 33
VDS_PROC 34
VDS_PROC 35
VDS_PROC 36
VDS_PROC 37
VDS_PROC 38
VDS_PROC 39
VDS_PROC 40
VDS_PROC 41
VDS_PROC 42
VDS_PROC 43
VDS_PROC 44
VDS_PROC 45
VDS_PROC 46
VDS_PROC 47
VDS_PROC 48
VDS_PROC 49
VDS_PROC 50
VDS_PROC 51
VDS_PROC 52
VDS_PROC 53
VDS_PROC 54
VDS_PROC 55
VDS_PROC 56
VDS_PROC 57
VDS_PROC 58
VDS_PROC 59
VDS_PROC 60
VDS_PROC 61
VDS_PROC 62
VDS_PROC 63
VDS_PROC 64
VDS_PROC 65
VDS_PROC 66
VDS_PROC 67
VDS_PROC 68
VDS_PROC 69
VDS_PROC 70
VDS_PROC 71
VDS_PROC 72

REG S3_0F, R/W ..... 08—6
REG S3_10, R/W ..... 08—6
REG S3_11, R/W ..... 08—7
REG S3_12, R/W ..... 08—7
REG S3_13, R/W ..... 08—7
REG S3_14, R/W ..... 08—8
REG S3_15, R/W ..... 08—8
REG S3_16, R/W ..... 08—8
REG S3_17, R/W ..... 08—9
REG S3_18, R/W ..... 08—9
REG S3_19, R/W ..... 08—10
REG S3_1A, R/W ..... 08—10
REG S3_1B, R/W ..... 08—11
REG S3_1C, R/W ..... 08—11
REG S3_1D, R/W ..... 08—11
REG S3_1E, R/W ..... 08—11
REG S3_1F, R/W ..... 08—12
REG S3_20, R/W ..... 08—12
REG S3_21, R/W ..... 08—13
REG S3_22, R/W ..... 08—13
REG S3_23, R/W ..... 08—13
REG S3_24, R/W ..... 08—14
REG S3_25, R/W ..... 08—14
REG S3_26, R/W ..... 08—15
REG S3_27, R/W ..... 08—15
REG S3_28, R/W ..... 08—15
REG S3_29, R/W ..... 08—16
REG S3_2A, R/W ..... 08—16
REG S3_2B, R/W ..... 08—16
REG S3_2C, R/W ..... 08—17
REG S3_2D, R/W ..... 08—17
REG S3_2E, R/W ..... 08—17
REG S3_2F, R/W ..... 08—17
REG S3_30, R/W ..... 08—18
REG S3_31, R/W ..... 08—18
REG S3_32, R/W ..... 08—19
REG S3_33, R/W ..... 08—19
REG S3_34, R/W ..... 08—19
REG S3_35, R/W ..... 08—20
REG S3_36, R/W ..... 08—20
REG S3_37, R/W ..... 08—20
REG S3_38, R/W ..... 08—20
REG S3_39, R/W ..... 08—21
REG S3_3A, R/W ..... 08—21
REG S3_3B, R/W ..... 08—21
REG S3_3C, R/W ..... 08—21
REG S3_3D, R/W ..... 08—22
REG S3_3E, R/W ..... 08—22
REG S3_3F, R/W ..... 08—22
REG S3_40, R/W ..... 08—23
REG S3_41, R/W ..... 08—23
REG S3_42, R/W ..... 08—24
REG S3_43, R/W ..... 08—24
REG S3_44, R/W ..... 08—25
REG S3_45, R/W ..... 08—25
REG S3_46, R/W ..... 08—25
REG S3_47, R/W ..... 08—26
REG S3_48, R/W ..... 08—26

VDS_PROC 15 REG S3_0F, R/W ..... 08—6
VDS_PROC 16 REG S3_10, R/W ..... 08—6
VDS_PROC 17 REG S3_11, R/W ..... 08—7
VDS_PROC 18 REG S3_12, R/W ..... 08—7
VDS_PROC 19 REG S3_13, R/W ..... 08—7
VDS_PROC 20 REG S3_14, R/W ..... 08—8
VDS_PROC 21 REG S3_15, R/W ..... 08—8
VDS_PROC 22 REG S3_16, R/W ..... 08—8
VDS_PROC 23 REG S3_17, R/W ..... 08—9
VDS_PROC 24 REG S3_18, R/W ..... 08—9
VDS_PROC 25 REG S3_19, R/W ..... 08—10
VDS_PROC 26 REG S3_1A，R/W ..... 08—10
VDS_PROC 27 REG S3_1B, R/W ..... 08—11
VDS_PROC 28 REG S3_1C, R/W ..... 08—11
VDS_PROC 29 REG S3_1D, R/W ..... 08—11
VDS_PROC 30 REG S3_1E, R/W ..... 08—11
VDS_PROC 31 REG S3_1F, R/W ..... 08—12
VDS_PROC 32 REG S3_20, R/W ..... 08—12
VDS_PROC 33 REG S3_21, R/W ..... 08—13
VDS_PROC 34 REG S3_22, R/W ..... 08—13
VDS_PROC 35 REG S3_23, R/W ..... 08—13
VDS_PROC 36 REG S3_24, R/W ..... 08—14
VDS_PROC 37 REG S3_25, R/W ..... 08—14
VDS_PROC 38 REG S3_26, R/W ..... 08—15
VDS_PROC 39 REG S3_27, R/W ..... 08—15
VDS_PROC 40 REG S3_28, R/W ..... 08—15
VDS_PROC 41 REG S3_29, R/W ..... 08—16
VDS_PROC 42 REG S3_2A，R/W ..... 08—16
VDS_PROC 43 REG S3_2B, R/W ..... 08—16
VDS_PROC 44 REG S3_2C, R/W ..... 08—17
VDS_PROC 45 REG S3_2D, R/W ..... 08—17
VDS_PROC 46 REG S3_2E, R/W ..... 08—17
VDS_PROC 47 REG S3_2F, R/W ..... 08—17
VDS_PROC 48 REG S3_30, R/W ..... 08—18
VDS_PROC 49 REG S3_31, R/W ..... 08—18
VDS_PROC 50 REG S3_32, R/W ..... 08—19
VDS_PROC 51 REG S3_33, R/W ..... 08—19
VDS_PROC 52 REG S3_34, R/W ..... 08—19
VDS_PROC 53 REG S3_35, R/W ..... 08—20
VDS_PROC 54 REG S3_36, R/W ..... 08—20
VDS_PROC 55 REG S3_37, R/W ..... 08—20
VDS_PROC 56 REG S3_38, R/W ..... 08—20
VDS_PROC 57 REG S3_39, R/W ..... 08—21
VDS_PROC 58 REG S3_3A，R/W ..... 08—21
VDS_PROC 59 REG S3_3B, R/W ..... 08—21
VDS_PROC 60 REG S3_3C, R/W ..... 08—21
VDS_PROC 61 REG S3_3D, R/W ..... 08—22
VDS_PROC 62 REG S3_3E, R/W ..... 08—22
VDS_PROC 63 REG S3_3F, R/W ..... 08—22
VDS_PROC 64 REG S3_40, R/W ..... 08—23
VDS_PROC 65 REG S3_41, R/W ..... 08—23
VDS_PROC 66 REG S3_42, R/W ..... 08—24
VDS_PROC 67 REG S3_43, R/W ..... 08—24
VDS_PROC 68 REG S3_44, R/W ..... 08—25
VDS_PROC 69 REG S3_45, R/W ..... 08—25
VDS_PROC 70 REG S3_46, R/W ..... 08—25
VDS_PROC 71 REG S3_47, R/W ..... 08—26
VDS_PROC 72 REG S3_48, R/W ..... 08—26

VDS_PROC 73
VDS_PROC 74
VDS_PROC 75
VDS_PROC 76
VDS_PROC 77
VDS_PROC 78
VDS_PROC 79
VDS_PROC 80
VDS_PROC 81
VDS_PROC 82
VDS_PROC 83
VDS_PROC 84
VDS_PROC 85
VDS_PROC 86
VDS_PROC 87
VDS_PROC 88
VDS_PROC 89
VDS_PROC 90
VDS_PROC 91
VDS_PROC 92
VDS_PROC 93
VDS_PROC 94
VDS_PROC 95
VDS_PROC 96
VDS_PROC 97
VDS_PROC 98
VDS_PROC 99
VDS_PROC 100
VDS_PROC 101
VDS_PROC 102
VDS_PROC 103
VDS_PROC 104
VDS_PROC 105
VDS_PROC 106
VDS_PROC 107
VDS_PROC 108
VDS_PROC 109
VDS_PROC 110
VDS_PROC 111
VDS_PROC 112
VDS_PROC 113
VDS_PROC 114
VDS_PROC 115
VDS_PROC 116
PIP 00
PIP 01
PIP 02
PIP 03
PIP 04
PIP 05
PIP 06
PIP 07
PIP 08
PIP 09
PIP 10
PIP 11
PIP 12
PIP 13
REG S3_49, R/W ..... 08—26
REG S3_4A, R/W ..... 08—27
REG S3_4B, R/W ..... 08—27
REG S3_4C, R/W ..... 08—27
REG S3_4D, R/W ..... 08—28
REG S3_4E, R/W ..... 08—28
REG S3_4F, R/W ..... 08—29
REG S3_50, R/W ..... 08—29
REG S3_51, R/W ..... 08—29
REG S3_52, R/W ..... 08—30
REG S3_53, R/W ..... 08—30
REG S3_54, R/W ..... 08—31
REG S3_55, R/W ..... 08—31
REG S3_56, R/W ..... 08—32
REG S3_57, R/W ..... 08—32
REG S3_58, R/W ..... 08—32
REG S3_59, R/W ..... 08—32
REG S3_5A, R/W ..... 08—33
REG S3_5B, R/W ..... 08—33
REG S3_5C, R/W ..... 08—33
REG S3_5D, R/W ..... 08—34
REG S3_5E, R/W ..... 08—34
REG S3_5F, R/W ..... 08—34
REG S3_60, R/W ..... 08—35
REG S3_61, R/W ..... 08—35
REG S3_62, R/W ..... 08—36
REG S3_63, R/W ..... 08—36
REG S3_64, R/W ..... 08—36
REG S3_65, R/W ..... 08—37
REG S3_66, R/W ..... 08—37
REG S3_67, R/W ..... 08—37
REG S3_68, R/W ..... 08—38
REG S3_69, R/W ..... 08—38
REG S3_6A, R/W ..... 08—38
REG S3_6B, R/W ..... 08—39
REG S3_6C, R/W ..... 08—39
REG S3_6D, R/W ..... 08—39
REG S3_6E, R/W ..... 08—40
REG S3_6F, R/W ..... 08—40
REG S3_70, R/W ..... 08—40
REG S3_71, R/W ..... 08—41
REG S3_72, R/W ..... 08—41
REG S3_73, R/W ..... 08—42
REG S3_74, R/W ..... 08—42
REG S3_80, R/W ..... 08—43
REG S3_81, R/W ..... 08—44
REG S3_82, R/W ..... 08—44
REG S3_83, R/W ..... 08—44
REG S3_84, R/W ..... 08—45
REG S3_85, R/W ..... 08—45
REG S3_86, R/W ..... 08—45
REG S3_87, R/W ..... 08—45
REG S3_88, R/W ..... 08—46
REG S3_89, R/W ..... 08—46
REG S3_8A, R/W ..... 08—46
REG S3_8B, R/W ..... 08—46
REG S3_8C, R/W ..... 08—47
REG S3_8D, R/W ..... 08—47

VDS 程序 73
VDS 程序 74
VDS 程序 75
VDS 程序 76
VDS 程序 77
VDS 程序 78
VDS 程序 79
VDS 程序 80
VDS 程序 81
VDS 程序 82
VDS 程序 83
VDS 程序 84
VDS 程序 85
VDS 程序 86
VDS 程序 87
VDS 程序 88
VDS 程序 89
VDS 程序 90
VDS 程序 91
VDS 程序 92
VDS 程序 93
VDS 程序 94
VDS 程序 95
VDS 程序 96
VDS 程序 97
VDS 程序 98
VDS 程序 99
VDS 程序 100
VDS 程序 101
VDS 程序 102
VDS 程序 103
VDS 程序 104
VDS 程序 105
VDS 程序 106
VDS 程序 107
VDS 程序 108
VDS 程序 109
VDS 程序 110
VDS 程序 111
VDS 程序 112
VDS 程序 113
VDS 程序 114
VDS 程序 115
VDS 程序 116
PIP 00
PIP 01
PIP 02
PIP 03
PIP 04
PIP 05
PIP 06
PIP 07
PIP 08
PIP 09
PIP 10
PIP 11
PIP 12
PIP 13
雷吉 S3_49, R/W ..... 08—26
雷吉 S3_4A, R/W ..... 08—27
雷吉 S3_4B, R/W ..... 08—27
雷吉 S3_4C, R/W ..... 08—27
雷吉 S3_4D, R/W ..... 08—28
雷吉 S3_4E, R/W ..... 08—28
雷吉 S3_4F, R/W ..... 08—29
雷吉 S3_50, R/W ..... 08—29
雷吉 S3_51, R/W ..... 08—29
雷吉 S3_52, R/W ..... 08—30
雷吉 S3_53, R/W ..... 08—30
雷吉 S3_54, R/W ..... 08—31
雷吉 S3_55, R/W ..... 08—31
雷吉 S3_56, R/W ..... 08—32
雷吉 S3_57, R/W ..... 08—32
雷吉 S3_58, R/W ..... 08—32
雷吉 S3_59, R/W ..... 08—32
雷吉 S3_5A, R/W ..... 08—33
雷吉 S3_5B, R/W ..... 08—33
雷吉 S3_5C, R/W ..... 08—33
雷吉 S3_5D, R/W ..... 08—34
雷吉 S3_5E, R/W ..... 08—34
雷吉 S3_5F, R/W ..... 08—34
雷吉 S3_60, R/W ..... 08—35
雷吉 S3_61, R/W ..... 08—35
雷吉 S3_62, R/W ..... 08—36
雷吉 S3_63, R/W ..... 08—36
雷吉 S3_64, R/W ..... 08—36
雷吉 S3_65, R/W ..... 08—37
雷吉 S3_66, R/W ..... 08—37
雷吉 S3_67, R/W ..... 08—37
雷吉 S3_68, R/W ..... 08—38
雷吉 S3_69, R/W ..... 08—38
雷吉 S3_6A, R/W ..... 08—38
雷吉 S3_6B, R/W ..... 08—39
雷吉 S3_6C, R/W ..... 08—39
雷吉 S3_6D, R/W ..... 08—39
雷吉 S3_6E, R/W ..... 08—40
雷吉 S3_6F, R/W ..... 08—40
雷吉 S3_70, R/W ..... 08—40
雷吉 S3_71, R/W ..... 08—41
雷吉 S3_72, R/W ..... 08—41
雷吉 S3_73, R/W ..... 08—42
雷吉 S3_74, R/W ..... 08—42
雷吉 S3_80, R/W ..... 08—43
雷吉 S3_81, R/W ..... 08—44
雷吉 S3_82, R/W ..... 08—44
雷吉 S3_83, R/W ..... 08—44
雷吉 S3_84, R/W ..... 08—45
雷吉 S3_85, R/W ..... 08—45
雷吉 S3_86, R/W ..... 08—45
雷吉 S3_87, R/W ..... 08—45
雷吉 S3_88, R/W ..... 08—46
雷吉 S3_89, R/W ..... 08—46
雷吉 S3_8A, R/W ..... 08—46
雷吉 S3_8B, R/W ..... 08—46
雷吉 S3_8C, R/W ..... 08—47
雷吉 S3_8D, R/W ..... 08—47

PIP 14 REG S3_8E, R/W ..... 08—47
PIP 15 REG S3_8F, R/W ..... 08—47

CHAPTER 09. OSD REGISTERS ..... 09—1

OSD_TOP_00 REG S0_90, R/W ..... 09—1
OSD_TOP_01 REG S0_91, R/W ..... 09—2
OSD_TOP_02 REG S0_92, R/W ..... 09—3
OSD_REG_03 REG S0_93, R/W ..... 09—3
OSD_REG_04 REG S0_94, R/W ..... 09—4
OSD_REG_05 REG S0_95, R/W ..... 09—4
OSD_REG_06 REG S0_96, R/W ..... 09—4
OSD_REG_07 REG S0_97, R/W ..... 09—5
OSD_REG_08 REG S0_98, R/W ..... 09—5

CHAPTER 10. MODE_DETECT REGISTERS ..... 10—1

MODE_DET 00 REG S1_60, R/W ..... 10—1
MODE_DET 01 REG S1_61, R/W ..... 10—1
MODE_DET 02 REG S1_62, R/W ..... 10—2
MODE_DET 03 REG S1_63, R/W ..... 10—2
MODE_DET 04 REG S1_64, R/W ..... 10—3
MODE_DET 05 REG S1_65, R/W ..... 10—3
MODE_DET 06 REG S1_66, R/W ..... 10—3
MODE_DET 07 REG S1_67, R/W ..... 10—4
MODE_DET 08 REG S1_68, R/W ..... 10—4
MODE_DET 09 REG S1_69, R/W ..... 10—4
MODE_DET 10 REG S1_6A, R/W ..... 10—4
MODE_DET 11 REG S1_6B, R/W ..... 10—5
MODE_DET 12 REG S1_6C, R/W ..... 10—5
MODE_DET 13 REG S1_6D, R/W ..... 10—5
MODE_DET 14 REG S1_6E, R/W ..... 10—5
MODE_DET 15 REG S1_6F, R/W ..... 10—6
MODE_DET 16 REG S1_70, R/W ..... 10—6
MODE_DET 17 REG S1_71, R/W ..... 10—6
MODE_DET 18 REG S1_72, R/W ..... 10—7
MODE_DET 19 REG S1_73, R/W ..... 10—7
MODE_DET 20 REG S1_74, R/W ..... 10—7
MODE_DET 21 REG S1_75, R/W ..... 10—8
MODE_DET 22 REG S1_76, R/W ..... 10—8
MODE_DET 23 REG S1_77, R/W ..... 10—8
MODE_DET 24 REG S1_78, R/W ..... 10—9
MODE_DET 25 REG S1_79, R/W ..... 10—9
MODE_DET 26 REG S1_7A, R/W ..... 10—9
MODE_DET 27 REG S1_7B, R/W ..... 10—9
MODE_DET 28 REG S1_7C, R/W ..... 10—10
MODE_DET 29 REG S1_7D, R/W ..... 10—10
MODE_DET 30 REG S1_7E, R/W ..... 10—10
MODE_DET 31 REG S1_7F, R/W ..... 10—10
MODE_DET 32 REG S1_80, R/W ..... 10—11
MODE_DET 33 REG S1_81, R/W ..... 10—11
MODE_DET 34 REG S1_82, R/W ..... 10—12
MODE_DET 35 REG S1_83, R/W ..... 10—13

CHAPTER 11. ADC REGISTERS ..... 11—1

ADC CLK CONTROL 00 REG S5_00, R/W ..... 11—1
ADC CONTROL 00 REG S5_02, R/W ..... 11—1

PIP 14 REG S3_8E, R/W ..... 08—47
PIP 15 REG S3_8F, R/W ..... 08—47

CHAPTER 09. OSD REGISTERS ..... 09—1
OSD_TOP_00 REG S0_90, R/W ..... 09—1
OSD_TOP_01 REG S0_91, R/W ..... 09—2
OSD_TOP_02 REG S0_92, R/W ..... 09—3
OSD_REG_03 REG S0_93, R/W ..... 09—3
OSD_REG_04 REG S0_94, R/W ..... 09—4
OSD_REG_05 REG S0_95, R/W ..... 09—4
OSD_REG_06 REG S0_96, R/W ..... 09—4
OSD_REG_07 REG S0_97, R/W ..... 09—5
OSD_REG_08 REG S0_98, R/W ..... 09—5

CHAPTER 10. M ODE_DETECT R 记录器 ..... 10—1
MODE_DET 00 REG S1_60, R/W ..... 10—1
MODE_DET 01 REG S1_61, R/W ..... 10—1
MODE_DET 02 REG S1_62, R/W ..... 10—2
MODE_DET 03 REG S1_63, R/W ..... 10—2
MODE_DET 04 REG S1_64, R/W ..... 10—3
MODE_DET 05 REG S1_65, R/W ..... 10—3
MODE_DET 06 REG S1_66, R/W ..... 10—3
MODE_DET 07 REG S1_67, R/W ..... 10—4
MODE_DET 08 REG S1_68, R/W ..... 10—4
MODE_DET 09 REG S1_69, R/W ..... 10—4
MODE_DET 10 REG S1_6A， R/W ..... 10—4
MODE_DET 11 REG S1_6B, R/W ..... 10—5
MODE_DET 12 REG S1_6C, R/W ..... 10—5
MODE_DET 13 REG S1_6D, R/W ..... 10—5
MODE_DET 14 REG S1_6E, R/W ..... 10—5
MODE_DET 15 REG S1_6F, R/W ..... 10—6
MODE_DET 16 REG S1_70, R/W ..... 10—6
MODE_DET 17 REG S1_71, R/W ..... 10—6
MODE_DET 18 REG S1_72, R/W ..... 10—7
MODE_DET 19 REG S1_73, R/W ..... 10—7
MODE_DET 20 REG S1_74, R/W ..... 10—7
MODE_DET 21 REG S1_75, R/W ..... 10—8
MODE_DET 22 REG S1_76, R/W ..... 10—8
MODE_DET 23 REG S1_77, R/W ..... 10—8
MODE_DET 24 REG S1_78, R/W ..... 10—9
MODE_DET 25 REG S1_79, R/W ..... 10—9
MODE_DET 26 REG S1_7A， R/W ..... 10—9
MODE_DET 27 REG S1_7B, R/W ..... 10—9
MODE_DET 28 REG S1_7C, R/W ..... 10—10
MODE_DET 29 REG S1_7D, R/W ..... 10—10
MODE_DET 30 REG S1_7E, R/W ..... 10—10
MODE_DET 31 REG S1_7F, R/W ..... 10—10
MODE_DET 32 REG S1_80, R/W ..... 10—11
MODE_DET 33 REG S1_81, R/W ..... 10—11
MODE_DET 34 REG S1_82, R/W ..... 10—12
MODE_DET 35 REG S1_83, R/W ..... 10—13

CHAPTER 11. ADC R 寄存器 ..... 11—1
模数转换控制器 00 REG S5_00, R/W ..... 11—1
模数转换控制器 00 REG S5_02, R/W ..... 11—1

ADC CONTROL 01 REG S5_03, R/W ..... 11—2
ADC CONTROL 02 REG S5_04, R/W ..... 11—2
ADC CONTROL 03 REG S5_05, R/W ..... 11—3
ADC CONTROL 04 REG S5_06, R/W ..... 11—3
ADC CONTROL 05 REG S5_07, R/W ..... 11—3
ADC CONTROL 06 REG S5_08, R/W ..... 11—4
ADC CONTROL 07 REG S5_09, R/W ..... 11—4
ADC CONTROL 08 REG S5_0A, R/W ..... 11—4
ADC CONTROL 09 REG S5_0B, R/W ..... 11—4
ADC CONTROL 10 REG S5_0C, R/W ..... 11—5
ADC AUTO_OFST 00 REG S5_0E, R/W ..... 11—5
ADC AUTO_OFST 01 REG S5_0F, R/W ..... 11—6
PLLAD CONTROL 00 REG S5_11, R/W ..... 11—6
PLLAD CONTROL 01 REG S5_12, R/W ..... 11—7
PLLAD CONTROL 02 REG S5_13, R/W ..... 11—7
PLLAD CONTROL 03 REG S5_14, R/W ..... 11—7
PLLAD CONTROL 04 REG S5_15, R/W ..... 11—7
PLLAD CONTROL 05 REG S5_16, R/W ..... 11—8
PLLAD CONTROL 06 REG S5_17, R/W ..... 11—9
PA_ADC CONTROL 00 REG S5_18, R/W ..... 11—9
PA_SYNC PROC CONTROL 00 REG S5_19, R/W ..... 11—10
DEC_REG_00 REG S5_1E, R/W ..... 11—10
DEC_REG_01 REG S5_1F, R/W ..... 11—11

CHAPTER 12. SYNC_PROC REGISTERS ..... 12—1

SYNC_PROC 00 REG S5_20, R/W ..... 12—1
SYNC_PROC 01 REG S5_21, R/W ..... 12—1
SYNC_PROC 02 REG S5_22, R/W ..... 12—2
SYNC_PROC 03 REG S5_23, R/W ..... 12—2
SYNC_PROC 04 REG S5_24, R/W ..... 12—2
SYNC_PROC 05 REG S5_25, R/W ..... 12—2
SYNC_PROC 06 REG S5_26, R/W ..... 12—3
SYNC_PROC 07 REG S5_27, R/W ..... 12—3
SYNC_PROC 08 REG S5_2A, R/W ..... 12—3
SYNC_PROC 09 REG S5_2D, R/W ..... 12—3
SYNC_PROC 10 REG S5_2E, R/W ..... 12—4
SYNC_PROC 11 REG S5_2F, R/W ..... 12—4
SYNC_PROC 12 REG S5_31, R/W ..... 12—4
SYNC_PROC 13 REG S5_32, R/W ..... 12—4
SYNC_PROC 14 REG S5_33, R/W ..... 12—5
SYNC_PROC 15 REG S5_34, R/W ..... 12—5
SYNC_PROC 16 REG S5_35, R/W ..... 12—5
SYNC_PROC 17 REG S5_36, R/W ..... 12—5
SYNC_PROC 18 REG S5_37, R/W ..... 12—6
SYNC_PROC 19 REG S5_38, R/W ..... 12—6
SYNC_PROC 20 REG S5_39, R/W ..... 12—6
SYNC_PROC 21 REG S5_3A, R/W ..... 12—6
SYNC_PROC 22 REG S5_3B, R/W ..... 12—7
SYNC_PROC 23 REG S5_3E, R/W ..... 12—7
SYNC_PROC 24 REG S5_3F, R/W ..... 12—8
SYNC_PROC 25 REG S5_40, R/W ..... 12—8
SYNC_PROC 26 REG S5_41, R/W ..... 12—8
SYNC_PROC 27 REG S5_42, R/W ..... 12—8
SYNC_PROC 28 REG S5_43, R/W ..... 12—9
SYNC_PROC 29 REG S5_44, R/W ..... 12—9
SYNC_PROC 30 REG S5_45, R/W ..... 12—9
SYNC_PROC 31 REG S5_46, R/W ..... 12—9

模数转换控制器 01 REG S5_03, R/W ..... 11—2
模数转换控制器 02 REG S5_04, R/W ..... 11—2
模数转换控制器 03 REG S5_05, R/W ..... 11—3
模数转换控制器 04 REG S5_06, R/W ..... 11—3
模数转换控制器 05 REG S5_07, R/W ..... 11—3
模数转换控制器 06 REG S5_08, R/W ..... 11—4
模数转换控制器 07 REG S5_09, R/W ..... 11—4
模数转换控制器 08 REG S5_0A，R/W..... 11—4
模数转换控制器 09 REG S5_0B, R/W ..... 11—4
模数转换控制器 10 REG S5_0C, R/W..... 11—5
ADC 自动定位 00 REG S5_0E, R/W .....11—5
ADC 自动定位 01 REG S5_0F, R/W .....11—6
PLLAD 控制 00 REG S5_11, R/W ..... 11—6
PLLAD 控制 01 REG S5_12, R/W ..... 11—7
PLLAD 控制 02 REG S5_13, R/W ..... 11—7
PLLAD 控制 03 REG S5_14, R/W ..... 11—7
PLLAD 控制 04 REG S5_15, R/W ..... 11—7
PLLAD 控制 05 REG S5_16, R/W ..... 11—8
PLLAD 控制 06 REG S5_17, R/W ..... 11—9
PA ADC 控制 00 REG S5_18, R/W .....11—9
PA同步过程控制 00 REG S5_19, R/W ..... 11—10
DEC_REG_00 REG S5_1E, R/W..... 11—10
DEC_REG_01 REG S5_1F, R/W ..... 11—11

C HAPTER 12 . S YNC_PROC R 寄存器..... 12—1

SYNC进程 00 REG S5_20, R/W ..... 12—1
SYNC进程 01 REG S5_21, R/W ..... 12—1
SYNC进程 02 REG S5_22, R/W ..... 12—2
SYNC进程 03 REG S5_23, R/W ..... 12—2
SYNC进程 04 REG S5_24, R/W ..... 12—2
SYNC进程 05 REG S5_25, R/W ..... 12—2
SYNC进程 06 REG S5_26, R/W ..... 12—3
SYNC进程 07 REG S5_27, R/W ..... 12—3
SYNC进程 08 REG S5_2A，R/W..... 12—3
SYNC进程 09 REG S5_2D, R/W ..... 12—3
SYNC进程 10 REG S5_2E, R/W ..... 12—4
SYNC进程 11 REG S5_2F, R/W ..... 12—4
SYNC进程 12 REG S5_31, R/W ..... 12—4
SYNC进程 13 REG S5_32, R/W ..... 12—4
SYNC进程 14 REG S5_33, R/W ..... 12—5
SYNC进程 15 REG S5_34, R/W ..... 12—5
SYNC进程 16 REG S5_35, R/W ..... 12—5
SYNC进程 17 REG S5_36, R/W ..... 12—5
SYNC进程 18 REG S5_37, R/W ..... 12—6
SYNC进程 19 REG S5_38, R/W ..... 12—6
SYNC进程 20 REG S5_39, R/W ..... 12—6
SYNC进程 21 REG S5_3A，R/W..... 12—6
SYNC进程 22 REG S5_3B, R/W ..... 12—7
SYNC进程 23 REG S5_3E, R/W ..... 12—7
SYNC进程 24 REG S5_3F, R/W ..... 12—8
SYNC进程 25 REG S5_40, R/W ..... 12—8
SYNC进程 26 REG S5_41, R/W ..... 12—8
SYNC进程 27 REG S5_42, R/W ..... 12—8
SYNC进程 28 REG S5_43, R/W ..... 12—9
SYNC进程 29 REG S5_44, R/W ..... 12—9
SYNC进程 30 REG S5_45, R/W ..... 12—9
SYNC进程 31 REG S5_46, R/W ..... 12—9

SYNC_PROC 32
SYNC_PROC 34
SYNC_PROC 35
SYNC_PROC 36
SYNC_PROC 37
SYNC_PROC 38
SYNC_PROC 39
SYNC_PROC 40
SYNC_PROC 41
SYNC_PROC 42
SYNC_PROC 43
SYNC_PROC 44
SYNC_PROC 45
SYNC_PROC 46
SYNC_PROC 47
SYNC_PROC 48
SYNC_PROC 49
SYNC_PROC 50
SYNC_PROC 51
SYNC_PROC 52
SYNC_PROC 53
SYNC_PROC 54
SYNC_PROC 55
REG S5_47, R/W ..... 12—10
REG S5_48, R/W ..... 12—10
REG S5_49, R/W ..... 12—10
REG S5_4A, R/W ..... 12—10
REG S5_4B, R/W ..... 12—11
REG S5_4C, R/W ..... 12—11
REG S5_4D, R/W ..... 12—11
REG S5_4E, R/W ..... 12—11
REG S5_4F, R/W ..... 12—12
REG S5_50, R/W ..... 12—12
REG S5_51, R/W ..... 12—12
REG S5_52, R/W ..... 12—12
REG S5_53, R/W ..... 12—13
REG S5_54, R/W ..... 12—13
REG S5_55, R/W ..... 12—13
REG S5_56, R/W ..... 12—14
REG S5_57, R/W ..... 12—15
REG S5_58, R/W ..... 12—15
REG S5_59, R/W ..... 12—15
REG S5_5A, R/W ..... 12—16
REG S5_5B, R/W ..... 12—16
REG S5_5C, R/W ..... 12—16
REG S5_63, R/W ..... 12—17

SYNC进程 32
SYNC进程 34
SYNC进程 35
SYNC进程 36
SYNC进程 37
SYNC进程 38
SYNC进程 39
SYNC进程 40
SYNC进程 41
SYNC进程 42
SYNC进程 43
SYNC进程 44
SYNC进程 45
SYNC进程 46
SYNC进程 47
SYNC进程 48
SYNC进程 49
SYNC进程 50
SYNC进程 51
SYNC进程 52
SYNC进程 53
SYNC进程 54
SYNC进程 55

REG S5_47, R/W .....12—10
REG S5_48, R/W .....12—10
REG S5_49, R/W .....12—10
REG S5_4A，R/W..... 12—10
REG S5_4B, R/W .....12—11
REG S5_4C, R/W..... 12—11
REG S5_4D, R/W .....12—11
REG S5_4E, R/W .....12—11
REG S5_4F, R/W .....12—12
REG S5_50, R/W .....12—12
REG S5_51, R/W .....12—12
REG S5_52, R/W .....12—12
REG S5_53, R/W .....12—13
REG S5_54, R/W .....12—13
REG S5_55, R/W .....12—13
REG S5_56, R/W .....12—14
REG S5_57, R/W .....12—15
REG S5_58, R/W .....12—15
REG S5_59, R/W .....12—15
REG S5_5A，R/W..... 12—16
REG S5_5B, R/W .....12—16
REG S5_5C, R/W..... 12—16
REG S5_63, R/W .....12—17

Chapter 00. STATUS REGISTERS

INPUT MODE STATUS 00 REG S0_00, RO

	7	6	5	4	3	2	1	0
Bit	**IF_STATUS_[7:0]**							

Bit	Name	Function
0	IF_STATUS_[0]	**Vertical stable indicator** When =1, means input vertical timing is stable
1	IF_STATUS_[1]	**Horizontal stable indicator** When =1, means input horizontal timing is table
2	IF_STATUS_[2]	**H & V stable indicator** When =1, means input H/V timing are both stable
3	IF_STATUS_[3]	**NTSC interlace indicator** When =1, means input is NTSC interlace (480i) source
4	IF_STATUS_[4]	**NTSC progressive indicator** When =1, means input is NTSC progressive (480P) source
5	IF_STATUS_[5]	**PAL interlace indicator** When =1, means input is PAL interlace (576i) source
6	IF_STATUS_[6]	**PAL progressive indicator** When =1, means input is PAL progressive (576P) source
7	IF_STATUS_[7]	**SD mode indicator** When =1, means input is SD mode (480i, 480P, 576i, 576P)

第 00 章 . STATUS R 注册表

输入模式状态 00 REG S0_00, RO

	7	6	5	4	3	2	1	0
比特	IF_STATUS_[7:0]							

比特	名称	函数
0	IF_STATUS_[0]	垂直稳定指示器 当=1时，表示输入垂直时序稳定
1	IF_STATUS_[1]	水平稳定指示器 当=1时，表示输入的水平定时为表格
2	IF_STATUS_[2]	H & V稳定指示器 当=1时，表示输入H/V时序均稳定
3	IF_STATUS_[3]	NTSC隔行扫描指示器 当=1时，表示输入为NTSC隔行扫描（480i）信号源
4	IF_STATUS_[4]	NTSC逐行扫描指示器 当=1时，表示输入为NTSC逐行制（480P）信号源
5	IF_STATUS_[5]	PAL隔行扫描指示器 当=1时，表示输入为PAL隔行扫描（576i）信号源
6	IF_STATUS_[6]	PAL渐进指示器 当=1时，表示输入为PAL逐行制（576P）信号源
7	IF_STATUS_[7]	SD模式指示器 当=1时，表示输入为标定模式（480i、480P、576i、576P）

INPUT MODE STATUS 01 REG S0_01, RO

	7	6	5	4	3	2	1	0
Bit	**IF_STATUS_[15:8]**							

Bit	Name	Function
0	IF_STATUS_[8]	**VGA 60Hz mode** When =1, means input is VGA (640x480) 60Hz mode
1	IF_STATUS_[9]	**VGA 75Hz mode** When =1, means input is VGA (640x480) 75Hz mode
2	IF_STATUS_[10]	**VGA 85 Hz mode** When =1, means input is VGA (640x480) 85Hz mode
3	IF_STATUS_[11]	**VGA mode indicator** When =1, means input is VGA (640x480) source, include 60Hz/75Hz/85Hz
4	IF_STATUS_[12]	**SVGA 60Hz mode** When =1, means input is SVGA (800x600) 60Hz mode
5	IF_STATUS_[13]	**SVGA 75Hz mode** When =1, means input is SVGA (800x600) 75Hz mode
6	IF_STATUS_[14]	**SVGA 85Hz mode** When =1, means input is SVGA (800x600) 85Hz mode
7	IF_STATUS_[15]	**SVGA mode indicator** When =1, means input is SVGA (800x600) source, include 60Hz/75Hz/85Hz

INPUT MODE STATUS 02 REG S0_02, RO

	7	6	5	4	3	2	1	0
Bit	**IF_STATUS_[23:16]**							

Bit	Name	Function
0	IF_STATUS_[16]	**XGA 60Hz mode** When =1, means input is XGA (1024x768) 60Hz mode
1	IF_STATUS_[17]	**XGA 70Hz mode** When =1, means input is XGA (1024x768) 70Hz mode
2	IF_STATUS_[18]	**XGA 75Hz mode** When =1, means input is XGA (1024x768) 75Hz mode
3	IF_STATUS_[19]	**XGA 85Hz mode** When =1, means input is XGA (1024x768) 85Hz mode
4	IF_STATUS_[20]	**XGA mode indicator** When =1, means input is XGA (1024x768) source, include 60/70/75/85Hz
5	IF_STATUS_[21]	**SXGA 60Hz mode** When =1, means input is SXGA (1280x1024) 60Hz mode
6	IF_STATUS_[22]	**SXGA 75Hz mode** When =1, means input is SXGA (1280x1024) 75Hz mode
7	IF_STATUS_[23]	**SXGA 85Hz mode** When =1, means input is SXGA (1280x1024) 85Hz mode

输入模式状态 01 REG S0_01, RO

	7	6	5	4	3	2	1	0
比特	IF_STATUS_[15:8]							

比特	名称	函数
0	IF_STATUS_[8]	VGA 60Hz模式 当=1时，表示输入为VGA（640x480）60Hz模式
1	IF_STATUS_[9]	VGA 75Hz模式 当=1时，表示输入为VGA（640x480）75Hz模式
2	IF_STATUS_[10]	VGA 85赫兹模式 当=1时，表示输入为VGA（640x480）85Hz模式
3	IF_STATUS_[11]	VGA模式指示器 当=1时，表示输入为VGA（640x480）源信号，包含60Hz/75Hz/85Hz
4	IF_STATUS_[12]	SVGA 60Hz模式 当=1时，表示输入为SVGA（800x600）60Hz模式
5	IF_STATUS_[13]	SVGA 75Hz模式 当=1时，表示输入为SVGA（800x600）75Hz模式
6	IF_STATUS_[14]	SVGA 85Hz模式 当=1时，表示输入为SVGA（800x600）85Hz模式
7	IF_STATUS_[15]	SVGA模式指示器 当=1时，表示输入为SVGA（800x600）源，包含60Hz/75Hz/85Hz

输入模式状态 02 REG S0_02, RO

	7	6	5	4	3	2	1	0
比特	IF_STATUS_[23:16]							

比特	名称	函数
0	IF_STATUS_[16]	XGA 60Hz模式 当=1时，表示输入为 XGA（1024x768）60Hz模式
1	IF_STATUS_[17]	XGA 70Hz模式 当=1时，表示输入为 XGA（1024x768）70Hz模式
2	IF_STATUS_[18]	XGA 75Hz模式 当=1时，表示输入为 XGA（1024x768）75Hz模式
3	IF_STATUS_[19]	XGA 85Hz模式 当=1时，表示输入为 XGA（1024x768）85Hz模式
4	IF_STATUS_[20]	XGA 指示器 当=1时，表示输入为 XGA（1024x768）源，包含60/70/75/85Hz
5	IF_STATUS_[21]	SXGA 60Hz模式 当=1时，表示输入为 SXGA（1280x1024）60Hz模式
6	IF_STATUS_[22]	SXGA 75Hz模式 当=1时，表示输入为 SXGA（1280x1024）75Hz模式
7	IF_STATUS_[23]	SXGA 85Hz模式 当=1时，表示输入为 SXGA（1280x1024）85Hz模式

INPUT MODE STATUS 03 REG S0_03, RO

	7	6	5	4	3	2	1	0
Bit	**IF_STATUS_[31:24]**							

Bit	Name	Function
0	IF_STATUS_[24]	**SXGA mode indicator** When =1, means input is SXGA (1280x1024) mode, include 60/75/85Hz
1	IF_STATUS_[25]	**Graphic mode indicator** When =1, means input is graphic mode input, include VGA/SVGA/XGA/SXGA
2	IF_STATUS_[26]	**HD720P 50Hz mode** When =1, means input is HD720P (1280x720) 50Hz mode
3	IF_STATUS_[27]	**HD720P 60Hz mode** When =1, means input is HD720P (1280x720) 60Hz mode
4	IF_STATUS_[28]	**HD720P mode indicator** When =1, means input is HD720P source, include 50Hz/60Hz
5	IF_STATUS_[29]	**HD2200_1125 interlace** When =1, means input is 2200x1125i mode
6	IF_STATUS_[30]	**HD2376_1250 interlace** When =1, means input is 2376x1250i mode
7	IF_STATUS_[31]	**HD2640_1125 interlace** When =1, means input is 2640x1125i mode

INPUT MODE STATUS 04 REG S0_04, RO

	7	6	5	4	3	2	1	0
Bit	**IF_STATUS_[39:32]**							

Bit	Name	Function
0	IF_STATUS_[32]	**HD1808i indicator** When =1, means input is HD1080i source, include 2200x1125i, 2376x1250i, 2640x1125i modes
1	IF_STATUS_[33]	**HD2200_1125P** When =1, means input is HD 2200x1125P mode
2	IF_STATUS_[34]	**HD2376_1250P** When =1, means input is HD 2376x1250P mode
3	IF_STATUS_[35]	**HD2640_1125P** When =1, means input is HD 2640x1125P mode
4	IF_STATUS_[36]	**HD 1080P indicator** When =1, means input is 1080P source, include 2200x1250P, 2376x1125P
5	IF_STATUS_[37]	**HD mode indicator** When =1, means input is HD source, include 720P, 1080i, 1080P
6	IF_STATUS_[38]	**Interlace video indicator** When =1, means input is interlace video source, include 480i, 576i, 1080i
7	IF_STATUS_[39]	**Progressive video indicator** When =1, means input is progressive video source, include 480P, 576P, 720P, 1080P modes

输入模式状态 03 REG S0_03, RO

	7	6	5	4	3	2	1	0
比特	IF_STATUS_[31:24]							

比特	名称	函数
0	IF_STATUS_[24]	SXGA 指示器 当=1时，表示输入为 SXGA（1280x1024）模式，包含60/75/85Hz
1	IF_STATUS_[25]	图形模式指示器 当=1时，表示输入为图形模式输入，包括VGA/SVGA/ XGA / SXGA
2	IF_STATUS_[26]	HD720P 50Hz模式 当=1时，表示输入为HD720P（1280x720）50Hz模式
3	IF_STATUS_[27]	HD720P 60Hz模式 当=1时，表示输入为HD720P（1280x720）60Hz模式
4	IF_STATUS_[28]	HD720P模式指示灯 当=1时，表示输入为HD720P源，包含50Hz/60Hz
5	IF_STATUS_[29]	HD2200_1125 交织 当=1时，表示输入为2200x1125i模式
6	IF_STATUS_[30]	HD2376_1250 交织 当=1时，表示输入为2376x1250i模式
7	IF_STATUS_[31]	HD2640_1125 交错 当=1时，表示输入为2640x1125i模式

输入模式状态 04 REG S0_04, RO

	7	6	5	4	3	2	1	0
比特	IF_STATUS_[39:32]							

比特	名称	函数
0	IF_STATUS_[32]	HD1808i指示器 当参数值为1时，表示输入为HD1080i格式信号源，包含2200x1125i、2376x1250i及2640x1125i三种分辨率模式。
1	IF_STATUS_[33]	HD2200_1125P 当=1时，表示输入为高清2200×1125P模式
2	IF_STATUS_[34]	HD2376_1250P 当=1时，表示输入为高清2376x1250P模式
3	IF_STATUS_[35]	HD2640_1125P 当=1时，表示输入为高清2640×1125P模式
4	IF_STATUS_[36]	HD 1080P指示器 当参数设为1时，表示输入为1080P分辨率的源信号，包含2200×1250P和2376×1125P两种分辨率。
5	IF_STATUS_[37]	HD模式指示灯 当参数值为1时，表示输入为高清信号源，支持720P、1080i及1080P分辨率。
6	IF_STATUS_[38]	隔行扫描视频指示器 当参数值为1时，表示输入为隔行扫描视频源，包括480i、576i、1080i等分辨率。
7	IF_STATUS_[39]	渐进式视频指示器 当=1时，表示输入为逐行扫描视频源，包括480P、576P、720P、1080P模式

INPUT MODE STATUS 05 — REG S0_05, RO

	7	6	5	4	3	2	1	0
Bit	**RESERVED**			**IF_STATUS_[44:40]**				

Bit	Name	Function
0	**IF_STATUS_[40]**	**User define mode** When =1, means input is the mode which match user define resolution
1	**IF_STATUS_[41]**	**No sync indicator** When =1, means input is not sync timing
2	**IF_STATUS_[42]**	**Horizontal unstable indicator** When =1, means input H sync is not stable
3	**IF_STATUS_[43]**	**Vertical unstable indicator** When =1, means input V sync is not stable
4	**IF_STATUS_[44]**	**Mode switch indicator** When =1, means input source switch the mode
7-5	**RESERVED**	**Reserved**

INPUT SIZE STATUS 00 — REG S0_06, RO

	7	6	5	4	3	2	1	0
Bit	**IF_HPERIOD_[7:0]**							

Bit	Name	Function
7-0	**IF_HPERIOD_[7:0]**	**Input source H total measurement result** The value = input source H total pixels / 4

INPUT SIZE STATUS 01 — REG S0_07, RO

	7	6	5	4	3	2	1	0
Bit	**IF_VPERIOD_[6:0]**							**IF_HPERIOD_[8]**

Bit	Name	Function
0	**IF_HPERIOD_[8]**	**Input source H total measurement result** The value = input source H total pixels / 4
7-1	**IF_VPERIOD_[6:0]**	**Input source V total measurement result** The value = input source V total lines

输入模式状态 05

REG S0_05, RO

	7	6	5	4	3	2	1	0
比特	保留的			IF_STATUS_[44:40]				

比特	名称	函数
0	IF_STATUS_[40]	用户定义模式 当=1时，表示输入为与用户定义分辨率相匹配的模式
1	IF_STATUS_[41]	无同步指示灯 当=1时，表示输入未同步定时
2	IF_STATUS_[42]	水平不稳指示器 当=1时，表示输入H同步不稳定
3	IF_STATUS_[43]	垂直不稳定指示器 当=1时，表示输入V同步不稳定
4	IF_STATUS_[44]	模式切换指示器 当=1时，表示输入源切换模式
7-5	保留的	保留

输入大小状态 00

REG S0_06, RO

	7	6	5	4	3	2	1	0
比特	IF_HPERIOD_[7:0]							

比特	名称	函数
7-0	IF_HPERIOD_[7:0]	输入源H总测量结果 值 = 输入源H总像素数 / 4

输入大小状态 01

REG S0_07, RO

	7	6	5	4	3	2	1	0
比特	IF_VPERIOD_[6:0]							IF_HPERIOD_[8]

位名		函数
0	IF_HPERIOD_[8]	输入源H总测量结果 值 = 输入源H总像素数 / 4
7-1	IF_VPERIOD_[6:0]	输入源V总测量结果 数值=输入源V总行数

INPUT SIZE STATUS 02 — REG S0_08, RO

	7	6	5	4	3	2	1	0
Bit	**RESERVED**				**IF_VPERIOD_[10:7]**			

Bit	Name	Function
3-0	**IF_VPERIOD_[10:7]**	**Input source V total measurement result** The value = input source V total lines
7-4	**RESERVED**	**Reserved**

MISC STATUS 00 — REG S0_09, RO

	7	6	5	4	3	2	1	0
Bit	**MISC_STATUS_[7:0]**							

Bit	Name	Function
5-0	**MISC_STATUS_[5:0]**	**Reserved**
6	**MISC_STATUS_[6]**	**LOCK indicator from PLL648**
7	**MISC_STATUS_[7]**	**LOCK indicator from PLLAD**

MISC STATUS 01 — REG S0_0A, RO

	7	6	5	4	3	2	1	0
Bit	**MSIC_STATUS_[15:8]**							

Bit	Name	Function
0	**MISC_STATUS_[8]**	**PIP enable signal in Vertical** When =1, means sub picture's vertical period in PIP mode
1	**MISC_STATUS_[8]**	**PIP enable signal in Horizontal** When =1, means sub picture's horizontal period in PIP mode
2	**MISC_STATUS_[8]**	**Reserved**
3	**MISC_STATUS_[8]**	**Reserved**
4	**MISC_STATUS_[8]**	**Display output Vertical Blank** When =1, means in display vertical blanking
5	**MISC_STATUS_[8]**	**Display output Horizontal Blank** When =1, means in display horizontal blanking
6	**MISC_STATUS_[8]**	**Display output Vertical Sync** When =1, means in display vertical sync (the output sync is high active)
7	**MISC_STATUS_[8]**	**Display output Horizontal Sync** When =1, means in display horizontal sync (the output sync is high active)

输入大小状态 02 REG S0_08, RO

	7	6	5	4	3	2	1	0
比特	保留的				IF_VPERIOD_[10:7]			

比特	名称	函数
3-0	IF_VPERIOD_[10:7]	输入源V总测量结果 数值=输入源V总行数
7-4	保留的	保留

MISC状态 00 REG S0_09, RO

	7	6	5	4	3	2	1	0
比特	MISC_STATUS_[7:0]							

比特	名称	函数
5-0	MISC_STATUS_[5:0]	保留
6	MISC_STATUS_[6]	锁相环指示器
7	MISC_STATUS_[7]	PLLAD 锁定指示器

MISC状态 01 **REG S0_0A，RO**

	7	6	5	4	3	2	1	0
比特	MSIC状态[15:8]							

比特	名称	函数
0	MISC_STATUS_[8]	垂直方向PIP启用信号 当=1时，表示PIP模式下子图像的垂直周期
1	MISC_STATUS_[8]	水平PIP启用信号 当=1时，表示在PIP模式下子画面的水平周期
2	MISC_STATUS_[8]	保留
3	MISC_STATUS_[8]	保留
4	MISC_STATUS_[8]	垂直空白输出 当=1时，表示在显示垂直消隐
5	MISC_STATUS_[8]	水平空白输出 当=1时，表示在显示水平消隐
6	MISC_STATUS_[8]	显示输出垂直同步 当=1时，表示显示垂直同步（输出同步为高电平有效）
7	MISC_STATUS_[8]	水平同步显示输出 当=1时，表示在显示水平同步（输出同步为高电平有效）

CHIP ID 00 — REG S0_0B, RO

	7	6	5	4	3	2	1	0
Bit	CHIP_ID_[7:0]							

Bit	Name	Function
7-0	CHIP_ID_[7:0]	Foundry ID

CHIP ID 01 — REG S0_0C, RO

	7	6	5	4	3	2	1	0
Bit	CHIP_ID_[15:8]							

Bit	Name	Function
7-0	CHIP_ID_[15:8]	Product ID

CHIP ID 02 — REG S0_0D, RO

	7	6	5	4	3	2	1	0
Bit	CHIP_ID_[23:16]							

Bit	Name	Function
7-0	CHIP_ID_[23:16]	Chip reversion ID

芯片ID 00 REG S0_0B, RO

	7	6	5	4	3	2	1	0
比特	CHIP_ID_[7:0]							

比特	名称	函数
7-0	CHIP_ID_[7:0]	铸造厂ID

芯片ID 01 REG S0_0C, RO

	7	6	5	4	3	2	1	0
比特	CHIP_ID_[15:8]							

比特	名称	函数
7-0	CHIP_ID_[15:8]	产品ID

芯片ID 02 REG S0_0D, RO

	7	6	5	4	3	2	1	0
比特	CHIP_ID_[23:16]							

比特	名称	函数
7-0	CHIP_ID_[23:16]	芯片复位ID

GPIO STATUS 00 REG S0_0E, RO

	7	6	5	4	3	2	1	0
Bit	**GPIO_STATUS_[7:0]**							

Bit	Name	Function
0	GPIO_STATUS_[0]	**GPIO bit0 status** GPIO bit0 (GPIO pin76) status
1	GPIO_STATUS_[1]	**GPIO bit1 status** GPIO bit1 (HALF pin77) status
2	GPIO_STATUS_[2]	**GPIO bit2 status** GPIO bit2 (SCLSA pin43) status
3	GPIO_STATUS_[3]	**GPIO bit3 status** GPIO bit3 (MBA pin107) status
4	GPIO_STATUS_[4]	**GPIO bit4 status** GPIO bit4 (MCS1 pin109) status
5	GPIO_STATUS_[5]	**GPIO bit5 status** GPIO bit5 (HBOUT pin6) status
6	GPIO_STATUS_[6]	**GPIO bit6 status** GPIO bit6 (VBOUT pin7) status
7	GPIO_STATUS_[7]	**GPIO bit7 status** GPIO bit7 (CLKOUT pin4) status

INTERRUPT STATUS 00 REG S0_0F, RO

	7	6	5	4	3	2	1	0
Bit	**INT_STATUS_[7:0]**							

Bit	Name	Function
0	INT_STATUS_[0]	**Interrupt status bit0, SOG unstable** When =1, means input SOG source is unstable
1	INT_STATUS_[1]	**Interrupt status bit1, SOG switch** When =1, means input SOG source switch the mode
2	INT_STATUS_[2]	**Interrupt status bit2, SOG stable** When =1, means input SOG source is stable
3	INT_STATUS_[3]	**Interrupt status bit3, mode switch** When =1, means input source switch the mode
4	INT_STATUS_[4]	**Interrupt status bit4, no sync** When =1, means input source is not H-sync input.
5	INT_STATUS_[5]	**Interrupt status bit5, H-sync status** When =1, means input H-sync status is changed between stable and unstable
6	INT_STATUS_[6]	**Interrupt status bi6, V-sync status** When =1, means input V-sync status is changed between stable and unstable
7	INT_STATUS_[7]	**Interrupt status bit7, H-sync status** When =1, means input H-sync status is changed between stable and unstable

通用输入输出 状态 00 REG S0_0E, RO

	7	6	5	4	3	2	1	0
比特	GPIO状态[7:0]							

比特	名称	函数
0	GPIO状态[0]	GPIO 位状态 GPIO 位0(GPIO 引脚76)状态
1	GPIO状态[1]	GPIO 位1状态 GPIO 位1（HALF引脚77）状态
2	GPIO状态[2]	GPIO 位2状态 GPIO 位2（SCLSA 引脚43）状态
3	GPIO状态[3]	GPIO 位3状态 GPIO 位3（MBA引脚107）状态
4	GPIO状态[4]	GPIO 位状态 GPIO 位（MCS1引脚109）状态
5	GPIO状态[5]	GPIO 位5状态 GPIO 位5（HBOUT 引脚6）状态
6	GPIO状态[6]	GPIO 位状态 GPIO 位6（VBOUT 引脚7）状态
7	GPIO状态[7]	GPIO 位7状态 GPIO 位7(CLKOUT 引脚4)状态

中断状态 00 REG S0_0F, RO

	7	6	5	4	3	2	1	0
比特	状态[7:0]							

比特	名称	函数
0	状态[0]	**中断状态位0，SOG不稳定** 当=1时，表示输入SOG源不稳定
1	状态[1]	**中断位1，SOG开关** 当=1时，表示输入SOG源切换模式
2	状态[2]	**中断状态位2，SOG稳定** 当=1时，表示输入SOG源稳定
3	状态[3]	**中断状态位3，模式切换** 当=1时，表示输入源切换模式
4	状态[4]	**中断位第4位，无同步** 当=1时，表示输入源并非H同步输入。
5	状态[5]	**中断状态位5，H同步状态** 当=1时，表示输入H-sync状态在稳定与不稳定之间发生切换
6	状态[6]	**中断状态bi6，V同步状态** 当=1时，表示输入V同步状态在稳定与不稳定之间发生切换
7	状态[7]	**中断状态位7，H同步状态** 当=1时，表示输入H-sync状态在稳定与不稳定之间发生切换

VIDEO_PROC STATUS 00 — REG S0_10, RO

	7	6	5	4	3	2	1	0
Bit	**VDS_STATUS_[7:0]**							

Bit	Name	Function
3-0	**VDS_STATUS_[3:0]**	**Frame number**
4	**VDS_STATUS_[4]**	**Output Vertical Sync**
5	**VDS_STATUS_[5]**	**Output Horizontal Sync**
7-6	**VDS_STATUS_[7:6]**	**Reserved**

VIDEO_PROC STATUS 01 — REG S0_11, RO

	7	6	5	4	3	2	1	0
Bit	**VDS_STATUS_[15:8]**							

Bit	Name	Function
0	**VDS_STATUS_[8]**	**Field Index** When =0, in display top field When =1, in display bottom field
1	**VDS_STATUS_[9]**	**Composite Blanking** When =0, in display active period When =1, in display blanking period
3-2	**VDS_STATUS_[11:10]**	**Reserved**
7-4	**VDS_STATUS_[15:12]**	**Vertical counter bit [3:0]** Vertical counter value, indicate the line number in display

VIDEO_PROC STATUS 02 — REG S0_12, RO

	7	6	5	4	3	2	1	0
Bit	**VDS_STATUS_[23:16]**							

Bit	Name	Function
6-0	**VDS_STATUS_[22:16]**	**Vertical counter bit [10:4]** Vertical counter value, indicate the line number in display
7	**VDS_STATUS_[23]**	**Reserved**

视频状态 00 REG S0_10, RO

	7	6	5	4	3	2	1	0
比特	VDS状态[7:0]							

比特	名称	函数
3-0	VDS状态[3:0]	帧号
4	VDS状态[4]	垂直同步输出
5	VDS状态[5]	水平同步输出
7-6	VDS状态[7:6]	保留

视频状态 01 REG S0_11, RO

	7	6	5	4	3	2	1	0
比特	VDS状态[15:8]							

比特	名称	函数
0	VDS状态[8]	字段索引 当=0时，显示顶部字段 当=1时，显示底部字段
1	VDS状态[9]	复合空白 当=0时，在显示激活期间 当=1时，在显示消隐期间
3-2	VDS状态[11:10]	保留
7-4	VDS状态[15:12]	垂直计数器位[3:0] 垂直计数器值，指示显示中的行号

视频状态 02 REG S0_12, RO

	7	6	5	4	3	2	1	0
比特	VDS状态[23:16]							

比特	名称	函数
6-0	VDS状态[22:16]	垂直计数器位[10:4] 垂直计数器值，指示显示中的行号
7	VDS状态[23]	保留

MEM_FF STATUS 00 REG S0_13, RO

	7	6	5	4	3	2	1	0
Bit	**MEM_FF_STATUS_[7:0]**							

Bit	Name	Function
0	MEM_FF_STATUS_[0]	**WFF FIFO full indicator** When =1, means WFF FIFO is full
1	MEM_FF_STATUS_[1]	**WFF FIFO empty indicator** When =1, means WFF FIFO is empty
2	MEM_FF_STATUS_[2]	**RFF FIFO full indicator** When =1, means RFF FIFO is full
3	MEM_FF_STATUS_[3]	**RFF FIFO empty indicator** When =1, means RFF FIFO is empty
4	MEM_FF_STATUS_[4]	**Capture FIFO full indicator** When =1, means capture FIFO is full
5	MEM_FF_STATUS_[5]	**Capture FIFO empty indicator** When =1, means capture FIFO is empty
6	MEM_FF_STATUS_[6]	**Playback FIFO full indicator** When =1, means playback FIFO is full
7	MEM_FF_STATUS_[7]	**Playback FIFO empty indicator** When =1, means playback FIFO is empty

MEM_FF STATUS 00 REG S0_14, RO

	7	6	5	4	3	2	1	0
Bit	**MEM_FF_STATUS_[15:8]**							

Bit	Name	Function
0	MEM_FF_STATUS_[8]	**Memory control initial indicator** When =1, means external memory chip initial is finished
7-1	MEM_FF_STATUS_[15:9]	**Reserved**

DEINT STATUS 00 REG S0_15, RO

	7	6	5	4	3	2	1	0
Bit	**DEINT_STATUS_[7:0]**							

Bit	Name	Function
6-0	DEINT_STATUS_[6:0]	**Reserved**
7	DEINT_STATUS_[7]	**3:2 pull-down indicator** When =1, means de-interlace is in 3:2 pull-down mode

MEMFFE状态 00 REG S0_13, RO

	7	6	5	4	3	2	1	0
比特	MEM_STATUS_[7:0]							

比特	名称	函数
0	MEM_STATUS_[0]	WFF FIFO 全指示灯 当=1时，表示 WFF 先进先出队列已满
1	MEM_STATUS_[1]	WFF FIFO 空指示符 当=1时，表示 WFF 先进先出队列为空
2	MEMFFE_STATUS_[2]	RFF FIFO 全指示灯 当=1时，表示 RFF 先进先出队列已满
3	MEMFFE_STATUS_[3]	RFF FIFO 空指示符 当=1时，表示 RFF 先进先出队列为空
4	MEM_STATUS_[4]	捕获FIFO满指示灯 当=1时，表示捕获FIFO已满
5	MEM_STATUS_[5]	捕获FIFO空指示符 当=1时，表示捕获FIFO为空
6	MEMFFE_STATUS_[6]	播放 FIFO 全指示灯 当=1时，表示播放FIFO已满
7	MEMFFE_STATUS_[7]	播放 FIFO 空指示器 当=1时，表示播放FIFO为空

MEMFFE状态 00 REG S0_14, RO

	7	6	5	4	3	2	1	0
比特	MEM_STATUS_[15:8]							

比特	名称	函数
0	MEMFFE_STATUS_[8]	存储器控制初始指示灯 当=1时，表示外部存储芯片初始化已完成
7-1	MEM_STATUS_[15:9]	保留

DEINT **状态 00** REG S0_15, RO

	7	6	5	4	3	2	1	0
比特	DEINT状态[7:0]							

位名		函数
6 - 0 DEINT _ 状态_[6:0]		保留
7	DEINT _ 状态_[7]	3:2下拉指示器 当=1时，表示去隔行扫描采用3:2下拉模式

SYNC PROC STATUS 00 — REG S0_16, RO

	7	6	5	4	3	2	1	0
Bit	**SYNC_PROC_STATUS_[7:0]**							

Bit	Name	Function
0	**SYNC_PROC_STATUS_[0]**	**HS polarity** When =0, means input H-sync is low active When =1, means input H-sync is high active
1	**SYNC_PROC_STATUS_[1]**	**HS active**
2	**SYNC_PROC_STATUS_[2]**	**VS polarity** When =0, means input V-sync is low active When =1, means input V-sync is high active
3	**SYNC_PROC_STATUS_[3]**	**VS active**
7-4	**SYNC_PROC_STATUS_[7:4]**	**Reserved**

SYNC PROC STATUS 01 — REG S0_17, RO

	7	6	5	4	3	2	1	0
Bit	**SYNC_PROC_STATUS_[15:8]**							

Bit	Name	Function
7-0	**SYNC_PROC_STATUS_[15:8]**	**H total value** Input source H-total value

SYNC PROC STATUS 02 — REG S0_18, RO

	7	6	5	4	3	2	1	0
Bit	**SYNC_PROC_STATUS_[23:16]**							

Bit	Name	Function
3-0	**SYNC_PROC_STATUS_[19:16]**	**H total value** Input source H-total value
7-4	**SYNC_PROC_STATUS_[23:20]**	**Reserved**

同步进程状态 00 REG S0_16, RO

	7	6	5	4	3	2	1	0
比特	同步进程状态[7:0]							

比特	名称	函数
0	同步进程状态[0]	**HS极性** 当=0时，表示输入H同步信号为低电平有效 当=1时，表示输入H同步信号为高电平有效
1	同步进程状态[1]	**HS 活性**
2	同步进程状态[2]	**VS极性** 当=0时，表示输入V同步信号为低电平有效 当=1时，表示输入V-sync为高电平有效
3	同步进程状态[3]	**VS 活跃**
7-4	同步进程状态[7:4]	保留

同步进程状态 01 REG S0_17, RO

	7	6	5	4	3	2	1	0
比特	同步进程状态[15:8]							

位名		函数
7 - 0	同步 _ 进程状态_[15:8]	**H总值** 输入源H总值

同步进程状态 02 REG S0_18, RO

	7	6	5	4	3	2	1	0
比特	同步进程状态[23:16]							

比特	名称	函数
3-0	同步进程状态[19:16]	**H总值** 输入源H总值
7-4	同步进程状态[23:20]	保留

SYNC PROC STATUS 03 REG S0_19, RO

	7	6	5	4	3	2	1	0
Bit	**SYNC_PROC_STATUS_[31:24]**							

Bit	Name	Function
7-0	**SYNC_PROC_STATUS_[31:24]**	**H low pulse length value** Input H-sync low active pulse length (for H-sync polarity detection)

SYNC PROC STATUS 04 REG S0_1A, RO

	7	6	5	4	3	2	1	0
Bit	**SYNC_PROC_STATUS_[39:32]**							

Bit	Name	Function
3-0	**SYNC_PROC_STATUS_[35:32]**	**H low pulse length value** Input H-sync low active pulse length (for H-sync polarity detection)
7-4	**SYNC_PROC_STATUS_[39:36]**	**Reserved**

SYNC PROC STATUS 05 REG S0_1B, RO

	7	6	5	4	3	2	1	0
Bit	**SYNC_PROC_STATUS_[47:40]**							

Bit	Name	Function
7-0	**SYNC_PROC_STATUS_[47:40]**	**V total value** Input source V-total lines value

SYNC PROC STATUS 06 REG S0_1C, RO

	7	6	5	4	3	2	1	0
Bit	**SYNC_PROC_STATUS_[55:48]**							

Bit	Name	Function
2-0	**SYNC_PROC_STATUS_[50:48]**	**V total value** Input source V-total lines value
7-3	**SYNC_PROC_STATUS_[55:51]**	**Reserved**

同步进程状态 03 REG S0_19, RO

	7	6	5	4	3	2	1	0
比特	同步进程状态[31:24]							

比特	名称	函数
7-0	同步进程状态[31:24]	H低脉冲长度值 输入H同步低电平有效脉冲长度（用于H同步极性检测）

同步进程状态 04 REG S0_1A， RO

	7	6	5	4	3	2	1	0
比特	同步进程状态[39:32]							

比特	名称	函数
3-0	同步进程状态[35:32]	H低脉冲长度值 输入H同步低电平有效脉冲长度（用于H同步极性检测）
7-4	同步进程状态[39:36]	保留

同步进程状态 05 REG S0_1B, RO

	7	6	5	4	3	2	1	0
比特	同步进程状态[47:40]							

比特	名称	函数
7-0	同步进程状态[47:40]	总值 输入源V总线值

同步进程状态 06 REG S0_1C, RO

	7	6	5	4	3	2	1	0
比特	同步进程状态[55:48]							

比特	名称	函数
2-0	同步进程状态[50:48]	总值 输入源V总线值
7-3	同步进程状态[55:51]	保留

SYNC PROC STATUS 07 — REG S0_1D, RO

	7	6	5	4	3	2	1	0
Bit	**RESERVED**							

Bit	Name	Function
7-0	RESERVED	Reserved

SYNC PROC STATUS 08 — REG S0_1E, RO

	7	6	5	4	3	2	1	0
Bit	**RESERVED**							

Bit	Name	Function
7-0	RESERVED	Reserved

TEST BUS STATUS 00 — REG S0_1F, RO

	7	6	5	4	3	2	1	0
Bit	**TEST_BUS_[23:16]**							

Bit	Name	Function
7-0	TEST_BUS_[23:16]	Reserved

TEST FIFO STATUS 00 — REG S0_20, RO

	7	6	5	4	3	2	1	0
Bit	**TEST_FF_STATUS_[7:0]**							

Bit	Name	Function
7-0	TEST_FF_STATUS_[7:0]	Reserved

同步进程状态 07 REG S0_1D, RO

	7	6	5	4	3	2	1	0
比特	保留的							

比特	名称	函数
7-0	保留的	保留

同步进程状态 08 REG S0_1E, RO

	7	6	5	4	3	2	1	0
比特	保留的							

比特	名称	函数
7-0	保留的	保留

测试总线状态 00 REG S0_1F, RO

	7	6	5	4	3	2	1	0
比特	**TEST_BUS_[23:16]**							

比特	名称	函数
7-0	**TEST_BUS_[23:16]**	保留

测试 FIFO 状态 00 REG S0_20, RO

	7	6	5	4	3	2	1	0
比特	测试状态[7:0]							

比特	名称	函数
7-0	测试状态[7:0]	保留

TEST FIFO STATUS 01 REG S0_21, RO

	7	6	5	4	3	2	1	0
Bit	**TEST_FF_STATUS_[15:8]**							

Bit	Name	Function
7-0	**TEST_FF_STATUS_[15:8]**	**Reserved**

CRC RFF STATUS 00 REG S0_22, RO

	7	6	5	4	3	2	1	0
Bit	**CRC_REGOUT_RFF_[7:0]**							

Bit	Name	Function
7-0	**CRC_REGOUT_RFF_[7:0]**	**Reserved**

CRC PB STATUS 00 REG S0_23, RO

	7	6	5	4	3	2	1	0
Bit	**CRC_REGOUT_PB_[7:0]**							

Bit	Name	Function
7-0	**CRC_REGOUT_PB_[7:0]**	**Reserved**

CRC RESULT STATUS 00 REG S0_24, RO

	7	6	5	4	3	2	1	0
Bit	**CRC_STATUS_[7:0]**							

Bit	Name	Function
7-0	**CRC_STATUS_[7:0]**	**Reserved**

测试 FIFO 状态 01 REG S0_21, RO

	7	6	5	4	3	2	1	0
比特	测试状态[15:8]							

比特	名称	函数
7-0	测试状态[15:8]	保留

CRC RFF 状态 00 REG S0_22, RO

	7	6	5	4	3	2	1	0
比特	CRC_REGOUT_RFF_[7:0]							

比特	名称	函数
7-0	CRC_REGOUT_RFF_[7:0]	保留

CRC PB状态 00 REG S0_23, RO

	7	6	5	4	3	2	1	0
比特	CRC_REGOUT_PB_[7:0]							

比特	名称	函数
7-0	CRC_REGOUT_PB_[7:0]	保留

CRC状态 00 REG S0_24, RO

	7	6	5	4	3	2	1	0
比特	CRC状态[7:0]							

比特	名称	函数
7-0	CRC状态[7:0]	保留

CRC RESULT STATUS 01 — REG S0_25, RO

	7	6	5	4	3	2	1	0
Bit	CRC_STATUS_[15:8]							

Bit	Name	Function
7-0	CRC_STATUS_[15:8]	Reserved

CRC RESULT STATUS 02 — REG S0_26, RO

	7	6	5	4	3	2	1	0
Bit	CRC_STATUS_[23:16]							

Bit	Name	Function
7-0	CRC_STATUS_[23:16]	Reserved

CRC RESULT STATUS 03 — REG S0_27, RO

	7	6	5	4	3	2	1	0
Bit	CRC_STATUS_[31:24]							

Bit	Name	Function
7-0	CRC_STATUS_[31:24]	Reserved

CRC RESULT STATUS 04 — REG S0_28, RO

	7	6	5	4	3	2	1	0
Bit	CRC_STATUS_[39:32]							

Bit	Name	Function
7-0	CRC_STATUS_[39:32]	Reserved

CRC状态 01 REG S0_25, RO

	7	6	5	4	3	2	1	0
比特	CRC状态[15:8]							

比特	名称	函数
7-0	CRC状态[15:8]	保留

CRC状态 02 REG S0_26, RO

	7	6	5	4	3	2	1	0
比特	CRC状态[23:16]							

比特	名称	函数
7-0	CRC状态[23:16]	保留

CRC状态 03 REG S0_27, RO

	7	6	5	4	3	2	1	0
比特	CRC状态[31:24]							

比特	名称	函数
7-0	CRC状态[31:24]	保留

CRC状态 04 REG S0_28, RO

	7	6	5	4	3	2	1	0
比特	CRC状态[39:32]							

比特	名称	函数
7-0	CRC状态[39:32]	保留

CRC RESULT STATUS 05 — REG S0_29, RO

	7	6	5	4	3	2	1	0
Bit	**CRC_STATUS_[47:40]**							

Bit	Name	Function
7-0	**CRC_STATUS_[47:40]**	**Reserved**

CRC RESULT STATUS 06 — REG S0_2A, RO

	7	6	5	4	3	2	1	0
Bit	**CRC_STATUS_[55:48]**							

Bit	Name	Function
7-0	**CRC_STATUS_[55:48]**	**Reserved**

CRC RESULT STATUS 07 — REG S0_2B, RO

	7	6	5	4	3	2	1	0
Bit	**CRC_STATUS_[63:56]**							

Bit	Name	Function
7-0	**CRC_STATUS_[63:56]**	**Reserved**

CRC RESULT STATUS 08 — REG S0_2C, RO

	7	6	5	4	3	2	1	0
Bit	**CRC_STATUS_[71:64]**							

Bit	Name	Function
7-0	**CRC_STATUS_[71:64]**	**Reserved**

CRC状态 05 REG S0_29, RO

	7	6	5	4	3	2	1	0
比特	CRC状态[47:40]							

比特	名称	函数
7-0	CRC状态[47:40]	保留

CRC状态 06 REG S0_2A，RO

	7	6	5	4	3	2	1	0
比特	CRC状态[55:48]							

比特	名称	函数
7-0	CRC状态[55:48]	保留

CRC状态 07 REG S0_2B, RO

	7	6	5	4	3	2	1	0
比特	CRC状态[63:56]							

比特	名称	函数
7-0	CRC状态[63:56]	保留

CRC状态 08 REG S0_2C, RO

	7	6	5	4	3	2	1	0
比特	CRC状态[71:64]							

比特	名称	函数
7-0	CRC状态[71:64]	保留

CRC RESULT STATUS 09 — REG S0_2D, RO

	7	6	5	4	3	2	1	0
Bit	**CRC_STATUS_[79:72]**							

Bit	Name	Function
7-0	**CRC_STATUS_[79:72]**	**Reserved**

TEST BUS STATUS 01 — REG S0_2E, RO

	7	6	5	4	3	2	1	0
Bit	**TEST_BUS_[7:0]**							

Bit	Name	Function
7-0	**TEST_BUS_[7:0]**	**Reserved**

TEST BUS STATUS 02 — REG S0_2F, RO

	7	6	5	4	3	2	1	0
Bit	**TEST_BUS_[15:8]**							

Bit	Name	Function
7-0	**TEST_BUS_[15:8]**	**Reserved**

CRC状态 09 REG S0_2D, RO

	7	6	5	4	3	2	1	0
比特	CRC状态[79:72]							

比特	名称	函数
7-0	CRC状态[79:72]	保留

测试总线状态 01 REG S0_2E, RO

	7	6	5	4	3	2	1	0
比特	测试总线[7:0]							

比特	名称	函数
7-0	测试总线[7:0]	保留

测试总线状态 02 REG S0_2F, RO

	7	6	5	4	3	2	1	0
比特	测试总线[15:8]							

比特	名称	函数
7-0	测试总线[15:8]	保留

Chapter 01. INPUT FORMATTER REGISTERS

INPUT_FORMATTER 00 REG S1_00, R/W

	7	6	5	4	3	2	1	0
Bit	IF_HS_FLIP	IF_PRGRSV_CNTRL	IF_VS_SEL	IF_SEL16BIT	IF_SEL_656	IF_UV_REVERT	IF_MATRIX_BYPS	IF_IN_DREG_BYPS

Bit	Name	Function
0	IF_IN_DREG_BYPS	**Input pipe by pass** Use the falling or rising edge of clock to get the input data. 0: Clock input data on the falling edge of ICLK. 1: Clock input date on the rising edge of ICLK.
1	IF_MATRIX_BYPS	**Rgb2yuv matrix bypass** If source is yuv24bit, bypass the rgb2yuv matrix. 0:source is 24bit RGB. Do rgb2yuv. 1: data bypass.
2	IF_UV_REVERT	**8bit to 16bit convert Y/UV flip control** If input is 8bit data, when it convert to 16bit, this bit control Y and UV order: 0: Keep the designed order 1: Flip the Y and UV order
3	IF_SEL_656	**Select CCIR656 data** If input data is 8bit CCIR656 mode, choose the 656 data path. 0: input is CCIR 601 mode. Choose the CCIR601mode timing. 1: input is CCIR 656 mode. Choose the CCIR656 mode timing.
4	IF_SEL16BIT	**Select 16bit data** If source data is 16bit. Choose the 16bits data path. Use in conjunction with register sel_24bit to choose the input data format. [illegible]
5	IF_VS_SEL	**Vertical sync select** Choose the periodical or virtual vertical timing. 0: choose the VCR mode timing generation. 1: choose the normal mode timing generation.
6	IF_PRGRSV_CNTRL	**Select progressive data** Progressive mode. Choose the progressive data. 0: source is interlaced. 1: source is progressive.
7	IF_HS_FLIP	**Horizontal sync flip control** Control the horizontal sync output from CCIR process 0: keep the original horizontal sync. 1: flip horizontal sync.

	Sel_16bit	Sel_24bit
8bit 656/601 input	0	0
16bit 601 input	1	0
24bit yuv/rgb 601 input	*	1

第一章 . 我 NPUT F 或物质 R 注册表

INPUT_FORMATTER 00 REG S1_00, R/W

	7	6	5	4	3	2	1	0
比特	IF_手部翻转	IF_PRGRSV_C 国家电信研究实验室	IF_VS选定	IF_SEL16BIT	IF_SEL_656	IF_紫外线反转 T	IF matrices BYP S	输入数据 G_BYPS

比特	名称	函数
0	按PS字段降序	**输入管旁路** 利用时钟的下降沿或上升沿获取输入数据。 0：时钟输入数据在 ICLK 的下降沿。 1: 时钟信号在 ICLK 上升沿输入日期。
1	IF matrices by PS	**RGB2YUV矩阵旁路** 若源格式为yuv24bit，则跳过rgb2yuv矩阵。 0:源图像是24位RGB格式。请执行RGB转YUV转换。 1：数据旁路。
2	IF_紫外线恢复	**8位到16位转换Y/UV翻转控制** 若输入为8位数据，在转换为16位时，该位控制Y与UV顺序： 0：保持设计顺序 1: 交换Y轴与UV轴顺序
3	IF_SEL_656	**选择CCIR656数据** 若输入数据为8位CCIR656模式，则选择656数据路径。 0：输入为 CCIR 601模式。选择CCIR601模式计时。 1: 输入为 CCIR 656模式。选择CCIR656模式计时。
4	IF_SEL16BIT	**选择16位数据** 若源数据为16位，请选择16位数据路径。 与寄存器 sel_24bit 配合使用，以选择输入数据格式。

	Sel_16bit	Sel_24bit
8位656/601输入	0	0
16位601输入	1	0
24位YUV/RGB 601输入	*	1

5	IF_VS选定	**垂直同步选择** 选择周期性或虚拟垂直定时。 0：选择录像机模式定时生成。 1:选择正常模式定时生成。
6	IF_PRGRSV_CNTRL	**选择渐进数据** 渐进模式。选择渐进数据。 0：源信号采用隔行扫描方式。 1：来源是渐进的。
7	IF_手部翻转	**水平同步翻转控制** 控制 CCIR 进程的水平同步输出 0：保持原始水平同步。 1：翻转水平同步。

INPUT_FORMATTER 01 REG S1_01, R/W

	7	6	5	4	3	2	1	0
Bit	**IF_SEL24BIT**	**IF_Y_DELAY**		**IF_TAP6_BYPS**	**IF_V_DELAY**	**IF_U_DELAY**	**IF_UV_FLIP**	**IF_VS_FLIP**

Bit	Name	Function
0	**IF_VS_FLIP**	**Vertical sync flip control** Control the vertical sync output from CCIR process 0: keep original vertical sync. 1: flip vertical sync.
1	**IF_UV_FLIP**	**YUV 422to444 UV flip control** Control the U and V order in yuv422to444 conversion. 0: keep original U and V order. 1: exchange the U and V order.
2	**IF_U_DELAY**	**U data select in YUV 422to444 conversion** Select original U data or 1-clock delayed U data, so that it can align with V data. 0: select original U data after dmux. 1: select 1-clock delayed U data after dmux.
3	**IF_V_DELAY**	**V data select in YUV 422to444 conversion** Select original V data or 1-clock delayed V data, so that it can align with U data. 0: select original V data after dmux. 1: select 1-clock delayed V data after dmux.
4	**IF_TAP6_BYPS**	**Tap6 interpolator bypass control in YUV 422to444 conversion** Select the data if pass the tap6 interpolator or not. 0: the data will pass the tap6 interpolator. 1: the data will not pass the tap6 interpolator
6-5	**IF_Y_DELAY**	**Y data pipes control in YUV422to444 conversion** Control the Y data pipe delay, so that it can align with U and V. IF_Y_DELAY: Y data delay pipes 00: 1 01: 2 10: 3 11: 4
7	**IF_SEL24BIT**	**Select 24bit data** If input source is 24bit data, choose the 24bit data path.

INPUT_FORMATTER 01 REG S1_01, R/W

	7	6	5	4	3	2	1	0
比特	IF_SEL24BIT	IF_Y_延迟		IF_TAP6_BYPS	IF_V_延迟	IF_延时	IF_紫外线翻转	IF_VS_FLIP

比特	名称	函数
0	IF_VS_FLIP	**垂直同步翻转控制** 控制 CCIR 进程的垂直同步输出 0：保持原始垂直同步。 1：翻转垂直同步。
1	IF_紫外线翻转	**YUV 422至444紫外线翻转控制** 控制yuv422to444转换中的U和V顺序。 0：保持原始U和V顺序。 1：交换U和V的顺序。
2	IF_延时	**数据选择在 YUV 422至444转换中** 选择原始U数据或1个时钟延迟的U数据，以便与V数据对齐。 0：选择dmux后的原始U数据。 1：选择dmux后的1时钟延迟U数据。
3	IF_V_延迟	**数据选择在 YUV 422至444转换中** 选择原始V数据或1个时钟延迟的V数据，以便与U数据对齐。 0：选择dmux后的原始V数据。 1：选择dmux后的1时钟延迟V数据。
4	IF_TAP6_BYPS	**Tap6插值器旁路控制在 YUV 422到444转换中的应用** 选择数据是否通过tap6插值器。 0：数据将通过tap6插值器。 1: 数据将无法通过tap6插值器
6-5	IF_Y_延迟	**YUV422to444转换中的Y数据管道控制** 控制Y数据管道延迟，使其与U和V对齐。

IF_Y延迟	Y型数据延迟管道
00	1
01	2
10	3
11	4

7	IF_SEL24BIT	**选择24位数据** 若输入源为24位数据，请选择24位数据路径。

INPUT_FORMATTER 02 REG S1_02, R/W

	7	6	5	4	3	2	1	0
Bit	**IF_HS_UV_SIGN2UNSIGN**	**IF_HS_Y_PDELAY**		**IF_HS_TAP11_BYPS**	**IF_HS_PSHIFT_BYPS**	**IF_HS_INT_LPF_BYPS**	**IF_HS_SEL_LPF**	**IF_SEL_WEN**

Bit	Name	Function
0	**IF_SEL_WEN**	**Select the write enable for line double** If the input is HD source, this bit will be set to 1. 0: if the source is SD data. 1: if the source is HD data.
1	**IF_HS_SEL_LPF**	**Low pass filter or interpolator selection** The low pass filter and interpolator data path is combined together. 0: select interpolator data path. 1: select low pass filter data path.
2	**IF_HS_INT_LPF_BYPS**	**Combined INT and LPF data path bypass control** If the data can't do horizontal scaling-down, bypass the INT/LPF data path. 0: select the INT/LPF data path. 1: bypass the INT/LPF data path
3	**IF_HS_PSHIFT_BYPS**	**Phase adjustment bypass control** If the data can't do phase adjustment, this bit should be set to 1. 0: select phase adjustment data path. 1: bypass phase adjustment.
4	**IF_HS_TAP11_BYPS**	**Tap11 LPF bypass control in YUV444to422 conversion** Select the data if pass the tap11 LPF or not. 0: the data will pass the tap11 low pass filter. 1: the data will not pass the tap11 low pass filter
6-5	**IF_HS_Y_PDELAY**	**Y data pipes control in YUV444to422 conversion** Control the Y data pipe delay, so that it can align with UV. IF_HS_Y_DELAY / Y data delay pipes 00 / 1 01 / 2 10 / 3 11 / 4
7	**IF_HS_UV_SIGN2UNSIGN**	**UV data select** If UV is signed, select the unsigned UV data 0: select the original UV 1: select the UV after sign processing

INPUT_FORMATTER 02 REG S1_02, R/W

	7	6	5	4	3	2	1	0
比特	IF HS UV SIGN2UNSIGN	IF_HS_Y_P延迟		IF_HS_TAP11通过PS	IF HS_移位通过PS	IF HS INT LPF_BYPS	IF HS SEL LPF	IF选拔方式N

比特	名称	函数
0	IF选择女性	选择行双写使能 若输入为高清源，则该位将被设置为1。 0：若数据源为SD数据。 1：若数据源为高清（HD）数据。
1	IF HS SEL LPF	低通滤波器或插值器选择 低通滤波器与插值器数据路径被整合为一体。 0：选择插值器数据路径。 1：选择低通滤波数据路径。
2	IF HS INT LPF BY PS	INT与 LPF 数据路径旁路控制的结合 若数据无法横向缩放，则跳过INT/ LPF 数据路径。 0：选择INT/ LPF 数据路径。 1: 省略 INT/ LPF 数据路径
3	IF HS按PS键移动	相位调整旁路控制 若数据无法进行相位调整，则该位应设置为1。 0：选择相位调整数据路径。 1：旁路相位调整。
4	IF_HS_TAP11_BYPS	Tap11 LPF 在YUV444to422转换中的旁路控制 若数据通过tap11 LPF 则选中该数据，否则不选中。 0：数据将通过tap11低通滤波器。 1: 数据将无法通过tap11低通滤波器
6-5	IF_HS_Y_P延迟	YUV444to422转换中的Y数据管道控制 控制Y数据管道延迟，使其与UV对齐。 IF HS Y延迟 / Y型数据延迟管道 00 / 1 01 / 2 10 / 3 11 / 4
7	IF_HS_UV_SIGN2UNSIGN	紫外数据选择 若紫外线数据已签署，请选择未签署的紫外线数据 0：选择原始UV 1：选择标志后处理的UV

INPUT_FORMATTER 03 — REG S1_03, R/W

	7	6	5	4	3	2	1	0
Bit	**IF_HS_RATE_SEG0**							

Bit	Name	Function
7-0	**IF_HS_RATE_SEG0**	**Horizontal non-linear scaling-down 1st segment DDA increment [11:4] (total 12 bits)** The entire segment share the lowest 4bit, that is to say, the whole scale ration is hscale = {hscale0, hscale_low}. Assume the scaling ratio is n/m, then the value should be 4095x(m-n)/n

INPUT_FORMATTER 04 — REG S1_04, R/W

	7	6	5	4	3	2	1	0
Bit	**IF_HS_RATE_SEG1**							

Bit	Name	Function
7-0	**IF_HS_RATE_SEG1**	**Horizontal non-linear scaling-down 2nd segment DDA increment [11:4] (total 12 bits)**

INPUT_FORMATTER 05 — REG S1_05, R/W

	7	6	5	4	3	2	1	0
Bit	**IF_HS_RATE_SEG2**							

Bit	Name	Function
7-0	**IF_HS_RATE_SEG2**	**Horizontal non-linear scaling-down 3rd segment DDA increment [11:4] (total 12 bits)**

INPUT_FORMATTER 06 — REG S1_06, R/W

	7	6	5	4	3	2	1	0
Bit	**IF_HS_RATE_SEG3**							

Bit	Name	Function
7-0	**IF_HS_RATE_SEG3**	**Horizontal non-linear scaling-down 4th segment DDA increment [11:4] (total 12 bits)**

INPUT_FORMATTER 03 REG S1_03, R/W

	7	6	5	4	3	2	1	0
比特	IF_HS_RATE_SEG0							

比特	名称	函数
7-0	IF_HS_RATE_SEG0	水平非线性缩放第一段 DDA 增量[11:4](总12位) 整个分段共享最低4位，即整个比例尺为hscale = {hscale0，hscale_low}。假设比例尺为n/m，则该值应为4095×(m-n)/n

INPUT_FORMATTER 04 REG S1_04, R/W

	7	6	5	4	3	2	1	0
比特	IF_HS_RATE_SEG1							

比特	名称	函数
7-0	IF_HS_RATE_SEG1	水平非线性缩放第二段 DDA 增量[11:4](共12位)

INPUT_FORMATTER 05 REG S1_05, R/W

	7	6	5	4	3	2	1	0
比特	IF_HS_RATE_SEG2							

比特	名称	函数
7-0	IF_HS_RATE_SEG2	水平非线性缩放第三段 DDA 增量[11:4]（共12位）

INPUT_FORMATTER 06 REG S1_06, R/W

	7	6	5	4	3	2	1	0
比特	IF_HS_RATE_SEG3							

比特	名称	函数
7-0	IF_HS_RATE_SEG3	水平非线性缩放第四段 DDA 增量[11:4]（共12位）

INPUT_FORMATTER 07 — REG S1_07, R/W

	7	6	5	4	3	2	1	0
Bit	**IF_HS_RATE_SEG4**							

Bit	Name	Function
7-0	**IF_HS_RATE_SEG4**	**Horizontal non-linear scaling-down 5th segment DDA increment [11:4] (total 12 bits)**

INPUT_FORMATTER 08 — REG S1_08, R/W

	7	6	5	4	3	2	1	0
Bit	**IF_HS_RATE_SEG5**							

Bit	Name	Function
7-0	**IF_HS_RATE_SEG5**	**Horizontal non-linear scaling-down 6th segment DDA increment [11:4] (total 12 bits)**

INPUT_FORMATTER 09 — REG S1_09, R/W

	7	6	5	4	3	2	1	0
Bit	**IF_HS_RATE_SEG6**							

Bit	Name	Function
7-0	**IF_HS_RATE_SEG6**	**Horizontal non-linear scaling-down 7th segment DDA increment [11:4] (total 12 bits)**

INPUT_FORMATTER 0A — REG S1_0A, R/W

	7	6	5	4	3	2	1	0
Bit	**IF_HS_RATE_SEG7**							

Bit	Name	Function
7-0	**IF_HS_RATE_SEG7**	**Horizontal non-linear scaling-down 8th segment DDA increment [11:4] (total 12 bits)**

INPUT_FORMATTER 07 REG S1_07, R/W

	7	6	5	4	3	2	1	0
比特	IF_HS_RATE_SEG4							

比特	名称	函数
7-0	IF_HS_RATE_SEG4	水平非线性缩放第五段 DDA 增量[11:4]（共12位）

INPUT_FORMATTER 08 REG S1_08, R/W

	7	6	5	4	3	2	1	0
比特	IF_HS_RATE_SEG5							

比特	名称	函数
7-0	IF_HS_RATE_SEG5	水平非线性缩放第6段 DDA 增量[11:4]（共12位）

INPUT_FORMATTER 09 REG S1_09, R/W

	7	6	5	4	3	2	1	0
比特	IF_HS_RATE_SEG6							

比特	名称	函数
7-0	IF_HS_RATE_SEG6	水平非线性缩放第七段 DDA 增量[11:4]（共12位）

INPUT_FORMATTER 0A REG S1_0A，R/W

	7	6	5	4	3	2	1	0
比特	IF_HS_RATE_SEG7							

比特	名称	函数
7-0	IF_HS_RATE_SEG7	水平非线性缩放第8段 DDA 增量[11:4]（共12位）

INPUT_FORMATTER 0B — REG S1_0B, R/W

Bit	7	6	5	4	3	2	1	0
	IF_LD_SEL_PROV	IF_SEL_HSCALE	IF_HS_DEC_FACTOR		IF_HS_RATE_LOW			

Bit	Name	Function
3-0	IF_HS_RATE_LOW	**Horizontal non-linear scaling-down DDA increment shared lowest 4 bits [3:0] (total 12 bits)**
5-4	IF_HS_DEC_FACTOR	**Horizontal non-linear scaling-down factor select** If the scaling ratio is less than ½, use it and DDA to generate the we and phase 00: scaling-ratio is more than ½. 01: scaling-ratio is less than ½. 10: scaling-ratio is less than ¼.
6	IF_SEL_HSCALE	**Select the data path after horizontal scaling-down** If the data have do scaling-down, this bit should be open. 0: select the data and write enable from CCIR to line double. 1: select the scaling-down data and write enable to line double.
7	IF_LD_SEL_PROV	**Line double read reset select** If source is progressive data, choose the related progressive timing as read reset timing. 0: select read reset timing of interlace data. 1: select read reset timing of progressive data

INPUT_FORMATTER 0C — REG S1_0C, R/W

Bit	7	6	5	4	3	2	1	0
	IF_INI_ST[2:0]			IF_LD_ST				IF_LD_RAM_BYPS

Bit	Name	Function
0	IF_LD_RAM_BYPS	**Line double bypass control** If the interlace data can't do line double, if the progressive data can't do scaling-down, line double FIFO should be bypass. 0: select interlace line double data from FIFO. 1: bypass line double FIFO.
4-1	IF_LD_ST	**Line double write reset generation start position** If the internal counter equals the defined value the write reset will be high pulse.
7-5	IF_INI_ST[2:0]	**Initial position** Start position indicator of vertical blanking. For the internal line_counter, the detail pixel's shift that the line_counter count compare to the horizontal sync.

INPUT_FORMATTER 0B

REG S1_0B, R/W

比特	7	6	5	4	3	2	1	0
	IF LD SEL_普罗维	IF选拔HSCALE	IF HS DEC 因子		IF HS速率低			

比特	名称	函数
3-0	IF HS速率低	水平非线性缩放 DDA 增量共享最低4位[3:0]（总计12位）
5-4	IF HS DEC 因子	水平非线性缩放因子选择 若缩放比例小于 ½，使用该比例并 DDA 生成we和相位00：缩放比例大于 ½ 。 01: 缩放比例小于 ½ 。 10:缩放比例小于 ¼ 。
6	IF选择水平缩放	水平缩放后选择数据路径 若数据需进行缩放处理，该位应保持开启状态。 0：选择数据并从 CCIR 写入双线模式。 1：选择缩放数据并启用双线写入功能。
7	IF LD SEL PROV	行双读复位选择 若数据源为渐进式数据，则选择相关渐进式定时作为读取复位定时。 0：选择隔行扫描数据的读取复位时序。 1：选择渐进数据的读取复位时序

INPUT_FORMATTER 0C

REG S1_0C, R/W

比特	7	6	5	4	3	2	1	0
	IF_INI_ST[2:0]			IF LD ST				IF_逻辑数据存储器通过PS

比特	名称	函数
0	IF LD RAM 由 PS 控制	线路双旁路控制 如果隔行扫描数据不能实现行双倍，逐行扫描数据不能实现缩放，则行双倍FIFO应被绕过。 0：从FIFO中选择隔行扫描线的双倍数据。 1：旁路线双FIFO。
4-1	IF LD ST	行双写重置生成起始位置 若内部计数器等于设定值，则写入复位将产生高电平脉冲。
7-5	IF_INI_ST[2:0]	初始位置 垂直消隐起始位置指示器 对于内部行计数器，其计数器的位移与水平同步信号的像素细节位移相比较。

INPUT_FORMATTER 0D — REG S1_0D, R/W

	7	6	5	4	3	2	1	0
Bit	**IF_INI_ST [10:3]**							

Bit	Name	Function
7-0	**IF_INI_ST [10:3]**	**Initial position** Start position indicator of vertical blanking. For the internal line_counter, the detail pixel's shift that the line_counter count compare to the horizontal sync.

INPUT_FORMATTER 0E — REG S1_0E, R/W

	7	6	5	4	3	2	1	0
Bit	**IF_HSYNC_RST [7:0]**							

Bit	Name	Function
7-0	**IF_HSYNC_RST [7:0]**	**Total pixel number per line** Use to generate progressive timing if input is interlace data [7:0]

INPUT_FORMATTER 0F — REG S1_0F, R/W

	7	6	5	4	3	2	1	0
Bit	**RESERVED**					**IF_HSYNC_RST [10:8]**		

Bit	Name	Function
2-0	**IF_HSYNC_RST [10:8]**	**Total pixel number per line** Use to generate progressive timing if input is interlace data [10:8]
7-3	**RESERVED**	

INPUT_FORMATTER 10 — REG S1_10, R/W

	7	6	5	4	3	2	1	0
Bit	**IF_HB_ST [7:0]**							

Bit	Name	Function
7-0	**IF_HB_ST [7:0]**	**Horizontal blanking start position (set 0)** Horizontal blanking (set 0) start position [7:0].

INPUT_FORMATTER 0D

REG S1_0D, R/W

	7	6	5	4	3	2	1	0
比特	IF_INI_ST [10:3]							

比特	名称	函数
7-0	IF_INI_ST [10:3]	初始位置 垂直消隐起始位置指示器 对于内部行计数器，其计数器的位移与水平同步信号的像素细节位移相比较。

INPUT_FORMATTER 0E

REG S1_0E, R/W

	7	6	5	4	3	2	1	0
比特	IF_HSYNC_RST [7:0]							

比特	名称	函数
7-0	IF_HSYNC_RST [7:0]	每行像素总数 当输入为隔行扫描数据[7:0]时，用于生成渐进式时序

INPUT_FORMATTER 0F

REG S1_0F, R/W

	7	6	5	4	3	2	1	0
比特	保留的					IF_HSYNC_RST [10:8]		

比特	名称	函数
2-0	IF_HSYNC_RST [10:8]	每行像素总数 当输入为隔行扫描数据[10:8]时，用于生成渐进式时序
7-3	保留的	

INPUT_FORMATTER 10

REG S1_10, R/W

	7	6	5	4	3	2	1	0
比特	IF_HB_ST [7:0]							

比特	名称	函数
7-0	IF_HB_ST [7:0]	水平消隐起始位置（设为0） 水平消隐（设为0）起始位置[7:0]。

INPUT_FORMATTER 11 — REG S1_11, R/W

	7	6	5	4	3	2	1	0
Bit	**RESERVED**					**IF_HB_ST [10:8]**		

Bit	Name	Function
2-0	**IF_HB_ST [10:8]**	**Horizontal blanking start position (set 0)** Horizontal blanking (set 0) start position [10:8].
7-3	**RESERVED**	

INPUT_FORMATTER 12 — REG S1_12, R/W

	7	6	5	4	3	2	1	0
Bit	**IF_HB_SP [7:0]**							

Bit	Name	Function
7-0	**IF_HB_SP [7:0]**	**Horizontal blanking stop position (set 0)** Horizontal blanking (set 0) stop position [7:0].

INPUT_FORMATTER 13 — REG S1_13, R/W

	7	6	5	4	3	2	1	0
Bit	**RESERVED**					**IF_HB_SP [10:8]**		

Bit	Name	Function
2-0	**IF_HB_SP [10:8]**	**Horizontal blanking stop position (set 0)** Horizontal blanking (set 0) stop position [10:8].
7-3	**RESERVED**	

INPUT_FORMATTER 14 — REG S1_14, R/W

	7	6	5	4	3	2	1	0
Bit	**IF_HB_ST1 [7:0]**							

Bit	Name	Function
7-0	**IF_HB_ST1 [7:0]**	**Horizontal blanking start position (set 1)** Horizontal blanking (set 1) start position [7:0].

INPUT_FORMATTER 11 REG S1_11, R/W

比特	7	6	5	4	3	2	1	0
	保留的					IF_HB_ST [10:8]		

比特	名称	函数
2-0	IF_HB_ST [10:8]	水平消隐起始位置（设为0） 水平消隐（设为0）起始位置[10:8]。
7-3	保留的	

INPUT_FORMATTER 12 REG S1_12, R/W

比特	7	6	5	4	3	2	1	0
	IF_HB_SP [7:0]							

比特	名称	函数
7-0	IF_HB_SP [7:0]	水平消隐停止位置（设为0） 水平消隐（设为0）停止位置[7:0]。

INPUT_FORMATTER 13 REG S1_13, R/W

比特	7	6	5	4	3	2	1	0
	保留的					IF_HB_SP [10:8]		

比特	名称	函数
2-0	IF_HB_SP [10:8]	水平消隐停止位置（设为0） 水平消隐（设为0）停止位置[10:8]。
7-3	保留的	

INPUT_FORMATTER 14 REG S1_14, R/W

比特	7	6	5	4	3	2	1	0
	IF_HB_ST1 [7:0]							

比特	名称	函数
7-0	IF_HB_ST1 [7:0]	水平空白起始位置（设置1） 水平消隐（设置1）起始位置[7:0]。

INPUT_FORMATTER 15 — REG S1_15, R/W

	7	6	5	4	3	2	1	0
Bit	**RESERVED**					**IF_HB_ST1 [10:8]**		

Bit	Name	Function
2-0	**IF_HB_ST1 [10:8]**	**Horizontal blanking start position (set 1)** Horizontal blanking (set 1) start position [10:8].
7-3	**RESERVED**	

INPUT_FORMATTER 16 — REG S1_16, R/W

	7	6	5	4	3	2	1	0
Bit	**IF_HB_SP1 [7:0]**							

Bit	Name	Function
7-0	**IF_HB_SP1 [7:0]**	**Horizontal blanking stop position (set 1)** Horizontal blanking (set 1) stop position [7:0].

INPUT_FORMATTER 17 — REG S1_17, R/W

	7	6	5	4	3	2	1	0
Bit	**RESERVED**					**IF_HB_SP1 [10:8]**		

Bit	Name	Function
2-0	**IF_HB_SP1 [10:8]**	**Horizontal blanking stop position (set 1)** Horizontal blanking (set 1) stop position [10:8].
7-3	**RESERVED**	

INPUT_FORMATTER 18 — REG S1_18, R/W

	7	6	5	4	3	2	1	0
Bit	**IF_HB_ST2 [7:0]**							

Bit	Name	Function
7-0	**IF_HB_ST2 [7:0]**	**Horizontal blanking start position (set 2)** Horizontal blanking (set 2) start position [7:0].

INPUT_FORMATTER 15 REG S1_15, R/W

比特	7	6	5	4	3	2	1	0
	保留的					IF_HB_ST1 [10:8]		

比特	名称	函数
2-0	IF_HB_ST1 [10:8]	水平空白起始位置（设置1） 水平消隐（组1）起始位置[10:8]。
7-3	保留的	

INPUT_FORMATTER 16 REG S1_16, R/W

比特	7	6	5	4	3	2	1	0
	IF_HB_SP1 [7:0]							

比特	名称	函数
7-0	IF_HB_SP1 [7:0]	水平空白停止位置（设定1） 水平消隐（设置1）停止位置[7:0]。

INPUT_FORMATTER 17 REG S1_17, R/W

比特	7	6	5	4	3	2	1	0
	保留的					IF_HB_SP1 [10:8]		

比特	名称	函数
2-0	IF_HB_SP1 [10:8]	水平空白停止位置（设定1） 水平消隐（设置1）停止位置[10:8]。
7-3	保留的	

INPUT_FORMATTER 18 REG S1_18, R/W

比特	7	6	5	4	3	2	1	0
	IF_HB_ST2 [7:0]							

比特	名称	函数
7-0	IF_HB_ST2 [7:0]	水平空白起始位置（设置2） 水平消隐（组2）起始位置[7:0]。

INPUT_FORMATTER 19 — REG S1_19, R/W

	7	6	5	4	3	2	1	0
Bit	**RESERVED**					**IF_HB_ST2 [10:8]**		

Bit	Name	Function
2-0	**IF_HB_ST2 [10:8]**	**Horizontal blanking start position (set 2)** Horizontal blanking (set 2) start position [10:8].
7-3	**RESERVED**	

INPUT_FORMATTER 1A — REG S1_1A, R/W

	7	6	5	4	3	2	1	0
Bit	**IF_HB_SP2 [7:0]**							

Bit	Name	Function
7-0	**IF_HB_SP2 [7:0]**	**Horizontal blanking stop position (set 2)** Horizontal blanking (set 2) stop position [7:0].

INPUT_FORMATTER 1B — REG S1_1B, R/W

	7	6	5	4	3	2	1	0
Bit	**RESERVED**					**IF_HB_SP2 [10:8]**		

Bit	Name	Function
2-0	**IF_HB_SP2 [10:8]**	**Horizontal blanking stop position (set 2)** Horizontal blanking (set 2) stop position [10:8].
7-3	**RESERVED**	

INPUT_FORMATTER 1C — REG S1_1C, R/W

	7	6	5	4	3	2	1	0
Bit	**IF_VB_ST [7:0]**							

Bit	Name	Function
7-0	**IF_VB_ST [7:0]**	**Vertical blanking start position** Vertical blanking start position [7:0].

INPUT_FORMATTER 19 REG S1_19, R/W

	7	6	5	4	3	2	1	0
比特	保留的					IF_HB_ST2 [10:8]		

比特	名称	函数
2-0	IF_HB_ST2 [10:8]	水平空白起始位置（设置2） 水平消隐（组2）起始位置[10:8]。
7-3	保留的	

INPUT_FORMATTER 1A REG S1_1A，R/W

	7	6	5	4	3	2	1	0
比特	IF_HB_SP2 [7:0]							

比特	名称	函数
7-0	IF_HB_SP2 [7:0]	水平空白停止位置（设定2） 水平消隐（设置2）停止位置[7:0]。

INPUT_FORMATTER 1B REG S1_1B, R/W

	7	6	5	4	3	2	1	0
比特	保留的					IF_HB_SP2 [10:8]		

比特	名称	函数
2-0	IF_HB_SP2 [10:8]	水平空白停止位置（设定2） 水平消隐（设置2）停止位置[10:8]。
7-3	保留的	

INPUT_FORMATTER 1C REG S1_1C, R/W

	7	6	5	4	3	2	1	0
比特	IF_VB_ST [7:0]							

比特	名称	函数
7-0	IF_VB_ST [7:0]	垂直空白起始位置 垂直空白起始位置[7:0]。

INPUT_FORMATTER 1D — REG S1_1D, R/W

	7	6	5	4	3	2	1	0
Bit	**RESERVED**					**IF_VB_ST [10:8]**		

Bit	Name	Function
2-0	**IF_VB_ST [10:8]**	**Vertical blanking start position** Vertical blanking start position [10:8].
7-3	**RESERVED**	

INPUT_FORMATTER 1E — REG S1_1E, R/W

	7	6	5	4	3	2	1	0
Bit	**IF_VB_SP [7:0]**							

Bit	Name	Function
7-0	**IF_VB_SP [7:0]**	**Vertical blanking stop position** Vertical blanking stop position [7:0].

INPUT_FORMATTER 1F — REG S1_1F, R/W

	7	6	5	4	3	2	1	0
Bit	**RESERVED**					**IF_VB_SP [10:8]**		

Bit	Name	Function
2-0	**IF_VB_SP [10:8]**	**Vertical blanking stop position** Vertical blanking stop position [10:8].
7-3	**RESERVED**	

INPUT_FORMATTER 20 — REG S1_20, R/W

	7	6	5	4	3	2	1	0
Bit	**IF_LINE_ST [7:0]**							

Bit	Name	Function
7-0	**IF_LINE_ST [7:0]**	**Line signal start position** Progressive line start position.

INPUT_FORMATTER 1D — REG S1_1D, R/W

比特	7	6	5	4	3	2	1	0
	保留的					IF_VB_ST [10:8]		

比特	名称	函数
2-0	IF_VB_ST [10:8]	垂直空白起始位置 垂直空白起始位置[10:8]。
7-3	保留的	

INPUT_FORMATTER 1E — REG S1_1E, R/W

比特	7	6	5	4	3	2	1	0
	IF_VB_SP [7:0]							

比特	名称	函数
7-0	IF_VB_SP [7:0]	垂直空白停止位置 垂直消隐停止位置[7:0]。

INPUT_FORMATTER 1F — REG S1_1F, R/W

比特	7	6	5	4	3	2	1	0
	保留的					IF_VB_SP [10:8]		

比特	名称	函数
2-0	IF_VB_SP [10:8]	垂直空白停止位置 垂直消隐停止位置[10:8]。
7-3	保留的	

INPUT_FORMATTER 20 — REG S1_20, R/W

比特	7	6	5	4	3	2	1	0
	IF_LINE_ST [7:0]							

比特	名称	函数
7-0	IF_LINE_ST [7:0]	线路信号起始位置 渐进线起始位置

INPUT_FORMATTER 21 — REG S1_21, R/W

	7	6	5	4	3	2	1	0
Bit	**RESERVED**				**IF_LINE_ST [11:8]**			

Bit	Name	Function
3-0	**IF_LINE_ST [11:8]**	**Line signal start position** Progressive line start position.
7-4	**RESERVED**	

INPUT_FORMATTER 22 — REG S1_22, R/W

	7	6	5	4	3	2	1	0
Bit	**IF_LINE_SP [7:0]**							

Bit	Name	Function
7-0	**IF_LINE_SP [7:0]**	**Line signal stop position** Progressive line stop position.

INPUT_FORMATTER 23 — REG S1_23, R/W

	7	6	5	4	3	2	1	0
Bit	**RESERVED**				**IF_LINE_SP [11:8]**			

Bit	Name	Function
3-0	**IF_LINE_SP [11:8]**	**Line signal stop position** Progressive line stop position.
7-4	**RESERVED**	

INPUT_FORMATTER 24 — REG S1_24, R/W

	7	6	5	4	3	2	1	0
Bit	**IF_HBIN_ST [7:0]**							

Bit	Name	Function
7-0	**IF_HBIN_ST [7:0]**	**Horizontal blank for scale down start position** Horizontal blank for scale down line reset start position

INPUT_FORMATTER 21 REG S1_21, R/W

	7	6	5	4	3	2	1	0
比特	保留的				IF_LINE_ST [11:8]			

比特	名称	函数
3-0	**IF_LINE_ST [11:8]**	线路信号起始位置 渐进线起始位置
7-4	保留的	

INPUT_FORMATTER 22 REG S1_22, R/W

	7	6	5	4	3	2	1	0
比特	IF_LINE_SP [7:0]							

比特	名称	函数
7-0	**IF_LINE_SP [7:0]**	线路信号停站位置 渐进式线停止位置

INPUT_FORMATTER 23 REG S1_23, R/W

	7	6	5	4	3	2	1	0
比特	保留的				IF_LINE_SP [11:8]			

比特	名称	函数
3-0	**IF_LINE_SP [11:8]**	线路信号停站位置 渐进式线停止位置
7-4	保留的	

INPUT_FORMATTER 24 REG S1_24, R/W

	7	6	5	4	3	2	1	0
比特	IF_HBIN_ST [7:0]							

比特	名称	函数
7-0	**IF_HBIN_ST [7:0]**	水平空白缩放起始位置 水平空白用于缩放线重置起始位置

INPUT_FORMATTER 25 — REG S1_25, R/W

	7	6	5	4	3	2	1	0
Bit	**RESERVED**				**IF_HBIN_ST [11:8]**			

Bit	Name	Function
3-0	**IF_HBIN_ST [11:8]**	**Horizontal blank for scale down start position** Horizontal blank for scale down line reset start position
7-4	**RESERVED**	

INPUT_FORMATTER 26 — REG S1_26, R/W

	7	6	5	4	3	2	1	0
Bit	**IF_HBIN_SP [7:0]**							

Bit	Name	Function
7-0	**IF_HBIN_SP [7:0]**	**Horizontal blank for scale down stop position** Horizontal blank for scale down line reset stop position

INPUT_FORMATTER 27 — REG S1_27, R/W

	7	6	5	4	3	2	1	0
Bit	**RESERVED**				**IF_HBIN_SP [11:8]**			

Bit	Name	Function
3-0	**IF_HBIN_SP [11:8]**	**Horizontal blank for scale down stop position** Horizontal blank for scale down line reset stop position
7-4	**RESERVED**	

INPUT_FORMATTER 25 REG S1_25, R/W

	7	6	5	4	3	2	1	0
比特	保留的				IF_HBIN_ST [11:8]			

比特	名称	函数
3-0	**IF_HBIN_ST [11:8]**	水平空白缩放起始位置 水平空白用于缩放线重置起始位置
7-4	保留的	

INPUT_FORMATTER 26 REG S1_26, R/W

	7	6	5	4	3	2	1	0
比特	IF_HBIN_SP [7:0]							

比特	名称	函数
7-0	**IF_HBIN_SP [7:0]**	水平空白用于缩小停止位置 水平空白用于缩小线重置停止位置

INPUT_FORMATTER 27 REG S1_27, R/W

	7	6	5	4	3	2	1	0
比特	保留的				IF_HBIN_SP [11:8]			

比特	名称	函数
3-0	**IF_HBIN_SP [11:8]**	水平空白用于缩小停止位置 水平空白用于缩小线重置停止位置
7-4	保留的	

INPUT_FORMATTER 28 REG S1_28, R/W

	7	6	5	4	3	2	1	0
Bit	**IF_TEST_SEL**				**IF_TEST_EN**	**IF_SEL_ADC_SYNC**	**IF_LD_WRST_SEL**	**RESERVED**

Bit	Name	Function
0	**RESERVED**	
1	**IF_LD_WRST_SEL**	**Line double write reset select** Select hbin/line write reset 0: select line generated write reset 1: select hbin generated write reset
2	**IF_SEL_ADC_SYNC**	**ADC sync select** Select ADC sync to data path
3	**IF_TEST_EN**	**IF test bus control enable** Enable test signal.
7-4	**IF_TEST_SEL**	**Test signals select bits.** Select which signal to the test bus.

INPUT_FORMATTER 29 REG S1_29, R/W

	7	6	5	4	3	2	1	0
Bit	**RESERVED**						**IF_AUTO_OFST_PRD**	**IF_AUTO_OFST_EN**

Bit	Name	Function
0	**IF_AUTO_OFST_EN**	**Auto offset adjustment enable** 1: enable 0: disable
1	**IF_AUTO_OFST_PRD**	**Auto offset adjustment period control** 1: by frame 0: by line
7-2	**RESERVED**	

INPUT_FORMATTER 28 REG S1_28, R/W

	7	6	5	4	3	2	1	0
比特	IF测试选择				IF测试成功	IF选拔ADC_同时	IF LD WR ST SEL	保留的

比特	名称	函数
0	保留的	
1	IF LD WR ST SEL	行双写复位选择 选择行/列写入复位 0：选择行生成写重置 1：选择生成的写入复位信号
2	IF选择ADC同步	ADC同步选择 选择ADC同步至数据路径
3	IF测试成功	IF总线控制使能 启用测试信号。
7-4	IF测试选择	测试信号选择位。 选择测试总线的信号。

INPUT_FORMATTER 29 REG S1_29, R/W

	7	6	5	4	3	2	1	0
比特	保留的						IF_AUTO_OFST_PRD	IF自动OFST_EN

比特	名称	函数
0	IF自动从ASTEN	自动偏移调整启用 1：启用 0：禁用
1	IF自动关联ST PRD	自动偏移调整周期控制 1：逐帧 0：逐行
7-2	保留的	

INPUT_FORMATTER 2A REG S1_2A, R/W

	7	6	5	4	3	2	1	0
Bit	**IF_AUTO_OFST_V_RANGE**				**IF_AUTO_OFST_U_RANGE**			

Bit	Name	Function
3-0	**IF_AUTO_OFST_U_RANGE**	**U channel offset detection range**
7-4	**IF_AUTO_OFST_V_RANGE**	**V channel offset detection range**

INPUT_FORMATTER 2A REG S1_2A，R/W

	7	6	5	4	3	2	1	0
比特	IF自动选择ST_V范围				IF自动选择ST范围			

比特	名称	函数
3-0	IF自动选择ST范围	U信道偏移检测范围
7-4	IF自动选择ST_V范围	V通道偏移检测范围

Chapter 02. DEINTERLACER REGISTERS

DEINTERLACER 00 REG S2_00, R/W

	7	6	5	4	3	2	1	0
Bit	DIAG_BOB_PLDY_RAM_BYPS	DIAG_BOB_MIN_CBYPS	DIAG_BOB_YTAP3_BYPS	DIAG_BOB_DET_BYPS		DIAG_BOB_WEAVE_BYPS	DIAG_BOB_COEF_SEL	DIAG_BOB_MIN_BYPS

Bit	Name	Function
0	DIAG_BOB_MIN_BYPS	**Diagonal Function Bypass Control** When set to 1, bypass diagonal min selection for Y. No diagonal detection, just vertically two pixels average.
1	DIAG_BOB_COEF_SEL	**Diagonal Bob Low pass Filter Coefficient Selection** Select coefficients for pixel difference low pass filter DIAG_BOB_COEF_SEL: 1 → Internal Selected Coefficient 15/16; 0 → 14/16
2	DIAG_BOB_WEAVE_BYPS	**Weave Function Bypass Control** When set to 1, weave function will bypass. Just repeat original data.
3	DIAG_BOB_DET_BYPS[0]	**Diagonal Bob Deinterlacer Angle Detect Bypass Control** When set to 1, bypass the detection of angle arctan (1/4).
4	DIAG_BOB_DET_BYPS[1]	**Diagonal Bob Deinterlacer Angle Detect Bypass Control** When set to 1, bypass the detection of angle arctan (1/6).
5	DIAG_BOB_YTAP3_BYPS	**Diagonal Bob Deinterlacer Y Tap3 Filter Bypass control** When set to 1, bypass the tap3 filter for Y.
6	DIAG_BOB_MIN_CBYPS	**Diagonal Bob Min Control For UV** When set to 1, bypass diagonal min select for UV. No diagonal detection, just vertically two pixels average.
7	DIAG_BOB_PLDY_RAM_BYPS	**Bypass Control For Pdelayer FIFO** When set to 1, bypass FIFO for pdelayer.

DEINTERLACER 01 REG S2_01, R/W

	7	6	5	4	3	2	1	0
Bit	DIAG_BOB_PLDY_SP [7:0]							

Bit	Name	Function
7-0	DIAG_BOB_PLDY_SP [7:0]	**The Distance Control of Pdelayer Reset [7:0]** In pdelayer, adjust the delay between read reset and write reset.

第二章 . D 交错寄存器 R

DEINTERLACER 00 REG S2_00, R/W

比特	7	6	5	4	3	2	1	0
	诊断：BOB；PL：DY；RAM：BYPS	DIAG_BOB_MIN_CBYPS	DIAG_BOB_YTAP3_BYPS	DIAG_BOB_DET_BYPS		DIAG_BOB_WEAVE通过PS	DIAG_BOB_COEF_SEL	DIAG_BOB_MIN_由PS输入

比特	名称	函数
0	DIAG_BOB_MIN_BYPS	对角函数旁路控制 当设置为1时，跳过Y方向的对角线最小值选择。不进行对角线检测，仅取垂直方向两个像素的平均值。
1	DIAG_BOB_COEF_SEL	对角线型低通滤波器系数选择 选择像素差低通滤波器系数 DIAG_BOB_COEF_SEL：内部选择系数 1：15/16 0：14/16
2	DIAG_BOB_WEAVE_BYPS	织造功能旁路控制 当设置为1时，编织功能将被跳过。仅重复原始数据。
3	DIAG_BOB_DET_BYPS[0]	对角线Bob去交织角检测旁路控制 当设置为1时，跳过对角度arctan（1/4）的检测。
4	DIAG_BOB_DET_BYPS[1]	对角线Bob去交织角检测旁路控制 当设置为1时，跳过对角度arctan（1/6）的检测。
5	DIAG_BOB_YTAP3_BYPS	对角线Bob去交织Y型三通滤波旁路控制 当设置为1时，跳过Y的tap3滤波器。
6	DIAG_BOB_MIN_CBYPS	紫外光对斜面Bob Min控制 当设置为1时，跳过UV的对角线最小选择。不进行对角线检测，仅取垂直方向两个像素的平均值。
7	DIAG_BOB_PLDY_RAM_B YPS	Pdelayer FIFO的旁路控制 当设置为1时，绕过pdelayer的FIFO。

DEINTERLACER 01 REG S2_01, R/W

比特	7	6	5	4	3	2	1	0
	DIAG_BOB_PLDY_SP [7:0]							

比特	名称	函数
7-0	DIAG_BOB_PLDY_SP [7:0]	Pdelayer重置距离控制[7:0] 在pdelayer中，调整读取复位与写入复位之间的延迟时间。

DEINTERLACER 02 REG S2_02, R/W

Bit	7	6	5	4	3	2	1	0
	MADPT_UV_VSCALE_BYPS	MADPT_Y_VSCALE_BYPS	MADPT_SEL_22	RESERVED				DIAG_BOB_PLDY_SP [8]

Bit	Name	Function
0	DIAG_BOB_PLDY_SP [8]	**The Distance Control of Pdelayer Reset [8]** In pdelayer, adjust the delay between read reset and write reset.
4-1	RESERVED	
5	MADPT_SEL_22	**2:2 pull-down selection** When set to 1, enable 2:2 pull-down detection When set to 0, enable 3:2 pull-down detection.
6	MADPT_Y_VSCALE_BYPS	**Bypass Y phase adjustment in vertical scaling down** When set to 1, Y phase adjustment in vertical scaling down will be bypass
7	MADPT_UV_VSCALE_BYPS	**Bypass UV phase adjustment in vertical scaling down** When set to 1, UV phase adjustment in vertical scaling down will be bypass

DEINTERLACER 03 REG S2_03, R/W

Bit	7	6	5	4	3	2	1	0
	RESERVED			MADPT_NOISE_DET_RST		MADPT_NOISE_DET_SHIFT		MADPT_NOISE_DET_SEL

Bit	Name	Function
0	MADPT_NOISE_DET_SEL	**Noise detection selection** When set to 1, noise detection is in video active period. When set to 0, noise detection is in video blanking period.
2-1	MADPT_NOISE_DET_SHIFT	**Noise detection shift** When set to 3, noise detection drop 15bits When set to 2, noise detection drop 16bits When set to 1, noise detection drop 17bits When set to 0, noise detection drop 18bits
4-3	MADPT_NOISE_DET_RST	**Noise detection time reset value** When set to 3, time counter reset at 1023. When set to 2, time counter reset at 511. When set to 1, time counter reset at 255. When set to 0, time counter reset at 127.
7-5	RESERVED	

DEINTERLACER 02 REG S2_02, R/W

比特	7	6	5	4	3	2	1	0
	MADPT_UV_V 缩放比例	MADPT_Y_VS 日历打印	MADPT_SEL_22	保留的				DIAG_BOB_PLDY_SP [8]

比特	名称	函数
0	DIAG_BOB_PLDY_SP [8]	**Pdelayer重置距离控制[8]** 在pdelayer中，调整读取复位与写入复位之间的延迟时间。
4-1	保留的	
5	MADPT_SEL_22	**2:2下拉选择** 当设置为1时，启用2:2下拉检测 当设置为0时，启用3:2下拉检测。
6	MADPT_Y_VSCALE_BYPS	**垂直缩放中的旁路Y相位调整** 当设置为1时，垂直缩放下Y相位调整将被绕过
7	MADPT_UV_VSCALE_BYPS	**垂直缩放中的旁路紫外相位调整** 当设置为1时，垂直缩放中的UV相位调整将被绕过

DEINTERLACER 03 REG S2_03, R/W

比特	7	6	5	4	3	2	1	0
	保留的			MADPT噪声检测恢复		MADPT噪声偏移		MADPT噪声E_DET_SEL

比特	名称	函数
0	MADPT噪声选择	**噪声检测选择** 当设置为1时，噪声检测处于视频活动周期内。 当设置为0时，噪声检测处于视频消隐期。
2-1	MADPT噪声偏移	**噪声检测偏移** 当设置为3时，噪声检测下降15比特 当设置为2时，噪声检测下降16位 当设置为1时，噪声检测下降17比特 当设置为0时，噪声检测下降18位
4-3	MADPT噪声检测恢复	**噪声检测时间复位值** 当设置为3时，时间计数器在1023处复位。 当设置为2时，时间计数器在511处复位。 当设置为1时，时间计数器重置为255。 当设置为0时，时间计数器在127处复位。
7-5	保留的	

DEINTERLACER 04 REG S2_04, R/W

	7	6	5	4	3	2	1	0
Bit	**RESERVED**	**MADPT_NOISE_THRESHOLD_NOUT**						

Bit	Name	Function
6-0	**MADPT_NOISE_THRESHOLD_NOUT**	**Auto noise detect threshold for NOUT** Threshold for NOUT signal.
7	**RESERVED**	

DEINTERLACER 05 REG S2_05, R/W

	7	6	5	4	3	2	1	0
Bit	**RESERVED**	**MADPT_NOISE_THRESHOLD_VDS**						

Bit	Name	Function
6-0	**MADPT_NOISE_THRESHOLD_VDS**	**Auto noise detect threshold for nout_vds_proc** Threshold for nout_vds_proc signal.
7	**RESERVED**	

DEINTERLACER 06 REG S2_06, R/W

	7	6	5	4	3	2	1	0
Bit	**MADPT_GM_NOISE_VALUE**							

Bit	Name	Function
3-0	**MADPT_GM_NOISE_VALUE [3:0]**	**Global noise low/global noise auto detect offset low** In global motion noise manual mode, global motion detection noise bit [3:0] In global motion noise auto-detect mode, global motion noise's offset bit [3:0]
7-4	**MADPT_GM_NOISE_VALUE [7:4]**	**Global noise high/global noise auto detect offset high** In global motion noise manual mode, global motion detection noise bit [7:4] In global motion noise auto-detect mode, global motion noise's offset bit [7:4]

DEINTERLACER 04 REG S2_04, R/W

	7	6	5	4	3	2	1	0
比特	保留的	MADPT噪声阈值NOUT						

比特	名称	函数
6-0	MADPT噪声阈值输出	NOUT 自动噪声检测阈值 NOUT 信号阈值
7	保留的	

DEINTERLACER 05 REG S2_05, R/W

	7	6	5	4	3	2	1	0
比特	保留的	MADPT噪声阈值VDS						

比特	名称	函数
6-0	MADPT噪声阈值VDS	Nout_vds_proc的自动噪声检测阈值 Nout_vds_proc信号阈值。
7	保留的	

DEINTERLACER 06 REG S2_06, R/W

	7	6	5	4	3	2	1	0
比特	MADPT_GM噪声值							

比特	名称	函数
3-0	MADPT_GM_NOISE_VALUE [3:0]	全局噪声低/全局噪声自动检测偏移低 在全局运动噪声手动模式下，全局运动检测噪声位[3:0]；在全局运动噪声自动检测模式下，全局运动噪声偏移位[3:0]
7-4	MADPT_GM_NOISE_VALUE [7:4]	全局噪声高/全局噪声自动检测偏移高 在全局运动噪声手动模式下，全局运动检测噪声位[7:4]；在全局运动噪声自动检测模式下，全局运动噪声的偏移位[7:4]

DEINTERLACER 07 REG S2_07, R/W

	7	6	5	4	3	2	1	0
Bit	**MADPT_STILL_NOISE_VALUE**							

Bit	Name	Function
7-0	**MADPT_STILL_NOISE_VALUE**	**Global still control value** In manual mode, still-noise value bit. In auto-detect mode, still-noise's offset bit.

DEINTERLACER 08 REG S2_08, R/W

	7	6	5	4	3	2	1	0
Bit	**MADPT_LESS_NOISE_VALUE**							

Bit	Name	Function
7-0	**MADPT_LESS_NOISE_VALUE**	**Less-still noise value** User defined less still noise value.

DEINTERLACER 09 REG S2_09, R/W

	7	6	5	4	3	2	1	0
Bit	**MADPT_STILL_NOISE_EST_GAIN**				**MADPT_NOISE_EST_GAIN**			

Bit	Name	Function
3-0	**MADPT_NOISE_EST_GAIN**	**Global motion noise gain (in auto-detect mode)** Global motion noise gain in noise auto-detect mode
7-4	**MADPT_STILL_NOISE_EST_GAIN**	**Still-noise gain (in auto-detect mode)**

DEINTERLACER 07 REG S2_07, R/W

	7	6	5	4	3	2	1	0
比特	MADPT静噪值							

比特	名称	函数
7-0	MADPT静止噪声值	全局仍控值 在手动模式下，静噪值位。 在自动检测模式下，静噪的偏移位。

DEINTERLACER 08 REG S2_08, R/W

	7	6	5	4	3	2	1	0
比特	MADPT_低噪声值							

比特	名称	函数
7-0	MADPT_低噪声值	最小静噪值 用户定义的更低噪声值。

DEINTERLACER 09 REG S2_09, R/W

	7	6	5	4	3	2	1	0
比特	MADPT静噪增益				MADPT噪声估计增益			

比特	名称	函数
3-0	MADPT噪声估计增益	全局运动噪声增益（自动检测模式） 噪声自动检测模式下的全局运动噪声增益
7-4	MADPT静止噪声ES T增益	静噪增益（自动检测模式）

DEINTERLACER 0A — REG S2_0A, R/W

	7	6	5	4	3	2	1	0
Bit	**MADPT_Y_MI_DET_BYPS**	**RESERVED**	**MADPT_STILL_NOISE_EST_EN**	**MADPT_NOISE_EST_EN**	**RESERVED**			

Bit	Name	Function
3-0	**RESERVED**	
4	**MADPT_NOISE_EST_EN**	**Global noise auto detection enable** When set to 1,global noise detection is in auto mode. When set to 0,global noise detection is in manual mode.
5	**MADPT_STILL_NOISE_EST_EN**	**Still-noise auto detection enable** When set to 1, still-noise is in auto detection; When set to 0, still-noise is in manual mode.
6	**RESERVED**	
7	**MADPT_Y_MI_DET_BYPS**	**Y motion index generation bypass** When set to 1, Y motion index generation is in manual mode

DEINTERLACER 0B — REG S2_0B, R/W

	7	6	5	4	3	2	1	0
Bit	**RESERVED**	**MADPT_Y_MI_OFFSET**						

Bit	Name	Function
6-0	**MADPT_Y_MI_OFFSET**	**Y motion index offset** In auto mode, Y motion index's offset. In manual mode, Y motion index's user value.
7	**RESERVED**	

DEINTERLACER 0A

REG S2_0A，R/W

	7	6	5	4	3	2	1	0
比特	MADPT_Y_MI_DET_BYPS	保留的	MADPT静止噪声估计恩	MADPT噪声E_斯_恩	保留的			

比特	名称	函数
3-0	保留的	
4	MADPT噪声估计EN	全局噪声自动检测启用 当设置为1时，全局噪声检测处于自动模式。 当设置为0时，全局噪声检测处于手动模式。
5	MADPT静止噪声ES T EN	静噪自动检测启用 当设置为1时，静噪处于自动检测状态； 当设置为0时，静噪处于手动模式。
6	保留的	
7	MADPT_Y_MI_DET_BYPS	Y运动指标生成旁路 当设置为1时，Y运动指数生成处于手动模式

DEINTERLACER 0B

REG S2_0B, R/W

	7	6	5	4	3	2	1	0
比特	保留的	MADPT_Y MI偏移量						

比特	名称	函数
6-0	MADPT_Y MI偏移量	Y运动指数偏移 在自动模式下，Y运动指标的偏移量。 在手动模式下，Y运动指标的用户值。
7	保留的	

DEINTERLACER 0C — REG S2_0C, R/W

Bit	7	6	5	4	3	2	1	0
	RESERVED		MADPT_MI_1BIT_FRAME2_EN	MADPT_MI_1BIT_BYPS	MADPT_Y_MI_GAIN			

Bit	Name	Function
3-0	MADPT_Y_MI_GAIN	**Y motion index gain**
4	MADPT_MI_1BIT_BYPS	**Motion index feedback-bit bypass** When set to 1, motion index feedback-bit function will be bypass
5	MADPT_MI_1BIT_FRAME2_EN	**Enable Frame-two feedback-bit** When set to 1, enable frame-two feedback-bit.
7-6	RESERVED	

DEINTERLACER 0D — REG S2_0D, R/W

Bit	7	6	5	4	3	2	1	0
	RESERVED	MADPT_MI_THRESHOLD						

Bit	Name	Function
6-0	MADPT_MI_THRESHOLD	**Motion index feedback-bit generation's threshold bit**
7	RESERVED	

DEINTERLACER 0E — REG S2_0E, R/W

Bit	7	6	5	4	3	2	1	0
	RESERVED	MADPT_MI_THRESHOLD						

Bit	Name	Function
6-0	MADPT_MI_THRESHOLD	**Motion index fixed value**
7	RESERVED	

DEINTERLACER 0C — REG S2_0C, R/W

	7	6	5	4	3	2	1	0
比特	保留的		MADPT_MI_1BIT_FRAME2_EN	MADPT_MI_1 按字节分拣	MADPT_Y MI增益			

比特	名称	函数
3-0	MADPT_Y MI增益	Y运动指数增益
4	MADPT_MI_1BIT_BYPS	运动指标反馈位旁路 当设置为1时，运动指数反馈位功能将被旁路
5	MADPT_MI_1BIT_FRAME2_恩	启用帧二反馈位 当设置为1时，启用第二帧反馈位。
7-6	保留的	

DEINTERLACER 0D — REG S2_0D, R/W

	7	6	5	4	3	2	1	0
比特	保留的	MADPT MI阈值						

比特	名称	函数
6-0	MADPT MI阈值	运动指标反馈位生成的阈值位
7	保留的	

DEINTERLACER 0E — REG S2_0E, R/W

	7	6	5	4	3	2	1	0
比特	保留的	MADPT MI阈值						

比特	名称	函数
6-0	MADPT MI阈值	运动指数固定值
7	保留的	

DEINTERLACER 0F — REG S2_0F, R/W

Bit	7	6	5	4	3	2	1	0
	MADPT_STILL_LOCK				MADPT_STILL_UNLOCK		MADPT_STILL_ID	MADPT_STILL_DET_EN

Bit	Name	Function
0	MADPT_STILL_DET_EN	**Still detection enable** When set to 1, still detection is in auto mode. When set to 0, still detection is in manual mode.
1	MADPT_STILL_ID	**Still indicator defined by user (in manual mode only)** Still indicator defined by user, only useful in STILL_DET_EN =0.
3-2	MADPT_STILL_UNLOCK	**Still detection's auto unlock value** When unlock counter equals unlock value, "still" will go inactive.
7-4	MADPT_STILL_LOCK	**Still detection's auto lock value** When lock counter equals lock value, "still" will go active.

DEINTERLACER 10 — REG S2_10, R/W

Bit	7	6	5	4	3	2	1	0
	MADPT_LESS_STILL_LOCK				MADPT_LESS_STILL_UNLOCK		MADPT_LESS_STILL_ID	MADPT_LESS_STILL_DET_EN

Bit	Name	Function
0	MADPT_LESS_STILL_DET_EN	**Less still detection enable** When set to 1, less-still detection is in auto mode. When set to 0, less-still detection is in manual mode.
1	MADPT_LESS_STILL_ID	**Less still indicator defined by user (in manual mode only)** Less-still indicator defined by user, only useful in LESS_STILL_DET_EN =0.
3-2	MADPT_LESS_STILL_UNLOCK	**Less still detection's auto unlock value** When unlock counter equals unlock value, "less-still" will go inactive.
7-4	MADPT_LESS_STILL_LOCK	**Less still detection's auto lock value** When lock counter equals lock value, "less-still" will go active.

DEINTERLACER 0F — REG S2_0F, R/W

比特	7	6	5	4	3	2	1	0
	MADPT静止锁定				MADPT静止解锁		MADPT静止ID	MADPT静止_DET_EN

比特	名称	函数
0	MADPT静止脱离EN	仍启用检测 当设置为1时，静止检测处于自动模式。 当设置为0时，静止检测处于手动模式。
1	MADPT静止ID	用户定义的指示器（仅限手动模式） 用户定义的静止指示器，仅在STILL_DET_EN=0时有效。
3-2	MADPT静止解锁	仍检测自动解锁值 当解锁计数器等于解锁值时，“静止”状态将失效。
7-4	MADPT静止锁定	仍检测自动锁定值 当锁定计数器等于锁定值时，“静止”状态将被激活。

DEINTERLACER 10 — REG S2_10, R/W

比特	7	6	5	4	3	2	1	0
	MADPT LESS STILL LOCK				MADPT LESS STILL UNL-OCK		MADPT_少静态ID	MADPT_少静止未检测到_恩

比特	名称	函数
0	MADPT LESS STILL_DET EN	检测功能较少 当设置为1时，低静止检测处于自动模式。 当设置为0时，低静止检测处于手动模式。
1	MADPT LESS STILL_ID	用户定义的指示器（仅限手动模式） 用户定义的静止指示灯，仅在LESS_STILL_DET_EN=0时有效。
3-2	MADPT LESS STILL UNL-OCK	检测的自动解锁值更少 当解锁计数器等于解锁值时，“低静止”状态将失效。
7-4	MADPT LESS STILL LOC K	检测的自动锁定值更少 当锁定计数器等于锁定值时，“低静止”状态将激活。

DEINTERLACER 11 REG S2_11, R/W

Bit	7	6	5	4	3	2	1	0
	MADPT_PULLDOWN32_OFFSET			MADPT_PULLDOWN32_ID	MADPT_EN_PULLDOWN32	RESERVED		

Bit	Name	Function
2-0	RESERVED	
3	MADPT_EN_PULLDOWN32	**3:2 pull-down detection enable** When set to 1, 3:2 pull-down detection is in auto mode. When set to 0, 3:2 pull-down detection is in manual mode.
4	MADPT_PULLDOWN32_ID	**3:2 pull-down indicator defined by user (in manual mode)** 3:2 pull-down indicator by user, only useful in 32PULLDOWN_EN =0
7-5	MADPT_PULLDOWN32_OFFSET	**3:2 pull-down sequence offset** 3:2 pull-down sequence offset

DEINTERLACER 12 REG S2_12, R/W

Bit	7	6	5	4	3	2	1	0
	RESERVED	MADPT_PULLDOWN32_LOCK_RST						

Bit	Name	Function
6-0	MADPT_PULLDOWN32_LOCK_RST	**3:2 pull-down auto lock value bit** When lock counter equals lock value, 3:2 pull-down is in active.
7	RESERVED	

DEINTERLACER 11 REG S2_11, R/W

	7	6	5	4	3	2	1	0
比特	MADPT_PULLDOWN32_OFFSET			MADPT_拉出 DOWN32_ID	MADPT_EN_PULLDOWN32	保留的		

比特	名称	函数
2-0	保留的	
3	MADPT_EN_PULLDOWN32	3:2下拉检测使能 当设置为1时，3:2下拉检测处于自动模式。 当设置为0时，3:2下拉检测处于手动模式。
4	MADPT_PULLDOWN32_ID	3:2下拉式指示器由用户定义（手动模式） 3:2下拉式指示器由用户操作，仅在 32PULLDOWN_EN =0时有效
7-5	MADPT_PULLDOWN32_OFFSET	3:2下拉序列偏移 3:2下拉序列偏移

DEINTERLACER 12 REG S2_12, R/W

	7	6	5	4	3	2	1	0
比特	保留的	MADPT_PULLDOWN32_LOCK_RST						

比特	名称	函数
6-0	MADPT_PULLDOWN32_LOCK_RST	3:2下拉自动锁存值位 当锁定计数器等于锁定值时，3:2下拉开关处于激活状态。
7	保留的	

DEINTERLACER 13 REG S2_13, R/W

	7	6	5	4	3	2	1	0
Bit	**RESERVED**	**MADPT_PULLDOWN22_DET_CNTRL**			**RESERVED**	**MADPT_PULLDOWN22_OFFSET**	**MADPT_PULLDOWN22_ID**	**MADPT_EN_PULLDOWN22**

Bit	Name	Function
0	**22PULLDOWN_EN**	**2:2 pull-down detection enable** When set to 1, 2:2 pull-down detection is in auto mode. When set to 0, 2:2 pull-down detection is in manual mode.
1	**22PULLDOWN_ID**	**2:2 pull-down indicator defined by user (in manual mode)** 2:2 pull-down indicator by user, only useful in 22PULLDOWN_EN =0
2	**MADPT_PULLDOWN22_OFFSET**	**2:2 pull-down sequence offset** 2:2 pull-down sequence offset
3	**RESERVED**	
6-4	**MADPT_PULLDOWN22_DET_CNTRL**	**2:2 pull-down detection control bit** 2:2 pull-down accumulation result control
7	**RESERVED**	

DEINTERLACER 14 REG S2_14, R/W

	7	6	5	4	3	2	1	0
Bit	**MADPT_PULLDOWN22_THRESHOLD [7:0]**							

Bit	Name	Function
7-0	**MADPT_PULLDOWN22_THRESHOLD [7:0]**	**2:2 pull-down detection threshold bit [7:0]** 2:2 pull-down detection threshold bit [7:0]

DEINTERLACER 15 REG S2_15, R/W

	7	6	5	4	3	2	1	0
Bit	**MADPT_PULLDOWN22_THRESHOLD [15:8]**							

Bit	Name	Function
7-0	**MADPT_PULLDOWN22_THRESHOLD [15:8]**	**2:2 pull-down detection threshold bit [15:8]** 2:2 pull-down detection threshold bit [15:8]

DEINTERLACER 13 REG S2_13, R/W

	7	6	5	4	3	2	1	0
比特	保留的	MADPT_PULLDOWN22_DET_CNTRL			保留的	MADPT_PULLDOWN22_OFFSET	MADPT_拉出DOWN22_ID	MADPT_EN_PULLDOWN22

比特	名称	函数
0	22PULLDOWN_EN	**2:2下拉检测使能** 当设置为1时，2:2下拉检测处于自动模式。 当设置为0时，2:2下拉检测处于手动模式。
1	22PULLDOWN_ID	**2:2下拉式指示器由用户定义（手动模式）** 2:2下拉式指示器由用户操作，仅在 22PULLDOWN_EN =0时有效
2	MADPT_PULLDOWN22_OFF-SET	**2:2下拉序列偏移** 2:2下拉序列偏移
3	保留的	
6-4	MADPT_PULLDOWN22_DET_CNTRL	**2:2下拉检测控制位** 2:2下拉累加结果控制
7	保留的	

DEINTERLACER 14 REG S2_14, R/W

	7	6	5	4	3	2	1	0
比特	MADPT_PULLDOWN22_THRESHOLD [7:0]							

比特	名称	函数
7-0	MADPT_PULLDOWN22_THRE-SHOLD [7:0]	**2:2下拉检测阈值位[7:0]** 2:2下拉检测阈值位[7:0]

DEINTERLACER 15 REG S2_15, R/W

	7	6	5	4	3	2	1	0
比特	MADPT_PULLDOWN22_THRESHOLD [15:8]							

比特	名称	函数
7-0	MADPT_PULLDOWN22_THRE-SHOLD [15:8]	**2:2下拉检测阈值位[15:8]** 2:2下拉检测阈值位[15:8]

DEINTERLACER 16 REG S2_16, R/W

	7	6	5	4	3	2	1	0
Bit	**MAPDT_VT_SEL_PRGV**	**MADPT_VT_FILTER_CNTRL**	**MADPT_MO_ADP_UV_EN**	**MADPT_MO_ADP_Y_EN**	**RESERVED**		**MADPT_PULLDOWN22_THRESHOLD [17:16]**	

Bit	Name	Function
1-0	**MADPT_PULLDOWN22_THRESHOLD [17:16]**	**2:2 pull-down detection threshold bit [17:16]** 2:2 pull-down detection threshold bit [17:16]
3-2	**RESERVED**	
4	**MADPT_MO_ADP_Y_EN**	**Enable pull-down in Y motion adaptive** When set to 1, enable pull-down for Y data motion adaptive.
5	**MADPT_MO_ADP_UV_EN**	**Enable pull-down in UV motion adaptive** When set to 1, enable pull-down for UV data motion adaptive.
6	**MADPT_VT_FILTER_CNTRL**	**Vertical Temporal Filter Control** When set to 1, do motion adaptive in interpolated line only. When set to 0, do motion adaptive in every line.
7	**MAPDT_VT_SEL_PRGV**	**Select original data in progressive mode in VT filter** If the input is progressive mode or graphic mode, this bit must be set to 1.

DEINTERLACER 16 REG S2_16, R/W

	7	6	5	4	3	2	1	0
比特	MAPDT_VT_SEL_PRGV	MADPT_VT_过滤计数器RL	MADPT_MO_ADP_UV_EN	MADPT_MO_ADP_Y_EN	保留的		MADPT_PULLDOWN22_THRESHOLD [17:16]	

比特	名称	函数
1-0	MADPT_PULLDOWN22_THRE-SHOLD [17:16]	**2:2下拉检测阈值位[17:16]** 2:2下拉检测阈值位[17:16]
3-2	保留的	
4	MADPT_MO_ADP_Y_EN	**启用Y轴运动自适应下拉** 当设置为1时，启用Y数据运动自适应的下拉功能。
5	MADPT_MO_ADP_UV_EN	**启用UV运动自适应下拉** 当设置为1时，启用紫外线数据运动自适应的下拉功能。
6	MADPT_VT过滤器CNTR L	**垂直时域滤波控制** 当设置为1时，仅在插值线中进行运动自适应。 当设置为0时，每行均进行运动自适应。
7	MAPDT_VT_SEL_PRGV	**在VT滤波器中以渐进模式选择原始数据** 若输入为渐进模式或图形模式，则该位必须设置为1。

DEINTERLACER 17 REG S2_17, R/W

	7	6	5	4	3	2	1	0
Bit	**MADPT_UV_DELAY**				**MADPT_Y_DELAY**			

Bit	Name	Function
3-0	**MADPT_Y_DELAY**	**Y delay pipe control**

MADPT_Y_DELAY	Y data delay pipes
0000	1
0001	2
0010	3
0011	4
0100	5
0101	6
0110	7
0111	8
1000	9
1001	10
1010	11
1011	12
1100	13
1101	14
1110	15
1111	16

Bit	Name	Function
7-4	**MADPT_UV_DELAY**	**UV delay pipe control**

MADPT_UV_DELAY	UV data delay pipes
0000	1
0001	2
0010	3
0011	4
0100	5
0101	6
0110	7
0111	8
1000	9
1001	10
1010	11
1011	12
1100	13
1101	14
1110	15
1111	16

DEINTERLACER 17 REG S2_17, R/W

	7	6	5	4	3	2	1	0
比特	MADPT_紫外延迟				MADPT_Y_延迟			

比特	名称	函数
3-0	MADPT_Y_延迟	Y型延时管控制
7-4	MADPT_紫外延迟	紫外线延迟管控制

Y型延时管控制

MADPT_Y 延迟	Y型数据延迟管道
0000	1
0001	2
0010	3
0011	4
0100	5
0101	6
0110	7
0111	8
1000	9
1001	10
1010	11
1011	12
1100	13
1101	14
1110	15
1111	16

紫外线延迟管控制

MADPT_紫外延迟	紫外数据延迟管道
0000	1
0001	2
0010	3
0011	4
0100	5
0101	6
0110	7
0111	8
1000	9
1001	10
1010	11
1011	12
1100	13
1101	14
1110	15
1111	16

DEINTERLACER 18 REG S2_18, R/W

	7	6	5	4	3	2	1	0
Bit	**MADPT_HTAP_COEFF**				**MADPT_HTAP_BYPS**	**RESERVED**	**MADPT_DIVID_SEL**	**MADPT_DIVID_BYPS**

Bit	Name	Function
0	**MADPT_DIVID_BYPS**	**Motion index divide bypass** When = 1, motion index no divide. When = 0, motion index will by divided by 2 or 4.
1	**MADPT_DIVID_SEL**	**Motion index divide selection** When = 1, motion index will be divided by 2 in still. When = 0, motion index will be divided by 4 in still.
2	**RESERVED**	
3	**MADPT_HTAP_BYPS**	**Motion index horizontal filter bypass** When =1, motion index horizontal filter will be bypass
7-4	**MADPT_HTAP_COEFF**	**Motion index horizontal filter coefficient** Motion index horizontal filter coefficient.

DEINTERLACER 19 REG S2_19, R/W

	7	6	5	4	3	2	1	0
Bit	**MADPT_VTAP2_COEFF**				**MADPT_VTAP2_ROUND_SEL**	**MADPT_VTAP2_BYPS**	**RESERVED**	**MADPT_BIT_STILL_EN**

Bit	Name	Function
0	**MADPT_BIT_STILL_EN**	**Enable pixel base still** When set to 1, pixel base still function will enable.
1	**RESERVED**	
2	**MADPT_VTAP2_BYPS**	**Motion index vertical filter bypass** When = 1, motion index's vertical filter will be bypass.
3	**MADPT_VTAP2_ROUND_SEL**	**Motion index vertical filter round selection** When set to 1, the input data will be divided by 2.
7-4	**MADPT_VTAP2_COEFF**	**Motion index vertical filter coefficient**

DEINTERLACER 1A REG S2_1A, R/W

	7	6	5	4	3	2	1	0
Bit	**MADPT_PIXEL_STILL_THRESHOLD_1**							

Bit	Name	Function
7-0	**MADPT_PIXEL_STILL_THRESHOLD_1**	**Pixel base still threshold level one**

DEINTERLACER 18 REG S2_18, R/W

比特	7	6	5	4	3	2	1	0
	MADPT_HTAP系数				MADPT_HTAP 通过PS	保留的	MADPT_DIVID 选择	MADPT_DIVID 通过PS

比特	名称	函数
0	MADPT_DIVID_BYPS	运动指数分段旁路 当=1时，运动指数不分。 当=0时，运动指数将被除以2或4。
1	MADPT_DIVID_SEL	运动指数分选 当=1时，静止状态下运动指数将除以2。 当=0时，静止状态下运动指数将除以4。
2	保留的	
3	MADPT_HTAP_BYPS	运动指标水平滤波旁路 当=1时，运动指数水平滤波器将被旁路
7-4	MADPT_HTAP系数	运动指标水平滤波系数 运动指标水平滤波系数。

DEINTERLACER 19 REG S2_19, R/W

比特	7	6	5	4	3	2	1	0
	MADPT_VTAP2_COEFF				MADPT_VTAP2 圆选	MADPT_VTAP 2_BYPS	保留的	MADPT比特_ 静止

比特	名称	函数
0	MADPT BIT静止状态	开启像素基底静止 当设置为1时，像素基础功能仍可启用。
1	保留的	
2	MADPT_VTAP2_BYPS	运动指标垂直滤波旁路 当=1时，运动指数的垂直滤波器将被旁路。
3	MADPT_VTAP2_ROUND_SEL	运动量指标垂直滤波圆选择 当设置为1时，输入数据将被除以2。
7-4	MADPT_VTAP2_COEFF	运动指标垂直滤波系数

DEINTERLACER 1A REG S2_1A，R/W

比特	7	6	5	4	3	2	1	0
	MADPT_PIXEL_STILL_THRESHOLD_1							

比特	名称	函数
7-0	MADPT PIXEL_STILL_TH RE-SHOLD_1	像素基线阈值水平1

DEINTERLACER 1B — REG S2_1B, R/W

	7	6	5	4	3	2	1	0
Bit	MADPT_PIXEL_STILL_THRESHOLD_2							

Bit	Name	Function
7-0	MADPT_PIXEL_STILL_THRESHOLD_2	Pixel base still threshold level two

DEINTERLACER 1C — REG S2_1C, R/W

	7	6	5	4	3	2	1	0
Bit	RESERVED							

Bit	Name	Function
7-0	RESERVED	

DEINTERLACER 1D — REG S2_1D, R/W

	7	6	5	4	3	2	1	0
Bit	RESERVED							

Bit	Name	Function
7-0	RESERVED	

DEINTERLACER 1E — REG S2_1E, R/W

	7	6	5	4	3	2	1	0
Bit	RESERVED							

Bit	Name	Function
7-0	RESERVED	

DEINTERLACER 1B — REG S2_1B, R/W

	7	6	5	4	3	2	1	0
比特	MADPT_PIXEL_STILL_THRESHOLD_2							

比特	名称	函数
7-0	MADPT PIXEL_STILL_TH RE-SHOLD_2	像素基底阈值水平2

DEINTERLACER 1C — REG S2_1C, R/W

	7	6	5	4	3	2	1	0
比特	保留的							

比特	名称	函数
7-0	保留的	

DEINTERLACER 1D — REG S2_1D, R/W

	7	6	5	4	3	2	1	0
比特	保留的							

比特	名称	函数
7-0	保留的	

DEINTERLACER 1E — REG S2_1E, R/W

	7	6	5	4	3	2	1	0
比特	保留的							

比特	名称	函数
7-0	保留的	

DEINTERLACER 1F — REG S2_1F, R/W

	7	6	5	4	3	2	1	0
Bit	**MADPT_HFREQ_NOISE**							

Bit	Name	Function
7-0	**MADPT_HFREQ_NOISE**	**High-frequency detection noise value** The noise value for high-frequency detection.

DEINTERLACER 20 — REG S2_20, R/W

	7	6	5	4	3	2	1	0
Bit	**MADPT_HFREQ_LOCK**				**RESERVED**		**MADPT_HFREQ_ID**	**MADPT_HFREQ_DET_EN**

Bit	Name	Function
0	**MADPT_HFREQ_DET_EN**	**High-frequency detection enable** When set to 1, high-frequency detection is in auto mode. When set to 0, high-frequency detection is in manual mode.
1	**MADPT_HFREQ_ID**	**High-frequency indicator by user (in manual mode)** High-frequency indicator by user, only useful in HFREQ_DET_EN =0
3-2	**RESERVED**	
7-4	**MADPT_HFREQ_LOCK**	**High-frequency auto lock value** When high-frequency lock counter equals lock value, high-frequency will be active

DEINTERLACER 21 — REG S2_21, R/W

	7	6	5	4	3	2	1	0
Bit	**RESERVED**		**MADPT_EN_NOUT_FOR_LESS_STILL**	**MADPT_EN_NOUT_FOR_STILL**	**RESERVED**	**MADPT_HFREQ_UNLOCK**		

Bit	Name	Function
2-0	**MADPT_HFREQ_UNLOCK**	**High-frequency auto unlock value** When high-frequency unlock counter equals unlock value, high-frequency will be inactive
3	**RESERVED**	
4	**MADPT_EN_NOUT_FOR_STILL**	**Enable NOUT for still detection**
5	**MADPT_EN_NOUT_FOR_LESS_STILL**	**Enable NOUT for less-still detection**
7-6	**RESERVED**	

DEINTERLACER 1F — REG S2_1F, R/W

比特	7	6	5	4	3	2	1	0
	MADPT高频噪声							

比特	名称	函数
7-0	MADPT高频噪声	高频检测噪声值 高频检测的噪声值。

DEINTERLACER 20 — REG S2_20, R/W

比特	7	6	5	4	3	2	1	0
	MADPT_HFREQ锁定				保留的		MADPT_HFR EQ_ID	MADPT_HFREQ_DET_EN

比特	名称	函数
0	MADPT_HFREQ_DET_EN	高频检测功能启用 当设置为1时，高频检测处于自动模式。 当设置为0时，高频检测处于手动模式。
1	MADPT_HFREQ_ID	用户高频指示器（手动模式） 高频指示器由用户设定，仅在HFREQ_DET_EN=0时有效
3-2	保留的	
7-4	MADPT_HFREQ锁定	高频自动锁定值 当高频锁定计数器等于锁定值时，高频将处于激活状态

DEINTERLACER 21 — REG S2_21, R/W

比特	7	6	5	4	3	2	1	0
	保留的		MADPT_EN_NO UT_FOR_less_ STILL	MADPT_EN_NOUT_FOR_静止	保留的	MADPT_HFREQ解锁		

比特	名称	函数
2-0	MADPT_HFREQ解锁	高频自动解锁值 当高频解锁计数器等于解锁值时，高频功能将处于非激活状态
3	保留的	
4	MADPT_EN_NOUT_FOR_S 仍	启用静态检测 NOUT
5	MADPT_EN_NOUT_FOR_L 仍处于静止状态	启用 NOUT 以检测低静止状态
7-6	保留的	

DEINTERLACER 22 REG S2_22, R/W

	7	6	5	4	3	2	1	0
Bit	RESERVED			MADPT_PD_SP				

Bit	Name	Function
4-0	MADPT_PD_SP	**Scaling down line buffer WRSTZ position adjustment bits** Adjust the position of write reset in vertical IIR filter line buffer, and phase adjustment line buffer.
7-5	RESERVED	

DEINTERLACER 23 REG S2_23, R/W

	7	6	5	4	3	2	1	0
Bit	RESERVED			MADPT_PD_ST				

Bit	Name	Function
4-0	MADPT_PD_ST	**Scaling down line buffer RRSTZ position adjustment** Adjust the position of read reset in vertical IIR filter line buffer, and phase adjustment line buffer.
7-5	RESERVED	

DEINTERLACER 24 REG S2_24, R/W

	7	6	5	4	3	2	1	0
Bit	RESERVED					MADPT_PD_RAM_BYPS	RESERVED	

Bit	Name	Function
1-0	RESERVED	
2	MADPT_PD_RAM_BYPS	**Bypass scaling down's line buffer** When set to 1, scaling down's line buffer will be bypass.
7-3	RESERVED	

DEINTERLACER 22 REG S2_22, R/W

	7	6	5	4	3	2	1	0
比特	保留的			MADPT_PD_SP				

比特	名称	函数
4-0	MADPT_PD_SP	缩小线路缓冲器 WRSTZ 位置调整位 调整垂直 IIR 滤波线缓冲器与相位调整线缓冲器中写重置信号的位置。
7-5	保留的	

DEINTERLACER 23 REG S2_23, R/W

	7	6	5	4	3	2	1	0
比特	保留的			MADPT_PD_ST				

比特	名称	函数
4-0	MADPT_PD_ST	缩小行缓冲区 RRSTZ 位置调整 调整垂直 IIR 滤波线缓冲器与相位调整线缓冲器中读取复位信号的位置。
7-5	保留的	

DEINTERLACER 24 REG S2_24, R/W

	7	6	5	4	3	2	1	0
比特	保留的					MADPT_PD_RA M_ BYPS	保留的	

比特	名称	函数
1-0	保留的	
2	MADPT_PD_RAM_BYPS	旁路缩放的线路缓冲器 当设置为1时，缩放功能的行缓冲区将被绕过。
7-3	保留的	

DEINTERLACER 25 REG S2_25, R/W

	7	6	5	4	3	2	1	0
Bit	RESERVED							

Bit	Name	Function
7-0	RESERVED	

DEINTERLACER 26 REG S2_26, R/W

	7	6	5	4	3	2	1	0
Bit	MADPT_VIIR_ROUND_SEL	MADPT_VIIR_BYPS	RESERVED					

Bit	Name	Function
5-0	RESERVED	
6	MADPT_VIIR_BYPS	**Bypass V-IIR filter in vertical scaling down** When set to 1, V-IIR filter in vertical scaling down will be bypass.
7	MADPT_VIIR_ROUND_SEL	**V-IIR filter in vertical scaling down round selection** When set to 1, the input data will be divided by 2.

DEINTERLACER 27 REG S2_27, R/W

	7	6	5	4	3	2	1	0
Bit	RESERVED	MADPT_VIIR_COEF						

Bit	Name	Function
6-0	MADPT_VIIR_COEF	**V-IIR filter coefficient**
7	RESERVED	

DEINTERLACER 28 REG S2_28, R/W

	7	6	5	4	3	2	1	0
Bit	MADPT_VSCALE_RATE_LOW				RESERVED			

Bit	Name	Function
3-0	RESERVED	
7-4	MADPT_VSCALE_RATE_LOW	**Vertical non-linear scale down DDA increment shared low 4-bit** All the segment DDA increment share low 4bit

DEINTERLACER 25 REG S2_25, R/W

	7	6	5	4	3	2	1	0
比特	保留的							

比特	名称	函数
7-0	保留的	

DEINTERLACER 26 REG S2_26, R/W

	7	6	5	4	3	2	1	0
比特	MADPT_VIIR_圆角选择	MADPT_VIIR通过PS	保留的					

比特	名称	函数
5-0	保留的	
6	MADPT_VIIR_BYPS	垂直缩放时绕过V- IIR 滤波器 当设置为1时，垂直缩放下V- IIR 滤波器将被绕过。
7	MADPT_VIIR Round Selection	垂直缩放圆选择中的V型 IIR 滤波器 当设置为1时，输入数据将被除以2。

DEINTERLACER 27 REG S2_27, R/W

	7	6	5	4	3	2	1	0
比特	保留的	MADPT_VIIR_COEF						

比特	名称	函数
6-0	MADPT_VIIR_COEF	V型 IIR 滤波系数
7	保留的	

DEINTERLACER 28 REG S2_28, R/W

	7	6	5	4	3	2	1	0
比特	MADPT_V比例率低				保留的			

比特	名称	函数
3-0	保留的	
7-4	MADPT_VSCALE_RATE_L 低	垂直非线性缩放 DDA 低 4 位共享 所有段 DDA 增量共享低4位

DEINTERLACER 29 REG S2_29, R/W

	7	6	5	4	3	2	1	0
Bit	**MADPT_VSCALE_RATE_SEG0**							

Bit	Name	Function
7-0	**MADPT_VSCALE_RATE_SEG0**	**Vertical non-linear scale down 1st segment DDA increment value** The actual DDA increment is vscale={vscale0, vscale_low}. Assume the scale factor is n/m, then vscale= 4095x(m-n)/n.

DEINTERLACER 2A REG S2_2A, R/W

	7	6	5	4	3	2	1	0
Bit	**MADPT_VSCALE_RATE_SEG1**							

Bit	Name	Function
7-0	**MADPT_VSCALE_RATE_SEG1**	**Vertical non-linear scale down 2nd segment DDA increment value** The actual DDA increment is vscale={vscale1, vscale_low}.

DEINTERLACER 2B REG S2_2B, R/W

	7	6	5	4	3	2	1	0
Bit	**MADPT_VSCALE_RATE_SEG2**							

Bit	Name	Function
7-0	**MADPT_VSCALE_RATE_SEG2**	**Vertical non-linear scale down 3rd segment DDA increment value** The actual DDA increment is vscale={vscale2, vscale_low}.

DEINTERLACER 2C REG S2_2C, R/W

	7	6	5	4	3	2	1	0
Bit	**MADPT_VSCALE_RATE_SEG3**							

Bit	Name	Function
7-0	**MADPT_VSCALE_RATE_SEG3**	**Vertical non-linear scale down 4th segment DDA increment value** The actual DDA increment is vscale={vscale3, vscale_low}.

DEINTERLACER 29 REG S2_29, R/W

	7	6	5	4	3	2	1	0
比特	MADPT_VSCALE_RATE_SEG0							

比特	名称	函数
7-0	MADPT_VSCALE_RATE_S EG 0	**垂直非线性缩放 1个单位 段 DDA 增量值** 实际 DDA 增量为 vscale={vscale0，vscale_low}。 假设比例因子为n/m，则vscale=4095×(m-n)/n。

DEINTERLACER 2A **REG S2_2A，R/W**

	7	6	5	4	3	2	1	0
比特	MADPT_VSCALE_RATE_SEG1							

比特	名称	函数
7-0	MADPT_VSCALE_RATE_S EG 1	**垂直非线性缩放 2 nd段 DDA 增量值** 实际 DDA 增量为 vscale={vscale1，vscale_low}。

DEINTERLACER 2B REG S2_2B, R/W

	7	6	5	4	3	2	1	0
比特	MADPT_VSCALE_RATE_SEG2							

比特	名称	函数
7-0	MADPT_VSCALE_RATE_S EG2	**垂直非线性缩放 3分段 DDA 增值** 实际 DDA 增量为 vscale={vscale2，vscale_low}。

DEINTERLACER 2C REG S2_2C, R/W

	7	6	5	4	3	2	1	0
比特	MADPT_VSCALE_RATE_SEG3							

比特	名称	函数
7-0	MADPT_VSCALE_RATE_S EG 3	**垂直非线性缩放 4分段 DDA 增值** 实际 DDA 增量为 vscale={vscale3，vscale_low}。

DEINTERLACER 2D — REG S2_2D, R/W

	7	6	5	4	3	2	1	0
Bit	**MADPT_VSCALE_RATE_SEG4**							

Bit	Name	Function
7-0	**MADPT_VSCALE_RATE_SEG4**	**Vertical non-linear scale down 5th segment DDA increment value** The actual DDA increment is vscale={vscale4, vscale_low}.

DEINTERLACER 2E — REG S2_2E, R/W

	7	6	5	4	3	2	1	0
Bit	**MADPT_VSCALE_RATE_SEG5**							

Bit	Name	Function
7-0	**MADPT_VSCALE_RATE_SEG5**	**Vertical non-linear scale down 6th segment DDA increment value** The actual DDA increment is vscale={vscale5, vscale_low}.

DEINTERLACER 2F — REG S2_2F, R/W

	7	6	5	4	3	2	1	0
Bit	**MADPT_VSCALE_RATE_SEG6**							

Bit	Name	Function
7-0	**MADPT_VSCALE_RATE_SEG6**	**Vertical non-linear scale down 7th segment DDA increment value** The actual DDA increment is vscale={vscale6, vscale_low}.

DEINTERLACER 30 — REG S2_30, R/W

	7	6	5	4	3	2	1	0
Bit	**MADPT_VSCALE_RATE_SEG7**							

Bit	Name	Function
7-0	**MADPT_VSCALE_RATE_SEG7**	**Vertical non-linear scale down 8th segment DDA increment value** The actual DDA increment is vscale={vscale7, vscale_low}.

DEINTERLACER 2D — REG S2_2D, R/W

比特	7	6	5	4	3	2	1	0
	MADPT_VSCALE_RATE_SEG4							

比特	名称	函数
7-0	MADPT_VSCALE_RATE_SEG4	**垂直非线性缩放 5分段 DDA 增值** 实际 DDA 增量为 vscale={vscale4，vscale_low}。

DEINTERLACER 2E — REG S2_2E, R/W

比特	7	6	5	4	3	2	1	0
	MADPT_VSCALE_RATE_SEG5							

比特	名称	函数
7-0	MADPT_VSCALE_RATE_SEG5	**垂直非线性缩放 6分段 DDA 增量值** 实际 DDA 增量为 vscale={vscale5，vscale_low}。

DEINTERLACER 2F — REG S2_2F, R/W

比特	7	6	5	4	3	2	1	0
	MADPT_VSCALE_RATE_SEG6							

比特	名称	函数
7-0	MADPT_VSCALE_RATE_SEG6	**垂直非线性缩放 7分段 DDA 增值** 实际 DDA 增量为 vscale={vscale6，vscale_low}。

DEINTERLACER 30 — REG S2_30, R/W

比特	7	6	5	4	3	2	1	0
	MADPT_VSCALE_RATE_SEG7							

比特	名称	函数
7-0	MADPT_VSCALE_RATE_SEG7	**垂直非线性缩放 8分段 DDA 增量值** 实际 DDA 增量为 vscale={vscale7，vscale_low}。

DEINTERLACER 31 REG S2_31, R/W

Bit	7	6	5	4	3	2	1	0
	MADPT_TEST_SEL				MADPT_TEST_EN	MADPT_SEL_PHASE_INI	MADPT_VSCALE_DEC_FACTOR	

Bit	Name	Function
1-0	MADPT_VSCALE_DEC_FACTOR	**Vertical non-linear scaling-down factor select** If the scaling ratio is less than ½, use it and DDA to generate the we and phase 00: scaling-ratio is more than ½. 01: scaling-ratio is less than ½. 10: scaling-ratio is less than ¼.
2	MADPT_SEL_PHASE_INI	**Vertical scaling down initial phase selection**
3	MADPT_TEST_EN	**Test bus output enable** Internal hardware debugging use only.
7-4	MADPT_TEST_SEL	**Test bus select** Internal hardware debugging use only.

DEINTERLACER 32 REG S2_32, R/W

Bit	7	6	5	4	3	2	1	0
	MADPT_NRD_SEL	MADPT_Y_VTAP_CNTRL			MADPT_Y_HTAP_CNTRL			

Bit	Name	Function
3-0	MADPT_Y_HTAP_CNTRL	**Y horizontal filter control for background reduction** Y_HTAP_CNTRL[3:0] could bypass four tap3 FIR filter.
6-4	MADPT_Y_VTAP_CNTRL	**Y vertical filter control for background reduction** Y_VTAP_CNTRL[0]: when set to1, bypass vertical filter Y_VTAP_CNTRL[1]: when set to 1, enable FIR filter Y_VTAP_CNTRL[2]: when set to 1, bypass IIR filter
7	MADPT_NRD_SEL	**Background reduction selection control** Only set it to 1 in huge noise condition

DEINTERLACER 31 REG S2_31, R/W

	7	6	5	4	3	2	1	0
比特	MADPT测试选择				MADPT测试恩	MADPT_SEL_初始阶段	MADPT_VSCALE_DEC_FAC 后置	

比特	名称	函数
1-0	MADPT_VSCALE_DEC_FACTOR	垂直非线性缩放因子选择 若缩放比例小于 ½，使用该比例并 DDA 生成we和相位00：缩放比例大于 ½ 。 01: 缩放比例小于 ½ 。 10:缩放比例小于 ¼ 。
2	MADPT选择初始相位	垂直缩放初始相位选择
3	MADPT测试英文版	总线输出使能 仅限内部硬件调试使用。
7-4	MADPT测试选择	总线总线选择 仅限内部硬件调试使用。

DEINTERLACER 32 REG S2_32, R/W

	7	6	5	4	3	2	1	0
比特	MADPT_NRD_SEL	MADPT_Y_VTAP_CNTRL			MADPT_Y_HTAP_CNTRL			

比特	名称	函数
3-0	MADPT_Y_HTAP_CNTRL	H型滤波器控制用于背景抑制 Y_HTAP_CNTRL[3:0]可绕过四个tap3 FIR滤波器。
6-4	MADPT_Y_VTAP_CNTRL	垂直滤波控制在背景抑制中的应用 Y_VTAP_CNTRL[0]：当设置为1时，跳过垂直滤波器 Y_VTAP_CNTRL[1]：当设置为1时，启用FIR滤波器 Y_VTAP_CNTRL[2]：当设置为1时，跳过 IIR 过滤器
7	MADPT_NRD_SEL	背景减除选择控制 仅在巨大噪声条件下将其设置为1

DEINTERLACER 33 REG S2_33, R/W

Bit	7	6	5	4	3	2	1	0
	RESERVED	MADPT_M_VTAP_CNTRL			MADPT_M_HTAP_CNTRL			

Bit	Name	Function
3-0	MADPT_M_HTAP_CNTRL	**Background noise reduction H filter control in huge noise condition** M_HTAP_CNTRL[3:0] could bypass four tap3 FIR filter.
6-4	MADPT_M_VTAP_CNTRL	**Background noise reduction V filter control in huge noise condition** M_VTAP_CNTRL[0]: when set to1, bypass vertical filter M_VTAP_CNTRL[1]: when set to 1, enable FIR filter M_VTAP_CNTRL[2]: when set to 1, bypass IIR filter
7	RESERVED	

DEINTERLACER 34 REG S2_34, R/W

Bit	7	6	5	4	3	2	1	0
	MADPT_UV_WOUT			MADPT_UV_WOUT_BYPS	MADPT_Y_WOUT			MADPT_Y_WOUT_BYPS

Bit	Name	Function
0	MADPT_Y_WOUT_BYPS	**Bypass Y WOUT**
3-1	MADPT_Y_WOUT	**Coefficient for Y noise reduction**
4	MADPT_UV_WOUT_BYPS	**Bypass UV WOUT**
7-5	MADPT_UV_WOUT	**Coefficient for UV noise reduction**

DEINTERLACER 33 REG S2_33, R/W

	7	6	5	4	3	2	1	0
比特	保留的	MADPT_M_VTAP_CNTRL			MADPT_M_HTAP_CNTRL			

比特	名称	函数
3-0	MADPT_M_HTAP_CNTRL	大噪声环境下的背景噪声抑制H滤波控制 M_HTAP_CNTRL[3:0]可绕过四个tap3 FIR滤波器。
6-4	MADPT_M_VTAP_CNTRL	大噪声环境下的背景噪声抑制V滤波控制 M_VTAP_CNTRL[0]：当设置为1时，跳过垂直滤波器 M_VTAP_CNTRL[1]：当设置为1时，启用FIR滤波器 M_VTAP_CNTRL[2]：当设置为1时，跳过 IIR 过滤器
7	保留的	

DEINTERLACER 34 REG S2_34, R/W

	7	6	5	4	3	2	1	0
比特	MADPT_UV_WOUT			MADPT_UV_WOU T_ BYPS	MADPT_Y_W输出			MADPT_Y_WOU T_ BYPS

比特	名称	函数
0	MADPT_Y_WOUT_BYPS	旁路Y型 WOUT
3-1	MADPT_Y_W输出	Y噪声降低系数
4	MADPT_UV_WOUT_BYPS	绕过紫外线 WOUT
7-5	MADPT_UV_WOUT	紫外噪声抑制系数

DEINTERLACER 35 REG S2_35, R/W

Bit	7	6	5	4	3	2	1	0
	MADPT_CMP_USER_ID	MADPT_CMP_EN	MADPT_UVDLY_PD_BYPS	MADPT_NRD_VIIR_PD_BYPS	MADPT_DD0_SEL	MADPT_NRD_OUT_SEL	MADPT_UV_NRD_ENABLE	MADPT_Y_NRD_ENABLE

Bit	Name	Function
0	MADPT_Y_NRD_ENABLE	**Enable background noise reduction in Y domain** When set to 1, enable background noise reduction in Y domain.
1	MADPT_UV_NRD_ENABLE	**Enable background noise reduction in UV domain** When set to 1, enable background noise reduction in UV domain.
2	MADPT_NRD_OUT_SEL	**NRD output selection** Only set it to 1 in huge noise condition.
3	MADPT_DD0_SEL	**DD0 select control** Set it to 1 when background noise reduction enable Set it to 0 when background noise reduction disable
4	MADPT_NRD_VIIR_PD_BYPS	**Bypass NRD VIIR line buffer**
5	MADPT_UVDLY_PD_BYPS	**Bypass UV delay line buffer**
6	MADPT_CMP_EN	**Motion compare enable** When set to 1, enable motion compare When set to 0, motion compare is in manual mode
7	MADPT_CMP_USER_ID	**Motion compare result defined by user (in manual mode)** Motion compare result defined by user when CMP_EN = 0

DEINTERLACER 36 REG S2_36, R/W

Bit	7	6	5	4	3	2	1	0
	MADPT_CMP_LOW_THRESHOLD							

Bit	Name	Function
7-0	MADPT_CMP_LOW_THRESHOLD	**Motion compare low level threshold**

DEINTERLACER 37 REG S2_37, R/W

Bit	7	6	5	4	3	2	1	0
	MADPT_CMP_HIGH_THRESHOLD							

Bit	Name	Function
7-0	MADPT_CMP_HIGH_THRESHOLD	**Motion compare high level threshold**

DEINTERLACER 35 REG S2_35, R/W

比特	7	6	5	4	3	2	1	0
	MADPT_CMP_用户ID	MADPT_CMP恩	MADPT_UVDLY_PD_BYPS	MADPT_NRD_VIIR_PD_BYPS	MADPT_DD0选择	MADPT_NRD_输出选择	MADPT_UV_NRD启用	MADPT_Y_NRD禁用

比特	名称	函数
0	MADPT_Y_NRD启用	在Y域启用背景降噪 当设置为1时，启用Y域背景噪声抑制功能。
1	MADPT_UV_NRD_ENABLE	在UV域中启用背景降噪 当设置为1时，启用紫外域背景噪声抑制功能。
2	MADPT_NRD输出选择	NRD 输出选择 仅在巨大噪声条件下将其设置为1。
3	MADPT_DD0_SEL	DD0选择控制 开启背景降噪时设为1 当背景降噪功能关闭时，将其设置为0
4	MADPT_NRD_VIIR_PD_BYPS	旁路 NRD VIIR 线路缓冲器
5	MADPT_UVDLY_PD_BYPS	旁路紫外延迟线缓冲器
6	MADPT_CMP_EN	运动比较启用 设置为1时，启用运动对比 当设置为0时，运动对比处于手动模式
7	MADPT比较用户ID	用户定义的动作比较结果（手动模式） 用户定义的运动比较结果（当CMP_EN=0时）

DEINTERLACER 36 REG S2_36, R/W

比特	7	6	5	4	3	2	1	0
	MADPT比较低阈值							

比特	名称	函数
7-0	MADPT cmp低阈值 SHOLD	运动低阈值比较

DEINTERLACER 37 REG S2_37, R/W

比特	7	6	5	4	3	2	1	0
	MADPT比较高阈值							

比特	名称	函数
7-0	MADPT cmpHighThre SHOLD	运动比较高级阈值

DEINTERLACER 38 REG S2_38, R/W

	7	6	5	4	3	2	1	0
Bit	MADPT_NRD_VIIR_PD_ST				MADPT_NRD_VIIR_PD_SP			

Bit	Name	Function
3-0	MADPT_NRD_VIIR_PD_SP	NRD line buffer WRSTZ position adjustment
7-4	MADPT_NRD_VIIR_PD_ST	NRD line buffer RRSTZ position adjustment

DEINTERLACER 39 REG S2_39, R/W

	7	6	5	4	3	2	1	0
Bit	MADPT_UVDLY_PD_ST				MADPT_UVDLY_PD_SP			

Bit	Name	Function
3-0	MADPT_UVDLY_PD_SP	UV delay line buffer WRSTZ position adjustment
7-4	MADPT_UVDLY_PD_ST	UV delay line buffer RRSTZ position adjustment

DEINTERLACER 38 REG S2_38, R/W

	7	6	5	4	3	2	1	0
比特	MADPT_NRD_VIIR_PD_ST				MADPT_NRD_VIIR_PD_SP			

比特	名称	函数
3-0	MADPT_NRD_VIIR_PD_SP	NRD 行缓冲器 WRSTZ 位置调整
7-4	MADPT_NRD_VIIR_PD_ST	NRD 行缓冲器 RRSTZ 位置调整

DEINTERLACER 39 REG S2_39, R/W

	7	6	5	4	3	2	1	0
比特	MADPT_UVDLY_PD_ST				MADPT_UVDLY_PD_SP			

比特	名称	函数
3-0	MADPT_UVDLY_PD_SP	紫外延迟线缓冲器 WRSTZ 位置调整
7-4	MADPT_UVDLY_PD_ST	紫外延迟线缓冲器 RRSTZ 位置调整

DEINTERLACER 3A — REG S2_3A, R/W

Bit	7	6	5	4	3	2	1	0
	MADPT_UV_MI_DET_BYPS	MADPT_MI_1BIT_DLY		MADPT_EN_STILL_FOR_PULLDWN	MADPT_EN_STILL_FOR_NRD	MADPT_EN_NOUT_FOR_NRD	MADPT_EN_PULLDWN_FOR_NRD	MADPT_EN_UV_DEINT

Bit	Name	Function
0	MADPT_EN_UV_DEINT	**Enable UV deinterlacer** When set to 1, enable UV deinterlacer.
1	MADPT_EN_PULLDWN_FOR_NRD	**Enable pull-down to block STILL for NRD** Set it to 1, background noise reduction will in low noise level when in 32/22 pull-down source.
2	MADPT_EN_NOUT_FOR_NRD	**Enable NOUT for background noise reduction**
3	MADPT_EN_STILL_FOR_NRD	**Enable still for background noise reduction**
4	MADPT_EN_STILL_FOR_PULLDWN	**Enable STILL to reset pull-down detection** When set to 1, still will be used to reset 3:2/2:2 pull-down detection.
6-5	MADPT_MI_1BIT_DLY	**Delay pipe control for motion index feedback-bit** MADPT_MI_1BIT_DELAY / MI feedback-bit delay pipes 00 / 1 01 / 2 10 / 3 11 / 4
7	MADPT_UV_MI_DET_BYPS	**UV motion index generation bypass** When set to 1, UV motion index generation is in manual mode.

DEINTERLACER 3B — REG S2_3B, R/W

Bit	7	6	5	4	3	2	1	0
	RESERVED	MADPT_UV_MI_OFFSET						

Bit	Name	Function
6-0	MADPT_UV_MI_OFFSET	**UV motion index offset** In auto mode, UV motion index offset In manual mode, UV motion index user defined value
7	RESERVED	

DEINTERLACER 3A

REG S2_3A，R/W

	7	6	5	4	3	2	1	0
比特	MADPT_UV_MIDETByPS	MADPT_MI_1BIT_DLY		MADPT_EN_S用于PU的TILLLLDWN	MADPT_EN_S用于编号的TILLD	MADPT_EN_N输出无效D	MADPT_EN_PULLDWN_FOR_NRD	MADPT_EN_UV_DEINT

比特	名称	函数
0	MADPT_EN_UV_DEINT	启用UV去隔行扫描 当设置为1时，启用UV去隔行扫描。
1	MADPT_ENPullDWN_F 或 NRD	启用下拉功能以阻止 NRD 静止 将其设置为1时，当处于32/22下拉源时，背景噪声降低将在低噪声水平下进行。
2	MADPT_EN_NOUT_FOR_NRD	启用 NOUT 以降低背景噪音
3	MADPT_EN_STILL_FOR_NRD	开启以降低背景噪音
4	MADPT_EN_STILL_FOR_PULLDWN	启用以重置下拉检测 当设置为1时，仍将用于重置3:2/2:2下拉检测。
6-5	MADPT_MI_1BIT_DLY	运动指标反馈位的延时控制

MADPT_MI_1BIT_DELAY	多输入一输出位延迟管道
00	1
01	2
10	3
11	4

7	MADPT_UV_MI_DET_BYPS	紫外线运动指示器旁路 当设置为1时，紫外线运动指数生成处于手动模式。

DEINTERLACER 3B

REG S2_3B, R/W

	7	6	5	4	3	2	1	0
比特	保留的	MADPT_UV_MI_OFFSET						

比特	名称	函数
6-0	MADPT_UV_MI_OFFSET	紫外运动指数偏移 自动模式下，UV运动指数偏移 手动模式下，用户自定义的UV运动指数值
7	保留的	

DEINTERLACER 3C REG S2_3C, R/W

	7	6	5	4	3	2	1	0
Bit	**RESERVED**	**MADPT_MI_DELAY**			**MADPT_UV_MI_GAIN**			

Bit	Name	Function
3-0	**MADPT_UV_MI_GAIN**	**UV motion index gain** UV motion index gain.
6-4	**MADPT_MI_DELAY**	**Motion index delay control** Control motion index (both Y and UV's) delay pipes, so that the motion index can align with corresponding data. MADPT_MI_DELAY / Motion index delay pipes 000 / 1 pipe 001 / 2 pipe 010 / 3 pipes 011 / 4 pipes 100 / 5 pipes 101 / 6 pipes 110 / 7 pipes 111 / 8 pipes
7	**RESERVED**	

DEINTERLACER 3C REG S2_3C, R/W

	7	6	5	4	3	2	1	0
比特	保留的	MADPT MI延迟			MADPT_UV_MI_GAIN			

比特	名称	函数
3-0	MADPT_UV_MI_GAIN	紫外运动指数增益 紫外运动指数增益。
6-4	MADPT MI延迟	运动指令延迟控制 控制运动索引（包括Y轴和UV轴）延迟管道，使运动索引能够与对应数据对齐。
7	保留的	

MADPT MI 延迟	运动指标延迟管道
000	1根管
001	2管
010	3根管子
011	4根管子
100	5根管子
101	6根管子
110	7根管子
111	8根管子

Chapter 03. HD_BYPS REGISTERS

HD_BYPS 00 REG S1_30, R/W

	7	6	5	4	3	2	1	0
Bit	RESERVED				HD_SEL_BLK_IN	HD_DYN_BYPS	HD_MATRIX_BYPS	HD_IN_DREG_BYPS

Bit	Name	Function
0	HD_IN_DREG_BYPS	**Input retiming bypass** Use the falling or rising edge of clock to get the input data. 0: Clock input data on the falling edge 1: Clock input date on the rising edge
1	HD_MATRIX_BYPS	**YUV2RGB conversion bypass control** Available only when input source is YUV source 0: YUV2RGB convert 1: bypass YUV2RGB function
2	HD_DYN_BYPS	**Dynamic range bypass control** If the input is YUV data, it must do dynamic range. 0: input is YUV data, do dynamic range . 1: input is RGB data, bypass dynamic range
3	HD_SEL_BLK_IN	**Blank select** Choose the input blank or generated blank use sync. 0: choose the blank that sync generated. 1: choose the input blank, if the input is DVI data.
7-4	RESERVED	

HD_BYPS 01 REG S1_31, R/W

	7	6	5	4	3	2	1	0
Bit	HD_Y_GAIN							

Bit	Name	Function
7-0	HD_Y_GAIN	**Dynamic range Y gain value** The gain value of Y dynamic range.

第三章 . HD_BYPSR 注册表

HD_BYPS 00 REG S1_30, R/W

	7	6	5	4	3	2	1	0
比特	保留的				HD_SEL_BLK 输入	HD_DYN_BYPS	HD矩阵B 加拿大	HD高清晰度输入 G_BYPS

比特	名称	函数
0	HD_按PS降序排列	输入重定时旁路 利用时钟的下降沿或上升沿获取输入数据。 0: 时钟输入数据在下降沿 1: 时钟输入信号的上升沿
1	按PS排列的矩阵	YUV2RGB转换旁路控制 仅当输入源为 YUV 源时可用 0：YUV2RGB转换 1：绕过YUV2RGB功能
2	HD_DYN_BYPS	动态范围旁路控制 若输入为 YUV 数据，则需进行动态范围处理。 0：输入为 YUV 数据，执行动态范围调整。 1: 输入为RGB数据，动态范围旁路
3	HD选择块输入	空白选择 选择输入空白或生成空白并同步使用。 0：选择同步生成的空白项。 1：选择输入空白，若输入为DVI数据。
7-4	保留的	

HD_BYPS 01 REG S1_31, R/W

	7	6	5	4	3	2	1	0
比特	HD_增益							

比特	名称	函数
7-0	HD_增益	动态范围Y增益值 Y动态范围的增益值。

HD_BYPS 02 REG S1_32, R/W

	7	6	5	4	3	2	1	0
Bit	**HD_Y_OFFSET**							

Bit	Name	Function
7-0	**HD_Y_OFFSET**	**Dynamic range Y offset value** The offset value of Y dynamic range.

HD_BYPS 03 REG S1_33, R/W

	7	6	5	4	3	2	1	0
Bit	**HD_U_GAIN**							

Bit	Name	Function
7-0	**HD_U_GAIN**	**Dynamic range U gain value** The gain value of U dynamic range.

HD_BYPS 04 REG S1_34, R/W

	7	6	5	4	3	2	1	0
Bit	**HD_U_OFFSET [7:0]**							

Bit	Name	Function
7-0	**HD_U_OFFSET [7:0]**	**Dynamic range U offset value** The offset value of U dynamic range.

HD_BYPS 05 REG S1_35, R/W

	7	6	5	4	3	2	1	0
Bit	**HD_V_GAIN**							

Bit	Name	Function
7-0	**HD_V_GAIN**	**Dynamic range V gain value** The gain value of V dynamic range.

HD_BYPS 02 REG S1_32, R/W

	7	6	5	4	3	2	1	0
比特	HD_偏移量							

比特	名称	函数
7-0	**HD_偏移量**	**动态范围Y偏移值** Y动态范围的偏移值

HD_BYPS 03 REG S1_33, R/W

	7	6	5	4	3	2	1	0
比特	HD_增益							

比特	名称	函数
7-0	**HD_增益**	**动态范围U增益值** U动态范围的增益值。

HD_BYPS 04 REG S1_34, R/W

	7	6	5	4	3	2	1	0
比特	HD超偏移[7:0]							

比特	名称	函数
7-0	**HD超偏移[7:0]**	**动态范围U偏移值** U动态范围的偏移值

HD_BYPS 05 REG S1_35, R/W

	7	6	5	4	3	2	1	0
比特	HD_增益							

比特	名称	函数
7-0	**HD_增益**	**动态范围V增益值** V动态范围的增益值。

HD_BYPS 06 REG S1_36, R/W

	7	6	5	4	3	2	1	0
Bit	**HD_V_OFFSET**							

Bit	Name	Function
7-0	**HD_V_OFFSET**	**Dynamic range V offset value** The offset value of V dynamic range.

HD_BYPS 07 REG S1_37, R/W

	7	6	5	4	3	2	1	0
Bit	**HD_HSYNC_RST [7:0]**							

Bit	Name	Function
7-0	**HD_HSYNC_RST [7:0]**	**Horizontal reset value** Horizontal counter reset value [7:0].

HD_BYPS 08 REG S1_38, R/W

	7	6	5	4	3	2	1	0
Bit						**HD_HSYNC_RST [10:8]**		

Bit	Name	Function
2-0	**HD_HSYNC_RST [10:8]**	**Horizontal reset value** Horizontal counter reset value [10:8].
7-3	**RESERVED**	

HD_BYPS 09 REG S1_39, R/W

	7	6	5	4	3	2	1	0
Bit	**HD_INI_ST [7:0]**							

Bit	Name	Function
7-0	**HD_INI_ST [7:0]**	**Horizontal reset pulse start position** Vertical counter write enable, adjust the distance between hblank and vblank.

HD_BYPS 06 REG S1_36, R/W

	7	6	5	4	3	2	1	0
比特	HD_垂直偏移							

比特	名称	函数
7-0	HD_垂直偏移	动态范围V偏移值 V动态范围的偏移值

HD_BYPS 07 REG S1_37, R/W

	7	6	5	4	3	2	1	0
比特	HD_HSYNC_RST [7:0]							

比特	名称	函数
7-0	HD_HSYNC_RST [7:0]	水平复位值 水平计数器复位值[7:0]。

HD_BYPS 08 REG S1_38, R/W

	7	6	5	4	3	2	1	0
比特						HD_HSYNC_RST [10:8]		

比特	名称	函数
2-0	HD_HSYNC_RST [10:8]	水平复位值 水平计数器复位值[10:8]。
7-3	保留的	

HD_BYPS 09 REG S1_39, R/W

	7	6	5	4	3	2	1	0
比特	HD_INI_ST [7:0]							

比特	名称	函数
7-0	HD_INI_ST [7:0]	水平复位脉冲起始位置 垂直计数器写入使能，调整行空白与垂直空白之间的距离。

HD_BYPS 0A REG S1_3A, R/W

	7	6	5	4	3	2	1	0
Bit						**HD_INI_ST [10:8]**		

Bit	Name	Function
2-0	**HD_INI_ST [10:8]**	**Horizontal reset pulse start position** Vertical counter write enable, adjust the distance between hblank and vblank.
7-3	**RESERVED**	

HD_BYPS 0B REG S1_3B, R/W

	7	6	5	4	3	2	1	0
Bit	**HD_HB_ST [7:0]**							

Bit	Name	Function
7-0	**HD_HB_ST [7:0]**	**Horizontal blank start position** Generate horizontal blank to select programmed data.

HD_BYPS 0C REG S1_3C, R/W

	7	6	5	4	3	2	1	0
Bit	**RESERVED**				**HD_HB_ST [11:8]**			

Bit	Name	Function
3-0	**HD_HB_ST [11:8]**	**Horizontal blank start position** Generate horizontal blank to select programmed data.
7-4	**RESERVED**	

HD_BYPS 0D REG S1_3D, R/W

	7	6	5	4	3	2	1	0
Bit	**HD_HB_SP [7:0]**							

Bit	Name	Function
7-0	**HD_HB_SP [7:0]**	**Horizontal blank stop position** Generate horizontal blank to select programmed data.

HD_详细参数 0A **REG S1_3A，R/W**

	7	6	5	4	3	2	1	0
比特						HD_INI_ST [10:8]		

比特	名称	函数
2-0	**HD_INI_ST [10:8]**	水平复位脉冲起始位置 垂直计数器写入使能，调整行空白与垂直空白之间的距离。
7-3	保留的	

HD_BYPS 0B REG S1_3B, R/W

	7	6	5	4	3	2	1	0
比特	HD_HB_ST [7:0]							

比特	名称	函数
7-0	**HD_HB_ST [7:0]**	水平空白起始位置 生成水平空白以选择程序化数据。

HD_BYPS 0C REG S1_3C, R/W

	7	6	5	4	3	2	1	0
比特	保留的				HD_HB_ST [11:8]			

比特	名称	函数
3-0	**HD_HB_ST [11:8]**	水平空白起始位置 生成水平空白以选择程序化数据。
7-4	保留的	

HD_BYPS 0D REG S1_3D, R/W

	7	6	5	4	3	2	1	0
比特	HD_HB_SP [7:0]							

比特	名称	函数
7-0	**HD_HB_SP [7:0]**	水平空白停止位置 生成水平空白以选择程序化数据。

HD_BYPS 0E — REG S1_3E, R/W

Bit	7	6	5	4	3	2	1	0
	RESERVED				HD_HB_SP [11:8]			

Bit	Name	Function
3-0	HD_HB_SP [11:8]	**Horizontal blank stop position** Generate horizontal blank to select programmed data.
7-4	RESERVED	

HD_BYPS 0F — REG S1_3F, R/W

Bit	7	6	5	4	3	2	1	0
	HD_HS_ST [7:0]							

Bit	Name	Function
7-0	HD_HS_ST [7:0]	**Horizontal sync start position** Output sync to DAC start position

HD_BYPS 10 — REG S1_40, R/W

Bit	7	6	5	4	3	2	1	0
	RESERVED				HD_HS_ST [11:8]			

Bit	Name	Function
3-0	HD_HS_ST [11:8]	**Horizontal sync start position** Output sync to DAC start position
7-4	RESERVED	

HD_BYPS 11 — REG S1_41, R/W

Bit	7	6	5	4	3	2	1	0
	HD_HS_SP [7:0]							

Bit	Name	Function
7-0	HD_HS_SP [7:0]	**Horizontal sync stop position** Output sync to DAC stop position

HD_BYPS 0E

REG S1_3E, R/W

	7	6	5	4	3	2	1	0
比特	保留的				HD_HB_SP [11:8]			

比特	名称	函数
3-0	HD_HB_SP [11:8]	水平空白停止位置 生成水平空白以选择程序化数据。
7-4	保留的	

HD_BYPS 0F

REG S1_3F, R/W

	7	6	5	4	3	2	1	0
比特	HD_HS_ST [7:0]							

比特	名称	函数
7-0	HD_HS_ST [7:0]	水平同步起始位置 输出同步至DAC起始位置

HD_BYPS 10

REG S1_40, R/W

	7	6	5	4	3	2	1	0
比特	保留的				HD_HS_ST [11:8]			

比特	名称	函数
3-0	HD_HS_ST [11:8]	水平同步起始位置 输出同步至DAC起始位置
7-4	保留的	

HD_BYPS 11

REG S1_41, R/W

	7	6	5	4	3	2	1	0
比特	HD_HS_SP [7:0]							

比特	名称	函数
7-0	HD_HS_SP [7:0]	水平同步停止位置 输出同步至DAC停止位置

HD_BYPS 12 REG S1_42, R/W

Bit	7	6	5	4	3	2	1	0
	RESERVED				HD_HS_SP [11:8]			

Bit	Name	Function
3-0	HD_HS_SP [11:8]	**Horizontal sync stop position** Output sync to DAC stop position
7-4	RESERVED	

HD_BYPS 13 REG S1_43, R/W

Bit	7	6	5	4	3	2	1	0
	HD_VB_ST [7:0]							

Bit	Name	Function
7-0	HD_VB_ST [7:0]	**Vertical blank start position** Generate blank to select program data in blank

HD_BYPS 14 REG S1_44, R/W

Bit	7	6	5	4	3	2	1	0
	RESERVED				HD_VB_ST [11:8]			

Bit	Name	Function
3-0	HD_VB_ST [11:8]	**Vertical blank start position** Generate blank to select program data in blank
7-4	RESERVED	

HD_BYPS 15 REG S1_45, R/W

Bit	7	6	5	4	3	2	1	0
	HD_VB_SP [7:0]							

Bit	Name	Function
7-0	HD_VB_SP [7:0]	**Vertical blank stop position** Generate blank to select program data in blank

HD_BYPS 12 REG S1_42, R/W

	7	6	5	4	3	2	1	0
比特	保留的				HD_HS_SP [11:8]			

比特	名称	函数
3-0	HD_HS_SP [11:8]	水平同步停止位置 输出同步至DAC停止位置
7-4	保留的	

HD_BYPS 13 REG S1_43, R/W

	7	6	5	4	3	2	1	0
比特	HD_VB_ST [7:0]							

比特	名称	函数
7-0	HD_VB_ST [7:0]	垂直空白起始位置 生成空白以选择空白中的程序数据

HD_BYPS 14 REG S1_44, R/W

	7	6	5	4	3	2	1	0
比特	保留的				HD_VB_ST [11:8]			

比特	名称	函数
3-0	HD_VB_ST [11:8]	垂直空白起始位置 生成空白以选择空白中的程序数据
7-4	保留的	

HD_BYPS 15 REG S1_45, R/W

	7	6	5	4	3	2	1	0
比特	HD_VB_SP [7:0]							

比特	名称	函数
7-0	HD_VB_SP [7:0]	垂直空白停止位置 生成空白以选择空白中的程序数据

HD_BYPS 16 REG S1_46, R/W

	7	6	5	4	3	2	1	0
Bit	**RESERVED**				**HD_VB_SP [11:8]**			

Bit	Name	Function
3-0	**HD_VB_SP [11:8]**	**Vertical blank stop position** Generate blank to select program data in blank
7-4	**RESERVED**	

HD_BYPS 17 REG S1_47, R/W

	7	6	5	4	3	2	1	0
Bit	**HD_VS_ST [7:0]**							

Bit	Name	Function
7-0	**HD_VS_ST [7:0]**	**Vertical sync start position** Output vertical sync to DAC start position

HD_BYPS 18 REG S1_48, R/W

	7	6	5	4	3	2	1	0
Bit	**RESERVED**				**HD_VS_ST [11:8]**			

Bit	Name	Function
3-0	**HD_VS_ST [11:8]**	**Vertical sync start position** Output vertical sync to DAC start position
7-4	**RESERVED**	

HD_BYPS 19 REG S1_49, R/W

	7	6	5	4	3	2	1	0
Bit	**HD_VS_SP [7:0]**							

Bit	Name	Function
7-0	**HD_VS_SP [7:0]**	**Vertical sync stop position** Output vertical sync to DAC stop position

HD_BYPS 16 REG S1_46, R/W

	7	6	5	4	3	2	1	0
比特	保留的				HD_VB_SP [11:8]			

比特	名称	函数
3-0	HD_VB_SP [11:8]	垂直空白停止位置 生成空白以选择空白中的程序数据
7-4	保留的	

HD_BYPS 17 REG S1_47, R/W

	7	6	5	4	3	2	1	0
比特	HD_VS_ST [7:0]							

比特	名称	函数
7-0	HD_VS_ST [7:0]	垂直同步起始位置 输出垂直同步至DAC起始位置

HD_BYPS 18 REG S1_48, R/W

	7	6	5	4	3	2	1	0
比特	保留的				HD_VS_ST [11:8]			

比特	名称	函数
3-0	HD_VS_ST [11:8]	垂直同步起始位置 输出垂直同步至DAC起始位置
7-4	保留的	

HD_BYPS 19 REG S1_49, R/W

	7	6	5	4	3	2	1	0
比特	HD_VS_SP [7:0]							

比特	名称	函数
7-0	HD_VS_SP [7:0]	垂直同步停止位置 输出垂直同步至DAC停止位置

HD_BYPS 1A REG S1_4A, R/W

	7	6	5	4	3	2	1	0
Bit	RESERVED				HD_VS_SP [11:8]			

Bit	Name	Function
3-0	HD_VS_SP [11:8]	**Vertical sync stop position** Output vertical sync to DAC stop position
7-4	RESERVED	

HD_BYPS 1B REG S1_4B, R/W

	7	6	5	4	3	2	1	0
Bit	HD_EXT_VB_ST [7:0]							

Bit	Name	Function
7-0	HD_EXT_VB_ST [7:0]	**DVI mode vertical blank start position** Output vertical blank to DAC for DIV mode start position

HD_BYPS 1C REG S1_4C, R/W

	7	6	5	4	3	2	1	0
Bit	RESERVED				HD_EXT_VB_ST [11:8]			

Bit	Name	Function
3-0	HD_EXT_VB_ST [11:8]	**DVI mode vertical blank start position** Output vertical blank to DAC for DIV mode start position
7-4	RESERVED	

HD_BYPS 1D REG S1_4D, R/W

	7	6	5	4	3	2	1	0
Bit	HD_EXT_VB_SP [7:0]							

Bit	Name	Function
7-0	HD_EXT_VB_SP [7:0]	**DVI mode vertical blank stop position** Output vertical blank to DAC for DIV mode stop position

HD_详细参数 1A **REG S1_4A，R/W**

	7	6	5	4	3	2	1	0
比特	保留的				HD_VS_SP [11:8]			

比特	名称	函数
3-0	**HD_VS_SP [11:8]**	垂直同步停止位置 输出垂直同步至DAC停止位置
7-4	保留的	

HD_BYPS 1B REG S1_4B, R/W

	7	6	5	4	3	2	1	0
比特	HD_EXT_VB_ST [7:0]							

比特	名称	函数
7-0	**HD_EXT_VB_ST [7:0]**	DVI模式垂直消隐起始位置 将垂直空白输出至DAC以启动DIV模式

HD_BYPS 1C REG S1_4C, R/W

	7	6	5	4	3	2	1	0
比特	保留的				HD_EXT_VB_ST [11:8]			

比特	名称	函数
3-0	**HD_EXT_VB_ST [11:8]**	DVI模式垂直消隐起始位置 将垂直空白输出至DAC以启动DIV模式
7-4	保留的	

HD_BYPS 1D REG S1_4D, R/W

	7	6	5	4	3	2	1	0
比特	HD_EXT_VB_SP [7:0]							

比特	名称	函数
7-0	**HD_EXT_VB_SP [7:0]**	DVI模式垂直消隐停止位置 将垂直空白输出至DAC以确定DIV模式停止位置

HD_BYPS 1E REG S1_4E, R/W

	7	6	5	4	3	2	1	0
Bit	**RESERVED**				**HD_EXT_VB_SP [11:8]**			

Bit	Name	Function
3-0	**HD_EXT_VB_SP [11:8]**	**DVI mode vertical blank stop position** Output vertical blank to DAC for DIV mode stop position
7-4	**RESERVED**	

HD_BYPS 1F REG S1_4F, R/W

	7	6	5	4	3	2	1	0
Bit	**HD_EXT_HB_ST [7:0]**							

Bit	Name	Function
7-0	**HD_EXT_HB_ST [7:0]**	**DVI mode horizontal blank start position** Output horizontal blank to DAC for DIV mode start position

HD_BYPS 20 REG S1_50, R/W

	7	6	5	4	3	2	1	0
Bit	**RESERVED**				**HD_EXT_HB_ST [11:8]**			

Bit	Name	Function
3-0	**HD_EXT_HB_ST [11:8]**	**DVI mode horizontal blank start position** Output horizontal blank to DAC for DIV mode start position
7-4	**RESERVED**	

HD_BYPS 21 REG S1_51, R/W

	7	6	5	4	3	2	1	0
Bit	**HD_EXT_HB_SP [7:0]**							

Bit	Name	Function
7-0	**HD_EXT_HB_SP [7:0]**	**DVI mode horizontal blank start position** Output horizontal blank to DAC for DIV mode stop position

HD_BYPS 1E — REG S1_4E, R/W

	7	6	5	4	3	2	1	0
比特	保留的				HD_EXT_VB_SP [11:8]			

比特	名称	函数
3-0	HD_EXT_VB_SP [11:8]	DVI模式垂直消隐停止位置 将垂直空白输出至DAC以确定DIV模式停止位置
7-4	保留的	

HD_BYPS 1F — REG S1_4F, R/W

	7	6	5	4	3	2	1	0
比特	HD_EXT_HB_ST [7:0]							

比特	名称	函数
7-0	HD_EXT_HB_ST [7:0]	DVI模式水平消隐起始位置 将水平空白信号输出至DAC以启动DIV模式

HD_BYPS 20 — REG S1_50, R/W

	7	6	5	4	3	2	1	0
比特	保留的				HD_EXT_HB_ST [11:8]			

比特	名称	函数
3-0	HD_EXT_HB_ST [11:8]	DVI模式水平消隐起始位置 将水平空白信号输出至DAC以启动DIV模式
7-4	保留的	

HD_BYPS 21 — REG S1_51, R/W

	7	6	5	4	3	2	1	0
比特	HD_EXT_HB_SP [7:0]							

比特	名称	函数
7-0	HD_EXT_HB_SP [7:0]	DVI模式水平消隐起始位置 将水平空白信号输出至DAC以实现DIV模式停止位置

HD_BYPS 22 REG S1_52, R/W

	7	6	5	4	3	2	1	0
Bit	**RESERVED**				**HD_EXT_HB_SP [11:8]**			

Bit	Name	Function
3-0	**HD_EXT_HB_SP [11:8]**	**DVI mode horizontal blank start position** Output horizontal blank to DAC for DIV mode stop position
7-4	**RESERVED**	

HD_BYPS 23 REG S1_53, R/W

	7	6	5	4	3	2	1	0
Bit	**HD_BLK_GY_DATA**							

Bit	Name	Function
7-0	**HD_BLK_GY_DATA**	**Programmed GY data in horizontal blank** Force the blank of GY data to the defined programmed data

HD_BYPS 24 REG S1_54, R/W

	7	6	5	4	3	2	1	0
Bit	**HD_BLK_BU_DATA**							

Bit	Name	Function
7-0	**HD_BLK_BU_DATA**	**Programmed BU data in horizontal blank** Force the blank of BU data to the defined programmed data

HD_BYPS 25 REG S1_55, R/W

	7	6	5	4	3	2	1	0
Bit	**HD_BLK_RV_DATA**							

Bit	Name	Function
7-0	**HD_BLK_RV_DATA**	**Programmed RV data in horizontal blank** Force the blank of BU data to the defined programmed data

HD_BYPS 22 REG S1_52, R/W

	7	6	5	4	3	2	1	0
比特	保留的				HD_EXT_HB_SP [11:8]			

比特	名称	函数
3-0	HD_EXT_HB_SP [11:8]	**DVI模式水平消隐起始位置** 将水平空白信号输出至DAC以实现DIV模式停止位置
7-4	保留的	

HD_BYPS 23 REG S1_53, R/W

	7	6	5	4	3	2	1	0
比特	硬盘数据管理							

比特	名称	函数
7-0	硬盘数据管理	**水平空白区的程序化GY数据** 强制将GY数据的空白值设为预设程序数据

HD_BYPS 24 REG S1_54, R/W

	7	6	5	4	3	2	1	0
比特	硬盘数据块大小							

比特	名称	函数
7-0	硬盘数据块大小	**水平空白区的程序化BU数据** 强制将BU数据的空白值设置为预设程序数据

HD_BYPS 25 REG S1_55, R/W

	7	6	5	4	3	2	1	0
比特	硬盘驱动器数据记录							

比特	名称	函数
7-0	硬盘驱动器数据记录	**水平空白区程控RV数据** 强制将BU数据的空白值设置为预设程序数据

Chapter 04. MISCELLANEOUS REGISTERS

PLL648 CONTROL 00 REG S0_40, R/W

	7	6	5	4	3	2	1	0
Bit	**RESERVED**	**PLL_MS**			**PLL_ADS**	**PLL_IS**	**PLL_DIVBY2Z**	**PLL_CKIS**

Bit	Name	Function
0	**PLL_CKIS**	**CKIS, PLL source clock selection** When = 0, PLL use OSC clock When = 1, PLL use input clock
1	**PLL_DIVBY2Z**	**DIVBY2Z, PLL source clock divide bypass** When = 0, PLL source clock divide by two When = 1, PLL source clock bypass divide
2	**PLL_IS**	**IS, ICLK source selection** When = 0, ICLK use PLL clock When = 1, ICLK use input clock
3	**PLL_ADS**	**ADS, input clock selection** When = 0, input clock is from PCLKIN(pin40) When = 1, input clock is from ADC
6-4	**PLL_MS**	**MS[2:0], memory clock control** When = 000, memory clock =108MHz When = 001, memory clock = 81MHz When = 010, memory clock from FBCLK (pin110) When = 011, memory clock = 162MHz When = 100, memory clock = 144MHz When = 101, memory clock = 185MHz When = 110, memory clock = 216MHz When = 111, memory clock = 129.6Mhz
7	**RESERVED**	**Reserved**

第四章 . M 多功能 R 寄存器

PLL648 控制 00 REG S0_40, R/W

	7	6	5	4	3	2	1	0
比特	保留的	PLL_MS			PLL_ADS	PLL_IS	PLL_DIVBY2Z	锁存器时钟输入信号

比特	名称	函数
0	锁存器时钟输入信号	**CKIS PLL 源时钟选择** 当=0时， PLL 使用OSC时钟 当=1时， PLL 使用输入时钟
1	PLL_DIVBY2Z	**DIVBY2Z， PLL 源时钟分频旁路** 当=0时， PLL 源时钟除以二 当=1时， PLL 源时钟旁路分频
2	PLL_IS	**IS，ICLK 源选择** 当=0时， ICLK 使用 PLL 时钟 当=1时， ICLK 使用输入时钟
3	PLL_ADS	输入时钟选择 当=0时，输入时钟信号来自 PCLKIN（引脚40） 当=1时，输入时钟来自模数转换器（ADC）
6-4	PLL_MS	存储器时钟控制 当=000时，存储器时钟=108MHz 当=001时，存储器时钟=81MHz 当=010时， FBCLK（引脚110）提供的存储器时钟 当=011时，存储器时钟=162MHz 当=100时，存储器时钟=144MHz 当=101时，存储器时钟=185MHz 当=110时，存储器时钟=216MHz 当=111时，存储器时钟频率=129.6MHz
7	保留的	保留

PLL648 CONTROL 01 REG S0_41, R/W

	7	6	5	4	3	2	1	0
Bit	**PLL_4XV**	**PLL_2XV**	**PLL_VS4**		**PLL_VS2**		**PLL_VS**	

Bit	Name	Function
1-0	**PLL_VS**	**VS[1:0]** Display clock tuning register
3-2	**PLL_VS2**	**VS2[1:0]** Display clock tuning register
5-4	**PLL_VS4**	**VS4[1:0]** Display clock tuning register
6	**PLL_2XV**	**2XV** Display clock tuning register
7	**PLL_4XV**	**4XV** Display clock tuning register

display clock freq (MHz)				resgiter setting			
VCLK	V2CLK	V4CLK	PLL_4XV	PLL_2XV	PLL_VS4	PLL_VS2	PLL_VS
27	54	108	1	x	00	00	00
27	54	54	0	1	00	01	00
27	27	27	0	0	00	01	01
32.4	64.8	129.6	1	x	01	00	00
32.4	64.8	64.8	0	1	01	01	00
32.4	32.4	32.4	0	0	01	01	01
40.5	81	162	1	x	10	00	00
40.5	81	81	0	1	10	01	00
40.5	40.5	40.5	0	0	10	01	01
54	108	108	1	x	00	01	00
54	54	54	0	1	00	01	01
64.8	129.6	129.6	1	x	01	01	00
64.8	64.8	64.8	0	1	01	01	01
81	162	162	1	x	10	01	00
81	81	81	0	1	10	01	01
108	108	108	1	x	00	01	01
129.6	129.6	129.6	1	x	01	01	01
162	162	162	1	x	10	01	01
FBCLK	FBCLK	FBCLK	1	x	11	01	01
PCLKIN	PCLKIN	PCLKIN	0	1	11	01	01
from ADC	from ADC	from ADC	0	0	11	01	01

Note: FBCLK is pin110, PCLKIN is pin40

PLL648 控制 01 REG S0_41, R/W

	7	6	5	4	3	2	1	0
比特	PLL_4XV	PLL_2XV	PLL_VS4		PLL_VS2		PLL_VS	

比特	名称	函数
1-0	PLL_VS	VS[1:0] 显示时钟调谐寄存器
3-2	PLL_VS2	VS2[1:0] 显示时钟调谐寄存器
5-4	PLL_VS4	VS4[1:0] 显示时钟调谐寄存器
6	PLL_2XV	2XV 显示时钟调谐寄存器
7	PLL_4XV	4XV 显示时钟调谐寄存器

显示时钟频率(MHz)				寄存器设置			
VCLK	V2CLK	V4CLK	PLL_4XV	PLL_2XV	PLL_VS4	PLL_VS2	PLL_VS
27	54	108	1	x	00	00	00
27	54	54	0	1	00	01	00
27	27	27	0	0	00	01	01
32.4	64.8	129.6	1	x	01	00	00
32.4	64.8	64.8	0	1	01	01	00
32.4	32.4	32.4	0	0	01	01	01
40.5	81	162	1	x	10	00	00
40.5	81	81	0	1	10	01	00
40.5	40.5	40.5	0	0	10	01	01
54	108	108	1	x	00	01	00
54	54	54	0	1	00	01	01
64.8	129.6	129.6	1	x	01	01	00
64.8	64.8	64.8	0	1	01	01	01
81	162	162	1	x	10	01	00
81	81	81	0	1	10	01	01
108	108	108	1	x	00	01	01
129.6	129.6	129.6	1	x	01	01	01
162	162	162	1	x	10	01	01
FBCLK	FBCLK	FBCLK	1	x	11	01	01
PCLKIN	PCLKIN	PCLKIN	0	1	11	01	01
从... 模数转换器	从... 模数转换器	从... 模数转换器	0	0	11	01	01

注： FBCLK 为引脚110， PCLKIN 为引脚40

PLL648 CONTROL 02 REG S0_42, R/W

	7	6	5	4	3	2	1	0
Bit	**RESERVED**							

Bit	Name	Function
7-0	**RESERVED**	**Reserved**

PLL648 CONTROL 03 REG S0_43, R/W

	7	6	5	4	3	2	1	0
Bit	**RESERVED**		**PLL_VCORST**	**PLL_LEN**	**PLL_S**		**PLL_R**	

Bit	Name	Function
1-0	**PLL_R**	**R[1:0]** Skew control for testing
3-2	**PLL_S**	**S[1:0]** Skew control for testing
4	**PLL_LEN**	**LEN** Lock Enable
5	**PLL_VCORST**	**VCORST** VCO control voltage reset bit When =1, reset VCO control voltage
7-6	**RESERVED**	**Reserved**

PLL648 控制 02 REG S0_42, R/W

	7	6	5	4	3	2	1	0
比特	保留的							

比特	名称	函数
7-0	保留的	保留

PLL648 控制 03 REG S0_43, R/W

	7	6	5	4	3	2	1	0
比特	保留的		**PLL_VCORST**	**PLL_LEN**	**PLL_S**		**PLL_R**	

比特	名称	函数
1-0	**PLL_R**	**R[1:0]** 倾斜控制测试
3-2	**PLL_S**	**S[1:0]** 倾斜控制测试
4	**PLL_LEN**	**LEN** 锁定启用
5	**PLL_VCORST**	**VCORST** VCO 控制电压复位位 当=1时，重置 VCO 控制电压
7-6	保留的	保留

DAC CONTROL 00 REG S0_44, R/W

	7	6	5	4	3	2	1	0
Bit	**DAC_RGBS_BPD**	**DAC_RGBS_G1EN**	**DAC_RGBS_G0ENZ**	**DAC_RGBS_GPD**	**DAC_RGBS_R1EN**	**DAC_RGBS_R0ENZ**	**DAC_RGBS_RPD**	**DAC_RGBS_PWDNZ**

Bit	Name	Function
0	**DAC_RGBS_PWDNZ**	**DAC enable** When = 0, DAC (R,G,B,S) in power down mode When = 1, DAC (R,G,B,S) is enable
1	**DAC_RGBS_RPD**	**RPD, RDAC power down control** When = 0, RDAC work normally When = 1, RDAC is in power down mode
2	**DAC_RGBS_R0ENZ**	**R0ENZ, DAC min output bypass** When = 0, RDAC output Min voltage When = 1, RDAC output follow input R data
3	**DAC_RGBS_R1EN**	**R1EN, RDAC max output control** When = 0, RDAC output follow input R data When = 1, RDAC output Max voltage
4	**DAC_RGBS_GPD**	**GPD, GDAC power down control** When = 0, GDAC work normally When = 1, GDAC is in power down mode
5	**DAC_RGBS_G0ENZ**	**G0ENZ, GDAC min output bypass** When = 0, GDAC output Min voltage When = 1, GDAC output follow input G data
6	**DAC_RGBS_G1EN**	**G1EN, GDAC max output control** When = 0, GDAC output follow input G data When = 1, GDAC output Max voltage
7	**DAC_RGBS_BPD**	**BPD, BDAC power down control** When = 0, BDAC work normally When = 1, BDAC is in power down mode

数模转换器 控制 00 REG S0_44, R/W

	7	6	5	4	3	2	1	0
比特	DAC_RGBS_BPD	DAC_RGBS_G1EN	DAC_RGBS_G0ENZ	DAC_RGBS_GPD	DAC_RGBS_R1EN	DAC_RGBS_R0ENZ	DAC_RGBS_RPD	DAC_RGBS_PWDNZ

比特	名称	函数
0	DAC_RGBS_PWDNZ	**DAC启用** 当=0时，DAC（R、G、B、S）处于断电模式 当=1时，DAC（红、绿、蓝、黑）被启用
1	DAC_RGBS_RPD	**远程数据采集控制 RPD** 当=0时，RDAC正常工作 当=1时，RDAC处于断电模式
2	DAC_RGBS_R0ENZ	**DAC最小输出旁路R0ENZ** 当=0时，RDAC输出最小电压 当=1时，RDAC输出跟随输入R数据
3	DAC_RGBS_R1EN	**R1EN，RDAC最大输出控制** 当=0时，RDAC输出跟随输入R数据 当=1时，RDAC输出最大电压
4	DAC_RGBS_GPD	**GPD， GDAC 电源关闭控制** 当=0时， GDAC 正常工作 当=1时， GDAC 处于断电模式
5	DAC_RGBS_G0ENZ	**G0ENZ， GDAC 最小输出旁路** 当=0时， GDAC 输出最小电压 当=1时， GDAC 输出跟随输入G数据
6	DAC_RGBS_G1EN	**G1EN，最大 GDAC 输出控制** 当=0时， GDAC 输出跟随输入G数据 当=1时， GDAC 输出最大电压
7	DAC_RGBS_BPD	**BPD， BDAC 电源关闭控制** 当=0时， BDAC 正常工作 当=1时， BDAC 处于断电模式

DAC CONTROL 01 REG S0_45, R/W

	7	6	5	4	3	2	1	0
Bit	**CKT_FF_CNTRL**		**RESERVED**	**DAC_RGBS_S1EN**	**DAC_RGBS_S0ENZ**	**DAC_RGBS_SPD**	**DAC_RGBS_B1EN**	**DAC_RGBS_B0ENZ**

Bit	Name	Function
0	**DAC_RGBS_B0ENZ**	**B0ENZ, BDAC min output bypass** When = 0, BDAC output Min voltage When = 1, BDAC output follow input B data
1	**DAC_RGBS_B1EN**	**B1EN, BDAC max output control** When = 0, BDAC output follow input B data When = 1, BDAC output Max voltage
2	**DAC_RGBS_SPD**	**SPD, SDAC power down control** When = 0, GDAC work normally When = 1, GDAC is in power down mode
3	**DAC_RGBS_S0ENZ**	**S0ENZ, SDAC min output bypass** When = 0, SDAC output Min voltage When = 1, SDAC output follow input S data
4	**DAC_RGBS_S1EN**	**S1EN, SDAC max output control** When = 0, SDAC output follow input S data When = 1, SDAC output Max voltage
5	**RESERVED**	**Reserved**
7-6	**CKT_FF_CNTRL**	**CKT used to control FIFO**

数模转换器 控制 01 REG S0_45, R/W

	7	6	5	4	3	2	1	0
比特	CKT_FF_CNTRL		保留的	DAC_RGBS_S1EN	DAC_RGBS_S0ENZ	DAC_RGBS_SPD	DAC_RGBS_B1EN	DAC_RGBS_B0ENZ

比特	名称	函数
0	DAC_RGBS_B0ENZ	**B0ENZ， BDAC 最小输出旁路** 当=0时， BDAC 输出最小电压 当=1时， BDAC 输出跟随输入B数据
1	DAC_RGBS_B1EN	**B1EN，最大 BDAC 输出控制** 当=0时， BDAC 输出跟随输入B数据 当=1时， BDAC 输出最大电压
2	双色RGBSPD	**SPD， SDAC 电源关断控制** 当=0时， GDAC 正常工作 当=1时， GDAC 处于断电模式
3	DAC_RGBS_S0ENZ	**S0ENZ， SDAC 最小输出旁路** 当=0时， SDAC 输出最小电压 当=1时， SDAC 输出跟随输入S数据
4	DAC_RGBS_S1EN	**S1EN，最大 SDAC 输出控制** 当=0时， SDAC 输出跟随输入S数据 当=1时， SDAC 输出最大电压
5	保留的	保留
7-6	CKT_FF_CNTRL	先进先出控制 CKT

RESET CONTROL 00 REG S0_46, R/W

	7	6	5	4	3	2	1	0
Bit	**RESERVED**	**SFTRST_VDS_RSTZ**	**SFTRST_OSD_RSTZ**	**SFTRST_FIFO_RSTZ**	**SFTRST_MEM_RSTZ**	**SFTRST_MEM_FF_RSTZ**	**SFTRST_DEINT_RSTZ**	**SFTRST_IF_RSTZ**

Bit	Name	Function
0	**SFTRST_IF_RSTZ**	**Input formatter reset control** When = 0, input formatter is in reset status When = 1, input formatter work normally
1	**SFTRST_DEINT_RSTZ**	**Deint_madpt3 reset control** When = 0, deint_madpt3 is in reset status When = 1, deint_madpt3 work normally
2	**SFTRST_MEM_FF_RSTZ**	**Mem_ff (wff/rff/playback/capture) reset control** When = 0, mem_ff is in reset status When = 1, mem_ff work normally
3	**SFTRST_MEM_RSTZ**	**Mem controller reset control** When = 0, mem controller is in reset status When = 1, mem controller work normally
4	**SFTRST_FIFO_RSTZ**	**FIFO reset control** When = 0, all FIFO (FF64/FF512) is in reset status When = 1, all FIFO work normally
5	**SFTRST_OSD_RSTZ**	**OSD reset control** When = 0, OSD generator is in reset status When = 1, OSD generator work normally
6	**SFTRST_VDS_RSTZ**	**Vds_proc reset control** When = 0, vds_proc is in reset status When = 1, vds_proc work normally
7	**RESERVED**	**Reserved**

复位控制 00 REG S0_46, R/W

	7	6	5	4	3	2	1	0
比特	保留的	SFTRST_VDS RZTZ	SFTRST_OSD RZTZ	信号传输快速随机存取存储器 RZTZ	SFTRST_甲 M_RSTZ	SFTRST_MEM_ FF_RSTZ	SFTRST_脱氨酶 T_RSTZ	SFTRST IF_R 链唑霉素

比特	名称	函数
0	SFTRST_IF_RSTZ	输入格式化器复位控制 当=0时，输入格式化器处于复位状态 当=1时，输入格式化器工作正常
1	SFTRST_DEINT_RSTZ	Deint_madpt3 复位控制 当=0时， deint_madpt3 处于复位状态 当=1时， deint_madpt3 正常工作
2	SFTRST_MEM_FF_RSTZ	内存复位控制 当=0时，mem_ff处于复位状态 当=1时，mem_ff正常工作
3	SFTRST_MEM_RSTZ	存储器控制器复位控制 当=0时，内存控制器处于复位状态 当=1时，内存控制器工作正常
4	SFTRST FIFO_RSTZ	先进先出复位控制 当=0时，所有FIFO（FF64/FF512）均处于复位状态 当=1时，所有FIFO均正常工作
5	SFTRST_OSD_RSTZ	OSD复位控制 当=0时，OSD发生器处于复位状态 当=1时，OSD发生器正常工作
6	SFTRST_VDS_RSTZ	VDS进程重置控制 当=0时，vds_proc处于复位状态 当=1时，vds_proc正常工作
7	保留的	保留

RESET CONTROL 01 REG S0_47, R/W

	7	6	5	4	3	2	1	0
Bit	**RESERVED**			**SFTRST_INT_RSTZ**	**SFTRST_HDBYPS_RSTZ**	**SFTRST_SYNC_RSTZ**	**SFTRST_MODE_RSTZ**	**SFTRST_DEC_RSTZ**

Bit	Name	Function
0	**SFTRST_DEC_RSTZ**	**Decimation reset control** When = 0, decimation is in reset status When = 1, decimation work normally
1	**SFTRST_MODE_RSTZ**	**Mode detection reset control** When = 0, mode detection is in reset status When = 1, mode detection work normally
2	**SFTRST_SYNC_RSTZ**	**Sync procesor reset control** When = 0, sync processor is in reset status When = 1, sync processor work normally
3	**SFTRST_HDBYPS_RSTZ**	**HD bypass channel reset control** When = 0, HD bypass is in reset status When = 1, HD bypasswork normally
4	**SFTRST_INT_RSTZ**	**Interrupt generator reset control** When = 0, interrupt generator is in reset status When = 1, interrupt generator work normally
7-5	**RESERVED**	**Reserved**

复位控制 01 REG S0_47, R/W

	7	6	5	4	3	2	1	0
比特	保留的			SFTRST_INT_RSTZ	SFTRST_HDBYPS_RSTZ	同步信号传输速率RZTZ	SFTRST_MODE_RSTZ	SFTRST十进制RZTZ

比特	名称	函数
0	SFTRST DEC_RSTZ	十进制复位控制 当=0时，减数分裂处于重置状态 当=1时，减数分裂正常进行
1	SFTRST模式恢复	模式检测复位控制 当=0时，模式检测处于复位状态 当=1时，模式检测工作正常
2	同步恢复同步恢复	同步处理器复位控制 当=0时，同步处理器处于复位状态 当=1时，同步处理器工作正常
3	SFTRST_HDBYPS_RSTZ	高速数据通道旁路通道复位控制 当=0时，HD旁路处于复位状态 当=1时，HD旁路装置正常
4	SFTRST_INT_RSTZ	中断发生器复位控制 当=0时，中断发生器处于复位状态 当=1时，中断发生器正常工作
7-5	保留的	保留

PAD CONTROL 00 REG S0_48, R/W

	7	6	5	4	3	2	1	0
Bit	**PAD_SYNC2_IN_ENZ**	**PAD_SYNC1_IN_ENZ**	**PAD_GIN_ENZ**	**PAD_GOUT_EN**	**PAD_RIN_ENZ**	**PAD_ROUT_EN**	**PAD_BIN_ENZ**	**PAD_BOUT_EN**

Bit	Name	Function
0	**PAD_BOUT_EN**	**VB_[7:0] output control** When = 0, disable VB_[7:0] (test_out_[7:0]) output When = 1, enable VB_[7:0] (test_out_[7:0]) output
1	**PAD_BIN_ENZ**	**VB_[7:0] input control** When = 0, enable VB_[7:0] input When = 1, disable VB_[7:0] input
2	**PAD_ROUT_EN**	**VR_[7:0] output control** When = 0, disable VR_[7:0] (test_out_[15:8]) output When = 1, enable VR_[7:0] (test_out_[15:8]) output
3	**PAD_RIN_ENZ**	**VR_[7:0] input control** When = 0, enable VR_[7:0] input When = 1, disable VR_[7:0] input
4	**PAD_GOUT_EN**	**VG_[7:0] output control** When = 0, disable VG_[7:0] (test_out_[23:16]) output When = 1, enable VG_[7:0] (test_out_[23:16]) output
5	**PAD_GIN_ENZ**	**VG_[7:0] input control** When = 0, enable VG_[7:0] input When = 1, disable VG_[7:0] input
6	**PAD_SYNC1_IN_ENZ**	**H/V sync1 input control** When = 0, enable H/V sync1 input filter When = 1, disable H/V sync1 input filter
7	**PAD_SYNC2_IN_ENZ**	**H/V sync2 input control** When = 0, enable H/V sync2 input filter When = 1, disable H/V sync2 input filter

PAD 控制 00 REG S0_48, R/W

	7	6	5	4	3	2	1	0
比特	PAD_SYNC2_IN_ENZ	PAD_SYNC1_IN_ENZ	PAD_GIN_ENZ	PAD_痛风N	PAD_RIN_ENZ	PAD路由EN	PAD BIN ENZ	PAD_外端N

比特	名称	函数
0	PAD_布特恩	**VB_7:0输出控制** 当=0时，禁用VB_[7:0]（test_out_[7:0]）输出 当=1时，启用VB_[7:0]（test_out_[7:0]）输出
1	PAD BIN ENZ	**VB_输入控制** 当 = 0 时，启用 VB_[7:0] 输入 当 = 1 时，禁用 VB_[7:0] 输入
2	PAD路由EN	**虚拟现实输出控制** 当=0时，禁用VR_[7:0]（test_out_[15:8]）输出 当=1时，启用VR_[7:0]（test_out_[15:8]）输出
3	PAD_RIN_ENZ	**虚拟现实[7:0]输入控制** 当=0时，启用VR_[7:0]输入 当=1时，禁用VR_[7:0]输入
4	PAD_痛风_EN	**VG_[7:0]输出控制** 当=0时，禁用VG_[7:0]（test_out_[23:16]）输出 当=1时，启用VG_[7:0]（test_out_[23:16]）输出
5	PAD_GIN_ENZ	**VG_[7:0] 输入控制** 当=0时，启用VG_[7:0]输入 当=1时，禁用VG_[7:0]输入
6	PAD_SYNC1_IN_ENZ	**H/V同步1输入控制** 当=0时，启用H/V同步1输入滤波器 当=1时，禁用H/V同步1输入滤波器
7	PAD_SYNC2_IN_ENZ	**H/V同步2输入控制** 当=0时，启用H/V同步2输入滤波器 当=1时，禁用H/V sync2输入滤波器

PAD CONTROL 01 REG S0_49, R/W

	7	6	5	4	3	2	1	0
Bit	**RESERVED**	**PAD_PLUP_ENZ**	**PAD_PLDN_ENZ**	**PAD_TRI_ENZ**	**PAD_BLK_OUT_ENZ**	**PAD_SYNC_OUT_ENZ**	**PAD_CKOUT_ENZ**	**PAD_CKIN_ENZ**

Bit	Name	Function
0	**PAD_CKIN_ENZ**	**PCLKIN control** When = 0, PCLKIN input enable When = 1, PCLKIN input disable
1	**PAD_CKOUT_ENZ**	**CLKOUT control** When = 0, CLKOUT output enable When = 1, CLKOUT output disable
2	**PAD_SYNC_OUT_ENZ**	**HSOUT/VSOUT control** When = 0, HSOUT/VSOUT output enable When = 1, HSOUT/VSOUT output disable
3	**PAD_BLK_OUT_ENZ**	**HBOUT/VBOUT control** When = 0, HBOUT/VBOUT output enable When = 1, HBOUT/VBOUT output disable
4	**PAD_TRI_ENZ**	**Tri-state gate control** When = 0, enable output pad's tri-state gate When = 1, disable output pad's tri-state gate
5	**PAD_PLDN_ENZ**	**Pull-down control** When = 0, enable pad's pull-down transistor When = 1, disable pad's pull-down transistor
6	**PAD_PLUP_ENZ**	**Pull-up control** When = 0, enable pad's pull-up transistor When = 1, disable pad's pull-up transistor
7	**RESERVED**	**Reserved**

PAD CONTROL 02 REG S0_4A, R/W

	7	6	5	4	3	2	1	0
Bit	**RESERVED**				**PAD_XTOUT_TTL**	**PAD_OSC_CNTRL**		

Bit	Name	Function
2-0	**PAD_OSC_CNTRL**	**OSC pad C2/C1/C0 control** OSC pad C2/C1/C0 control
3	**PAD_XTOUT_TTL**	**OSC pad output control** When = 0, enable OSC pad output by schmitt When = 1, enable OSC pad output by TTL
7-4	**RESERVED**	**Reserved**

PAD 控制 01 REG S0_49, R/W

	7	6	5	4	3	2	1	0
比特	保留的	PAD向上偏移 新西兰	PAD PLDN E 新西兰	PAD TRIENZ	PAD块_0 UT_ENZ	同步操作 UT_ENZ	PAD_CKOUT_ ENZ	PAD_CKIN_E 新西兰

比特	名称	函数
0	PAD_CKIN_ENZ	PCLKIN 控制 当 = 0 时，启用 PCLKIN 输入 当 = 1 时，禁用 PCLKIN 输入
1	PAD_CKOUT_ENZ	CLKOUT 控制 当=0时， CLKOUT 输出启用 当=1时，禁用 CLKOUT 输出
2	同步结束	HSOUT / VSOUT 控制 当=0时，启用 HSOUT / VSOUT 输出 当=1时，禁用 HSOUT / VSOUT 输出
3	PAD断开ENZ	HBOUT / VBOUT 控制 当=0时，启用 HBOUT / VBOUT 输出 当=1时，禁用 HBOUT / VBOUT 输出
4	PAD TRIENZ	三态门控制 当=0时，启用输出端口的三态门 当=1时，禁用输出垫的三态门
5	PAD PLDN ENZ	下拉控制 当=0时，启用垫片的下拉晶体管 当=1时，禁用垫片的下拉晶体管
6	PAD_PLUP_ENZ	上拉控制 当=0时，启用垫片的上拉晶体管 当=1时，禁用垫片的上拉晶体管
7	保留的	保留

PAD 控制 02 REG S0_4A，R/W

	7	6	5	4	3	2	1	0
比特	保留的				PAD_XTOUT 时间延迟	PAD_OSC_CNTRL		

比特	名称	函数
2-0	PAD_OSC_CNTRL	OSC C2/C1/C0控制板 OSC C2/C1/C0控制板
3	PAD_XTOUT_TTL	振荡器输出控制 当=0时，通过施密特触发器启用OSC垫输出 当=1时，通过 TTL 启用OSC垫输出
7-4	保留的	保留

DAC_MUX CONTROL 00 — REG S0_4B, R/W

	7	6	5	4	3	2	1	0
Bit	RESERVED					DAC_RGBS_ADC2DAC	DAC_RGBS_BYPS2DAC	DAC_RGBS_BYPS_IREG

Bit	Name	Function
0	DAC_RGBS_BYPS_IREG	**DAC input DFF control** When = 0, DAC input DFF is falling edge D-flipflop When = 1, bypass falling edge D-flipflop
1	DAC_RGBS_BYPS2DAC	**HD bypass to DAC control** When = 0, disable HD bypass channel to DAC When = 1, enable HD bypass channel to DAC directly
2	DAC_RGBS_ADC2DAC	**ADC to DAC control** When = 0, disable ADC (with decimation) to DAC When = 1, enable ADC (with decimation) to DAC directly
7-3	RESERVED	**Reserved**

TEST BUS CONTROL 00 — REG S0_4D, R/W

	7	6	5	4	3	2	1	0
Bit	RESERVED		TEST_BUS_EN	TEST_BUS_SEL				

Bit	Name	Function
4-0	TEST_BUS_SEL	**Test bus selection**
5	TEST_BUS_EN	**Test bus enable** When = 0, disable test bus output When = 1, test bus output to VR_[7:0], VB_[7:0] (test_out_[15:0])
7-6	RESERVED	**Reserved**

DIG_OUT CONTROL 00 — REG S0_4E, R/W

	7	6	5	4	3	2	1	0
Bit	RESERVED						DIGOUT_ADC2PAD	DIGOUT_BYPS2PAD

Bit	Name	Function
0	DIGOUT_BYPS2PAD	**HD bypass channel to digital output control** When = 0, disable HD bypass to digital output When = 1, enable HD bypass to digital output (VG_[7:0], VR_[7:0], VB_[7:0])
1	DIGOUT_ADC2PAD	**ADC to digital output control** When = 0, disable ADC to digital output When = 1, enable ADC (with decimation) to digital output (VG, VR, VB)
7-2	RESERVED	**Reserved**

DAC选通控制 00 REG S0_4B, R/W

	7	6	5	4	3	2	1	0
比特	保留的					DAC RGBS ADC2DAC	DAC_RGBS_BYPS2DAC	DAC_RGBS_BYPS_IREG

比特	名称	函数
0	DAC_RGBS_BYPS_IREG	数模转换输入 DFF 控制 当=0时，DAC输入 DFF 为下降沿D触发器 当=1时，跳过下降沿D触发器
1	DAC_RGBS_BYPS2DAC	HD旁路至DAC控制 当=0时，禁用HD旁路通道至DAC 当=1时，启用高清旁路通道直接连接至数模转换器（DAC）
2	DAC_RGBS_ADC2DAC	模数转换器控制 当=0时，禁用ADC（带抽取）至DAC 当=1时，启用ADC（带抽取）直接转换为DAC
7-3	保留的	保留

测试总线控制 00 REG S0_4D, R/W

	7	6	5	4	3	2	1	0
比特	保留的		测试总线启用	测试总线选通				

比特	名称	函数
4-0	测试总线选通	总线测试选择
5	测试总线启用	当=0时，禁用测试总线输出 当=1时，测试总线输出至VR_[7:0]、VB_[7:0]（test_out_[15:0]）
7-6	保留的	保留

数字输出控制 00 REG S0_4E, R/W

	7	6	5	4	3	2	1	0
比特	保留的						数字输入模数转换器 2PAD	双侧指骨痛 S2PAD

比特	名称	函数
0	DIGOUT_BYPS2PAD	数字输出控制旁路通道 当=0时，禁用高清信号旁路至数字输出 当=1时，启用高清旁路至数字输出（VG_[7:0]、VR_[7:0]、VB_[7:0]）
1	DIGOUT_ADC2PAD	模数转换器 当=0时，禁用模数转换器（ADC）至数字输出 当=1时，启用ADC（带抽取）至数字输出（VG、VR、VB）
7-2	保留的	保留

CLK/SYNC CONTROL 00 REG S0_4F, R/W

	7	6	5	4	3	2	1	0
Bit	**OUT_SYNC_SEL**		**OUT_SYNC_CNTRL**	**OUT_CLK_EN**	**OUT_CLK_MUX**		**OUT_CLK_PHASE_CNTRL**	**DAC_RGBS_V4CLK_INVT**

Bit	Name	Function
0	**DAC_RGBS_V4CLK_INVT**	**V4CLK invert control** When = 0, V4CLK to DAC directly When = 1, V4CLK will invert before go to DAC
1	**OUT_CLK_PHASE_CNTRL**	**CLKOUT invert control** When = 0, CLKOUT output no invert When = 1, CLKOUT will invert before output
3-2	**OUT_CLK_EN**	**CLKOUT selection control** When = 00, CLKOUT = V4CLK When = 01, CLKOUT = V2CLK When = 10, CLKOUT = VCLK When = 11, CLKOUT = ADC output clock
4	**CLKOUT_EN**	**CLKOUT enable control** When = 0, disable CLKOUT to PAD When = 1, enable CLKOUT to PAD
5	**OUT_SYNC_CNTRL**	**H/V sync output enable** When = 0, disable H/V sync output to PAD When = 1, enable H/V sync output to PAD
7-6	**OUT_SYNC_SEL**	**H/V sync output selection control** When = 00, H/V sync output are from vds_proc When = 01, H/V sync output are from HD bypass When = 10, H/V sync output are from sync processor When = 11, reserved

时钟/同步控制 00 REG S0_4F, R/W

	7	6	5	4	3	2	1	0
比特	输出同步选择		输出同步控制单元 TRL	输出使能信号	输出多路复用器		输出时钟频率 ASE_CNTRL	DAC_RGBS_V 4CLK_INVT

比特	名称	函数
0	DAC_RGBS_V4CLK_INVT	V4时钟反相控制 当=0时，V4CLK直接转换为DAC 当=1时，V4CLK将在进入DAC前发生反转
1	输出时相控制	CLKOUT 逆变控制 当=0时， CLKOUT 不输出反转信号 当=1时， CLKOUT 将在输出前反转
3-2	输出使能信号	CLKOUT 选择控制 当 = 00 时， CLKOUT = V4CLK 当=01时， CLKOUT =V2CLK 当=10时， CLKOUT = VCLK 当=11时， CLKOUT =ADC输出时钟
4	CLKOUT_EN	CLKOUT 控制 当=0时，禁用 CLKOUT 至PAD 当=1时，启用 CLKOUT 进行PAD
5	输出同步控制	H/V同步输出使能 当=0时，禁用H/V同步输出至PAD 当=1时，启用H/V同步输出至PAD
7-6	输出同步选择	高低同步输出选择控制 当=00时，H/V同步输出来自vds_proc 当=01时，H/V同步输出来自HD旁路 当=10时，H/V同步输出来自同步处理器 当=11时，保留

BLANK CONTROL 00 REG S0_50, R/W

	7	6	5	4	3	2	1	0
Bit	**RESERVED**		**IN_BLANK_IREG_BYPS**	**IN_BLANK_SEL**	**RESERVED**		**OUT_BLANK_SEL_1**	**OUT_BLANK_SEL_0**

Bit	Name	Function
0	**OUT_BLANK_SEL_0**	**HBOUT/VBUT selection control** When = 0, VBOUT output Vertical Blank When = 1, VBOUT output composite Display Enable
1	**OUT_BLANK_SEL_1**	**HBOUT/VBOUT selection control** When = 0, HBOUT/VBOUT is from vds_proc When = 1, HBOUT/VBOUT is from HD bypass
3-2	**RESERVED**	**Reserved**
4	**IN_BLANK_SEL**	**Input blank selection** When = 0, disable input composite Display Enable When = 1, enable input composite Display Enable
5	**IN_BLANK_IREG_BYPS**	**Input blank IREG bypas** When = 0, input composite Display Enable latched by falling edge DFF When = 1, bypass falling edge DFF
7-6	**RESERVED**	**Reserved**

空白对照 00 REG S0_50, R/W

	7	6	5	4	3	2	1	0
比特	保留的		空白 IREG_由PS组成	空白 EL	保留的		输出空白_SEL_1	输出空白_SEL_0

比特	名称	函数
0	OUT_BLANK_SEL_0	HBOUT / VBUT 选择控制 当 = 0 时，输出 VBOUT 垂直空白 当=1时， VBOUT 输出复合显示启用
1	OUT_BLANK_SEL_1	HBOUT / VBOUT 选择控制 当=0时， HBOUT / VBOUT 来自vds_proc 当=1时， HBOUT / VBOUT 来自HD旁路
3-2	保留的	保留
4	空白选择	输入空白选择 当=0时，禁用输入复合显示启用 当=1时，启用输入复合显示功能
5	空白_IREG_按PS	输入空白 IREG 旁路 当=0时，输入复合显示启用信号，由下降沿锁存 DFF 当=1时，跳过下降沿 DFF
7-6	保留的	保留

GPIO CONTROL 00 REG S0_52, R/W

	7	6	5	4	3	2	1	0
Bit	**GPIO_SEL_7**	**GPIO_SEL_6**	**GPIO_SEL_5**	**GPIO_SEL_4**	**GPIO_SEL_3**	**GPIO_SEL_2**	**GPIO_SEL_1**	**GPIO_SEL_0**

Bit	Name	Function
0	**GPIO_SEL_0**	**GPIO bit0 selection** When = 0, GPIO (pin76) is used as INTZ output When = 1, GPIO (pin76) is used as GPIO bit0
1	**GPIO_SEL_1**	**GPIO bit1 selection** When = 0, HALF (pin77) is used as half tone input When = 1, HALF (pin77) is used as GPIO bit1
2	**GPIO_SEL_2**	**GPIO bit2 selection** When = 0, SCLSA (pin43) is used as two wire serial bus slave address selection When = 1, SCLSA (pin43) is used as GPIO bit2
3	**GPIO_SEL_3**	**GPIO bit3 selection** When = 0, MBA (pin107) is used as external memory BA When = 1, MBA (pin107) is used as GPIO bit3
4	**GPIO_SEL_4**	**GPIO bit4 selection** When = 0, MCS1 (pin109) is used as external memory CS1 When = 1, MCS1 (pin109) is used as GPIO bit4
5	**GPIO_SEL_5**	**GPIO bit5 selection** When = 0, HBOUT (pin6) is used as H-blank output When = 1, HBOUT (pin6) is used as GPIO bit5
6	**GPIO_SEL_6**	**GPIO bit6 selection** When = 0, VBOUT (pin7) is used as V-blank output When = 1, VBOUT (pin7) is used as GPIO bit6
7	**GPIO_SEL_7**	**GPIO bit7 selection** When = 0, CLKOUT (pin4) is used as clock output When = 1, CLKOUT (pin4) is used as GPIO bit7

GPIO 控制 00 REG S0_52, R/W

	7	6	5	4	3	2	1	0
比特	GPIO_SEL_7	GPIO_SEL_6	GPIO_SEL_5	GPIO_SEL_4	GPIO_SEL_3	GPIO_SEL_2	GPIO_SEL_1	GPIO_SEL_0

比特	名称	函数
0	GPIO_SEL_0	**GPIO 位选择** 当=0时， GPIO（pin76）作为 INTZ 输出 当=1时， GPIO pin76作为 GPIO 位0
1	GPIO_SEL_1	**GPIO 位选择** 当=0时，使用HALF（引脚77）作为半音输入 当=1时，HALF（引脚77）用作 GPIO 位1
2	GPIO_SEL_2	**GPIO 位选择** 当=0时， SCLSA（引脚43）作为双线串行总线从设备地址选择 当=1时， SCLSA（引脚43）用作 GPIO 位2
3	GPIO_SEL_3	**GPIO 位选择** 当=0时，MBA（引脚107）用作外部存储器BA 当=1时，MBA（引脚107）用作 GPIO 位3
4	GPIO_SEL_4	**GPIO 位选择** 当=0时，MCS1（引脚109）用作外部存储器CS1 当=1时，MCS1（引脚109）用作 GPIO 位4
5	GPIO_SEL_5	**GPIO 位选择** 当=0时， HBOUT（pin6）作为H空白输出 当=1时， HBOUT（pin6）作为 GPIO 位5使用
6	GPIO_SEL_6	**GPIO 位选择** 当=0时， VBOUT（pin7）作为V-blank输出 当=1时， VBOUT（pin7）作为 GPIO 位6使用
7	GPIO_SEL_7	**GPIO 位选择** 当=0时， CLKOUT（pin4）用作时钟输出 当=1时， CLKOUT（pin4）作为 GPIO 位7使用

GPIO CONTROL 01 REG S0_53, R/W

	7	6	5	4	3	2	1	0
Bit	**GPIO_EN_7**	**GPIO_EN_6**	**GPIO_EN_5**	**GPIO_EN_4**	**GPIO_EN_3**	**GPIO_EN_2**	**GPIO_EN_1**	**GPIO_EN_0**

Bit	Name	Function
0	**GPIO_EN_0**	**GPIO bit0 output enable** When = 0, GPIO bit0 output disable When = 1, GPIO bit0 output enable
1	**GPIO_EN_1**	**GPIO bit1 output enable** When = 0, GPIO bit1 output disable When = 1, GPIO bit1 output enable
2	**GPIO_EN_2**	**GPIO bit2 output enable** When = 0, GPIO bit2 output disable When = 1, GPIO bit2 output enable
3	**GPIO_EN_3**	**GPIO bit3 output enable** When = 0, GPIO bit3 output disable When = 1, GPIO bit3 output enable
4	**GPIO_EN_4**	**GPIO bit4 output enable** When = 0, GPIO bit4 output disable When = 1, GPIO bit4 output enable
5	**GPIO_EN_5**	**GPIO bit5 output enable** When = 0, GPIO bit5 output disable When = 1, GPIO bit5 output enable
6	**GPIO_EN_6**	**GPIO bit6 output enable** When = 0, GPIO bit6 output disable When = 1, GPIO bit6 output enable
7	**GPIO_EN_7**	**GPIO bit7 output enable** When = 0, GPIO bit7 output disable When = 1, GPIO bit7 output enable

GPIO 控制 01 REG S0_53, R/W

	7	6	5	4	3	2	1	0
比特	GPIO_EN_7	GPIO_EN_6	GPIO_EN_5	GPIO_EN_4	GPIO_EN_3	GPIO_EN_2	GPIO_EN_1	GPIO_EN_0

比特	名称	函数
0	GPIO_EN_0	**GPIO 位输出使能** 当=0时，禁用 GPIO 位0输出 当=1时， GPIO 位0输出使能
1	GPIO_EN_1	**GPIO 位1输出使能** 当=0时，禁用 GPIO 位1输出 当=1时， GPIO 位1输出使能
2	GPIO_EN_2	**GPIO 位输出使能** 当=0时，禁用 GPIO 位2输出 当=1时， GPIO 位2输出使能
3	GPIO_EN_3	**GPIO 位输出使能** 当=0时，禁用 GPIO 位3输出 当=1时， GPIO 位3输出使能
4	GPIO_EN_4	**GPIO 位输出使能** 当=0时，禁用 GPIO 位4输出 当=1时，启用 GPIO 位4输出
5	GPIO_EN_5	**GPIO 位5输出使能** 当=0时，禁用 GPIO 位5输出 当=1时， GPIO 位5输出使能
6	GPIO_EN_6	**GPIO 位输出使能** 当=0时，禁用 GPIO 位6输出 当=1时， GPIO 位6输出使能
7	GPIO_EN_7	**GPIO 位7输出使能** 当=0时，禁用 GPIO 位7输出 当=1时， GPIO 位7输出使能

GPIO CONTROL 02 REG S0_54, R/W

	7	6	5	4	3	2	1	0
Bit	**GPIO_VAL_7**	**GPIO_VAL_6**	**GPIO_VAL_5**	**GPIO_VAL_4**	**GPIO_VAL_3**	**GPIO_VAL_2**	**GPIO_VAL_1**	**GPIO_VAL_0**

Bit	Name	Function
0	**GPIO_VAL_0**	**GPIO bit0 output value**
1	**GPIO_VAL_1**	**GPIO bit1 output value**
2	**GPIO_VAL_2**	**GPIO bit2 output value**
3	**GPIO_VAL_3**	**GPIO bit3 output value**
4	**GPIO_VAL_4**	**GPIO bit4 output value**
5	**GPIO_VAL_5**	**GPIO bit5 output value**
6	**GPIO_VAL_6**	**GPIO bit6 output value**
7	**GPIO_VAL_7**	**GPIO bit7 output value**

INVT_RING CONTROL 00 REG S0_57, R/W

	7	6	5	4	3	2	1	0
Bit	**INVT_RING_EN**	**RESERVED**						

Bit	Name	Function
6-0	**RESERVED**	**Reserved**
7	**INVT_RING_EN**	**Enable invert ring** When = 0, disable invert ring When = 1, enable invert ring for processing test

GPIO 控制 02 REG S0_54, R/W

	7	6	5	4	3	2	1	0
比特	GPIO_VAL_7	GPIO_VAL_6	GPIO_VAL_5	GPIO_VAL_4	GPIO_VAL_3	GPIO_VAL_2	GPIO_VAL_1	GPIO_VAL_0

比特	名称	函数
0	GPIO_VAL_0	GPIO 位输出值
1	GPIO_VAL_1	GPIO 位1输出值
2	GPIO_VAL_2	GPIO 位2输出值
3	GPIO_VAL_3	GPIO 位3输出值
4	GPIO_VAL_4	GPIO 位输出值
5	GPIO_VAL_5	GPIO 位5输出值
6	GPIO_VAL_6	GPIO 位输出值
7	GPIO_VAL_7	GPIO 位7输出值

INVT环路控制 00 REG S0_57, R/W

	7	6	5	4	3	2	1	0
比特	INVT环形EN	保留的						

比特	名称	函数
6-0	保留的	保留
7	INVT环形EN	启用反向环 当=0时，禁用反转环 当=1时，启用反向环路以进行处理测试

INTERRUPT CONTROL 00 REG S0_58, R/W

	7	6	5	4	3	2	1	0
Bit	**INT_RST7**	**INT_RST6**	**INT_RS5**	**INT_RST4**	**INT_RST3**	**INT_RST2**	**INT_RST1**	**INT_RST0**

Bit	Name	Function
0	**INT_RST_0**	**Interrupt bit0 reset control** When = 1, interrupt bit0 status will be reset to zero
1	**INT_RST_1**	**Interrupt bit1 reset control** When = 1, interrupt bit1 status will be reset to zero
2	**INT_RST_2**	**Interrupt bit2 reset control** When = 1, interrupt bit2 status will be reset to zero
3	**INT_RST_3**	**Interrupt bit3 reset control** When = 1, interrupt bit3 status will be reset to zero
4	**INT_RST_4**	**Interrupt bit4 reset control** When = 1, interrupt bit4 status will be reset to zero
5	**INT_RST_5**	**Interrupt bit5 reset control** When = 1, interrupt bit5 status will be reset to zero
6	**INT_RST_6**	**Interrupt bit6 reset control** When = 1, interrupt bit6 status will be reset to zero
7	**INT_RST_7**	**Interrupt bit7 reset control** When = 1, interrupt bit7 status will be reset to zero

INTERRUPT CONTROL 01 REG S0_59, R/W

	7	6	5	4	3	2	1	0
Bit	**INT_ENABLE7**	**INT_ENABLE6**	**INT_ENABLE5**	**INT_ENABLE4**	**INT_ENABLE3**	**INT_ENABLE2**	**INT_ENABLE1**	**INT_ENABLE0**

Bit	Name	Function
0	**INT_ENABLE0**	**Interrupt bit0 enable** When = 1, enable interrupt bit0 generator
1	**INT_ENABLE1**	**Interrupt bit1 enable** When = 1, enable interrupt bit1 generator
2	**INT_ENABLE2**	**Interrupt bit2 enable** When = 1, enable interrupt bit2 generator
3	**INT_ENABLE3**	**Interrupt bit3 enable** When = 1, enable interrupt bit3 generator
4	**INT_ENABLE4**	**Interrupt bit4 enable** When = 1, enable interrupt bit4 generator
5	**INT_ENABLE5**	**Interrupt bit5 enable** When = 1, enable interrupt bit5 generator
6	**INT_ENABLE6**	**Interrupt bit6 enable** When = 1, enable interrupt bit6 generator
7	**INT_ENABLE7**	**Interrupt bit7 enable** When = 1, enable interrupt bit7 generator

中断控制 00 REG S0_58, R/W

	7	6	5	4	3	2	1	0
比特	INT_RST7	INT_RST6	INT_RS5	INT_RST4	INT_RST3	INT_RST2	INT_RST1	INT_RST0

比特	名称	函数
0	INT_RST_0	**中断位0复位控制** 当=1时，中断位0状态将重置为零
1	INT_RST_1	**中断位1复位控制** 当=1时，中断位1状态将重置为零
2	INT_RST_2	**中断位2复位控制** 当=1时，中断位2状态将重置为零
3	INT_RST_3	**中断位3复位控制** 当=1时，中断位3状态将重置为零
4	INT_RST_4	**中断位8复位控制** 当=1时，中断位4状态将重置为零
5	INT_RST_5	**中断位5复位控制** 当=1时，中断位5状态将重置为零
6	INT_RST_6	**中断位6复位控制** 当=1时，中断位6状态将重置为零
7	INT_RST_7	**中断位7复位控制** 当=1时，中断位7状态将重置为零

中断控制 01 REG S0_59, R/W

	7	6	5	4	3	2	1	0
比特	INT_ENABLE7	INT_ENABLE6	INT_ENABLE5	INT_ENABLE4	INT_ENABLE3	INT_ENABLE2	INT_ENABLE1	INT_ENABLE0

比特	名称	函数
0	INT_ENABLE0	**中断位0使能** 当=1时，启用中断位0发生器
1	INT_ENABLE1	**中断位1使能** 当=1时，启用中断位1发生器
2	INT_ENABLE2	**中断位2使能** 当=1时，启用中断位2发生器
3	INT_ENABLE3	**中断位3使能** 当=1时，启用中断位3发生器
4	INT_ENABLE4	**中断位8使能** 当=1时，启用中断位4发生器
5	INT_ENABLE5	**中断位5使能** 当=1时，启用中断位5发生器
6	INT_ENABLE6	**中断位6使能** 当=1时，启用中断位6发生器
7	INT_ENABLE7	**中断位7使能** 当=1时，启用中断位7发生器

Chapter 05. MEMORY REGISTERS

MEMORY CONTROLLER 00 — REG S4_00, R/W

	7	6	5	4	3	2	1	0
Bit	**MEM_INI_REG**							

Bit	Name	Function
1-0	**MEM_INI_REG [1:0]**	**SDRAM Idle Period Control and IDLE Done Select**: (default 0) **MEM_INI_REG [1:0]** — **#of VS (vertical syn)** 0 0 — 2 0 1 — 3 1 0 — 1 1 1 — R_MSOFTH
2	**MEM_INI_REG [2]**	**Software Control SDRAM Idle Period:** When this bit is 1, software programming will control the idle period to access memory.this bit is useful only when the register r_mslidl[1:0] sets 2'b11.
3	**MEM_INI_REG [3]**	**Reserved**
4	**MEM_INI_REG [4]**	**SDRAM Reset Signal:** When this bit is 1, will generate 5-mmclk pulse, and reset memory controller timing, data pipe and state machine;
5	**MEM_INI_REG [5]**	**Reserved**
6	**MEM_INI_REG [6]**	**Initial Cycle Mode Select:** When this bit is 1, then during initial period, the mode cycle will go before refresh cycle; otherwise refresh cycle will be before mode cycle.
7	**MEM_INI_REG [7]**	**SDRAM Start Initial Cycle:** This register should work with the register **80/[2:0]**; When this bit is 1, memory controller initial cycle enable; When this bit is 0, memory controller initial cycle disable.

MEMORY CONTROLLER 01 — REG S4_01, R/W

	7	6	5	4	3	2	1	0
Bit	**MEM_MODE_REG [7:0]**							

Bit	Name	Function
7-0	**MEM_MODE_REG [7:0]**	**SDRAM Mode Information Low 8bits:** [2:0] Burst length, [3] Wrap type : 0 = Sequential , 1= interleave ; [6:4] Latency mode, 010: select Latency =2; 011: select Latency =3.

第五章 . M 记忆 R 体

存储控制器 00 REG S4_00, R/W

	7	6	5	4	3	2	1	0
比特	MEM_INI_REG							

比特	名称	函数
1-0	MEM_INI_REG [1:0]	**SDRAM空闲周期控制与空闲完成选择：**（默认0） MEM_INI_REG [1:0] / VS数（垂直联合） 0 0 2 0 1 3 1 0 1 1 1 R_MSOFTH
2	MEM_INI_REG [2]	**软件控制SDRAM空闲周期：** 当该位为1时，软件编程将控制空闲期以访问内存。该位仅在寄存器r_mslidl [1:0]设置为2 'b11时才具有作用。
3	MEM_INI_REG [3]	**保留**
4	MEM_INI_REG [4]	**SDRAM复位信号** 当该位为1时，将生成5毫米时钟脉冲，并重置存储控制器时序、数据管道及状态机；
5	MEM_INI_REG [5]	**保留**
6	MEM_INI_REG [6]	**初始循环模式选择：** 当该位为1时，在初始阶段，模式周期将先于刷新周期；否则，刷新周期将先于模式周期。
7	MEM_INI_REG [7]	**SDRAM起始初始周期** 该寄存器应与寄存器**80/[2:0]**配合使用； 当该位为1时，存储控制器初始周期启用； 当该位为0时，内存控制器初始周期禁用。

存储控制器 01 REG S4_01, R/W

	7	6	5	4	3	2	1	0
比特	MEM模式寄存器[7:0]							

比特	名称	函数
7-0	MEM模式寄存器[7:0]	**SDRAM模式信息低8位：** [2:0] 爆发长度， [3] 包装类型 : 0 = 顺序包装 ， 1 = 交错包装 ； [6:4] 潜伏期模式，010：选择潜伏期=2； 011 : 选择延迟 =3。

MEMORY CONTROLLER 02 — REG S4_02, R/W

	7	6	5	4	3	2	1	0
Bit	**MEM_MODE_REG [15:8]**							

Bit	Name	Function
3-0	**MEM_MODE_REG [11:8]**	**SDRAM Mode Information High 4 bits** Reserved for future usage.
7-4	**MEM_MODE_REG [15:12]**	**Reserved**

MEMORY CONTROLLER 03 — REG S4_03, R/W

	7	6	5	4	3	2	1	0
Bit	**RESERVED**		**MEM_INI_REF_CYC**	**MEM_MODE_CYC**	**MEM_MODE_CS1**	**MEM_MODE_CS0**	**MEM_MODE_BA1**	**MEM_MODE_BA0**

Bit	Name	Function
0	**MEM_MODE_BA0**	**Bank0 Select Value In Load Mode Register Cycle :** This register ‘s aim is compatible with more sdram chips
1	**MEM_MODE_BA1**	**Bank1 Select Value In Load Mode Register Cycle :** This register ‘s aim is compatible with more sdram chips
2	**MEM_MODE_CS0**	**Chip0 Select Value in Load Mode Register Cycle :** This register ‘s aim is compatible with more sdram chips
3	**MEM_MODE_CS1**	**Chip1 Select Value in Load Mode Register Cycle :** **This register ‘s aim is compatible with more sdram chips**
4	**MEM_MODE_CYC**	**Mode Cycle Period Select** When this bit is 1, then mode cycle for memory initialization will be 3 clocks, otherwise be 2 clocks ;
5	**MEM_INI_REF_CYC**	**Initial Cycle Refresh Period Clock Number Select:** This register is control the delays of Command, address and data sent to PAD **When it is at 1, select NCASDLY cell, when it is at 0, select DLY8LV cell.**
7-6	**RESERVED**	**RESERVED**

存储控制器 02 REG S4_02, R/W

	7	6	5	4	3	2	1	0
比特	MEM模式寄存器[15:8]							

比特	名称	函数
3-0	MEM模式寄存器[11:8]	SDRAM模式信息高4位 保留以供将来使用。
7-4	MEM模式调节[15:12]	保留

存储控制器 03 REG S4_03, R/W

	7	6	5	4	3	2	1	0
比特	保留的		MEM_INI_REF 央行C	MEM模式_ 循环	MEM模式_ CS1	MEM模式_ CS0	MEM模式_ BA1	MEM模式_ BA0

比特	名称	函数
0	MEM_MODE_BA0	Bank0选择值在加载模式寄存器周期中： 该寄存器的目标与更多SDRAM芯片兼容
1	MEM_MODE_BA1	Bank1选择值在加载模式寄存器周期： 该寄存器的目标与更多SDRAM芯片兼容
2	MEM_MODE_CS0	Chip0选择加载模式寄存器周期的值 该寄存器的目标与更多SDRAM芯片兼容
3	MEM_MODE_CS1	芯片1选择加载模式寄存器周期的值 该寄存器的目标与更多SDRAM芯片兼容
4	MEM模式循环	模式周期选择 当该位为1时，存储器初始化的模式周期为3个时钟周期；否则为2个时钟周期。
5	MEM_INI_REF_CYC	初始循环刷新周期时钟编号选择： 该寄存器用于控制发送至PAD的命令、地址及数据的延迟 当数值为1时，选择ncasdly细胞；当数值为0时，选择DLY8LV细胞。
7-6	保留的	保留的

MEMORY CONTROLLER 04 REG S4_04, R/W

	7	6	5	4	3	2	1	0
Bit	**RESERVED**	**MEM_RD_LAT_PIP**			**RESERVED**	**MEM_FK_RD_DLY**		

Bit	Name	Function
2-0	**MEM_FK_RD_DLY**	**SDRAM Rising Edge Clock Delay for Latching Read Data: (default set 3'b 000); With DLY8LV and NCASDLY**

MEM_FK_RD_DLY [2:0]			#of Mclk
0	0	0	0.00/0.0
0	0	1	0.25/2.0
0	1	0	0.50/4.0
0	1	1	0.75/6.0
1	0	0	1.00
1	0	1	1.50
1	1	0	2.00
1	1	1	3.00

Bit	Name	Function
3	**RESERVED**	**RESERVED**
6-4	**MEM_RD_LAT_PIP**	**SDRAM Latch Signal Generate Timing For Memory Data Read Cycle:** latency =2 Set 3'b000 ;latency =3 set 3'b011 ;

MEM_RD_LAT_PIP [2:0]			#of Mclk
0	0	0	3
0	0	1	2
0	1	0	1
0	1	1	4
1	0	0	5
1	0	1	6
1	1	0	7
1	1	1	8

Bit	Name	Function
7	**RESERVED**	**RESERVED**

存储控制器 04 REG S4_04, R/W

	7	6	5	4	3	2	1	0
比特	保留的	MEM_RD_LAT_PIP			保留的	MEM_FK_RD_DLY		

比特	名称	函数
2-0	MEM_FK_RD_DLY	**SDRAM上升沿时钟延迟用于锁存读取数据：（默认设置为3 'b 000）；与DLY8LV及ncasdly相关**

MEM_FK_RD_DLY [2:0]			Mclk数
0	0	0	0.00/0.0
0	0	1	0.25/2.0
0	1	0	0.50/4.0
0	1	1	0.75/6.0
1	0	0	1.00
1	0	1	1.50
1	1	0	2.00
1	1	1	3.00

比特	名称	函数
3	保留的	保留的
6-4	MEM_RD_LAT_PIP	**SDRAM锁存信号生成存储器数据读取周期的时序** 延迟=2时设置3 'b000；延迟=3时设置3' b011；

MEM_RD_LAT_PIP [2:0]			Mclk数
0	0	0	3
0	0	1	2
0	1	0	1
0	1	1	4
1	0	0	5
1	0	1	6
1	1	0	7
1	1	1	8

比特	名称	函数
7	保留的	保留的

MEMORY CONTROLLER 05 REG S4_05, R/W

	7	6	5	4	3	2	1	0
Bit	**RESERVED**		**MEM_PCHG_CYCLE**		**RESERVED**		**MEM_ACT_CYCLE**	

Bit	Name	Function
1-0	**MEM_ACT_CYCLE**	**Number of Memory Clock For SDRAM Active Cycle:** MEM_ACT_CYCLE [1:0] / # of Mclk 0 0 2 0 1 3 1 0 4 1 1 5
3-2	**RESERVED**	**RESERVED**
5-4	**MEM_PCHG_CYCLE**	**Number of Memory Clock For SDRAM Precharge Cycle:** **MEM_PCHG_CYCLE [1:0]** / **# of Mclk** 0 0 2 0 1 3 1 0 4 1 1 5
7-6	**RESERVED**	**RESERVED**

存储控制器 05 REG S4_05, R/W

	7	6	5	4	3	2	1	0
比特	保留的		内存PCHG循环		保留的		MEM活动周期	

比特	名称	函数
1-0	MEM活动周期	**SDRAM有效周期的存储器时钟数：** MEM循环次数[1:0] / Mclk数 0 0 2 0 1 3 1 0 4 1 1 5
3-2	保留的	保留的
5-4	内存PCHG循环	**SDRAM预充电周期的存储器时钟数：** **MEM_PCHG循环[1:0]** / **Mclk数** 0 0 2 0 1 3 1 0 4 1 1 5
7-6	保留的	保留的

MEMORY CONTROLLER 06 REG S4_06, R/W

	7	6	5	4	3	2	1	0
Bit	**RESERVED**	**MEM_REF_CYCLE**			**RESERVED**	**MEM_REF_RATE**		

Bit	Name	Function
2-0	**MEM_REF_RATE**	**For VGA Mode of Refresh Cycle:** MEM_REF_RATE [2:0] / #of refresh 0 0 0 3 0 0 1 5 0 1 X 1 1 0 X 2 1 1 X 4
3	**RESERVED**	**RESERVED**
6-4	**MEM_REF_CYCLE**	**Number of Memory Clock For SDRAM Refresh Cycle:** MEM_REF_CYCLE [2:0] / # Of Mclk 0 0 0 6 0 0 1 7 0 1 0 8 0 1 1 9 1 X X 10
7	**RESERVED**	**RESERVED**

存储控制器 06 REG S4_06, R/W

	7	6	5	4	3	2	1	0
比特	保留的	MEM参考循环			保留的	存储器刷新率		

比特	名称	函数
2-0	存储器刷新率	**VGA模式刷新周期：** MEM_REF_RATE [2:0] / #个 使精神抖擞 0 0 0 3 0 0 1 5 0 1 X 1 1 0 X 2 1 1 X 4
3	保留的	保留的
6-4	MEM参考循环	**SDRAM刷新周期的内存时钟数** MEM_REF_cycle [2:0] / Mclk的 0 0 0 6 0 0 1 7 0 1 0 8 0 1 1 9 1 X X 10
7	保留的	保留的

MEMORY CONTROLLER 07 REG S4_07, R/W

	7	6	5	4	3	2	1	0
Bit	**RESERVED**	**MEM_TRAS_SEL**			**RESERVED**	**MEM_TWR_SEL**		

Bit	Name	Function
2-0	**MEM_TWR_SEL**	**TWR Period Select (Number of Memory Clock Inserted from Last Write Cycle to Precharge)**

MEM_TWR_SEL [2:0]			#OF MCLK
0	0	0	0
0	0	1	1
0	1	0	2
0	1	1	3
1	0	0	4
1	0	1	5

Bit	Name	Function
3	**RESERVED**	**RESERVED**
6-4	**MEM_TRAS_SEL**	**TRAS Timing (from active cycle to precharge cycle)**

MEM_TRAS_SEL [2:0]			# OF MCLK
0	0	0	3
0	0	1	4
0	1	0	5
0	1	1	6
1	X	X	7

Bit	Name	Function
7	**RESERVED**	**RESERVED**

存储控制器 07 REG S4_07, R/W

	7	6	5	4	3	2	1	0
比特	保留的	MEM_TRAS_SEL			保留的	MEM_TWR_SEL		

比特	名称	函数
2-0	MEM_TWR_SEL	TWR 周期选择（从上次写入周期至预充电期间插入的内存时钟数量）

MEM_TWR_SEL [2:0]			#OF MCLK
0	0	0	0
0	0	1	1
0	1	0	2
0	1	1	3
1	0	0	4
1	0	1	5

比特	名称	函数
3	保留的	保留的
6-4	MEM_TRAS_SEL	计时后（从活动周期到预充电周期）

MEM_TRAS_SEL [2:0]			# MCLK
0	0	0	3
0	0	1	4
0	1	0	5
0	1	1	6
1	X	X	7

比特	名称	函数
7	保留的	保留的

MEMORY CONTROLLER 08 REG S4_08, R/W

	7	6	5	4	3	2	1	0
Bit	**RESERVED**		**MEM_W2R_SEL_CYC**		**RESERVED**		**MEM_R2W_NOP_CYC**	

Bit	Name	Function
1-0	**MEM_R2W_NOP_CYC**	**Number of Dummy Clock For SDRAM Read to Write Cycle:** MEM_R2W_NOP_CYC [1:0] / #OF MCLK 0 0 0 0 1 1 1 0 2 1 1 3
3-2	**RESERVED**	**RESERVED**
5-4	**MEM_W2R_SEL_CYC**	**Memory Write to Read Dummy Clock Cycle Insertion:** MEM_W2R_SEL_CYC [1:0] / #OF MCLK 0 0 0 0 1 1 1 0 2 1 1 3
7-6	**RESERVED**	**RESERVED**

存储控制器 08 REG S4_08, R/W

	7	6	5	4	3	2	1	0
比特	保留的		MEM_W2R_SEL_CYC		保留的		MEM_R2W_NOP_CYC	

比特	名称	函数
1-0	MEM_R2W_NOP_CYC	SDRAM读写周期的虚拟时钟数量： MEM_R2W_NOP_CYC [1:0] / #OF MCLK 0 0 0 0 1 1 1 0 2 1 1 3
3-2	保留的	保留的
5-4	MEM_W2R_SEL_CYC	内存写入读取虚拟时钟周期插入： MEM_W2R_SEL_CYC [1:0] / #OF MCLK 0 0 0 0 1 1 1 0 2 1 1 3
7-6	保留的	保留的

MEMORY CONTROLLER 09 REG S4_09, R/W

	7	6	5	4	3	2	1	0
Bit	**MEM_CS1_SEL**		**MEM_CS0_SEL**		**MEM_BK1_SEL**		**MEM_BK0_SEL**	

Bit	Name	Function
1-0	**MEM_BK0_SEL**	**Bank Select Address Mux:**
3-2	**MEM_BK1_SEL**	**Bank Select Address Mux:**
5-4	**MEM_CS0_SEL**	**Bank Select Address Mux:**
7-6	**MEM_CS1_SEL**	**Bank Select Address Mux:**

MEM_BK0_SEL [1:0]		# OF ADDRESS BIT
0	0	ADR 19
0	1	ADR 20
1	0	ADR 21
1	1	NOP

MEM_BK1_SEL [1:0]		# OF ADDRESS BIT
0	0	ADR 19
0	1	ADR 20
1	0	ADR 21
1	1	NOP

MEM_CS0_SEL [1:0]		# OF ADDRESS BIT
0	0	ADR 19
0	1	ADR 20
1	0	ADR 21
1	1	NOP

MEM_CS1_SEL [1:0]		# OF ADDRESS BIT
0	0	ADR 19
0	1	ADR 20
1	0	ADR 21
1	1	NOP

存储控制器 09 REG S4_09, R/W

	7	6	5	4	3	2	1	0
比特	MEM_CS1_SEL		MEM_CS0_SEL		MEM_BK1_SEL		MEM_BK0_SEL	

比特	名称	函数
1-0	MEM_BK0_SEL	选通地址选择器 MEM_BK0_SEL [1:0] / 地址位数 0 0 / 急性呼吸窘迫综合征 19 0 1 / 急性呼吸窘迫综合征 20 1 0 / 急性呼吸窘迫综合征 21 1 1 / 不公开
3-2	MEM_BK1_SEL	选通地址选择器 MEM_BK1_SEL [1:0] / 地址位数 0 0 / 急性呼吸窘迫综合征 19 0 1 / 急性呼吸窘迫综合征 20 1 0 / 急性呼吸窘迫综合征 21 1 1 / 不公开
5-4	MEM_CS0_SEL	选通地址选择器 MEM_CS0_SEL [1:0] / 地址位数 0 0 / 急性呼吸窘迫综合征 19 0 1 / 急性呼吸窘迫综合征 20 1 0 / 急性呼吸窘迫综合征 21 1 1 / 不公开
7-6	MEM_CS1_SEL	选通地址选择器 MEM_CS1_SEL [1:0] / 地址位数 0 0 / 急性呼吸窘迫综合征 19 0 1 / 急性呼吸窘迫综合征 20 1 0 / 急性呼吸窘迫综合征 21 1 1 / 不公开

MEMORY CONTROLLER 10 REG S4_0A, R/W

	7	6	5	4	3	2	1	0
Bit	**RESERVED**		**MEM_ROW_ST_SEL**		**RESERVED**		**MEM_COL_ST_SEL**	

Bit	Name	Function
0	**MEM_COL_ST_SEL [0]**	**Col Address Start with address bit 0 (default value 1).** When this bit is 1,column address starts with address bit 0 When this bit is 0,column address will not start with address bit 0
1	**MEM_COL_ST_SEL [1]**	**Col Address Start with address bit 1 (default value 0).** When this bit is 1,column address starts with address bit 1 When this bit is 0,column address will not start with address bit 1
3-2	**RESERVED**	**RESERVED**
4	**MEM_ROW_ST_SEL [0]**	**Row Address Start with address bit 8 (default value 1).** When this bit is 1,row address starts with address bit 8 When this bit is 0,row address will not start with address bit 8.
5	**MEM_ROW_ST_SEL [1]**	**Row Address Start with address bit 9 (default value 0).** When this bit is 1,row address starts with address bit 9; When this bit is 0,row address will not start with address bit 9.
7-6	**RESERVED**	**RESERVED**

存储控制器 10 REG S4_0A，R/W

	7	6	5	4	3	2	1	0
比特	保留的		MEM行选择		保留的		MEM_COL_ST_SEL	

比特	名称	函数
0	MEM_COL_ST_SEL [0]	地址列从地址位0开始（默认值为1）。 当该位为1时，列地址从地址位0开始 当该位为0时，列地址将不以地址位0开头
1	MEM_COL_ST_SEL [1]	地址列从地址位1开始（默认值为0）。 当该位为1时，列地址从地址位1开始 当该位为0时，列地址将不以地址位1开头
3-2	保留的	保留的
4	MEM行选择[0]	行地址从地址位8开始（默认值为1）。 当该位为1时，行地址从地址位8开始 当该位为0时，行地址将不以地址位8开头。
5	MEM Row Select [1]	行地址从地址位9开始（默认值为0）。 当该位为1时，行地址从地址位9开始； 当该位为0时，行地址将不以地址位9开头。
7-6	保留的	保留的

MEMORY CONTROLLER 11 REG S4_0B, R/W

	7	6	5	4	3	2	1	0
Bit	**RESERVED**	**MEM_ADR_REG**						

Bit	Name	Function
0	MEM_ADR_REG [0]	**Memory Row Address Precharge enable for Address 8** When this bit is 1,address 8 changed will do precharge; When this bit is 0,address 8 changed will not do precharge.
1	MEM_ADR_REG [1]	**Memory Row Address Precharge enable for Address 9** When this bit is 1,address 9 changed will do precharge; When this bit is 0,address 9 changed will not do precharge.
2	MEM_ADR_REG [2]	**Memory Row Address Precharge enable for Address 10** When this bit is 1,address 10 changed will do precharge; When this bit is 0,address 10 changed will not do precharge.
3	MEM_ADR_REG [3]	**Memory Row Address Precharge enable for Address18** When this bit is 1,address 20 changed will do precharge; When this bit is 0,address 20 changed will not do precharge.
4	MEM_ADR_REG [4]	**Memory Row Address Precharge enable for Address 19** When this bit is 1,address 19 changed will do precharge; When this bit is 0,address 19 changed will not do precharge.
5	MEM_ADR_REG [5]	**Memory Row Address Precharge enable for Address 20** When this bit is 1,address 20 changed will do precharge; When this bit is 0,address 20 changed will not do precharge.
6	MEM_ADR_REG [6]	**Memory Row Address Precharge enable for Address 21** When this bit is 1,address 21 changed will do precharge; When this bit is 0,address 21 changed will not do precharge.
7	RESERVED	**RESERVED**

存储控制器 11 REG S4_0B, R/W

	7	6	5	4	3	2	1	0
比特	保留的	MEM_ADR_REG						

比特	名称	函数
0	MEM_ADR_REG [0]	地址8的存储器行地址预充电使能 当该位为1时，地址8的变化将进行预充电； 当该位为0时，地址8的改变不会进行预充电。
1	MEM_ADR_REG [1]	地址9的存储器行地址预充电使能 当该位为1时，地址9的改变将进行预充电； 当该位为0时，地址9的变更不会进行预充电。
2	MEM_ADR_REG [2]	地址10的存储器行地址预充电使能 当该位为1时，地址10变化将进行预充电； 当该位为0时，地址10的变更将不会进行预充电。
3	MEM_ADR_REG [3]	地址18的存储器行地址预充电使能 当该位为1时，地址20变化将进行预充电； 当该位为0时，地址20的变更不会进行预充电。
4	MEM_ADR_REG [4]	地址19的存储器行地址预充电使能 当该位为1时，地址19的改变将进行预充电； 当该位为0时，地址19的变更将不会进行预充电。
5	MEM_ADR_REG [5]	地址20的存储器行地址预充电使能 当该位为1时，地址20变化将进行预充电； 当该位为0时，地址20的变更不会进行预充电。
6	MEM_ADR_REG [6]	地址21的存储器行地址预充电使能 当该位为1时，地址21变化将进行预充电； 当该位为0时，地址21的变更将不会进行预充电。
7	保留的	保留的

MEMORY CONTROLLER 12 REG S4_0C, R/W

	7	6	5	4	3	2	1	0
Bit	**RESERVED**				**MEM_COL_ADR_VLD**			

Bit	Name	Function
0	**MEM_COL_ADR_VLD [0]**	**Memory Column Address Enable For Address bit 8 (default value 0)** For others SDRM chip that column address more than 8bits When this bit is 1,address 8 will act as column address; When this bit is 0,address 8 will not be column address.
1	**MEM_COL_ADR_VLD [1]**	**Memory Column Address Enable For Address bit 9 (default value 0)** For others SDRM chip that column address more than 8bits When this bit is 1,address 9 will act as column address; When this bit is 0,address 9 will not be column address.
2	**MEM_COL_ADR_VLD [2]**	**Memory Column Address Enable For Address bit 10 (default value 0)** For others SDRAM chip that column address more than 8bits When this bit is 1,address 10 will act as column address; When this bit is 0,address 10 will not be column address.
3	**MEM_COL_ADR_VLD [3]**	**Memory Column Address Enable For Address bit 11 (default value 0)** For others SDRAM chip that column address more than 8bits When this bit is 1,address 11 will act as column address; When this bit is 0,address 11 will not be column address.
7-4	**RESERVED**	**RESERVED**

存储控制器 12 REG S4_0C, R/W

	7	6	5	4	3	2	1	0
比特	保留的				MEM_COL_ADR_VLD			

比特	名称	函数
0	MEM_COL_ADR_VLD [0]	地址位8的存储器列地址使能（默认值为0） 对于其他 SDRM，该列地址超过8位 当该位为1时，地址8将作为列地址； 当该位为0时，地址8将不作为列地址。
1	MEM_COL_ADR_VLD [1]	地址位9的存储器列地址使能（默认值为0） 对于其他 SDRM，该列地址超过8位 当该位为1时，地址9将作为列地址； 当该位为0时，地址9将不作为列地址。
2	MEM_COL_ADR_VLD [2]	地址位10的存储器列地址使能（默认值为0） 对于其他SDRAM芯片，其列地址超过8位 当该位为1时，地址10将作为列地址； 当该位为0时，地址10将不作为列地址。
3	MEM_COL_ADR_VLD [3]	地址位11的存储器列地址使能（默认值为0） 对于其他SDRAM芯片，其列地址超过8位 当该位为1时，地址11将作为列地址； 当该位为0时，地址11将不作为列地址。
7-4	保留的	保留的

MEMORY CONTROLLER 13 REG S4_0D, R/W

	7	6	5	4	3	2	1	0
Bit	**RESERVED**	**MEM_CS1_BA1_SEL**	**MEM_CS0_BA0_SEL**	**MEM_BA_ADR11_SEL**	**RESERVED**	**MEM_SPECIAL_PIN**		

Bit	Name	Function
0	**MEM_SPECIAL_PIN [0]**	**Special Pin8 For Precharge: default value 0** If Memory module Address 8 is special Pin, In initialization cycle, must set this register to 1, and precharge all banks; otherwise, will set 0.
1	**MEM_SPECIAL_PIN [1]**	**Special Pin9 For Precharge: default value 0** If Memory module Address 9 is special Pin, In initialization cycle, must set this register to 1, and precharge all banks; otherwise, will set 0.
2	**MEM_SPECIAL_PIN [2]**	**Special Pin10 For Precharge: default value 0** If Memory module Address 10 is special Pin, In initialization cycle, must set this register to 1, and precharge all banks; otherwise, will set 0.
3	**RESERVED**	**RESERVED**
4	**MEM_BA_ADR11_SEL**	**BANK SELECT PAD SHARE WITH ADDRESS 11 :** When this register is 1: bank select pad will be memory address 11 bit, support 1M x 16bits x4 banks memory chip; When this register is 0: bank select pad will be bank select pad, support 1M x16bits x 2banks memory chip;
5	**MEM_CS0_BA0_SEL**	**CHIP SELECT 0 PAD SAHRE WITH BANK SELECT 0 :** When this register is 1: chip select 0pad will be bank select 0 pad, support 1M x 16bits x 4 banks memory chip; When this register is 0: chip select 0 pad will be chip select 0 pad, support 1M x16bits x 2banks memory chip;
6	**MEM_CS1_BA1_SEL**	**CHIP SELECT 1 PAD SAHRE WITH BANK SELECT 1 :** When this register is 1: chip select 1 pad will be bank select 1 pad, support 1M x 16bits x 4 banks memory chip; When this register is 0: chip select 1 pad will be chip select 1 pad, support 1M x16bits x 2banks memory chip;
7	**RESERVED**	**RESERVED**

存储控制器 13 REG S4_0D, R/W

	7	6	5	4	3	2	1	0
比特	保留的	MEM_CS1_BA1_SEL	MEM_CS0_BA0选择	MEM_BA_ADR11_SEL	保留的	MEM特殊引脚		

比特	名称	函数
0	MEM特殊引脚[0]	预充电专用引脚8：默认值为0 若内存模块地址8为特殊引脚 在初始化周期中，必须将该寄存器设置为1，并对所有存储器进行预充电；否则，该寄存器将被设置为0。
1	MEM特殊[1]	预充电专用引脚9：默认值0 若内存模块地址9为特殊引脚 在初始化周期中，必须将该寄存器设置为1，并对所有存储器进行预充电；否则，该寄存器将被设置为0。
2	MEM特殊[2]	预充电专用引脚10：默认值为0 若内存模块地址10为特殊引脚 在初始化周期中，必须将该寄存器设置为1，并对所有存储器进行预充电；否则，该寄存器将被设置为0。
3	保留的	保留的
4	MEM_BA_ADR11_SEL	带地址 11 的银行选择垫片共享： 当该寄存器为1时：银行选择端口将变为11位内存地址，支持1M x 16位 x4银行内存芯片； 当该寄存器为0时：银行选择端口将作为银行选择端口使用，支持1M x16位 x 2银行的存储芯片；
5	MEM_CS0_BA0_SEL	芯片选择0与银行选择0的 SAHRE： 当该寄存器为1时：芯片选择0将对应银行选择0，支持1M x 16位 x 4个银行的存储芯片； 当该寄存器为0时：芯片选择0焊盘将作为芯片选择0焊盘，支持1M x16位 x 2个存储器芯片；
6	MEM_CS1_BA1_SEL	芯片选择1与银行选择1的并行 SAHRE： 当该寄存器为1时：芯片选择1焊盘将变为银行选择1焊盘，支持1M x 16位 x 4个银行的存储芯片； 当该寄存器为0时：芯片选择1焊盘将保持为芯片选择1焊盘，支持1M x16位 x 2个存储器芯片；
7	保留的	保留的

MEMORY CONTROLLER 14 — REG S4_0E, R/W

	7	6	5	4	3	2	1	0
Bit	**RESERVED**					**MEM_CMD_PIPE**		

Bit	Name	Function
0	**MEM_CMD_PIPE [0]**	**SDRAM WE Command Pipe Select:** When it is at 0,WE signal pass through a pipe, or it will bypass a pipe;
1	**MEM_CMD_PIPE [1]**	**SDRAM CAS Command Pipe Select:** When it is at 0,CAS signal pass through a pipe, or it will bypass a pipe;
2	**MEM_CMD_PIPE [2]**	**SDRAM RAS Command Pipe Select:** When it is at 0, RAS signal pass through a pipe, or it will bypass a pipe;
7-3	**RESERVED**	**RESERVED**

MEMORY CONTROLLER 15 — REG S4_0F, R/W

	7	6	5	4	3	2	1	0
Bit	**RESERVED**				**MEM_FST_REG**			

Bit	Name	FUNCTION
0	**MEM_FST_REG [0]**	**SDRAM Write and Read Signal Fast Mode Signal** *Don't care*, default value 0;In fast mode, When this bit is 1,DQM signal will advance. When this bit is 0,DQM signal will be normal,
1	**MEM_FST_REG [1]**	**SDRAM Precharge Fast Mode Signal** *Don't care*, default value 1 ;In fast mode, When is this bit 1,precharge will advance. When is this bit 0,precharge will be normal
2	**MEM_FST_REG [2]**	**SDRAM Bank Select Fast Mode Signal** *Don't care*, default value 1 ;In fast mode, When this bit is 1,bank select will advance. When this bit is 0,bank select will be normal
3	**MEM_FST_REG [3]**	**SDRAM Chip Select Fast Mode Signal** *Don't care*; default value 0 In fast mode, When this bit is 1, chip select will advance. When this bit is 0,chip select will be normal
7-4	**RESERVED**	**RESERVED**

存储控制器 14 REG S4_0E, R/W

	7	6	5	4	3	2	1	0
比特	保留的					MEM命令管道		

比特	名称	函数
0	MEM命令管道[0]	SDRAM WE命令管道选择 当信号为0时，通过管道或绕过管道；
1	MEM命令管道[1]	存储器访问控制选择 当温度为0℃时，CAS信号通过管道，或绕过管道；
2	MEM命令管道[2]	随机存取存储器快速访问存储器命令管道选择 当RAS信号为0时，信号通过管道或绕过管道；
7-3	保留的	保留的

存储控制器 15 REG S4_0F, R/W

	7	6	5	4	3	2	1	0
比特	保留的				MEM_FST_REG			

比特	名称	函数
0	MEM_FST_REG [0]	SDRAM写入和读出信号快速模式信号 *不关心*，默认值为 0；在快速模式下， 当该位为1时， DQM 信号将推进。 当该位为0时， DQM 信号将正常。
1	MEM_FST_REG [1]	存储器预充电快速模式信号 *不关心*，默认值为 1；在快速模式下， 当该位为1时，预充电将提前进行。 当该位为0时，预充电将恢复正常
2	MEM_FST_REG [2]	选择快速模式信号 *不关心*，默认值为 1；在快速模式下， 当该位为1时，银行选择将进行推进。 当该位为0时，银行选择功能将正常运行
3	MEM_FST_REG [3]	选片快速模式信号 *不关心*；默认值为 0 在快速模式下， 当该位为1时，芯片选择将进行。 当该位为0时，芯片选择功能将正常
7-4	保留的	保留的

MEMORY CONTROLLER 16 REG S4_10, R/W

	7	6	5	4	3	2	1	0
Bit	**RESERVED**			**MEM_MISC_REG**				

Bit	Name	FUNCTION
0	**MEM_MISC_REG [0]**	**Control Write Enable (DQM) High Bits** Don't care, default value 0, In 5705 chip, this register will not be on effect, it use for future.
1	**MEM_MISC_REG [1]**	**Control Active State before Refresh Cycle** Don't care, default value 1, This register will on effect when set "8D/7" is 1. When this bit sets 1 ,will generate a signal to pull down the act cycle done signal after refresh cycle ,make it be one mmclk pulse ;or will make this signal be level .
2	**MEM_MISC_REG [2]**	**SDRAM SAFE REAE/WRITE OPERATION** Don't care, default value 0, When this bit sets 1, will make state machine calculate up during read/write operation. When this bit sets 0, will make state machine hold during read/write operation
3	**MEM_MISC_REG [3]**	**Add No Operation For Precharge Cycle** Don't care, default value 0; When this bit sets 0, will add NOP for precharge cycle ; When this bit sets 1,will no add NOP for precharge cycle.
4	**MEM_MISC_REG [4]**	**Turn Off Qualified Active Cycle Done: default value 0;** This register is 1, will shut off active state after refresh cycle. This register is 0, will turn on active state after refresh cycle;
7-5	**RESERVED**	**RESERVED**

存储控制器 16 REG S4_10, R/W

	7	6	5	4	3	2	1	0
比特	保留的			内存特殊寄存器				

比特	名称	函数
0	内存管理寄存器[0]	控制写入使能(DQM)高位 无关紧要，默认值为0。在5705芯片中，该寄存器将不生效，其功能保留以供后续使用。
1	MEM特殊寄存器[1]	刷新周期前的控制活动状态 无关紧要，默认值为1，当设置“8D/7”为1时，该寄存器将生效。 当该位设置为1时，将生成一个信号以拉低act周期完成信号 刷新周期后，使其为1 mmclk脉冲；或将此信号设为电平。
2	MEM特殊寄存器[2]	SDRAM安全读/写操作 不关心，默认值为0， 当该位设置为1时，将使状态机在读写操作期间向上计算。 当该位设置为0时，将使状态机在读写操作期间保持原状态
3	MEM特殊寄存器[3]	预充电周期无操作添加 不关心，默认值为0； 当该位设置为0时，将为预充电周期添加NOP指令； 当该位设置为1时，预充电周期将不添加NOP。
4	MEM特殊寄存器[4]	关闭合格活动周期完成：默认值为0； 该寄存器值为1，将在刷新周期后关闭活动状态。 该寄存器值为0，将在刷新周期后切换至激活状态；
7-5	保留的	保留的

MEMORY CONTROLLER 17 REG S4_11, R/W

	7	6	5	4	3	2	1	0
Bit	**MEM_FBK_PATH_SEL**	**RESERVED**		**MEM_FBK_INV_PATH_SEL**	**RESERVED**	**MEM_FBK_CS2_SEL**	**MEM_FBK_SEL_MCLK**	**MEM_FBK_CLK_SEL**

Bit	Name	Function
0	**MEM_FBK_CLK_SEL**	**Select Clock Feed Back from PAD;** This register will be valid when the register BC/[4] = 1'b0; When this bit is 1, select external pad feed back clock; When this bit is 0, select internal PAD feed back clock. If BC/[4] = 1'b1,this bit should be set 0 ;
1	**MEM_FBK_SEL_MCLK**	**FEEDBACK CLOCK SELECT SOURCE:** When this bit sets 1, feedback clock will select PLL clock; When this bit sets 0, feedback clock will select clock from PAD.
2	**MEM_FBK_CS2_SEL**	**FEEDBACK CLOCK PAD SHARE WITH CHIP SELECT 2:** When this register is 1: Pad will be chip select 2 PAD; When this register is 0: Pad will be feedback clock pad; This register uses only 6M memory, 3 chips.
3	**RESERVED**	**RESERVED**
4	**MEM_FBK_INV_PATH_SEL**	**FEEDBACK CLOCK DATA PATH SELECT**: When this register set 1, it will select falling edge fetch feedback data; When this register set 0, it will select rising edge fetch feedback data.
6-5	**RESERVED**	**RESERVED**
7	**MEM_FBK_PATH_SEL**	**Select Data Latch Signal through FBK clock:** When this bit is 1, it will capture data with feedback clock path, When this bit is 0, It will capture data with memory clock.

存储控制器 17 REG S4_11, R/W

	7	6	5	4	3	2	1	0
比特	MEM_FBK_路径选择	保留的		MEM_FBK_INV_PATH_SEL	保留的	MEM_FBK_CS2_SEL	MEM_FBK_SEL_MCLK	MEM_FBK_CLK_SEL

比特	名称	函数
0	MEM_FBK_CLK_SEL	从PAD选择时钟反馈信号； 当寄存器BC/[4] = 1 ‘b0时，该寄存器将保持有效状态； 当该位为1时，选择外部垫片反馈时钟； 当该位为0时，选择内部PAD反馈时钟。 若BC/[4]=1 ‘b1，则该位应设为0；
1	MEM_FBK_SEL_MCLK	反馈时钟选择源： 当该位置为1时，反馈时钟将选择 PLL 时钟； 当该位设置为0时，反馈时钟将从PAD选择时钟。
2	MEM_FBK_CS2_SEL	与芯片选择2共享反馈时钟垫 当该寄存器为1时：Pad将被选为芯片选择2 PAD； 当该寄存器为0时：Pad将作为反馈时钟垫；该寄存器仅占用6M内存，3个芯片。
3	保留的	保留的
4	内存反馈控制路径选择	反馈时钟数据路径选择： 当该寄存器组为1时，将选择下降沿获取反馈数据；当该寄存器组为0时，将选择上升沿获取反馈数据。
6-5	保留的	保留的
7	内存反馈路径选择	通过 FBK 时钟选择数据锁存信号： 当该位为1时，将捕获带有反馈时钟路径的数据。 当该位为0时，将通过存储器时钟捕获数据。

MEMORY CONTROLLER 18 REG S4_12, R/W

	7	6	5	4	3	2	1	0
Bit	**RESERVED**					**MEM_FBK_CLK_DLYCELL_SEL**	**MEM_CLK_DLYCELL_SEL**	**MEM_INTER_DLYCELL_SEL**

Bit	Name	Function
0	**MEM_INTER_DLYCELL_SEL**	**Select SDRAM Delay Cell:** This register is control the delay of data/address/command When it is at 0, select bypass delay cell, when it is at 1, select DLY8LV cell.
1	**MEM_CLK_DLYCELL_SEL**	**Select SDRAM Delay Cell:** This register is only control the delay of clock send to PAD When it is at 0, select bypass delay cell, when it is at 1, select DLY8LV cell.
2	**MEM_FBK_CLK_DLYCELL_SEL**	**Select SDRAM Delay Cell:** This register is only control the delay of feed back clock. When it is at 0, select bypass delay cell, when it is at 1, select DLY8LV cell.
7-3	**RESERVED**	**RESERVED**

MEMORY CONTROLLER 19 REG S4_13, R/W

	7	6	5	4	3	2	1	0
Bit	**RESERVED**					**MEM_FBK_CLK_INVERT**	**MEM_RD_DATA_CLK_INVERT**	**MEM_PAD_CLK_INVERT**

Bit	Name	Function
0	**MEM_PAD_CLK_INVERT**	**Invert Memory Rising Edge Clock to PAD:** When this bit is 1, invert memory clock and send to PAD; When this bit is 0, will bypass memory clock and send to PAD.
1	**MEM_RD_DATA_CLK_INVERT**	**Read memory data with Memory Clock rising or falling edge:** When this bit is 1, with Memory clock falling edge; When this bit is 0, with Memory clock rising edge.
2	**MEM_FBK_CLK_INVERT**	**Control feedback clock register** When this bit is at 1, will invert feedback clock; When it's at 0, will bypass feedback clock;
7-3	**RESERVED**	**RESERVED**

存储控制器 18 REG S4_12, R/W

	7	6	5	4	3	2	1	0
比特	保留的					MEM_FBK_CLK_DLYCELL_选择	MEM_CLK_DLYCELL_SEL	MEM_插入DLYCELL_SEL

比特	名称	函数
0	MEMINTER_DLYCELL_SEL	选择SDRAM延迟单元： 该寄存器用于控制数据/地址/命令的延迟 当数值为0时，选择旁路延迟单元；当数值为1时，选择DLY8LV单元。
1	MEM_CLK_DLYCELL_SEL	选择SDRAM延迟单元： 该寄存器仅用于控制发送至PAD的时钟延迟 当数值为0时，选择旁路延迟单元；当数值为1时，选择DLY8LV单元。
2	MEM_FBK_CLK_DLYCELL _SEL	选择SDRAM延迟单元： 该寄存器仅用于控制反馈时钟的延迟。 当数值为0时，选择旁路延迟单元；当数值为1时，选择DLY8LV单元。
7-3	保留的	保留的

存储控制器 19 REG S4_13, R/W

	7	6	5	4	3	2	1	0
比特	保留的					MEM_FBK_CLK_反相	存储器读取数据时的时钟反相	MEM卡LK反转

比特	名称	函数
0	MEM加压反向	将内存上升沿时钟反相至外设端口 当该位为1时，反相存储器时钟并发送至PAD；当该位为0时， 将绕过存储器时钟并发送至PAD。
1	内存读取数据时钟反向ERT	在存储器时钟上升沿或下降沿时读取存储器数据： 当该位为1时，伴随存储器时钟的下降沿； 当该位为0时，内存时钟上升沿。
2	MEMFBK时钟反相	控制反馈时钟寄存器 当该位为1时，将反转反馈时钟； 当其为0时，将跳过反馈时钟；
7-3	保留的	保留的

MEMORY CONTROLLER 20 REG S4_14, R/W

	7	6	5	4	3	2	1	0
Bit	**MEM_MBUS32 OR16_SEL**	**RESERVED**		**MEM_WRITE_C YCL_CTL**	**RESERVED**	**MEM_NEW_FUNC_CTL**		

Bit	Name	Function
0	**MEM_NEW_FUNC_CTL [0]**	**LATCH READ DATA ADDED A PIPE** When this register sets 1, latch signal will add a pipe; When this register sets 0, no change.
1	**MEM_NEW_FUNC_CTL [1]**	**REFRESH CYCLE SIGNAL IS LOW:** When this bit is 1, when refresh more than 2 times, in refresh cycle, make DQM will high; When this bit is 0, only for refresh one time, DQM will high.
2	**MEM_NEW_FUNC_CTL [2]**	**CONTROL TIMING FOR ACTIVE TO PRECHARGE;** When this bit sets 1, will added active to precharge timing; When this bit sets 0, will no change.
3	**RESERVED**	**RESERVED**
4	**MEM_WRITE_CYCL_CTL**	**Control Read cycle to Write cycle** When this bit sets 1, read cycle hold will enter write cycle directly. When this bit sets 0, will not enter write cycle directly. This bit register is for save bandwidth, reduce read to write nop.
6-5	**RESERVED**	**RESERVED**
7	**MEM_MBUS32OR16_SEL**	**Memory Bus 32-bit to 16-bit transfer** When this bit sets 1, memory bus is 32-bit. When this bit set2 0, memory bus is 16-bit.

存储控制器 20 REG S4_14, R/W

	7	6	5	4	3	2	1	0
比特	MEM_MBUS32 OR16_SEL	保留的		写入存储器 YCL_CTL	保留的	MEM新增函数控制台		

比特	名称	函数
0	MEM_NEWFUNCCtl [0]	锁存器读取数据加一管道 当该寄存器设置为1时，锁存信号将增加一个管道； 当该寄存器设置为0时，无变化。
1	MEM_NEWFUNCCtl [1]	刷新周期信号为低电平： 当该位为1时，若刷新次数超过2次，在刷新周期内，将使 DQM 处于高电平； 当该位为0时，仅在刷新一次时， DQM 将变为高电平。
2	MEM_NEWFUNCCtl [2]	从主动到预充电的控制时序； 当该位设置为1时，将为预充电时序添加激活信号； 当该位设置为0时，将无任何变化。
3	保留的	保留的
4	内存写入控制循环	控制读写周期 当该位设置为1时，读取周期保持将直接进入写入周期；当该位设置为0时，则不会直接进入写入周期。 该位寄存器用于节省带宽，减少读写操作的空闲时间。
6-5	保留的	保留的
7	MEM_MBUS32OR16_SEL	32位到16位的存储器总线传输 当该位设置为1时，内存总线为32位。 当该位集为2 0时，存储器总线为16位。

MEMORY CONTROLLER 21 REG S4_15, R/W

	7	6	5	4	3	2	1	0
Bit	**RESERVED**					**MEM_REQ_WFF_CAP**	**MEM_REQ_PB_RFF_CAP**	**MEM_REQ_PBH_RFFH**

Bit	Name	FUNCTION
0	**MEM_REQ_PBH_RFFH**	**Play back high request priority exchange with read FIFO high request** When this bit is 1, read FIFO high request > play back high request; When this bit is 0, play back high request >read FIFO high request;
1	**MEM_REQ_PB_RFF_CAP**	**Capture request exchange with PlayBack low request and Read FIFO low request** When this bit is 0: play back low req > read FIFO low req > capture req When this bit is 1: cap req > play back low req > read FIFO low req
2	**MEM_REQ_WFF_CAP**	**Write FIFO request priority exchange with capture request** When this bit is 1, capture request >write FIFO request, When this bit is 0, write FIFO request > capture request
7-3	**RESERVED**	**RESERVED**

存储控制器 21 REG S4_15, R/W

	7	6	5	4	3	2	1	0
比特	保留的					MEM_REQ_WFF_加压	MEM_REQ_PB_收音机功能	MEM_REQ_PBH_RFFH

比特	名称	函数
0	MEM_REQ_PBH_RFFH	**回放高优先级请求交换与读取FIFO高请求** 当该位为1时，读取FIFO高电平请求>播放高电平请求； 当该位为0时，播放高电平请求>读取FIFO高电平请求；
1	内存请求程序包限制功能	**捕获请求与播放回放低请求及读取FIFO低请求的交换** 当该位为0时：回放低需求 > 读取FIFO低需求 > 捕获需求 当该位为1时：上限需求 > 播放低需求 > 读取FIFO低需求
2	内存请求上限	**写入FIFO请求优先级交换与捕获请求** 当该位为1时，捕获请求优先于写入FIFO请求。 当该位为0时，写入FIFO请求 > 捕获请求
7-3	保留的	保留的

MEMORY CONTROLLER 22 — REG S4_16, R/W

Bit	7	6	5	4	3	2	1	0
	RESERVED					MEM_TEST_SEL		

Bit	Name	FUNCTION
2-0	MEM_TEST_SEL	**Test Logic Controll** Select four groups test signals (internal hardware debug use only)
7-3	RESERVED	**RESERVED**

MEMORY CONTROLLER 23 — REG S4_17, R/W

Bit	7	6	5	4	3	2	1	0
	RESERVED		MEM_WOEZ_SEL_DLYCELL	MEM_WOEZ_PIP	RESERVED	MEM_WOEZ_DLY		

Bit	Name	FUNCTION
2-0	MEM_WOEZ_DLY	**Data TRI_STATE Enable Delay Control Bits: with DLY8LV and NCASDLY**
3	RESERVED	**RESERVED**
4	MEM_WOEZ_PIP	**SDRAM Data TRI_STATE Enable Extend Pipe Select:** When this register is 1: the sdram data tri_state enable will extend a pipe; **When this register is 0: the sdram data tri_state enable will be selected by the other registers.**
5	MEM_WOEZ_SEL_DLYCELL	**SDRAM DATA TRI_state ENABLE DELAY SELECT:** When this register is 0: will select extension from delay cells; When this register is 1: will select not extension. This register will control sdram data tri_state enable with the register r_mwoeslpz **.**
7-6	RESERVED	**RESERVED**

MEM_WOEZ_DLY [2:0]			#OF NS
0	0	0	0.00/0.0
0	0	1	0.25/2.0
0	1	0	0.50/4.0
0	1	1	0.75/6.0
1	0	0	1.00
1	0	1	1.50
1	1	0	2.00
1	1	1	3.00

存储控制器 22 REG S4_16, R/W

	7	6	5	4	3	2	1	0
比特	保留的					MEM测试选择		

比特	名称	函数
2-0	MEM测试选择	测试逻辑控制 选择四个组测试信号（仅限内部硬件调试使用）
7-3	保留的	保留的

存储控制器 23 REG S4_17, R/W

	7	6	5	4	3	2	1	0
比特	保留的		MEM_WOEZ_SE L_DLYCELL	MEM_WOEZ_PIP	保留的	MEM_WOEZ_DLY		

比特	名称	函数
2-0	MEM_WOEZ_DLY	数据TRI_STATE启用延迟控制位：与DLY8LV及ncasdly
3	保留的	保留的
4	MEM_WOEZ_PIP	SDRAM数据TRI_STATE启用扩展管道选择： 当该寄存器为1时：SDRAM数据三态使能将扩展管道； 当该寄存器为0时：其他寄存器将选择sdram数据三态使能。
5	MEM_WOEZ_SEL_DLYCELL	SDRAM数据TRI状态使能延迟选择 当该寄存器为0时：将从延迟单元选择扩展； 当该寄存器为1时：将选择不扩展。该寄存器将控制sdram数据三态使能与寄存器r_mwoeslpz。
7-6	保留的	保留的

MEM_WOEZ_DLY [2:0]			#NS
0	0	0	0.00/0.0
0	0	1	0.25/2.0
0	1	0	0.50/4.0
0	1	1	0.75/6.0
1	0	0	1.00
1	0	1	1.50
1	1	0	2.00
1	1	1	3.00

MEMORY CONTROLLER 24 REG S4_18, R/W

	7	6	5	4	3	2	1	0
Bit	**RESERVED**		**MEM_WR_DATA_PIP**		**RESERVED**	**MEM_DATA_DLY_REG**		

Bit	Name	Function
2-0	**MEM_DATA_DLY_REG**	**Data Delay Control Bits: with DLY8LV**

MEM_DATA_DLY_REG [2:0]			#OF NS
0	0	0	0.00
0	0	1	0.25
0	1	0	0.50
0	1	1	0.75
1	0	0	1.00
1	0	1	1.50
1	1	0	2.00
1	1	1	3.00

3	**RESERVED**	**RESERVED**
5-4	**MEM_WR_DATA_PIP**	**Memory Write Data (Rising Edge) Pipe Select: default value 2'b00; (In 5705,only 2'b00)**

MEM_WR_DATA_PIP [1:0]		# OF PIPE
0	0	0
0	1	1

7-6	**RESERVED**	**RESERVED**

存储控制器 24 REG S4_18, R/W

	7	6	5	4	3	2	1	0
比特	保留的		内存写入流水线		保留的	MEM数据日志寄存器		

比特	名称	函数
2-0	MEM数据日志寄存器	数据延迟控制位：与DLY8LV

MEM_DATA_DLY_REG [2:0]			#NS
0	0	0	0.00
0	0	1	0.25
0	1	0	0.50
0	1	1	0.75
1	0	0	1.00
1	0	1	1.50
1	1	0	2.00
1	1	1	3.00

比特	名称	函数
3	保留的	保留的
5-4	内存写入流水线	存储器写入数据（上升沿）管道选择：默认值为2 ‘b00；（在5705型号中，仅支持2’ b00）

MEM写入流水线[1:0]		# 管道数量
0	0	0
0	1	1

比特	名称	函数
7-6	保留的	保留的

MEMORY CONTROLLER 25 REG S4_19, R/W

	7	6	5	4	3	2	1	0
Bit	**RESERVED**	**MEM_CAS_DLY_REG**			**RESERVED**	**MEM_RAS_DLY_REG**		

Bit	Name	Function
2-0	**MEM_RAS_DLY_REG**	**RAS Delay Control bits: default value 3'b000;with DLY8LV**

MEM_RAS_DLY_REG [2:0]			#OF NS
0	0	0	0.00
0	0	1	0.25
0	1	0	0.50
0	1	1	0.75
1	0	0	1.00
1	0	1	1.50
1	1	0	2.00
1	1	1	3.00

3	**RESERVED**	**RESERVED**
6-4	**MEM_CAS_DLY_REG**	**CAS Delay Control bits: default value 3'b000; with DLY8LV**

MEM_CAS_DLY_REG [2:0]			#OF NS
0	0	0	0.00
0	0	1	0.25
0	1	0	0.50
0	1	1	0.75
1	0	0	1.00
1	0	1	1.50
1	1	0	2.00
1	1	1	3.00

7	**RESERVED**	**RESERVED**

存储控制器 25 REG S4_19, R/W

	7	6	5	4	3	2	1	0
比特	保留的	MEM_CAS_DLY_REG			保留的	MEM_RAS_DLY_REG		

比特	名称	函数
2-0	MEM_RAS_DLY_REG	RAS延迟控制位：默认值为3 ‘b000；与DLY8LV相关
3	保留的	保留的
6-4	MEM_CAS_DLY_REG	CAS延迟控制位：默认值为3 ‘b000；与DLY8LV相关
7	保留的	保留的

RAS延迟控制位：默认值为3 ‘b000；与DLY8LV相关

MEM_RAS_DLY_REG [2:0]			#NS
0	0	0	0.00
0	0	1	0.25
0	1	0	0.50
0	1	1	0.75
1	0	0	1.00
1	0	1	1.50
1	1	0	2.00
1	1	1	3.00

CAS延迟控制位：默认值为3 ‘b000；与DLY8LV相关

MEM_CAS_DLY_REG [2:0]			#NS
0	0	0	0.00
0	0	1	0.25
0	1	0	0.50
0	1	1	0.75
1	0	0	1.00
1	0	1	1.50
1	1	0	2.00
1	1	1	3.00

MEMORY CONTROLLER 26 REG S4_1A, R/W

	7	6	5	4	3	2	1	0
Bit	**RESERVED**	**MEM_DQM_DLY_REG**			**RESERVED**	**MEM_WE_DLY_REG**		

Bit	Name	Function
2-0	**MEM_WE_DLY_REG**	**WE Delay Control bits High 2 bits: with DLY8LV**

MEM_WE_DLY_REG [2:0]			**#OF NS**
0	0	0	0.00
0	0	1	0.25
0	1	0	0.50
0	1	1	0.75
1	0	0	1.00
1	0	1	1.50
1	1	0	2.00
1	1	1	3.00

3	**RESERVED**	**RESERVED**
6-4	**MEM_DQM_DLY_REG**	**DQM Delay Control bits: with DLY8LV**

MEM_DQM_DLY_REG [2:0]			#OF NS
0	0	0	0.00
0	0	1	0.25
0	1	0	0.50
0	1	1	0.75
1	0	0	1.00
1	0	1	1.50
1	1	0	2.00
1	1	1	3.00

7	**RESERVED**	**RESERVED**

存储控制器 26 REG S4_1A，R/W

	7	6	5	4	3	2	1	0
比特	保留的	MEM_DQM_DLY_REG			保留的	每日记录表		

比特	名称	函数
2-0	每日记录表	WE延迟控制位高电平2位：与DLY8LV
3	保留的	保留的
6-4	MEM_DQM_DLY_REG	DQM 延迟控制位：采用DLY8LV
7	保留的	保留的

MEM_WE_DLY_REG [2:0]			#NS
0	0	0	0.00
0	0	1	0.25
0	1	0	0.50
0	1	1	0.75
1	0	0	1.00
1	0	1	1.50
1	1	0	2.00
1	1	1	3.00

MEM_DQM_DLY_REG [2:0]			#NS
0	0	0	0.00
0	0	1	0.25
0	1	0	0.50
0	1	1	0.75
1	0	0	1.00
1	0	1	1.50
1	1	0	2.00
1	1	1	3.00

MEMORY CONTROLLER 27 REG S4_1B, R/W

	7	6	5	4	3	2	1	0
Bit	**RESERVED**	**MEM_CLK_DLY_REG**			**RESERVED**	**MEM_ADR_DLY_REG**		

Bit	Name	Function
2-0	**MEM_ADR_DLY_REG**	**Address Delay Control bits: with DLY8LV**

MEM_ADR_DLY_REG [2:0]			#OF NS
0	0	0	0.00
0	0	1	0.25
0	1	0	0.50
0	1	1	0.75
1	0	0	1.00
1	0	1	1.50
1	1	0	2.00
1	1	1	3.00

3	**RESERVED**	**RESERVED**
6-4	**MEM_CLK_DLY_REG**	**Clk of Rising Edge Delay Control bits: with DLY8LV**

MEM_CLK_DLY_REG [2:0]			#OF NS
0	0	0	0.00
0	0	1	0.20
0	1	0	0.50
0	1	1	0.75
1	0	0	1.00
1	0	1	1.50
1	1	0	2.00
1	1	1	3.00

7	**RESERVED**	**RESERVED**

存储控制器 27 REG S4_1B, R/W

	7	6	5	4	3	2	1	0
比特	保留的	MEM_CLK_DLY_REG			保留的	MEM_ADR_DLY_REG		

比特	名称	函数
2-0	MEM_ADR_DLY_REG	地址延迟控制位：采用DLY8LV
3	保留的	保留的
6-4	MEM_CLK_DLY_REG	上升沿延迟控制位的时钟周期：采用DLY8LV
7	保留的	保留的

MEM_ADR_DLY_REG [2:0]			#NS
0	0	0	0.00
0	0	1	0.25
0	1	0	0.50
0	1	1	0.75
1	0	0	1.00
1	0	1	1.50
1	1	0	2.00
1	1	1	3.00

MEM_CLK_DLY_REG [2:0]			#NS
0	0	0	0.00
0	0	1	0.20
0	1	0	0.50
0	1	1	0.75
1	0	0	1.00
1	0	1	1.50
1	1	0	2.00
1	1	1	3.00

MEMORY CONTROLLER 28 REG S4_1C, R/W

	7	6	5	4	3	2	1	0
Bit	**RESERVED**	**MEM_CS1_DLY_REG**			**RESERVED**	**MEM_CS0_DLY_REG**		

Bit	Name	Function
2-0	**MEM_CS0_DLY_REG**	**Chip Select 0 Delay Control Low 2bits: with DLY8LV**

MEM_CS0_DLY_REG [2:0]			#OF NS
0	0	0	0.00
0	0	1	0.25
0	1	0	0.50
0	1	1	0.75
1	0	0	1.00
1	0	1	1.50
1	1	0	2.00
1	1	1	3.00

3	**RESERVED**	**RESERVED**
6-4	**MEM_CS1_DLY_REG**	**Chip Select 1 Delay Control Low 2bits: with DLY8LV**

MEM_CS1_DLY_REG [2:0]			#OF NS
0	0	0	0.00
0	0	1	0.25
0	1	0	0.50
0	1	1	0.75
1	0	0	1.00
1	0	1	1.50
1	1	0	2.00
1	1	1	3.00

7	**RESERVED**	**RESERVED**

存储控制器 28 REG S4_1C, R/W

	7	6	5	4	3	2	1	0
比特	保留的	MEM_CS1_DLY_REG			保留的	MEM_CS0_DLY_REG		

比特	名称	函数
2-0	MEM_CS0_DLY_REG	芯片选择0延迟控制低2位：与DLY8LV
3	保留的	保留的
6-4	MEM_CS1_DLY_REG	芯片选择1延迟控制低2位：与DLY8LV
7	保留的	保留的

MEM_CS0_DLY_REG [2:0]			#NS
0	0	0	0.00
0	0	1	0.25
0	1	0	0.50
0	1	1	0.75
1	0	0	1.00
1	0	1	1.50
1	1	0	2.00
1	1	1	3.00

MEM_CS1_DLY_REG [2:0]			#NS
0	0	0	0.00
0	0	1	0.25
0	1	0	0.50
0	1	1	0.75
1	0	0	1.00
1	0	1	1.50
1	1	0	2.00
1	1	1	3.00

MEMORY CONTROLLER 29 REG S4_1D, R/W

	7	6	5	4	3	2	1	0
Bit	**RESERVED**	**MEM_BA1_DLY_REG**			**RESERVED**	**MEM_BA0_DLY_REG**		

Bit	Name	Function
2-0	**MEM_BA0_DLY_REG**	**Bank0 Delay Control bits: with DLY8LV**

MEM_BA0_DLY_REG [2:0]			#OF NS
0	0	0	0.00
0	0	1	0.25
0	1	0	0.50
0	1	1	0.75
1	0	0	1.00
1	0	1	1.50
1	1	0	2.00
1	1	1	3.00

Bit	Name	Function
3	**RESERVED**	**RESERVED**
6-4	**MEM_BA1_DLY_REG**	**Bank1 Delay Control bits: with DLY8LV**

MEM_BA1_DLY_REG [2:0]			#OF NS
0	0	0	0.00
0	0	1	0.25
0	1	0	0.50
0	1	1	0.75
1	0	0	1.00
1	0	1	1.50
1	1	0	2.00
1	1	1	3.00

Bit	Name	Function
7	**RESERVED**	**RESERVED**

存储控制器 29 REG S4_1D, R/W

	7	6	5	4	3	2	1	0
比特	保留的	MEM_BA1_DLY_REG			保留的	MEM_BA0_DLY_REG		

比特	名称	函数
2-0	MEM_BA0_DLY_REG	Bank0延迟控制位:带DLY8LV
3	保留的	保留的
6-4	MEM_BA1_DLY_REG	Bank1延时控制位:带DLY8LV
7	保留的	保留的

MEM_BA0_DLY_REG [2:0]			#NS
0	0	0	0.00
0	0	1	0.25
0	1	0	0.50
0	1	1	0.75
1	0	0	1.00
1	0	1	1.50
1	1	0	2.00
1	1	1	3.00

MEM_BA1_DLY_REG [2:0]			#NS
0	0	0	0.00
0	0	1	0.25
0	1	0	0.50
0	1	1	0.75
1	0	0	1.00
1	0	1	1.50
1	1	0	2.00
1	1	1	3.00

Chapter 06. CAPTURE & PLAYBACK REGISTERS

CAPTURE 00 REG S4_20, R/W

	7	6	5	4	3	2	1	0
Bit	**CAP_NR_STATUS_OFFSET**			**RESERVED**		**CAP_CNTRL_TST**		

Bit	Name	Function
2-0	**CAP_CNTRL_TST**	**Capture Test logic control:**
		Bit [2:0]: select capture internal test bus.
4-3	**RESERVED**	**RESERVED**
7:5	**CAP_NR_STATUS_OFFSET**	**Capture Noise Reduction Frame Status Offset**
		For NTSC and PAL, Noise Reduction will save 4 or 6 frame data, for Play back read which frame at first, set different value, will read different frame data firstly, default 0.

第六章 . CAPTURE 与 PLAY BACK R 记录器

捕获 00 REG S4_20, R/W

	7	6	5	4	3	2	1	0
比特	CAP号码状态偏移量			保留的		控制测试		

比特	名称	函数
2-0	控制测试	捕获测试逻辑控制： 位[2:0]：选择捕获内部测试总线。
4-3	保留的	保留的
7:5	CAP号码状态偏移量	帧状态偏移的噪声抑制 对于NTSC和PAL制式，降噪功能可节省4或6帧数据；若播放时设置初始读取帧值不同，则会优先读取相应帧数据，默认值为0。

CAPTURE 01 REG S4_21, R/W

Bit	7	6	5	4	3	2	1	0
	CAP_ADR_ADD_2	CAP_VRST_FFRST_EN	CAP_SAFE_GUARD_EN	RESERVED	CAP_DOUBLE_BUFFER	CAP_BUF_STA_INV	CAP_FF_HALF_REQ	CAPTURE_ENABLE

Bit	Name	Function
0	CAPTURE_ENABLE	**Enable capture** When it's set 1, capture will be turn on. When it's set 0, capture will be turn off.
1	CAP_FF_HALF_REQ	**Request generated when capture FIFO half** When set to 1, request generated when capture FIFO half. When set to 0, request generated when capture FIFO write pointer is 1.
2	CAP_BUF_STA_INV	**Capture double buffer status invert before output** When set to 1, double buffer status invert. When set to 0, double buffer status doesn't change.
3	CAP_DOUBLE_BUFFER	**Enable double buffer** When set to 1, enable double buffer. When set to 0, disable double buffer.
4	RESERVED	**RESERVED**
5	CAP_SAFE_GUARD_EN	**Enable safe guard function** When set to 1, turn on safe guard function. When set to 0, turn off safe guard function.
6	CAP_VRST_FFRST_EN	**Enable input v-sync reset FIFO** When set to 1, enable feed back v-sync reset FIFO. When set to 0, disable feed back v-sync reset FIFO.
7	CAP_ADR_ADD_2	**Enable address add by 2** When set to 1,address added by 2 per pixel, When set to 0,added by 1 per pixel.

捕获 01 REG S4_21, R/W

	7	6	5	4	3	2	1	0
比特	机载数据采集系统 D_2	捕获VRST_F FRST_EN	CAP安全防护 ARD_EN	保留的	CAP_双联 E缓冲	CAP缓冲区存储 A.吸入	CAP флэйшн F_REQ	捕获 激活

比特	名称	函数
0	捕获启用	启用捕获 当设置为1时，捕获功能将被启用。 当设置为0时，捕获功能将被关闭。
1	CAP HALF请求	捕获FIFO半满时生成请求 当设置为1时，捕获FIFO半满时生成请求。 当设置为0时，捕获FIFO写入指针为1时生成请求。
2	CAP缓冲区状态异常	捕获输出前双缓冲区状态反转 当设置为1时，双缓冲状态反转。 当设置为0时，双缓冲状态不会改变。
3	CAP双缓冲区	启用双缓冲 设置为1时，启用双缓冲。 当设置为0时，禁用双缓冲。
4	保留的	保留的
5	安全防护装置	启用安全防护功能 当设置为1时，启用安全防护功能。 当设置为0时，关闭安全防护功能。
6	心房静脉收缩期左心房射血分数	启用输入V同步复位FIFO 当设置为1时，启用反馈式v同步重置FIFO。 当设置为0时，禁用反馈v同步重置FIFO。
7	CAP_ADR_ADD_2	地址加2 当设置为1时，地址每像素增加2个。 当设置为0时，每像素增加1。

CAPTURE 02 REG S4_22, R/W

	7	6	5	4	3	2	1	0
Bit	**RESERVED**				**CAP_REQ_FREEZ**	**CAP_LAST_POP_CTL**	**CAP_STATUS_SEL**	**CAP_REQ_OVER**

Bit	Name	Function
0	**CAP_REQ_OVER**	**Horizontal request end** When this bit set 1, the final capture request of one line is in the horizontal blank rising edge, set 0 capture request will free run
1	**CAP_STATUS_SEL**	**Capture FIFO half status select** When set to 1, request generated when capture FIFO is half. When set to 0, request generated when capture FIFO is delm's value.
2	**CAP_LAST_POP_CTL**	**Capture POP data control** When set to 1, horizontal or vertical load start address will check if there is pop When set to 0, horizontal or vertical load start address will not check.
3	**CAP_REQ_FREEZ**	**Capture Request Freeze** When set to 1, capture FIFO will pause the FIFO write and read . When set to 0, capture FIFO will operate normally.
7-4	**RESERVED**	**RESERVED**

捕获 02 REG S4_22, R/W

	7	6	5	4	3	2	1	0
比特	保留的				请求帧 专属经济区	最后捕获时间_POP_CTL	电容状态 选择	请求OVER

比特	名称	函数
0	请求超限	水平请求结束 当该位设置为1时，单行最终捕获请求位于水平消隐上升沿；若设置为0捕获请求则为自由运行
1	电容状态选择	FIFO半存半出选择 当设置为1时，捕获FIFO半满时生成请求。 当设置为0时，捕获FIFO生成的请求为delm的值。
2	CAP最后调用的用户	捕获POP数据控制 当设置为1时，水平或垂直载荷起始地址将检查是否存在弹出 当设置为0时，将不检查水平或垂直载荷起始地址。
3	请求释放资源	捕获请求冻结 当设置为1时，捕获FIFO将暂停FIFO的写入和读取操作。 当设置为0时，捕获FIFO将正常运行。
7-4	保留的	保留的

CAPTURE 03 REG S4_23, R/W

	7	6	5	4	3	2	1	0
Bit	**CAP_FF_STATUS**							

Bit	Name	Function
7-0	**CAP_FF_STATUS**	**Capture FIFO status** When cap_cntrl_[17] set 1'b1, this register will be valid, this value will less than 64.

CAPTURE 04 REG S4_24, R/W

	7	6	5	4	3	2	1	0
Bit	**CAP_SAFE_GAURD_A [7:0]**							

Bit	Name	Function
7-0	**CAP_SAFE_GAURD_A [7:0]**	**Safe Guard Address For Buffer A:** Safe guard address A [7:0], Mapping to 32bits width data bus field.

CAPTURE 05 REG S4_25, R/W

	7	6	5	4	3	2	1	0
Bit	**CAP_SAFE_GAURD_A [15:8]**							

Bit	Name	Function
7-0	**CAP_SAFE_GAURD_A [15:8]**	**Safe Guard Address For Buffer A:** Safe guard address A [15:8]; Mapping to 32bits width data bus field.

CAPTURE 06 REG S4_26, R/W

	7	6	5	4	3	2	1	0
Bit	**RESERVED**			**CAP_SAFE_GAURD_A [20:16]**				

Bit	Name	FUNCTION
4-0	**CAP_SAFE_GAURD_A [20:16]**	**Safe Guard Address For Buffer A[20:16]:** Safe guard address A [20:16], Mapping to 32bits width data bus field.
7-5	**RESERVED**	**RESERVED**

捕获 03 REG S4_23, R/W

比特	7	6	5	4	3	2	1	0
	CAP进程状态							

比特	名称	函数
7-0	CAP进程状态	FIFO捕获状态 当cap_cntrl_[17]设置为1 ‘b1时，该寄存器将有效，此时该值将小于64。

捕获 04 REG S4_24, R/W

比特	7	6	5	4	3	2	1	0
	CAP安全防护[7:0]							

比特	名称	函数
7-0	CAP安全防护[7:0]	缓冲区A的安全保护地址： 安全保护地址A [7:0]，映射至32位宽度数据总线字段。

捕获 05 REG S4_25, R/W

比特	7	6	5	4	3	2	1	0
	CAP安全防护[15:8]							

比特	名称	函数
7-0	CAP安全防护[15:8]	缓冲区A的安全保护地址： 安全保护地址A [15:8]；映射至32位宽度数据总线字段。

捕获 06 REG S4_26, R/W

比特	7	6	5	4	3	2	1	0
	保留的			CAP_SAFE_GAURD_A [20:16]				

比特	名称	函数
4-0	CAP_SAFE_GAURD_A[20:16]	缓冲区A的安全保护地址[20:16]： 安全保护地址A [20:16]，映射至32位宽度数据总线字段。
7-5	保留的	保留的

CAPTURE 07 REG S4_27, R/W

	7	6	5	4	3	2	1	0
Bit	**CAP_SAFE_GUARD_B [7:0]**							

Bit	Name	Function
7-0	**CAP_SAFE_GUARD_B [7:0]**	**Safe Guard Address For Buffer B:** Safe guard address B [7:0]; Mapping to 32bits width data bus field.

CAPTURE 08 REG S4_28, R/W

	7	6	5	4	3	2	1	0
Bit	**CAP_SAFE_GUARD_B [15:8]**							

Bit	Name	Function
7-0	**CAP_SAFE_GUARD_B [15:8]**	**Safe Guard Address For Buffer B:** Safe guard address B [15:8]; Mapping to 32bits width data bus field.

CAPTURE 09 REG S4_29, R/W

	7	6	5	4	3	2	1	0
Bit	**RESERVED**			**CAP_SAFE_GUARD_B [20:16]**				

Bit	Name	FUNCTION
4-0	**CAP_SAFE_GUARD_B [20:16]**	**Safe Guard Address For Buffer B[20:16]:** Safe guard address B [20:16], Mapping to 32bits width data bus field.
7-5	**RESERVED**	**RESERVED**

捕获 07 REG S4_27, R/W

	7	6	5	4	3	2	1	0
比特	CAP安全防护[7:0]							

比特	名称	函数
7-0	CAP安全防护[7:0]	缓冲区B的安全保护地址： 安全保护地址B [7:0]；映射至32位宽度数据总线字段。

捕获 08 REG S4_28, R/W

	7	6	5	4	3	2	1	0
比特	CAP安全防护[15:8]							

比特	名称	函数
7-0	CAP安全防护[15:8]	缓冲区B的安全保护地址： 安全保护地址B [15:8]；映射至32位宽度数据总线字段。

捕获 09 REG S4_29, R/W

	7	6	5	4	3	2	1	0
比特	保留的			CAP安全防护系统 [20:16]				

比特	名称	函数
4-0	CAP安全防护系统 [20:16]	缓冲区B的安全保护地址[20:16]： 安全保护地址B [20:16]，映射至32位宽度数据总线字段。
7-5	保留的	保留的

PLAY BACK 00 REG S4_2B, R/W

	7	6	5	4	3	2	1	0
Bit	**PB_ENABLE**	**PB_2FRAME_EXCHG**	**PB_DB_BUFFER_EN**	**PB_DB_FIELD_EN**	**PB_BYPASS**	**PB_REQ_SEL**		**PB_CUT_REFRESH**

Bit	Name	Function
0	**PB_CUT_REFRESH**	**Disable refresh request generation** When set to 1, disable refresh request generation. When set to 0, enable refresh request generation.
2-1	**PB_REQ_SEL**	**Enable playback request mode** PB_REQ_SEL / PBHREQ / PBLREQ 00 / 0 / Low request 01 / 0 / High request 10 / Low request / 0 11 / High request / Low request
3	**PB_BYPASS**	**Enable VDS input to select playback output or de-interlace data out** When this bit is 1, select de-interlace data out to VDS. When this bit is 0, select playback output to VDS.
4	**PB_DB_FIELD_EN**	**Enable double field display** When set to 1, enable double field display. When set to 0, disable double field display.
5	**PB_DB_BUFFER_EN**	**Enable double buffer** When set to 1, enable double buffer. When set to 0, disable double buffer.
6	**PB_2FRAME_EXCHG**	**Exchange playback two frames output data** When set to 1, exchange playback current frame with past frame and output. **When set to 0, don't exchange.**
7	**PB_ENABLE**	**Enable Playback** When it's set 1, play back will be on work, or will not work.

PLAY BACK 01 REG S4_2C, R/W

	7	6	5	4	3	2	1	0
Bit	**RESERVED**		**PB_MAST_FLAG_REG**					

Bit	Name	Function
5-0	**PB_MAST_FLAG_REG**	**Master line flag [5:0]** Playback FIFO policy master value: This field will define FIFO high request timing.
7-6	**PB_CNTRL_[23:22]**	**RESERVED** .

播放后退 00 REG S4_2B, R/W

比特	7	6	5	4	3	2	1	0
	PB启用	PB_2FRAME_EXCHG	PB数据库缓冲区ER_EN	PB数据库字段恩	PB旁路	PB_REQ_SEL		PB_切割参考新鲜的

比特	名称	函数
0	PB_切割刷新	禁用刷新请求生成 当设置为1时，将禁用刷新请求的生成。 当设置为0时，启用刷新请求生成。
2-1	PB_REQ_SEL	启用播放请求模式 PB_REQ_SEL / PBHREQ / PBLREQ 00 / 0 / 请求量低 01 / 0 / 高要求 10 / 请求量低 / 0 11 / 高要求 / 请求量低
3	PB旁路	启用 VDS 输入以选择播放输出或去隔行数据输出 当该位为1时，选择将去隔行数据输出至 VDS 。 当该位为0时，选择播放输出至 VDS 。
4	PB数据库字段EN	启用双字段显示 当设置为1时，启用双字段显示。 当设置为0时，禁用双字段显示。
5	PB数据库缓冲区	启用双缓冲 设置为1时，启用双缓冲。 当设置为0时，禁用双缓冲。
6	PB_2FRAME_EXCHG	交换播放两帧输出数据 设置为 1 时，交换播放当前帧与过去帧并输出。**设置为 0 时，不交换。**
7	PB启用	启用播放 当设置为1时，回放功能将处于工作状态，否则将无法工作。

播放后退 01 REG S4_2C, R/W

比特	7	6	5	4	3	2	1	0
	保留的		PB_主标志注册					

比特	名称	函数
5-0	PB_主标志注册	主链标志[5:0] 播放FIFO策略主值： 该字段将定义FIFO高请求时序。
7-6	PB_CNTRL_[23:22]	保留的 .

PLAY BACK 02 — REG S4_2D, R/W

Bit	7	6	5	4	3	2	1	0
	RESERVED		PB_GENERAL_FLAG_REG					

Bit	Name	Function
5-0	PB_GENERAL_FLAG_REG	**General line flag [5:0]** Playback FIFO policy general value: This field will define FIFO low request timing.
7-6	RESERVED	

PLAY BACK 03 — REG S4_2E, R/W

Bit	7	6	5	4	3	2	1	0
	PB_DOUBLE_REFRESH_EN	RESERVED					PB_UP_DOW_RBUF_SEL	PB_UP_DOW_RBUF_INV

Bit	Name	Function
0	PB_UP_DOW_RBUF_INV	**PB_RBUF_INV** When rate convert from up to down, capture FIFO will refer to the play back buffer status, this bit is invert play back buffer status.
1	PB_UP_DOW_RBUF_SEL	**PB_RBUF_SEL** When rate convert from up to down, capture FIFO will refer to the play back buffer status, this bit will be set to 1. Otherwise, it will be set to 0.
6-2	RESERVED	**RESERVED**
7	PB_DOUBLE_REFRESH_EN	**Refresh Double** When set to 1, refresh request will at the rising and falling edge of hbout. When set to 0, refresh will be only at the rising edge of hbout.

PLAY BACK 04 — REG S4_2F, R/W

Bit	7	6	5	4	3	2	1	0
	RESERVED				PB_TST_REG			

Bit	Name	Function
3-0	PB_TST_REG	**PlayBack Test Logic** To select playback test bus, total 8 groups can be selected.
7-4	RESERVED	**RESERVED**

播放后退 02 REG S4_2D, R/W

	7	6	5	4	3	2	1	0
比特	保留的		PB通用常规注册					

比特	名称	函数
5-0	PB通用常规注册	通用线路标志[5:0] 播放FIFO策略通用值： 该字段将定义FIFO低电平请求的时序。
7-6	保留的	

播放后退 03 REG S4_2E, R/W

	7	6	5	4	3	2	1	0
比特	PB_双重R EFRESH_是	保留的					PB_UP_DOW_ RBUF_SEL	PB_UP_DOW_ RBUF_INV

比特	名称	函数
0	PB_UP_DOW_RBUF_INV	PB_RBUF_INV 当速率由高转低时，捕获FIFO将引用回放缓冲区状态，该位用于反转回放缓冲区状态。
1	PB_上部_下部_缓冲区_选择	PB_RBUF_SEL 当速率从高到低转换时，捕获FIFO将参考播放缓冲区状态，该位将被设置为1。否则，该位将被设置为0。
6-2	保留的	保留的
7	PB双倍刷新E N	刷新双倍 当设置为1时，刷新请求将在hbout的上升沿和下降沿触发；当设置为0时，刷新仅在hbout的上升沿触发。

播放后退 04 REG S4_2F, R/W

	7	6	5	4	3	2	1	0
比特	保留的				PB_TST_REG			

比特	名称	函数
3-0	PB_TST_REG	回放测试逻辑 为选择播放测试总线，可选择总计8组。
7-4	保留的	保留的

CAPTURE AND PLAYBACK SHARED 00 — REG S4_30, R/W

	7	6	5	4	3	2	1	0
Bit	**RESERVED**				**PB_CAP_NOISE_CMD**			

Bit	Name	Function
3-0	**PB_CAP_NOISE_CMD**	**Capture Noise Reduction Command** 0: disable noise reduce function 1: turn on PAL mode 2 (50hz to 50hz) and storage in memory 5 frames 2: turn on PAL mode 3 5: turn on NTSC mode 2 and storage memory 3 frames 6: turn on NTSC mode 3 9: turn on PAL mode 2 (50hz to 50hz, 50hz to 60hz, 50hz to 100hz) and storage memory 6 frames. D: turn on NTSC mode 2 (60hz to 60hz, 60hz to 120hz) and storage memory 4 frames **Note: in 50 to 100hz and 60 to 120,we must turn on [4] = 1 In playback**
7-4	**RESERVED**	**RESERVED**

CAPTURE AND PLAYBACK SHARED 01 — REG S4_31, R/W

	7	6	5	4	3	2	1	0
Bit	**PB_CAP_BUF_STA_ADDR_A [7:0]**							

Bit	Name	Function
7-0	**PB_CAP_BUF_STA_ADDR_A [7:0]**	**Capture and Play Back Buffer A START ADDRESS [7:0]:** Start Address buffer A [7:0], Mapping to 32bits width data bus field.

CAPTURE AND PLAYBACK SHARED 02 — REG S4_32, R/W

	7	6	5	4	3	2	1	0
Bit	**PB_CAP_BUF_STA_ADDR_A [15:8]**							

Bit	Name	Function
7-0	**PB_CAP_BUF_STA_ADDR_A [15:8]**	**Capture and Play Back Buffer A START ADDRESS [15:8]:** Start Address buffer A [15:8], Mapping to 32bits width data bus field.

共享 00 的捕获和回放 REG S4_30, R/W

	7	6	5	4	3	2	1	0
比特	保留的				PB_禁止噪声命令			

比特	名称	函数
3-0	PB_禁止噪声命令	捕获噪声抑制指令 0：禁用降噪功能 1：开启PAL模式2（50Hz至50Hz）并将5帧存储于内存中 2：开启PAL模式 3 5：开启NTSC模式2并存储3帧画面 6：开启NTSC模式3 9：开启PAL模式2（50Hz至50Hz、50Hz至60Hz、50Hz至100Hz）并存储6帧画面。 D：开启NTSC模式2（60Hz至60Hz，60Hz至120Hz）并存储4帧画面 **注：在50至100Hz及60至120Hz频率范围内，必须开启[4]=1功能。**
7-4	保留的	保留的

共享 01 的捕获和回放 REG S4_31, R/W

	7	6	5	4	3	2	1	0
比特	PB CAP缓冲区地址A [7:0]							

比特	名称	函数
7-0	PB缓冲区地址A的高7位[7:0]	捕获与回放缓冲区 A 起始地址 [7:0]： 起始地址缓冲区A [7:0]，映射至32位宽度数据总线字段。

共享 02 的捕获和回放 REG S4_32, R/W

	7	6	5	4	3	2	1	0
比特	PB CAP缓冲区地址A [15:8]							

比特	名称	函数
7-0	PB缓冲区地址_A [15:8]	捕获与回放缓冲区 A 起始地址 [15:8]： 起始地址缓冲器A [15:8]，映射至32位宽度数据总线字段。

CAPTURE AND PLAYBACK SHARED 03 — REG S4_33, R/W

	7	6	5	4	3	2	1	0
Bit	**RESERVED**			**PB_CAP_BUF_STA_ADDR_A [20:16]**				

Bit	Name	Function
4-0	**PB_CAP_BUF_STA_ADDR_A [20:16]**	**Capture and Play Back Buffer A START ADDRESS[20:16]:** Start address buffer A [20:16], Mapping to 32bits width data bus field.
7-5	**RESERVED**	**RESERVED**

CAPTURE AND PLAYBACK SHARED 04 — REG S4_34, R/W

	7	6	5	4	3	2	1	0
Bit	**PB_CAP_BUF_STA_ADDR_B [7:0]**							

Bit	Name	Function
7-0	**PB_CAP_BUF_STA_ADDR_B [7:0]**	**Buffer B START address [7:0]** When in double buffer mode, this is defined as capture and playback buffer B start address. Mapping to 32bits width data bus field.

CAPTURE AND PLAYBACK SHARED 05 — REG S4_35, R/W

	7	6	5	4	3	2	1	0
Bit	**PB_CAP_BUF_STA_ADDR_B [15:8]**							

Bit	Name	Function
7-0	**PB_CAP_BUF_STA_ADDR_B [15:8]**	**Buffer B START address [15:8]** When in double buffer mode, this is defined as capture and playback buffer B start address. Mapping to 32bits width data bus field.

CAPTURE AND PLAYBACK SHARED 06 — REG S4_36, R/W

	7	6	5	4	3	2	1	0
Bit	**RESERVED**			**PB_CAP_BUF_STA_ADDR_B [20:16]**				

Bit	Name	Function
4-0	**PB_CAP_BUF_STA_ADDR_B [20:16]**	**Capture and Play Back Buffer B START address [20:16]** Start address buffer B [20:16]. Mapping to 32 bits width data bus field.
7-5	**RESERVED**	**RESERVED**

共享 03 的捕获和回放 REG S4_33, R/W

	7	6	5	4	3	2	1	0
比特	保留的			PB_CAP_BUFAddr_A [20:16]				

比特	名称	函数
4-0	PB缓冲区地址_A [20:16]	捕获与回放缓冲区的起始地址[20:16]： 起始地址缓冲区A [20:16]，映射至32位宽度数据总线字段。
7-5	保留的	保留的

共享 04 的捕获和回放 REG S4_34, R/W

	7	6	5	4	3	2	1	0
比特	PB缓冲区地址B [7:0]							

比特	名称	函数
7-0	PB CAP缓冲区添加 R_B [7:0]	缓冲区B起始地址[7:0] 当处于双缓冲模式时，该地址被定义为捕获和播放缓冲区B的起始地址。映射至32位宽度的数据总线字段。

共享 05 的捕获和回放 REG S4_35, R/W

	7	6	5	4	3	2	1	0
比特	PB CAP缓冲区地址B [15:8]							

比特	名称	函数
7-0	PB CAP缓冲区添加 R_B [15:8]	缓冲区B起始地址[15:8] 当处于双缓冲模式时，该地址被定义为捕获和播放缓冲区B的起始地址。映射至32位宽度的数据总线字段。

共享 06 的捕获和回放 REG S4_36, R/W

	7	6	5	4	3	2	1	0
比特	保留的			PB CAP缓冲区地址B [20:16]				

比特	名称	函数
4-0	PB CAP缓冲区添加 R_B [20:16]	捕获与回放缓冲区B起始地址[20:16] 起始地址缓冲区B [20:16]。映射至32位宽度的数据总线字段。
7-5	保留的	保留的

CAPTURE AND PLAYBACK SHARED 07 — REG S4_37, R/W

	7	6	5	4	3	2	1	0
Bit	**PB_CAP_OFFSET [7:0]**							

Bit	Name	Function
7-0	**PB_CAP_OFFSET [7:0]**	**Capture and Play Back Offset [7:0]:** Offset [7:0] will determine next line start address, Mapping to 64bits width data bus field.

CAPTURE AND PLAYBACK SHARED 08 — REG S4_38, R/W

	7	6	5	4	3	2	1	0
Bit	**RESERVED**						**PB_CAP_OFFSET [9:8]**	

Bit	Name	Function
1-0	**PB_CAP_OFFSET [9:8]**	**Capture and Play Back Offset [9:8]:** Offset [9:8] will determine next line start address, mapping to 64 bits width data bus field.
7-2	**RESERVED**	**RESERVED**

CAPTURE AND PLAYBACK SHARED 09 — REG S4_39, R/W

	7	6	5	4	3	2	1	0
Bit	**PB_FETCH_NUM [7:0]**							

Bit	Name	Function
7-0	**PB_FETCH_NUM [7:0]**	**Fetch number:** Fetch number [7:0] will determine to fetch the number of pixels from memory, Mapping to 64bits width data bus field.

共享 07 的捕获和回放 REG S4_37, R/W

	7	6	5	4	3	2	1	0
比特	PB Caps[7:0]							

比特	名称	函数
7-0	PB Caps[7:0]	捕获与回放偏移量 [7:0]: 偏移量[7:0]将决定下一行的起始地址。 映射到64位宽数据总线字段。

共享 08 的捕获和回放 REG S4_38, R/W

	7	6	5	4	3	2	1	0
比特	保留的						PB Caps[9:8]	

比特	名称	函数
1-0	PB Caps[9:8]	截取与回放偏移量 [9:8]: 偏移量[9:8]将确定下一行起始地址，映射至64位宽度的数据总线字段。
7-2	保留的	保留的

共享 09 的捕获和回放 REG S4_39, R/W

	7	6	5	4	3	2	1	0
比特	PB采集次数[7:0]							

比特	名称	函数
7-0	PB采集次数[7:0]	取数: 获取编号[7:0]将决定从内存中获取的像素数量，映射至64位宽度的数据总线字段。

CAPTURE AND PLAYBACK SHARED 10 — REG S4_3A, R/W

	7	6	5	4	3	2	1	0
Bit	**RESERVED**						**PB_FETCH_NUM [9:8]**	

Bit	Name	Function
1-0	**PB_FETCH_NUM [9:8]**	**Capture and Play Back Fetch Number [9:8]:** Fetch number [9:8] will determine to fetch the number of pixels from memory, Mapping to 64bits width data bus field.
7-2	**RESERVED**	**RESERVED**

CAPTURE AND PLAYBACK SHARED 11 — REG S4_3B, R/W

	7	6	5	4	3	2	1	0
Bit	**PB_CAP_BUF_STA_ADDR_C [7:0]**							

Bit	Name	Function
7-0	**PB_CAP_BUF_STA_ADDR _C [7:0]**	**Capture and playback Buffer C Start Address [7:0]** Start address buffer C [7:0] When in noise reduction mode, this is defined as capture and playback buffer C start address. Mapping to 32 bits width data bus field.

CAPTURE AND PLAYBACK SHARED 12 — REG S4_3C, R/W

	7	6	5	4	3	2	1	0
Bit	**PB_CAP_BUF_STA_ADDR_C [15:8]**							

Bit	Name	Function
7-0	**PB_CAP_BUF_STA_ADDR _C [15:8]**	**Capture and Play Back Buffer C Start Address [15:8]** Start address buffer C [15:8] When in noise reduction mode, this is defined as capture and playback buffer C start address. Mapping to 32bits width data bus field.

共享 10 的捕获和回放 REG S4_3A，R/W

	7	6	5	4	3	2	1	0
比特	保留的						PB采集次数[9:8]	

比特	名称	函数
1-0	PB采集次数[9:8]	捕获并回放获取编号[9:8]： 获取编号[9:8]将决定从内存中获取的像素数量，映射至64位宽度的数据总线字段。
7-2	保留的	保留的

共享 11 的捕获和回放 REG S4_3B, R/W

	7	6	5	4	3	2	1	0
比特	PB CAP缓冲区地址C [7:0]							

比特	名称	函数
7-0	PB CAP缓冲区地址 _C [7:0]	捕获与回放缓冲区C起始地址[7:0] 起始地址缓冲器C[7:0] 在降噪模式下，该地址定义为捕获与播放缓冲区C的起始地址，映射至32位宽的数据总线字段。

共享 12 的捕获和回放 REG S4_3C, R/W

	7	6	5	4	3	2	1	0
比特	PB CAP缓冲区地址C [15:8]							

比特	名称	函数
7-0	PB缓冲区地址_C [15:8]	捕获与回放缓冲区C起始地址[15:8] 起始地址缓冲器C[15:8] 在降噪模式下，该地址定义为捕获和播放缓冲区C的起始地址，映射至32位宽度的数据总线字段。

CAPTURE AND PLAYBACK SHARED 13 REG S4_3D, R/W

	7	6	5	4	3	2	1	0
Bit	**RESERVED**			**PB_CAP_BUF_STA_ADDR_C [20:16]**				

Bit	Name	Function
4-0	**PB_CAP_BUF_STA_ADDR_C [20:16]**	**Capture and Play Back Buffer C Start Address [20:16]** Start address buffer C [20:16] When in noise reduction mode, this is defined as capture and playback buffer C start address. Mapping to 32 bits width data bus field.
7-5	**RESERVED**	**RESERVED**

CAPTURE AND PLAYBACK SHARED 14 REG S4_3E, R/W

	7	6	5	4	3	2	1	0
Bit	**PB_CAP_BUF_STA_ADDR_D [7:0]**							

Bit	Name	Function
7-0	**PB_CAP_BUF_STA_ADDR_D [7:0]**	**Capture and Play Back Buffer D Start Address [7:0]** Start address buffer D [7:0] When in noise reduction mode, this is defined as capture and playback buffer D start address. Mapping to 32 bits width data bus field.

CAPTURE AND PLAYBACK SHARED 15 REG S4_3F, R/W

	7	6	5	4	3	2	1	0
Bit	**PB_CAP_BUF_STA_ADDR_D [15:8]**							

Bit	Name	Function
7-0	**PB_CAP_BUF_STA_ADDR_D [15:8]**	**Capture and Play Back Buffer D Start Address [15:8]** Start address buffer D [15:8] When in noise reduction mode, this is defined as capture and playback buffer D start address. Mapping to 32 bits width data bus field.

共享 13 的捕获和回放 REG S4_3D, R/W

	7	6	5	4	3	2	1	0
比特	保留的			PB_CAP_BUFAddr_C [20:16]				

比特	名称	函数
4-0	PB CAP缓冲区地址C [20:16]	捕获与回放缓冲区C起始地址[20:16] 起始地址缓冲器C [20:16] 在降噪模式下，该地址定义为捕获与播放缓冲区C的起始地址，映射至32位宽的数据总线字段。
7-5	保留的	保留的

共享 14 的捕获和回放 REG S4_3E, R/W

	7	6	5	4	3	2	1	0
比特	PB缓冲区地址数据[7:0]							

比特	名称	函数
7-0	PB CAP缓冲区地址 D [7:0]	捕获与回放缓冲区D起始地址[7:0] 起始地址缓冲器D [7:0] 在降噪模式下，该地址定义为捕获与播放缓冲区D的起始地址，映射至32位宽的数据总线字段。

共享 15 的捕获和回放 REG S4_3F, R/W

	7	6	5	4	3	2	1	0
比特	PB缓冲区地址数据[15:8]							

比特	名称	函数
7-0	PB CAP缓冲区地址 D [15:8]	捕获与回放缓冲区D起始地址[15:8] 起始地址缓冲器D [15:8] 在降噪模式下，该地址定义为捕获与播放缓冲区D的起始地址，映射至32位宽的数据总线字段。

CAPTURE AND PLAYBACK SHARED 16 REG S4_40, R/W

	7	6	5	4	3	2	1	0
Bit	**RESERVED**			**PB_CAP_BUF_STA_ADDR_D [20:16]**				

Bit	Name	Function
4-0	**PB_CAP_BUF_STA_ADDR_D [20:16]**	**Capture and Play Back Buffer D Start Address [20:16]** Start address buffer D [20:16], When in noise reduction mode, this is defined as capture and playback buffer D start address. Mapping to 32 bits width data bus field.
7-5	**RESERVED**	**RESERVED**

共享 16 的捕获和回放 REG S4_40, R/W

	7	6	5	4	3	2	1	0
比特	保留的			PB缓冲区地址数据[20:16]				

比特	名称	函数
4-0	PB CAP缓冲区地址 D [20:16]	捕获与回放缓冲区D起始地址[20:16] 起始地址缓冲区D [20:16] 在降噪模式下，该地址定义为捕获与播放缓冲区D的起始地址，映射至32位宽的数据总线字段。
7-5	保留的	保留的

Chapter 07. WRITE & READ FIFO REGISTERS

WRITE FIFO 00 — REG S4_41, R/W

	7	6	5	4	3	2	1	0
Bit	**WFF_TST_REG**							

Bit	Name	Function
7-0	**WFF_TST_REG**	**WRITE FIFO Test logic control:** BIT[7:0] : SELECT CAPTURE INTERNAL TEST BUS.

WRITE FIFO 01 — REG S4_42, R/W

	7	6	5	4	3	2	1	0
Bit	**WFF_FF_STATUS_SEL**	**WFF_REQ_OVER**	**WFF_ADR_ADD_2**	**WFF_VRST_FF_RST**	**WFF_SAFE_GUARD**	**WFF_FF_STA_INV**	**WFF_FF_HALF_REQ**	**WFF_ENABLE**

Bit	Name	Function
0	**WFF_ENABLE**	**Enable write FIFO** When it's set 1, write FIFO will be turn on. When it's set 0, write FIFO will be turn off.
1	**WFF_FF_HALF_REQ**	**Request generated when FIFO half** When set to 1, request generated when FIFO half. When set to 0, request generate when FIFO write pointer is 1.
2	**WFF_FF_STA_INV**	**Write FIFO status invert** When set to 1, write FIFO status invert. When set to 0, write FIFO status don't change.
3	**WFF_SAFE_GUARD**	**Enable write FIFO safe guard** When set to 1, enable write FIFO safe guard. When set to 0, disable write FIFO safe guard.
4	**WFF_VRST_FF_RST**	**Enable input V-sync reset FIFO** When set to 1, enable feedback v-sync reset FIFO. When set to 0, disable feedback v-sync reset FIFO.
5	**WFF_ADR_ADD_2**	**WRITE FIFO Address count select:** When it's set to 1, address added by 2 per pixel. When it's set to 0, address added by 1 per pixel.
6	**WFF_REQ_OVER**	**WRITE FIFO Horizontal Request End** When this bit set 1, the final write FIFO request of one line is in the horizontal blank rising edge, set 0 write FIFO request will free run
7	**WFF_FF_STATUS_SEL**	**WRITE FIFO HALF STATUS SELECT** When set to 1, request generated when FIFO is half. When set to 0, request generated when c FIFO is delm's value**.**

第07章. W写入与R读取先进先出寄存器

写入FIFO 00 REG S4_41, R/W

	7	6	5	4	3	2	1	0
比特	WFF_TST_REG							

比特	名称	函数
7-0	WFF_TST_REG	写入FIFO测试逻辑控制 BIT[7:0] : 选择捕获内部测试总线。

写入FIFO 01 REG S4_42, R/W

	7	6	5	4	3	2	1	0
比特	WFF_FF_STATUS_SEL	WFF_REQ_OVER	WFF_ADR_ADD_2	WFF_VRST_FF_RST	WFF安全_UARD	WFF_FF_STA 库存	WFF_FF_HALF_REQ	WFF启用

比特	名称	函数
0	WFF启用	启用写入FIFO 当设置为1时，FIFO写入功能将被启用。 当设置为0时，FIFO写入功能将被关闭。
1	WFF FF Half Request	FIFO半满时生成请求 当设置为1时，请求在FIFO半满时生成。 当设置为0时，请求在FIFO写入指针为1时生成。
2	WFF_FF_STA_INV	写入FIFO状态反转 当设置为1时，写入FIFO状态反转。 当设置为0时，写入FIFO状态不会改变。
3	WFF安全防护	启用写入FIFO安全保护 当设置为1时，启用写入FIFO保护机制。 当设置为0时，禁用写入FIFO安全保护。
4	WFF_VRST_FF_RST	启用输入V同步复位FIFO 当设置为1时，启用反馈v同步重置FIFO。 当设置为0时，禁用反馈v同步重置FIFO。
5	WFF_ADR_ADD_2	写入FIFO地址计数选择： 当设置为1时，地址每像素增加2。 当设置为0时，地址按每像素1个单位递增。
6	WFF需求超出	写入FIFO水平请求结束 当该位设置为1时，单行最终写入FIFO请求处于水平消隐上升沿；若设置为0，写入FIFO请求将释放运行。
7	WFF FF状态选择	写入半存状态选择 当设置为1时，请求在FIFO（先进先出）状态达到半满时生成。 当设置为0时，当c FIFO的值小于delm时生成请求。

WRITE FIFO 02 — REG S4_43, R/W

	7	6	5	4	3	2	1	0
Bit	**WFF_FF_STATUS**							

Bit	Name	Function
7-0	**WFF_FF_STATUS**	**Write FIFO status** When wff_cntrl_[15] set 1'b1, this register will be valid, this value will less than 64.

WRITE FIFO 03 — REG S4_44, R/W

	7	6	5	4	3	2	1	0
Bit	**WFF_SAFE_GUARD_A [7:0]**							

Bit	Name	Function
7-0	**WFF_SAFE_GUARD_A [7:0]**	**Write FIFO Buffer A Safe Guard Address:** Safe guard address buffer A [7:0], Mapping to 32bits width data bus field.

WRITE FIFO 04 — REG S4_45, R/W

	7	6	5	4	3	2	1	0
Bit	**WFF_SAFE_GUARD_A [15:8]**							

Bit	Name	Function
7-0	**WFF_SAFE_GUARD_A [15:8]**	**Write FIFO Buffer A Safe Guard Address:** Safe guard address buffer A [15:8], Mapping to 32bits width data bus field.

WRITE FIFO 05 — REG S4_46, R/W

	7	6	5	4	3	2	1	0
Bit	**RESERVED**			**WFF_SAFE_GUARD_A [20:16]**				

Bit	Name	Function
4-0	**WFF_SAFE_GUARD_A [20:16]**	**Write FIFO Buffer A Safe Guard Address [20:16]** Safe guard address buffer A [20:16], Mapping to 32bits width data bus field.
7-5	**RESERVED**	**RESERVED**

写入FIFO 02 REG S4_43, R/W

比特	7	6	5	4	3	2	1	0
	WFF FF状态							

比特	名称	函数
7-0	WFF FF状态	写入FIFO状态 当wff_cntrl_[15]设置为1 ‘b1时，该寄存器将有效，此时该值将小于64。

写入FIFO 03 REG S4_44, R/W

比特	7	6	5	4	3	2	1	0
	WFFAFEuards_A [7:0]							

比特	名称	函数
7-0	WFFAFEuards_A [7:0]	写入FIFO缓冲区A安全保护地址： 安全保护地址缓冲区A [7:0]，映射至32位宽度数据总线字段。

写入FIFO 04 REG S4_45, R/W

比特	7	6	5	4	3	2	1	0
	WFFAFEuards_A [15:8]							

比特	名称	函数
7-0	WFFAFEuards_A [15:8]	写入FIFO缓冲区A安全保护地址： 安全保护地址缓冲区A [15:8]，映射至32位宽度数据总线字段。

写入FIFO 05 REG S4_46, R/W

比特	7	6	5	4	3	2	1	0
	保留的			WFFAFEuards_A [20:16]				

比特	名称	函数
4-0	WFFAFEuards_A [20:16]	写入FIFO缓冲区A安全保护地址[20:16] 安全保护地址缓冲区A [20:16]，映射至32位宽度数据总线字段。
7-5	保留的	保留的

WRITE FIFO 06 — REG S4_47, R/W

	7	6	5	4	3	2	1	0
Bit	**WFF_SAFE_GUARD_B [7:0]**							

Bit	Name	Function
7-0	**WFF_SAFE_GUARD_B [7:0]**	**Write FIFO Buffer B Safe Guard Address:** Safe guard address buffer B [7:0], Mapping to 32bits width data bus field.

WRITE FIFO 07 — REG S4_48, R/W

	7	6	5	4	3	2	1	0
Bit	**WFF_SAFE_GUARD_B [15:8]**							

Bit	Name	Function
7-0	**WFF_SAFE_GUARD_B [15:8]**	**Write FIFO Buffer B Safe Guard Address:** Safe guard address buffer B [15:8], Mapping to 32bits width data bus field.

WRITE FIFO 08 — REG S4_49, R/W

	7	6	5	4	3	2	1	0
Bit	**RESERVED**			**WFF_SAFE_GUARD_B [20:16]**				

Bit	Name	Function
4-0	**WFF_SAFE_GUARD_B [20:16]**	**Write FIFO Buffer B Safe Guard Address [20:16]** Safe guard address buffer B [20:16], Mapping to 32bits width data bus field.
7-5	**RESERVED**	**RESERVED** .

写入FIFO 06 REG S4_47, R/W

	7	6	5	4	3	2	1	0
比特	WFFAFEuards_B [7:0]							

比特	名称	函数
7-0	WFFAFEuards_B [7:0]	写入FIFO缓冲区B安全保护地址： 安全保护地址缓冲区B [7:0]，映射至32位宽度数据总线字段。

写入FIFO 07 REG S4_48, R/W

	7	6	5	4	3	2	1	0
比特	WFFAFEuards_B [15:8]							

比特	名称	函数
7-0	WFFAFEuards_B [15:8]	写入FIFO缓冲区B安全保护地址： 安全保护地址缓冲区B [15:8]，映射至32位宽度数据总线字段。

写入FIFO 08 REG S4_49, R/W

	7	6	5	4	3	2	1	0
比特	保留的			WFFAFEuards_B [20:16]				

比特	名称	函数
4-0	WFFAFEuards_B [20:16]	写入FIFO缓冲区B安全保护地址[20:16] 安全保护地址缓冲区B [20:16]，映射至32位宽度数据总线字段。
7-5	保留的	保留的 .

WRITE FIFO 09 REG S4_4A, R/W

Bit	7	6	5	4	3	2	1	0
	WFF_LAST_POP_CTL	RESERVED		WFF_LINE_FLIP	RESERVED			WFF_YUV_DEINTERLACE

Bit	Name	Function
0	WFF_YUV_DEINTERLACE	**WRITE FIFO YUV DE-INTERLACE** When set 1, write FIFO will write one field YUV, set 0, will write one frame Y.
3-1	RESERVED	**RESERVED**
4	WFF_LINE_FLIP	**WRITE FIFO LINE INVERT:** When set 1, line id will be inverted; When set 0, line id will be normal.
6-5	RESERVED	RESERVED
7	WFF_LAST_POP_CTL	**WRITE FIFO POP data control** When set to 1, horizontal or vertical load start address will check if there is pop When set to 0, horizontal or vertical load start address will not check.

WRITE FIFO 10 REG S4_4B, R/W

Bit	7	6	5	4	3	2	1	0
	RESERVED	WFF_VB_DELAY			RESERVED	WFF_HB_DELAY		

Bit	Name	Function
2-0	WFF_HB_DELAY	**Write FIFO H-Timing Programmable Delay:**
3	RESERVED	**RESERVED**
6-4	WFF_VB_DELAY	**Write FIFO V-Timing Programmable Delay:**
7	RESERVED	**RESERVED**

写入FIFO 09 REG S4_4A，R/W

	7	6	5	4	3	2	1	0
比特	WFF最后POP_CTL	保留的		WFF文件线冰点	保留的			WFF_YUV_DE INTERLACE

比特	名称	函数
0	WFF码解隔行	写入FIFO YUV 去隔行 当设置为1时，写入FIFO将写入一个字段 YUV；设置为0时，将写入一个帧Y。
3-1	保留的	保留的
4	WFF文件翻转	写入行线反转： 当设置为1时，行ID将被反转； 当设置为0时，行ID将保持正常状态。
6-5	保留的	保留的
7	WFF 最后一次调用 POP	写入FIFO出栈数据控制 当设置为1时，水平或垂直载荷起始地址将检查是否存在弹出 当设置为0时，将不检查水平或垂直载荷起始地址。

写入FIFO 10 REG S4_4B, R/W

	7	6	5	4	3	2	1	0
比特	保留的	WFF_VB_延迟			保留的	WFF_HB_延迟		

比特	名称	函数
2-0	WFF_HB_延迟	写入FIFO H定时可编程延迟：
3	保留的	保留的
6-4	WFF_VB_延迟	写入FIFO V时序可编程延迟：
7	保留的	保留的

READ FIFO 00 — REG S4_4D, R/W

	7	6	5	4	3	2	1	0
Bit	RFF_ENABLE	RFF_REQ_SEL		RFF_ADR_ADD_2	RFF_NEW_PAGE			

Bit	Name	Function
3-0	RFF_NEW_PAGE	**Read buffer page select from 1 to 16**

RFF_NEW_PAGE	Read buffer page
0	1
1	2
2	3
3	4
4	5
5	6
6	7
7	8
8	9
9	10
A	11
B	12
C	13
D	14
E	15
F	16

Bit	Name	Function
4	RFF_ADR_ADD_2	**Enable read FIFO address add by 2: Default 0 for added by 1** When set 1, read FIFO address will count by 2, When set 0, read FIFO address will count by 1.
6-5	RFF_REQ_SEL	**Enable read FIFO request mode**

RFF_REQ_SEL	RFFHREQ	RFFLREQ
00	0	Low request
01	0	High request
10	Low request	0
11	High request	Low request

Bit	Name	Function
7	RFF_ENABLE	**Enable Read FIFO** When set 1, read FIFO will be turned on; When set 0, read FIFO will be turned off.

READ FIFO 01 — REG S4_4E, R/W

	7	6	5	4	3	2	1	0
Bit	RESERVED		RFF_MASTER_FLAG					

Bit	Name	Function
5-0	RFF_MASTER_FLAG	**Master line flag [5:0]** Read FIFO policy master value: This field will define FIFO high request timing.
7-6	RESERVED	**RESERVED**

读取FIFO 00 REG S4_4D, R/W

	7	6	5	4	3	2	1	0
比特	射频功能启用	RFF_REQ_SEL		RFF_ADR_ADD_2	RFF 新页面			

比特	名称	函数
3-0	RFF 新页面	从1到16选择读取缓冲页面 RFF 新页面 / 读取缓冲页 0 / 1 1 / 2 2 / 3 3 / 4 4 / 5 5 / 6 6 / 7 7 / 8 8 / 9 9 / 10 A / 11 B / 12 C / 13 D / 14 E / 15 F / 16
4	RFF_ADR_ADD_2	启用FIFO地址加2读取：默认值为0（加1） 当设置为1时，读取FIFO地址将按2递增计数。 当设置为0时，读取FIFO地址将按1递增计数。
6-5	RFF_REQ_SEL	启用读FIFO请求模式 RFF_REQ_SEL / RFFHREQ / RFFLREQ 00 / 0 / 请求量低 01 / 0 / 高要求 10 / 请求量低 / 0 11 / 高要求 / 请求量低
7	射频功能启用	启用读FIFO 当设置为1时，将启用FIFO读取模式； 当设置为0时，读取FIFO功能将被关闭。

读取FIFO 01 REG S4_4E, R/W

	7	6	5	4	3	2	1	0
比特	保留的		RFF主标志					

比特	名称	函数
5-0	RFF主标志	主链标志[5:0] 读取FIFO策略主值： 该字段将定义FIFO高请求时序。
7-6	保留的	保留的

READ FIFO 02 REG S4_4F, R/W

	7	6	5	4	3	2	1	0
Bit	**RESERVED**		**RFF_GENERAL_FLAG**					

Bit	Name	Function
5-0	**RFF_GENERAL_FLAG**	**General line flag [5:0]** Read FIFO policy master value: This field will define FIFO low request timing.
7-6	**RESERVED**	**RESERVED**

READ FIFO 03 REG S4_50, R/W

	7	6	5	4	3	2	1	0
Bit	**RFF_LREQ_CUT**	**RFF_YUV_DEINTERLACE**	**RFF_LINE_FLIP**	**RESERVED**	**RFF_TST_REG**			

Bit	Name	Function
3-0	**RFF_TST_REG**	**General Test Logic [3:0]** Read FIFO test bus select.
4	**RESERVED**	**RESERVED**
5	**RFF_LINE_FLIP**	**Line ID Invert** When set 1, line ID will be inverted; When set 0, line ID will be normal.
6	**RFF_YUV_DEINTERLACE**	**Read FIFO YUV De-interlace** When set 1, Read FIFO will read Frame 2 YUV data in line = 1, line =0, read Frame 1 YUV data. When set 0, Read FIFO will read Frame 2 Y data in line = 1, line =0 , read Frame 1 Y data.
7	**RFF_LREQ_CUT**	**READ FIFO LOW REQUEST CUT ENABLE** Cut the read FIFO low request, only output high request to memory

读取FIFO 02 REG S4_4F, R/W

	7	6	5	4	3	2	1	0
比特	保留的		RFF_通用标志					

比特	名称	函数
5-0	RFF_通用标志	通用线路标志[5:0] 读取FIFO策略主值： 该字段将定义FIFO低电平请求的时序。
7-6	保留的	保留的

读取FIFO 03 REG S4_50, R/W

	7	6	5	4	3	2	1	0
比特	RFF_LREQ_CUT	RFF_YUV_DEINTERLACE	RFF_线路_FLIP	保留的	RFF_TST_REG			

比特	名称	函数
3-0	RFF_TST_REG	通用测试逻辑[3:0] 读取FIFO测试总线选择信号。
4	保留的	保留的
5	翻转RFF行	行ID反转 当设置为1时，行ID将被反转； 当设置为0时，行ID将保持正常。
6	RFF_YUV去隔行扫描	读取FIFO YUV 去隔行 当设置为1时，读取FIFO将读取帧2 YUV 数据（行=1、行=0），并读取帧1 YUV 数据。 当设置为0时，Read FIFO将读取第2帧Y数据（行=1，行=0），并读取第1帧Y数据。
7	RFF_LREQ_CUT	读取低优先级请求切断启用 将读取FIFO低电平请求截断，仅向存储器输出高电平请求

READ FIFO AND WRITE FIFO SHARED 00 — REG S4_51, R/W

	7	6	5	4	3	2	1	0
Bit	**RFF_WFF_STA_ADDR_A [7:0]**							

Bit	Name	Function
7-0	**RFF_WFF_STA_ADDR_A [7:0]**	**Read FIFO AND Write FIFO START Address buffer A** Start address buffer A [7:0], Mapping to 32bits width data bus field.

READ FIFO AND WRITE FIFO SHARED 01 — REG S4_52, R/W

	7	6	5	4	3	2	1	0
Bit	**RFF_WFF_STA_ADDR_A [15:8]**							

Bit	Name	Function
7-0	**RFF_WFF_STA_ADDR_A [15:8]**	**Read FIFO AND Write FIFO START Address Buffer A** Start address buffer A [15:8], Mapping to 32bits width data bus field.

READ FIFO AND WRITE FIFO SHARED 02 — REG S4_53, R/W

	7	6	5	4	3	2	1	0
Bit	**RESERVED**			**RFF_WFF_STA_ADDR_A [20:16]**				

Bit	Name	Function
4-0	**RFF_WFF_STA_ADDR_A [20:16]**	**Read FIFO and Write FIFO START Address Buffer A [20:16]** Start address buffer A [20:16], Mapping to 32bits width data bus field.
7-5	**RESERVED**	**RESERVED**

READ FIFO AND WRITE FIFO SHARED 03 — REG S4_54, R/W

	7	6	5	4	3	2	1	0
Bit	**RFF_WFF_STA_ADDR_B [7:0]**							

Bit	Name	Function
7-0	**RFF_WFF_STA_ADDR_B [7:0]**	**Read FIFO AND Write FIFO START Address Buffer B** Start address buffer B [7:0], Mapping to 32bits width data bus field.

读写FIFO共享 00 REG S4_51, R/W

比特	7	6	5	4	3	2	1	0
	RFF_WFF STA地址A [7:0]							

比特	名称	函数
7-0	RFF_WFF STA地址A [7:0]	读取FIFO与写入FIFO起始地址缓冲区A 起始地址缓冲区A [7:0]，映射至32位宽度数据总线字段。

读写FIFO共享 01 REG S4_52, R/W

比特	7	6	5	4	3	2	1	0
	RFF_WFF STA地址A [15:8]							

比特	名称	函数
7-0	RFF_WFF STA地址A [15:8]	读取FIFO与写入FIFO起始地址缓冲区A 起始地址缓冲区A [15:8]，映射至32位宽度数据总线字段。

读写FIFO共享 02 REG S4_53, R/W

比特	7	6	5	4	3	2	1	0
	保留的			RFF_WFF STA地址A [20:16]				

比特	名称	函数
4-0	RFF_WFF STA地址A [20:16]	读取FIFO与写入FIFO起始地址缓冲区A [20:16] 起始地址缓冲区A [20:16]，映射至32位宽度数据总线字段。
7-5	保留的	保留的

读写FIFO共享 03 REG S4_54, R/W

比特	7	6	5	4	3	2	1	0
	RFF_WFF_STA_ADDR_B [7:0]							

比特	名称	函数
7-0	RFF_WFF_STA_ADDR_B[7:0]	读取FIFO与写入FIFO起始地址缓冲区B 起始地址缓冲区B [7:0]，映射至32位宽度数据总线字段。

READ FIFO AND WRITE FIFO SHARED 04 — REG S4_55, R/W

	7	6	5	4	3	2	1	0
Bit	RFF_WFF_STA_ADDR_B [15:8]							

Bit	Name	Function
7-0	RFF_WFF_STA_ADDR_B [15:8]	**Read FIFO AND Write FIFO START Address Buffer B** Start address buffer B [15:8], Mapping to 32bits width data bus field.

READ FIFO AND WRITE FIFO SHARED 05 — REG S4_56, R/W

	7	6	5	4	3	2	1	0
Bit	RESERVED			RFF_WFF_STA_ADDR_B [20:16]				

Bit	Name	Function
4-0	RFF_WFF_STA_ADDR_B [20:16]	**Read FIFO AND Write FIFO START Address [20:16]** Start address buffer B [20:16], Mapping to 32 bits width data bus field.
7-5	RESERVED	**RESERVED**

READ FIFO AND WRITE FIFO SHARED 06 — REG S4_57, R/W

	7	6	5	4	3	2	1	0
Bit	RFF_WFF_OFFSET [7:0]							

Bit	Name	Function
7-0	RFF_WFF_OFFSET [7:0]	**Read FIFO and Write FIFO offset:** Offset [7:0] will determine next line start address, Mapping to 64bits width data bus field.

READ FIFO AND WRITE FIFO SHARED 07 — REG S4_58, R/W

	7	6	5	4	3	2	1	0
Bit	RESERVED						RFF_WFF_OFFSET [9:8]	

Bit	Name	Function
1-0	RFF_WFF_OFFSET [9:8]	**READ FIFO AND WRITE FIFO OFFSET [9:8]** Offset [9:8], will determine next horizontal line start address. Mapping to 64 bits width data bus field.
7-2	RESERVED	**RESERVED**

读写FIFO共享 04 REG S4_55, R/W

	7	6	5	4	3	2	1	0
比特	RFF_WFF_STA_ADDR_B [15:8]							

比特	名称	函数
7-0	RFF_WFF_STA_ADDR_B[15:8]	读取FIFO与写入FIFO起始地址缓冲区B 起始地址缓冲区B [15:8]，映射至32位宽度数据总线字段。

读写FIFO共享 05 REG S4_56, R/W

	7	6	5	4	3	2	1	0
比特	保留的			RFF_WFF_STA_ADDR_B [20:16]				

比特	名称	函数
4-0	RFF_WFF_STA_ADDR_B[20:16]	读取FIFO与写入FIFO起始地址[20:16] 起始地址缓冲区B [20:16]，映射至32位宽度数据总线字段。
7-5	保留的	保留的

读写FIFO共享 06 REG S4_57, R/W

	7	6	5	4	3	2	1	0
比特	RFF_WFF偏移量[7:0]							

比特	名称	函数
7-0	RFF_WFF偏移量[7:0]	读取FIFO与写入FIFO的偏移量： 偏移量[7:0]将决定下一行的起始地址。 映射到64位宽数据总线字段。

读写FIFO共享 07 REG S4_58, R/W

	7	6	5	4	3	2	1	0
比特	保留的						RFF_WFF偏移量[9:8]	

比特	名称	函数
1-0	RFF_WFF偏移量[9:8]	读取FIFO与写入FIFO偏移量[9:8] 偏移量[9:8]将确定下一行起始地址。映射至64位宽度的数据总线字段。
7-2	保留的	保留的

READ FIFO AND WRITE FIFO SHARED 08 — REG S4_59, R/W

	7	6	5	4	3	2	1	0
Bit	**RFF_FETCH_NUM [7:0]**							

Bit	Name	Function
7-0	**RFF_FETCH_NUM [7:0]**	**Fetch number [7:0] (READ FIFO USE ONLY)** This will determine to fetch the number of pixels from memory each horizontal line. Mapping to 64bits width data bus field.

READ FIFO AND WRITE FIFO SHARED 09 — REG S4_5A, R/W

	7	6	5	4	3	2	1	0
Bit	**RESERVED**						**RFF_FETCH_NUM [9:8]**	

Bit	Name	Function
1-0	**RFF_FETCH_NUM [9:8]**	**READ FIFO AND WRITE FIFO OFFSET [9:8]** Offset [9:8], will determine next horizontal line start address. Mapping to 64 bits width data bus field.
7-2	**RESERVED**	**RESERVED**

READ FIFO AND WRITE FIFO SHARED 10 — REG S4_5B, R/W

	7	6	5	4	3	2	1	0
Bit	**MEM_FF_TOP _FF_SEL**	**RESERVED**						

Bit	Name	Function
6-0	**RESERVED**	**RESERVED**
7	**MEM_FF_TOP_FF_SEL**	**All FIFO Status Output Enable** When set 1, all FIFO status output, can read FIFO status through test bus; When set 0, not FIFO status output.

读写FIFO共享 08 REG S4_59, R/W

比特	7	6	5	4	3	2	1	0
	RFF获取编号[7:0]							

比特	名称	函数
7-0	RFF获取编号[7:0]	获取第[7:0]个数据（仅限FIFO读取） 该指令用于确定从内存中获取每条水平线的像素数量，并将数据映射至64位宽度的数据总线字段。

读写FIFO共享 09 REG S4_5A，R/W

比特	7	6	5	4	3	2	1	0
	保留的						RFF获取编号[9:8]	

比特	名称	函数
1-0	RFF获取编号[9:8]	读取FIFO与写入FIFO偏移量[9:8] 偏移量[9:8]将确定下一行起始地址。映射至64位宽度的数据总线字段。
7-2	保留的	保留的

读写FIFO共享 10 REG S4_5B, R/W

比特	7	6	5	4	3	2	1	0
	MEM顶部过满_FF_SEL	保留的						

比特	名称	函数
6-0	保留的	保留的
7	MEM顶部FF选择	全FIFO状态输出使能 当设置为1时，所有FIFO状态输出均可通过测试总线读取FIFO状态；当设置为0时，不输出FIFO状态。

Chapter 08. VIDEO PROCESSOR REGISTERS

VDS_PROC 00 REG S3_00, R/W

	7	6	5	4	3	2	1	0
Bit	**VDS_SRESET**	**VDS_HALF_EN**	**VDS_VSCALE_BYPS**	**VDS_HSCALE_BYPS**	**VDS_FIELD_FLIP**	**VDS_DFIELD_EN**	**VDS_FIELDAB_EN**	**VDS_SYNC_EN**

Bit	Name	Function
0	VDS_SYNC_EN	**External sync enable, active high** This bit enable sync lock mode. vds_flock_en (1A[4]) / vds_sync_en / VDS timing 0 / 0 / Free run 0 / 1 / Sync lock 1 / X / Frame lock
1	VDS_FIELDAB_EN	**ABAB double field mode enable** In field double mode, when this bit is 1, VDS works in ABAB mode, otherwise it works in AABB mode.
2	VDS_DFIELD_EN	**Double field mode enable active high** This bit enable field double mode, ex, frame rate from 50Hz to 100Hz, or from 60Hz to 120Hz. When this bit is 1, the output timing is interlaced.
3	VDS_FIELD_FLIP	**Flip field control.** This bit is field flip control bit, it only used in interlace mode. When it is 1, it inverts the output field.
4	VDS_HSCALE_BYPS	**Horizontal scale up bypass control, active high** When this bit is 1, data will bypass horizontal scale up process.
5	VDS_VSCALE_BYPS	**Vertical scale up bypass control, active high** When this bit is 1, data will bypass vertical scale up process.
6	VDS_HALF_EN	**Horizontal scale up bypass control, active high**
7	VDS_SRESET	**Horizontal scale up bypass control, active high** When this bit is 1, it reset the VDS_PROC internal module ds_video_enhance,

第八章 . V ideo P rocessor R egisters

VDS_PROC 00 REG S3_00, R/W

	7	6	5	4	3	2	1	0
比特	VDS_S复位	VDS Half_恩	VDS_V尺度_BYPS	VDS_H尺度_BYPS	VDS字段_轻弹	VDS_DFIELD_恩	VDS字段B_EN	VDS同步EN

比特	名称	函数
0	VDS同步启用	外部同步已启用，处于高活跃状态 该位启用同步锁定模式。 vds群集启用(1A[4]) / vds同步启用 / VDS 定时 0 / 0 / 自由跑 0 / 1 / 同步锁定 1 / X / 帧锁定
1	VDS_FIELDAB_EN	ABAB 双场模式启用 在野外双模模式下，当该位为1时， VDS 以 ABAB 模式工作；否则以 AABB 模式工作。
2	VDS_DFIELD_EN	双场模式启用高电平有效 该位启用场双模式，例如帧率从50Hz到100Hz，或从60Hz到120Hz。当该位为1时，输出时序为隔行扫描。
3	VDS字段翻转	翻转场控 该位为场翻转控制位，仅在隔行扫描模式下使用。当该位为1时，将反转输出场。
4	VDS_HSCALE_BYPS	水平放大旁路控制，主动高 当该位为1时，数据将绕过水平缩放过程。
5	VDS_VSCALE_BYPS	垂直放大旁路控制，主动高 当该位为1时，数据将绕过垂直比例放大处理流程。
6	VDS半恩	水平放大旁路控制，主动高
7	VDS_S复位	水平放大旁路控制，主动高 当该位为1时，将重置VDS_PROC内部模块ds_video_enhance。

VDS_PROC 01 REG S3_01, R/W

	7	6	5	4	3	2	1	0
Bit	**VDS_HSYNC_RST [7:0]**							

Bit	Name	Function
7-0	**VDS_HSYNC_RST [7:0]**	**Internal Horizontal period control bit[7:0], Half of total pixels in field double mode.** This field contains horizontal total value minus 1. EX: Horizontal pixels is A, then HSYNC_RST[9:0] = A-1, in field double mode, HSYNC_RST[9:0] = (A/2 –1)

VDS_PROC 02 REG S3_02, R/W

	7	6	5	4	3	2	1	0
Bit	**VDS_VSYNC_RST [3:0]**				**VDS_HSYNC_RST [11:8]**			

Bit	Name	Function
3-0	**VDS_HSYNC_RST [11:8]**	**Internal Horizontal period control bit[7:0], Half of total pixels in field double mode.** This field contains horizontal total value minus 1. EX: Horizontal pixels is A, then HSYNC_RST[9:0] = A-1, in field double mode, HSYNC_RST[9:0] = (A/2 –1)
7-4	**VDS_VSYNC_RST [3:0]**	**Internal Vertical period control bit[3:0]** This field contains vertical total value minus 1.

VDS_PROC 03 REG S3_03, R/W

	7	6	5	4	3	2	1	0
Bit	**RESERVED**	**VDS_VSYNC_RST [10:4]**						

Bit	Name	Function
6-0	**VDS_VSYNC_RST [10:4]**	**Internal Vertical period control bit[10:4]** This field contains vertical total value minus 1.
7	**RESERVED**	

VDS_PROC 01 REG S3_01, R/W

比特	7	6	5	4	3	2	1	0
	VDS_HSYNC_RST [7:0]							

比特	名称	函数
7-0	VDS_HSYNC_RST [7:0]	**内部水平周期控制位[7:0]，场双模式下总像素数的一半。** 该字段包含水平总值减1。 例如：水平像素为A，则在场双模式下，HSYNC_RST[9:0] = A-1；若采用其他模式，HSYNC_RST[9:0] = (A/2 −1)

VDS_PROC 02 REG S3_02, R/W

比特	7	6	5	4	3	2	1	0
	VDS_VSYNC_RST [3:0]				VDS_HSYNC_RST [11:8]			

比特	名称	函数
3-0	VDS_HSYNC_RST [11:8]	**内部水平周期控制位[7:0]，场双模式下总像素数的一半。** 该字段包含水平总值减1。 例如：水平像素为A，则在场双模式下，HSYNC_RST[9:0] = A-1；若采用其他模式，HSYNC_RST[9:0] = (A/2 −1)
7-4	VDS_VSYNC_RST [3:0]	**内部垂直周期控制位[3:0]** 该字段包含垂直总值减1。

VDS_PROC 03 REG S3_03, R/W

比特	7	6	5	4	3	2	1	0
	保留的	VDS_VSYNC_RST [10:4]						

比特	名称	函数
6-0	VDS_VSYNC_RST [10:4]	**内部垂直周期控制位[10:4]** 该字段包含垂直总值减1。
7	保留的	

VDS_PROC 04 — REG S3_04, R/W

	7	6	5	4	3	2	1	0
Bit	**VDS_HB_ST [7:0]**							

Bit	Name	Function
7-0	**VDS_HB_ST [9:8]**	**Horizontal blanking start position control bit[7:0]** This field is used to program horizontal blanking stop position, this blanking is used to get data from memory.

VDS_PROC 05 — REG S3_05, R/W

	7	6	5	4	3	2	1	0
Bit	**VDS_HB_SP [3:0]**				**VDS_HB_ST [11:8]**			

Bit	Name	Function
3-0	**VDS_HB_ST [3:0]**	**Horizontal blanking stop position control bit[11:8]** This field is used to program horizontal blanking start position, this blanking is used to get data from memory.
7-4	**VDS_HB_SP [3:0]**	**Horizontal blanking stop position control bit[3:0]** This field is used to program horizontal blanking stop position, this blanking is used to get data from memory.

VDS_PROC 06 — REG S3_06, R/W

	7	6	5	4	3	2	1	0
Bit	**VDS_HB_SP [11:4]**							

Bit	Name	Function
7-0	**VDS_HB_SP [11:4]**	**Horizontal blanking stop position control bit[3:0]** This field is used to program horizontal blanking stop position, this blanking is used to get data from memory.

VDS_PROC 07 — REG S3_07, R/W

	7	6	5	4	3	2	1	0
Bit	**VDS_VB_ST [7:0]**							

Bit	Name	Function
7-0	**VDS_VB_ST [7:0]**	**Vertical blanking start position control bit[7:0]** This field is used to program vertical blanking start position.

VDS_PROC 04 REG S3_04, R/W

比特	7	6	5	4	3	2	1	0
	VDS_HB_ST [7:0]							

比特	名称	函数
7-0	VDS_HB_ST [9:8]	水平消隐起始位置控制位[7:0] 该字段用于设定水平消隐停止位置，该消隐操作用于从存储器中获取数据。

VDS_PROC 05 REG S3_05, R/W

比特	7	6	5	4	3	2	1	0
	VDS_HB_SP [3:0]				VDS_HB_ST [11:8]			

比特	名称	函数
3-0	VDS_HB_ST [3:0]	水平消隐停止位置控制位[11:8] 该字段用于设定水平消隐起始位置，该消隐操作用于从存储器中获取数据。
7-4	VDS_HB_SP [3:0]	水平消隐停止位置控制位[3:0] 该字段用于设定水平消隐停止位置，该消隐操作用于从存储器中获取数据。

VDS_PROC 06 REG S3_06, R/W

比特	7	6	5	4	3	2	1	0
	VDS_HB_SP [11:4]							

比特	名称	函数
7-0	VDS_HB_SP [11:4]	水平消隐停止位置控制位[3:0] 该字段用于设定水平消隐停止位置，该消隐操作用于从存储器中获取数据。

VDS_PROC 07 REG S3_07, R/W

比特	7	6	5	4	3	2	1	0
	VDS_VB_ST [7:0]							

比特	名称	函数
7-0	VDS_VB_ST [7:0]	垂直消隐起始位置控制位[7:0] 该字段用于设定垂直消隐的起始位置。

VDS_PROC 08 — REG S3_08, R/W

	7	6	5	4	3	2	1	0
Bit	**VDS_VB_SP [3:0]**				**RESERVED**	**VDS_VB_ST [10:8]**		

Bit	Name	Function
2-0	**VDS_VB_ST [10:8]**	**Vertical blanking start position control bit[10:8]** This field is used to program vertical blanking start position.
3	**RESERVED**	
7-4	**VDS_VB_SP [3:0]**	**Vertical blanking stop position control bit[3:0]** This field is used to program vertical blanking stop position.

VDS_PROC 09 — REG S3_09, R/W

	7	6	5	4	3	2	1	0
Bit	**RESERVED**	**VDS_VB_SP [10:4]**						

Bit	Name	Function
6-0	**VDS_VB_SP [10:4]**	**Vertical blanking stop position control bit[10:4]** This field is used to program vertical blanking stop position.
7	**RESERVED**	

VDS_PROC 10 — REG S3_0A, R/W

	7	6	5	4	3	2	1	0
Bit	**VDS_HS_ST [7:0]**							

Bit	Name	Function
7-0	**VDS_HS_ST [7:0]**	**Horizontal sync start position control bit [7:0]** This field is used to program horizontal sync start position.

VDS_PROC 08 REG S3_08, R/W

	7	6	5	4	3	2	1	0
比特	VDS_VB_SP [3:0]				保留的	VDS_VB_ST [10:8]		

比特	名称	函数
2-0	VDS_VB_ST [10:8]	垂直消隐起始位置控制位[10:8] 该字段用于设定垂直消隐的起始位置。
3	保留的	
7-4	VDS_VB_SP [3:0]	垂直消隐停止位置控制位[3:0] 该字段用于设定垂直消隐停止位置。

VDS_PROC 09 REG S3_09, R/W

	7	6	5	4	3	2	1	0
比特	保留的	VDS_VB_SP [10:4]						

比特	名称	函数
6-0	VDS_VB_SP [10:4]	垂直消隐停止位置控制位[10:4] 该字段用于设定垂直消隐停止位置。
7	保留的	

VDS_PROC 10 REG S3_0A，R/W

	7	6	5	4	3	2	1	0
比特	VDS_HS_ST [7:0]							

比特	名称	函数
7-0	VDS_HS_ST [7:0]	水平同步起始位置控制位[7:0] 该字段用于设定水平同步的起始位置。

VDS_PROC 11 REG S3_0B, R/W

	7	6	5	4	3	2	1	0
Bit	**VDS_HS_SP [3:0]**				**VDS_HS_ST [11:8]**			

Bit	Name	Function
3-0	**VDS_HS_ST [11:8]**	**Horizontal sync start position control bit [7:0]** This field is used to program horizontal sync start position.
7-4	**VDS_HS_SP [3:0]**	**Horizontal sync stop position control bit [3:0]** This field is used to program horizontal sync stop position.

VDS_PROC 12 REG S3_0C, R/W

	7	6	5	4	3	2	1	0
Bit	**VDS_HS_SP [11:4]**							

Bit	Name	Function
7-0	**VDS_HS_SP [11:4]**	**Horizontal sync stop position control bit [11:4]** This field is used to program horizontal sync stop position.

VDS_PROC 13 REG S3_0D, R/W

	7	6	5	4	3	2	1	0
Bit	**VDS_VS_ST [7:0]**							

Bit	Name	Function
7-0	**VDS_VS_ST [7:0]**	**Vertical sync start position control bit [7:0]** This field is used to program vertical sync start position.

VDS_PROC 11 REG S3_0B, R/W

	7	6	5	4	3	2	1	0
比特	VDS_HS_SP [3:0]				VDS_HS_ST [11:8]			

比特	名称	函数
3-0	VDS_HS_ST [11:8]	水平同步起始位置控制位[7:0] 该字段用于设定水平同步的起始位置。
7-4	VDS_HS_SP [3:0]	水平同步停止位置控制位[3:0] 该字段用于设定水平同步停止位置。

VDS_PROC 12 REG S3_0C, R/W

	7	6	5	4	3	2	1	0
比特	VDS_HS_SP [11:4]							

比特	名称	函数
7-0	VDS_HS_SP [11:4]	水平同步停止位置控制位[11:4] 该字段用于设定水平同步停止位置。

VDS_PROC 13 REG S3_0D, R/W

	7	6	5	4	3	2	1	0
比特	VDS_VS_ST [7:0]							

比特	名称	函数
7-0	VDS_VS_ST [7:0]	垂直同步起始位置控制位[7:0] 该字段用于设定垂直同步的起始位置。

VDS_PROC 14 REG S3_0E, R/W

	7	6	5	4	3	2	1	0
Bit	**VDS_VS_SP [3:0]**				**RESERVED**	**VDS_VS_ST [10:8]**		

Bit	Name	Function
2-0	**VDS_VS_ST [10:8]**	**Vertical sync start position control bit [10:8]** This field is used to program vertical sync start position.
3	**RESERVED**	
7-4	**VDS_VS_SP [3:0]**	**Vertical sync stop position control bit [3:0]** This field is used to program vertical sync stop position.

VDS_PROC 15 REG S3_0F, R/W

	7	6	5	4	3	2	1	0
Bit	**RESERVED**	**VDS_VS_SP [10:4]**						

Bit	Name	Function
6-0	**VDS_VS_SP [10:4]**	**Vertical sync stop position control bit [10:4]** This field is used to program vertical sync stop position.
7	**RESERVED**	

VDS_PROC 16 REG S3_10, R/W

	7	6	5	4	3	2	1	0
Bit	**VDS_DIS_HB_ST [7:0]**							

Bit	Name	Function
7-0	**VDS_DIS_HB_ST [7:0]**	**Final display horizontal blanking start position control bit [7:0]** This field contains final display horizontal blanking start position control, this blanking is used to clean the output data in blanking.

VDS_PROC 14 REG S3_0E, R/W

	7	6	5	4	3	2	1	0
比特	VDS_VS_SP [3:0]				保留的	VDS_VS_ST [10:8]		

比特	名称	函数
2-0	VDS_VS_ST [10:8]	垂直同步起始位置控制位[10:8] 该字段用于设定垂直同步的起始位置。
3	保留的	
7-4	VDS_VS_SP [3:0]	垂直同步停止位置控制位[3:0] 该字段用于设定垂直同步停止位置。

VDS_PROC 15 REG S3_0F, R/W

	7	6	5	4	3	2	1	0
比特	保留的	VDS_VS_SP [10:4]						

比特	名称	函数
6-0	VDS_VS_SP [10:4]	垂直同步停止位置控制位[10:4] 该字段用于设定垂直同步停止位置。
7	保留的	

VDS_PROC 16 REG S3_10, R/W

	7	6	5	4	3	2	1	0
比特	VDS_DIS_HB_ST [7:0]							

比特	名称	函数
7-0	VDS_DIS_HB_ST [7:0]	最终显示水平消隐起始位置控制位[7:0] 该字段包含最终显示水平消隐起始位置的控制，该消隐用于清除输出数据中的空白部分。

VDS_PROC 17 REG S3_11, R/W

	7	6	5	4	3	2	1	0
Bit	**VDS_DIS_HB_SP [3:0]**				**VDS_DIS_HB_ST [11:8]**			

Bit	Name	Function
3-0	**VDS_DIS_HB_ST [11:8]**	**Final display horizontal blanking start position control bit [11:8]** This field contains final display horizontal blanking start position control, this blanking is used to clean the output data in blanking.
7-4	**VDS_DIS_HB_SP [3:0]**	**Final display horizontal blanking stop position control bit [3:0]** This field contains final display horizontal blanking stop position control, this blanking is used to clean the output data in blanking.

VDS_PROC 18 REG S3_12, R/W

	7	6	5	4	3	2	1	0
Bit	**VDS_DIS_HB_SP [11:4]**							

Bit	Name	Function
7-0	**VDS_DIS_HB_SP [11:4]**	**Final display horizontal blanking stop position control bit [11:4]** This field contains final display horizontal blanking stop position control, this blanking is used to clean the output data in blanking.

VDS_PROC 19 REG S3_13, R/W

	7	6	5	4	3	2	1	0
Bit	**VDS_DIS_VB_ST [7:0]**							

Bit	Name	Function
7-0	**VDS_DIS_VB_ST [7:0]**	**Final display vertical blanking start position control bit [7:0]** This field contains final display vertical blanking start position control, this blanking is used to clean the output data in blanking.

VDS_PROC 17 REG S3_11, R/W

	7	6	5	4	3	2	1	0
比特	VDS_DIS_HB_SP [3:0]				VDS_DIS_HB_ST [11:8]			

比特	名称	函数
3-0	VDS_DIS_HB_ST [11:8]	最终显示水平消隐起始位置控制位[11:8] 该字段包含最终显示水平消隐起始位置的控制，该消隐用于清除输出数据中的空白部分。
7-4	VDS_DIS_HB_SP [3:0]	最终显示水平消隐停止位置控制位[3:0] 该字段包含最终显示水平消隐停止位置控制，该消隐用于清除输出数据中的空白。

VDS_PROC 18 REG S3_12, R/W

	7	6	5	4	3	2	1	0
比特	VDS_DIS_HB_SP [11:4]							

比特	名称	函数
7-0	VDS_DIS_HB_SP [11:4]	最终显示水平消隐停止位置控制位[11:4] 该字段包含最终显示水平消隐停止位置控制，该消隐用于清除输出数据中的空白。

VDS_PROC 19 REG S3_13, R/W

	7	6	5	4	3	2	1	0
比特	VDS_DIS_VB_ST [7:0]							

比特	名称	函数
7-0	VDS_DIS_VB_ST [7:0]	最终显示垂直消隐起始位置控制位[7:0] 该字段包含最终显示垂直消隐起始位置的控制，该消隐用于清除输出数据中的空白部分。

VDS_PROC 20 REG S3_14, R/W

	7	6	5	4	3	2	1	0
Bit	VDS_DIS_VB_SP [3:0]				RESERVED	VDS_DIS_VB_ST [10:8]		

Bit	Name	Function
2-0	VDS_DIS_VB_ST [10:8]	**Final display vertical blanking start position control bit [10:8]** This field contains final display vertical blanking start position control, this blanking is used to clean the output data in blanking.
3	RESERVED	
7-4	VDS_DIS_VB_SP [3:0]	**Final display vertical blanking stop position control bit [3:0]** This field contains final display vertical blanking stop position control, this blanking is used to clean the output data in blanking.

VDS_PROC 21 REG S3_15, R/W

	7	6	5	4	3	2	1	0
Bit	RESERVED	VDS_DIS_VB_SP [10:4]						

Bit	Name	Function
6-0	VDS_DIS_VB_SP [10:4]	**Final display vertical blanking stop position control bit [10:4]** This field contains final display vertical blanking stop position control, this blanking is used to clean the output data in blanking.
7	RESERVED	

VDS_PROC 22 REG S3_16, R/W

	7	6	5	4	3	2	1	0
Bit	VDS_HSCALE [7:0]							

Bit	Name	Function
7-0	VDS_HSCALE [7:0]	**Horizontal scaling coefficient bit [7:0]** This field indicates the ratio of scaling up. HSCALE = 1024 * (resolution of input) / (resolution of output) EX: 720 * 480 → 800 * 480, HSCALE = 1024 * 720 / 800

VDS_PROC 20 REG S3_14, R/W

	7	6	5	4	3	2	1	0
比特	VDS_DIS_VB_SP [3:0]				保留的	VDS_DIS_VB_ST [10:8]		

比特	名称	函数
2-0	VDS_DIS_VB_ST [10:8]	最终显示垂直消隐起始位置控制位[10:8] 该字段包含最终显示垂直消隐起始位置的控制，该消隐用于清除输出数据中的空白部分。
3	保留的	
7-4	VDS_DIS_VB_SP [3:0]	最终显示垂直消隐停止位置控制位[3:0] 该字段包含最终显示垂直消隐停止位置的控制，该消隐用于清除输出数据中的空白。

VDS_PROC 21 REG S3_15, R/W

	7	6	5	4	3	2	1	0
比特	保留的	VDS_DIS_VB_SP [10:4]						

比特	名称	函数
6-0	VDS_DIS_VB_SP [10:4]	最终显示垂直消隐停止位置控制位[10:4] 该字段包含最终显示垂直消隐停止位置的控制，该消隐用于清除输出数据中的空白。
7	保留的	

VDS_PROC 22 REG S3_16, R/W

	7	6	5	4	3	2	1	0
比特	VDS_HSCALE [7:0]							

比特	名称	函数
7-0	VDS_HSCALE [7:0]	水平缩放系数位[7:0] 该字段表示放大比例。 HSCALE = 1024 *（输入分辨率）/（输出分辨率） EX: 720 * 480 → 800 * 480, HSCALE = 1024 * 720 / 800

VDS_PROC 23 REG S3_17, R/W

	7	6	5	4	3	2	1	0
Bit	**VDS_VSCALE [3:0]**				**RESERVED**		**VDS_HSCALE [9:8]**	

Bit	Name	Function
1-0	**VDS_HSCALE [9:8]**	**Horizontal scaling coefficient bit [9:8]** This field indicates the ratio of scaling up. HSCALE = 1024 * (resolution of input) / (resolution of output) EX: 720 * 480 → 800 * 480, HSCALE = 1024 * 720 / 800
3-2	**RESERVED**	
7-4	**VDS_VSCALE[3:0]**	**Vertical scaling up coefficient bit [3:0]** This field indicates the ratio of vertical scaling up. VSCALE = 1024 * (resolution of input / resolution of output) EX: 720*480 → 720*576, VSCALE = 1024 * 480 /576

VDS_PROC 24 REG S3_18, R/W

	7	6	5	4	3	2	1	0
Bit	**RESERVED**		**VDS_VSCALE [9:4]**					

Bit	Name	Function
6-0	**VDS_VSCALE[9:4]**	**Vertical scaling up coefficient bit [9:4]** This field indicates the ratio of vertical scaling up. VSCALE = 1024 * (resolution of input / resolution of output) EX: 720*480 → 720*576, VSCALE = 1024 * 480 /576
7	**RESERVED**	

VDS_PROC 23 REG S3_17, R/W

	7	6	5	4	3	2	1	0
比特	VDS_VSCALE [3:0]				保留的		VDS_HSCALE [9:8]	

比特	名称	函数
1-0	VDS_HSCALE [9:8]	**水平缩放系数位[9:8]** 该字段表示放大比例。 HSCALE = 1024 *（输入分辨率）/（输出分辨率） EX: 720 * 480 → 800 * 480, HSCALE = 1024 * 720 / 800
3-2	保留的	
7-4	VDS_VSCALE[3:0]	**垂直缩放系数位[3:0]** 该字段表示垂直缩放比例。 VSCALE = 1024 *（输入分辨率 / 输出分辨率） EX：720*480→ 720*576, VSCALE = 1024 * 480 /576

VDS_PROC 24 REG S3_18, R/W

	7	6	5	4	3	2	1	0
比特	保留的		VDS_VSCALE [9:4]					

比特	名称	函数
6-0	VDS_VSCALE[9:4]	**垂直缩放系数位[9:4]** 该字段表示垂直缩放比例。 VSCALE = 1024 *（输入分辨率 / 输出分辨率） EX：720*480→ 720*576, VSCALE = 1024 * 480 /576
7	保留的	

VDS_PROC 25 REG S3_19, R/W

	7	6	5	4	3	2	1	0
Bit	**VDS_FRAME_RST [7:0]**							

Bit	Name	Function
7-0	**VDS_FRAME_RST [7:0]**	**Frame reset period control bit [7:0]** This field indicates how many frames VSD_PROC locked at each time, it based on the input vertical sync. EX: FRAME_RST=4, this means VDS_PROC will lock every 5 frames, (This frame number is counts at every input vertical sync, the frame number of VDS_PROC output maybe different)

VDS_PROC 26 REG S3_1A, R/W

	7	6	5	4	3	2	1	0
Bit	**VDS_FID_RST**	**VDS_FID_AA_DLY**	**VDS_FREERUN_FID**	**VDS_FLOCK_EN**	**RESERVED**		**VDS_FRAME_RST [9:8]**	

Bit	Name	Function
1-0	**VDS_FRAME_RST [9:8]**	**Frame reset period control bit [9:8]** This field indicates how many frames VSD_PROC locked at each time, it based on the input vertical sync. EX: FRAME_RST=4, this means VDS_PROC will lock every 5 frames, (This frame number is counts at every input vertical sync, the frame number of VDS_PROC output maybe different)
3-2	**RESERVED**	
4	**VDS_FLOCK_EN**	**Frame lock enable, active high** This bit enables the frame lock mode, when this bit is 1, VDS_PROC output timing will lock with its input timing (from INPUT_FORMATTER) at every 2 or more frames.
5	**VDS_FREERUN_FID**	**Enable internal free run field index generation, active high** When this bit is 1, the output field index is internal free run field, otherwise the output field index is based on input field index.
6	**VDS_FID_AA_DLY**	**Enable internal free run AABB field delay 1 frame, active high** When this bit is 1, the internal free run AABB field will delay 1 frame.
7	**VDS_FID_RST**	**Enable internal free run field index reset, active high** When this bit is 1, internal free run field index will reset at every frame number is 0.

VDS_PROC 25 REG S3_19, R/W

	7	6	5	4	3	2	1	0
比特	VDS帧恢复[7:0]							

比特	名称	函数
7-0	VDS帧恢复[7:0]	帧复位周期控制位[7:0] 该字段表示VSD_PROC在每个时间点锁定的帧数，其计算基于输入的垂直同步信号。 例如：FRAME_RST=4，表示VDS_PROC每5帧锁定一次（该帧号在每次输入垂直同步时计数，VDS_PROC输出的帧号可能不同）

VDS_PROC 26 REG S3_1A，R/W

	7	6	5	4	3	2	1	0
比特	VDS_FID_RST	VDS_FID_AA_每日	VDS_FREERUN_FID	VDS群集EN	保留的		VDS帧恢复[9:8]	

比特	名称	函数
1-0	VDS_FRAME_RST [9:8]	帧复位周期控制位[9:8] 该字段表示VSD_PROC在每个时间点锁定的帧数，其计算基于输入的垂直同步信号。 例如：FRAME_RST=4，表示VDS_PROC每5帧锁定一次（该帧号在每次输入垂直同步时计数，VDS_PROC输出的帧号可能不同）
3-2	保留的	
4	VDS群集启用	帧锁定启用，高电平有效 该位用于启用帧锁定模式，当该位为1时，VDS_PROC输出时序将与输入时序（来自INPUT_FORMATTER）在每2帧或更多帧时保持同步。
5	VDS_FREERUN_FID	启用内部自由运行字段索引生成，高激活 当该位为1时，输出字段索引为内部自由运行字段；否则，输出字段索引基于输入字段索引。
6	VDS_FID_AA_DLY	启用内部自由运行 AABB 字段延迟1帧，高电平有效 当该位为1时，内部自由运行 AABB 字段将延迟1帧。
7	VDS_FID_RST	启用内部自由运行字段索引复位，高电平有效 当该位为1时，内部自由运行字段索引将在每帧编号为0时重置。

VDS_PROC 27 REG S3_1B, R/W

	7	6	5	4	3	2	1	0
Bit	**VDS_FR_SELECT [7:0]**							

Bit	Name	Function
7-0	**VDS_FR_SELECT [7:0]**	**Frame size select control bit [7:0]** FR_SELECT[2n+1:2n] is for frame n selection. 0 select VSYNC_RST; 1 select VSYNC_SIZE1; 2 select VSYNC_SIZE2.

VDS_PROC 28 REG S3_1C, R/W

	7	6	5	4	3	2	1	0
Bit	**VDS_FR_SELECT [15:8]**							

Bit	Name	Function
7-0	**VDS_FR_SELECT [15:8]**	**Frame size select control bit [15:8]** FR_SELECT[2n+1:2n] is for frame n selection. 0 select VSYNC_RST; 1 select VSYNC_SIZE1; 2 select VSYNC_SIZE2.

VDS_PROC 29 REG S3_1D, R/W

	7	6	5	4	3	2	1	0
Bit	**VDS_FR_SELECT [23:16]**							

Bit	Name	Function
7-0	**VDS_FR_SELECT [23:16]**	**Frame size select control bit [23:16]** FR_SELECT[2n+1:2n] is for frame n selection. 0 select VSYNC_RST; 1 select VSYNC_SIZE1; 2 select VSYNC_SIZE2.

VDS_PROC 30 REG S3_1E, R/W

	7	6	5	4	3	2	1	0
Bit	**VDS_FR_SELECT [31:24]**							

Bit	Name	Function
7-0	**VDS_FR_SELECT [31:24]**	**Frame size select control bit [31:24]** FR_SELECT[2n+1:2n] is for frame n selection. 0 select VSYNC_RST; 1 select VSYNC_SIZE1; 2 select VSYNC_SIZE2.

VDS_PROC 27 REG S3_1B, R/W

	7	6	5	4	3	2	1	0
比特	VDS_FR_SELECT [7:0]							

比特	名称	函数
7-0	VDS_FR_SELECT [7:0]	帧尺寸选择控制位[7:0] FR_SELECT[2n+1:2n]用于帧n的选择。0选择VSYNC_RST；1选择 VSYNC_SIZE 1；2选择 VSYNC_SIZE2 。

VDS_PROC 28 REG S3_1C, R/W

	7	6	5	4	3	2	1	0
比特	VDS_FR_SELECT [15:8]							

比特	名称	函数
7-0	VDS_FR_SELECT [15:8]	帧尺寸选择控制位[15:8] FR_SELECT[2n+1:2n]用于帧n的选择。0选择VSYNC_RST；1选择 VSYNC_SIZE 1；2选择 VSYNC_SIZE2 。

VDS_PROC 29 REG S3_1D, R/W

	7	6	5	4	3	2	1	0
比特	VDS_FR_SELECT [23:16]							

比特	名称	函数
7-0	VDS_FR_SELECT [23:16]	帧尺寸选择控制位[23:16] FR_SELECT[2n+1:2n]用于帧n的选择。0选择VSYNC_RST；1选择 VSYNC_SIZE 1；2选择 VSYNC_SIZE2 。

VDS_PROC 30 REG S3_1E, R/W

	7	6	5	4	3	2	1	0
比特	VDS_FR_SELECT [31:24]							

比特	名称	函数
7-0	VDS_FR_SELECT [31:24]	帧尺寸选择控制位[31:24] FR_SELECT[2n+1:2n]用于帧n的选择。0选择VSYNC_RST；1选择 VSYNC_SIZE 1；2选择 VSYNC_SIZE2 。

VDS_PROC 31 REG S3_1F, R/W

	7	6	5	4	3	2	1	0
Bit	RESERVED		VDS_EN_FR_NUM_RST	VDS_DIF_FR_SEL_EN	VDS_FRAME_NO [3:0]			

Bit	Name	Function
3-0	VDS_FRAME_NO [3:0]	**Programmable repeat frame number control bit [3:0]** This field defines the repeated frame number, EX: if frame_no = 2, then the frame will repeat every 3 frame.

VDS_FRAME_NO [3:0]				repeat num
0	0	0	0	1
0	0	0	1	2
0	0	1	0	3
0	0	1	1	4
0	1	0	0	5
0	1	0	1	6
0	1	1	0	7
0	1	1	1	8
1	0	0	0	9
1	0	0	1	10
1	0	1	0	11
1	0	1	1	12
1	1	0	0	13
1	1	0	1	14
1	1	1	0	15
1	1	1	1	16

Bit	Name	Function
4	VDS_DIF_FR_SEL_EN	**Enable the different frame size, active high** When this bit is 1, VDS_PROC can generate a sequence of different frame size.
5	VDS_EN_FR_NUM_RST	**Enable frame number reset, active high** When this bit is 1, frame number will be reset to 1 when frame lock is occur.
7-6	RESERVED	

VDS_PROC 32 REG S3_20, R/W

	7	6	5	4	3	2	1	0
Bit	VDS_VSYN_SIZE1 [7:0]							

Bit	Name	Function
7-0	VDS_VSYN_SIZE1 [7:0]	**Programmable vertical total size 1 control bit [7:0]** This field contains the vertical total line number minus 1. It can be the same as vsync_rst and vsync_size2, it also can different with them, and it can be used to define different frame size.

VDS_PROC 31 REG S3_1F, R/W

	7	6	5	4	3	2	1	0
比特	保留的		VDS_EN_FR_NU M_ RST	VDS_DIF_FR_ SEL_EN	VDS帧编号[3:0]			

比特	名称	函数
3-0	VDS帧编号[3:0]	可编程重复帧号控制位[3:0] 该字段定义重复帧编号，例如：若frame_no=2，则该帧将每3帧重复一次。
4	VDS_DIF_FR_SEL_EN	启用不同帧尺寸，高激活 当该位为1时，VDS_PROC可生成一系列不同帧尺寸的序列。
5	VDS_EN_FR_NUM_RST	启用帧数重置，高电平有效 当该位为1时，帧锁定发生时帧号将重置为1。
7-6	保留的	

VDS帧编号[3:0]				重复次数
0	0	0	0	1
0	0	0	1	2
0	0	1	0	3
0	0	1	1	4
0	1	0	0	5
0	1	0	1	6
0	1	1	0	7
0	1	1	1	8
1	0	0	0	9
1	0	0	1	10
1	0	1	0	11
1	0	1	1	12
1	1	0	0	13
1	1	0	1	14
1	1	1	0	15
1	1	1	1	16

VDS_PROC 32 REG S3_20, R/W

	7	6	5	4	3	2	1	0
比特	VDS_VSYN_SIZE1 [7:0]							

比特	名称	函数
7-0	VDS_VSYN_SIZE1 [7:0]	可编程垂直总尺寸1控制位[7:0] 该字段包含垂直总线线号减1的值。它可以与vsync_rst和 vsync_size2 相同，也可以与它们不同，还可用于定义不同的帧尺寸。

VDS_PROC 33 REG S3_21, R/W

	7	6	5	4	3	2	1	0
Bit	**RESERVED**					**VDS_VSYN_SIZE1 [10:8]**		

Bit	Name	Function
2-0	**VDS_VSYN_SIZE1 [10:8]**	**Programmable vertical total size 1 control bit [10:8]** This field contains the vertical total line number minus 1. It can be the same as vsync_rst and vsync_size2, it also can different with them, and it can be used to define different frame size.
7-3	**RESERVED**	

VDS_PROC 34 REG S3_22, R/W

	7	6	5	4	3	2	1	0
Bit	**VDS_VSYN_SIZE2 [7:0]**							

Bit	Name	Function
7-0	**VDS_VSYN_SIZE2 [7:0]**	**Programmable vertical total size 2 control bit [7:0]** This field contains the vertical total line number minus 1. It can be the same as vsync_rst and vsync_size1, it also can different with them, and it can be used to define different frame size.

VDS_PROC 35 REG S3_23, R/W

	7	6	5	4	3	2	1	0
Bit	**RESERVED**					**VDS_VSYN_SIZE2 [10:8]**		

Bit	Name	Function
2-0	**VDS_VSYN_SIZE2 [10:8]**	**Programmable vertical total size 2 control bit [10:8]** This field contains the vertical total line number minus 1. It can be the same as vsync_rst and vsync_size1, it also can different with them, and it can be used to define different frame size.
7-4	**RESERVED**	

VDS_PROC 33 REG S3_21, R/W

	7	6	5	4	3	2	1	0
比特	保留的					VDS_VSYN_SIZE1 [10:8]		

比特	名称	函数
2-0	VDS_VSYN_SIZE1 [10:8]	可编程垂直总尺寸1控制位[10:8] 该字段包含垂直总线线号减1的值。它可以与vsync_rst和 vsync_size2 相同，也可以与它们不同，还可用于定义不同的帧尺寸。
7-3	保留的	

VDS_PROC 34 REG S3_22, R/W

	7	6	5	4	3	2	1	0
比特	VDS_VSYN_SIZE2 [7:0]							

比特	名称	函数
7-0	VDS_VSYN_SIZE2 [7:0]	可编程垂直总尺寸2控制位[7:0] 该字段包含垂直总线线号减1的值。它可以与vsync_rst和 vsync_size1 相同，也可以与它们不同，还可用于定义不同的帧尺寸。

VDS_PROC 35 REG S3_23, R/W

	7	6	5	4	3	2	1	0
比特	保留的					VDS_VSYN_SIZE2 [10:8]		

比特	名称	函数
2-0	VDS_VSYN_SIZE2 [10:8]	可编程垂直总尺寸2控制位[10:8] 该字段包含垂直总线线号减1的值。它可以与vsync_rst和 vsync_size1 相同，也可以与它们不同，还可用于定义不同的帧尺寸。
7-4	保留的	

VDS_PROC 36 REG S3_24, R/W

	7	6	5	4	3	2	1	0
Bit	**VDS_WEN_DELAY**		**VDS_Y_DELAY**		**VDS_TAP6_BYPS**	**VDS_V_DELAY**	**VDS_U_DELAY**	**VDS_UV_FLIP**

Bit	Name	Function
0	**VDS_UV_FLIP**	**422 to 444 conversion UV flip control** This bit is used to flip UV, when this bit is 1, UV position will be flipped.
1	**VDS_U_DELAY**	**UV 422 to 444 conversion U delay** When this bit is 1, U will delay 1 clock, otherwise, no delay for internal pipe.
2	**VDS_V_DELAY**	**UV 422 to 444 conversion V delay** When this bit is 1, V will delay 1 clock, otherwise, no delay for internal pipe.
3	**VDS_TAP6_BYPS**	**Tap6 filter in 422 to 444 conversion bypass control, active high** This bit is the UV interpolation filter enable control; when this bit is 1, UV bypass the filter
5-4	**VDS_Y_DELAY**	**Y compensation delay control bit [1:0] in 422 to 444 conversion** To compensation the pipe of UV, program this field can delay Y from 1 to 4 clocks. **VDS_Y_DELAY [1:0]** / **Y delay** 0 0 1 0 1 2 1 0 3 1 1 4
7-6	**VDS_WEN_DELAY**	**Compensation delay control bit [1:0] for horizontal write enable** This two-bit register defines the compensation delay of horizontal scale up write enable and phase. **VDS_WEN_DELAY [1:0]** / **Delay (VCLK)** 0 0 1 0 1 2 1 0 3 1 1 4

VDS_PROC 37 REG S3_25, R/W

	7	6	5	4	3	2	1	0
Bit	**VDS_D_SP [7:0]**							

Bit	Name	Function
7-0	**VDS_D_SP [7:0]**	**Line buffer write reset position control bit [7:0]** This field contains the write reset position of the line buffer, this position is also the write start position of the buffer.

VDS_PROC 36 REG S3_24, R/W

比特	7	6	5	4	3	2	1	0
	VDS_文氏延迟		VDS_Y延迟		VDS_TAP6_B 加拿大	VDS_V_德拉 Y	VDS_脱脂 Y	VDS_UV_翻转

比特	名称	函数
0	VDS_UV_翻转	**422至444转换紫外翻转控制** 该位用于翻转UV，当该位为1时，UV位置将被翻转。
1	虚拟设备服务延迟	**UV 422至444转换U延迟** 当该位为1时，U将延迟1个时钟周期；否则，内部管道无延迟。
2	VDS延迟	**紫外422至444伏延迟转换** 当该位为1时，V将延迟1个时钟周期；否则，内部管道无延迟。
3	VDS_TAP6_BYPS	**422至444转换旁路控制中的Tap6滤波器，高电平有效** 该位为UV插值滤波器启用控制位；当该位为1时，UV绕过滤波器
5-4	VDS_Y延迟	**422到444转换中的Y补偿延迟控制位[1:0]** 为补偿UV的管路，该程序可将Y延迟1至4个时钟周期。
7-6	VDS_文氏延迟	**水平写入使能补偿延迟控制位[1:0]** 该两位寄存器用于设定水平刻度放大写入使能信号及相位的补偿延迟。

VDS_Y延迟[1:0]		Y延迟
0	0	1
0	1	2
1	0	3
1	1	4

VDS_WEN延迟[1:0]		延迟（VCLK）
0	0	1
0	1	2
1	0	3
1	1	4

VDS_PROC 37 REG S3_25, R/W

比特	7	6	5	4	3	2	1	0
	VDS_D_SP [7:0]							

比特	名称	函数
7-0	VDS_D_SP [7:0]	**行缓冲区写重置位置控制位[7:0]** 该字段包含行缓冲区的写入复位位置，该位置同时也是缓冲区的写入起始位置。

VDS_PROC 38 REG S3_26, R/W

Bit	7	6	5	4	3	2	1	0
	VDS_BLEV_AUTO_EN	VDS_D_RAM_BYPS	RESERVED				VDS_D_SP [9:8]	

Bit	Name	Function
1-0	VDS_D_SP [9:8]	**Line buffer write reset position control bit [7:0]** This field contains the write reset position of the line buffer, this position is also the write start position of the buffer.
5-2	RESERVED	
6	VDS_D_RAM_BYPS	**Line buffer one line delay data bypass, active high** When this bit is 1, data will bypass the line buffer.
7	VDS_BLEV_AUTO_EN	**Y minimum and maximum level auto detection enable, active high** This bit is the Y min and max auto detection enable bit for black/white level expansion, when this bit is 1, the min and max value of Y in every frame will be detected, otherwise, the min and max value are defined by register.

VDS_PROC 39 REG S3_27, R/W

Bit	7	6	5	4	3	2	1	0
	VDS_USER_MAX				VDS_USER_MIN			

Bit	Name	Function
3-0	VDS_USER_MIN	**Programmable minimum value control bit [3:0]** This field is the user defined min value for black level expansion, the actual min value in use is 2*blev_det_min+1.
7-4	VDS_USER_MAX	**Programmable maximum value control bit [3:0]** This field is the user defined max value for black level expansion, the actual min value in use is 16*blev_det_max+15.

VDS_PROC 40 REG S3_28, R/W

Bit	7	6	5	4	3	2	1	0
	VDS_BLEV_LEVEL							

Bit	Name	Function
7-0	VDS_BLEV_LEVEL	**Black level expansion level control bit [7:0]** This field defines the black level expansion threshold level value, data larger than this level will have no black level expansion process.

VDS_PROC 38 REG S3_26, R/W

比特	7	6	5	4	3	2	1	0
	VDS_BLEV_AUT O_EN	VDS_DRAM_BYPS	保留的				VDS_D_SP [9:8]	

比特	名称	函数
1-0	VDS_D_SP [9:8]	行缓冲区写重置位置控制位[7:0] 该字段包含行缓冲区的写入复位位置，该位置同时也是缓冲区的写入起始位置。
5-2	保留的	
6	VDS_D_RAM_BYPS	行缓冲器一行延迟数据旁路，高电平有效 当该位为1时，数据将绕过线路缓冲器。
7	VDS BLE自动启用	Y最小值与最大值自动检测功能启用，高电平有效 该位为Y信号最小值与最大值自动检测使能位，用于黑白电平扩展。当该位为1时，系统将检测每一帧中Y信号的最小值与最大值；否则，最小值与最大值由寄存器定义。

VDS_PROC 39 REG S3_27, R/W

比特	7	6	5	4	3	2	1	0
	VDS用户最大数				VDS用户最小值			

比特	名称	函数
3-0	VDS用户最小值	可编程最小值控制位[3:0] 该字段为用户定义的黑电平扩展最小值，实际使用的最小值为2*blev_det_min+1。
7-4	VDS用户最大数	可编程最大值控制位[3:0] 该字段为用户定义的黑电平扩展最大值，实际使用的最小值为16*blev_det_max+15。

VDS_PROC 40 REG S3_28, R/W

比特	7	6	5	4	3	2	1	0
	VDS BLE V级							

比特	名称	函数
7-0	VDS BLE V级	黑电平扩展电平控制位[7:0] 该字段定义黑电平扩展阈值水平，超过该水平的数据将不进行黑电平扩展处理。

VDS_PROC 41 REG S3_29, R/W

Bit	7	6	5	4	3	2	1	0
	VDS_BLEV_GAIN							

Bit	Name	Function
7-0	VDS_BLEV_GAIN	**Black level expansion gain control bit [7:0]** This field contains the gain control of black level expansion, its range is (0~16)*16.

VDS_PROC 42 REG S3_2A, R/W

Bit	7	6	5	4	3	2	1	0
	RESERVED		VDS_STEP_DLY_CNTRL		RESERVED			VDS_BLEV_BYPS

Bit	Name	Function
0	VDS_BLEV_BYPS	**Black level expansion bypass control, active high** This bit is the bypass control bit of black level expansion, when it is 1, data will bypass black level expansion process.
3-1	RESERVED	
5-4	VDS_STEP_DLY_CNTRL	**UV step response data select control bit [1:0]** VDS_STEP_DLY_CNTRL [1:0] / Data selelect 0 0 U/V5 – U/V6 0 1 U/V4 – U/V7 1 0 U/V3 – U/V8 1 1 U/V2 – U/V9 U/V2 is 2 clocks delay of input U/V, UV3 is 3 clocks delay of input U/V, and so on.
7-6	RESERVED	

VDS_PROC 43 REG S3_2B, R/W

Bit	7	6	5	4	3	2	1	0
	VDS_UV_STEP_BYPS	VDS_STEP_CLIP			VDS_STEP_GAIN			

Bit	Name	Function
3-0	VDS_STEP_GAIN	**UV Step response gain control bit [3:0]** This field register can adjust the UV edge improvement, the larger value of this register, the sharper edge will appear, the range of this gain is (0~4)*4.
6-4	VDS_STEP_CLIP	**UV step response clip control bit [2:0]** This filed contains the clip control value of UV step response
7	VDS_UV_STEP_BYPS	**UV step response bypass control, active high** When this bit is 1, UV data will don't do step response

VDS_PROC 41 REG S3_29, R/W

	7	6	5	4	3	2	1	0
比特	VDS BLE增益							

比特	名称	函数
7-0	VDS BLE增益	黑电平扩展增益控制位[7:0] 该字段包含黑电平扩展的增益控制，其取值范围为(0~16)*16。

VDS_PROC 42 REG S3_2A，R/W

	7	6	5	4	3	2	1	0
比特	保留的		VDS步骤DLY控制		保留的			VDS_BLEV_B 加拿大

比特	名称	函数
0	VDS_BLEV_BYPS	黑电平扩展旁路控制，高电平有效 该位为黑电平扩展的旁路控制位，当其为1时，数据将绕过黑电平扩展处理流程。
3-1	保留的	
5-4	VDS步骤DLY控制	紫外阶跃响应数据选择控制位[1:0] VDS步骤每日控制[1:0] / 数据选择 0 0 U/V5 – U/V6 0 1 U/V4 – U/V7 1 0 U/V3 – U/V8 1 1 U/V2 – U/V9 U/V2为输入U/V的2个时钟延迟，UV3为输入U/V的3个时钟延迟，依此类推。
7-6	保留的	

VDS_PROC 43 REG S3_2B, R/W

	7	6	5	4	3	2	1	0
比特	VDS_UV_STEP_BYPS	VDS步骤剪辑			VDS步骤增益			

比特	名称	函数
3-0	VDS步骤增益	紫外阶跃增益控制位[3:0] 该字段寄存器可调节UV边缘改善效果，该寄存器值越大，边缘越锐利，增益范围为(0~4)*4。
6-4	VDS步骤剪辑	紫外线阶跃控制位[2:0] 该文件包含UV阶跃响应的剪切控制值
7	VDS_UV步骤按PS执行	紫外线阶跃控制旁路，高电平有效 当该位为1时，紫外数据将不进行阶跃响应

VDS_PROC 44 REG S3_2C, R/W

	7	6	5	4	3	2	1	0
Bit	**VDS_SK_U_CENTER**							

Bit	Name	Function
7-0	**VDS_SK_U_CENTER**	**Skin color correction U center position control bit [7:0]** This field contains the skin color center position U value, the value is 2's.

VDS_PROC 45 REG S3_2D, R/W

	7	6	5	4	3	2	1	0
Bit	**VDS_SK_V_CENTER**							

Bit	Name	Function
7-0	**VDS_SK_V_CENTER**	**Skin color correction V center position control bit [7:0]** This field contains the skin color center position U value, the value is 2's.

VDS_PROC 46 REG S3_2E, R/W

	7	6	5	4	3	2	1	0
Bit	**VDS_SK_Y_LOW_TH**							

Bit	Name	Function
7-0	**VDS_SK_Y_LOW_TH**	**Skin color correction Y low threshold control bit [7:0]** Y low threshold value for skin color correction, if y less than this threshold, no skin color correction done.

VDS_PROC 47 REG S3_2F, R/W

	7	6	5	4	3	2	1	0
Bit	**VDS_SK_Y_HIGH_TH**							

Bit	Name	Function
7-0	**VDS_SK_Y_HIGH_TH**	**Skin color correction Y high threshold control bit [7:0]** Y high threshold value for skin color correction, if y larger than this threshold, no skin color correction done.

VDS_PROC 44 REG S3_2C, R/W

	7	6	5	4	3	2	1	0
比特	VDS SK U中心							

比特	名称	函数
7-0	VDS SK U中心	肤色校正U中心位置控制位[7:0] 该字段包含肤色中心位置的U值，该值为2的幂次方。

VDS_PROC 45 REG S3_2D, R/W

	7	6	5	4	3	2	1	0
比特	VDS SK V中心							

比特	名称	函数
7-0	VDS SK V中心	肤色校正V中心位置控制位[7:0] 该字段包含肤色中心位置的U值，该值为2的幂次方。

VDS_PROC 46 REG S3_2E, R/W

	7	6	5	4	3	2	1	0
比特	VDS_SK_Y_LOW_TH							

比特	名称	函数
7-0	VDS_SK_Y_LOW_TH	皮肤颜色校正Y低阈值控制位[7:0] 皮肤颜色校正的Y值阈值，若Y值低于该阈值，则不进行皮肤颜色校正。

VDS_PROC 47 REG S3_2F, R/W

	7	6	5	4	3	2	1	0
比特	VDS_SK_Y_HIGH_TH							

比特	名称	函数
7-0	VDS_SK_Y_HIGH_TH	肤色校正Y高阈值控制位[7:0] 皮肤颜色校正的阈值为y，若y值超过该阈值，则不进行皮肤颜色校正。

VDS_PROC 48 REG S3_30, R/W

	7	6	5	4	3	2	1	0
Bit	**VDS_SK_RANGE**							

Bit	Name	Function
7-0	**VDS_SK_RANGE**	**Skin color correction range control bit [7:0]** The skin color correction will done just when the value abs(u-u_center)+abs(v-v_enter) less than this programmable range.

VDS_PROC 49 REG S3_31, R/W

	7	6	5	4	3	2	1	0
Bit	**RESERVED**		**VDS_SK_BYPS**	**VDS_SK_Y_EN**	**VDS_SK_GAIN**			

Bit	Name	Function
3-0	**VDS_SK_GAIN**	**Skin color correction gain control bit [3:0]** This register defines the degree of the skin color correction, the higher the value, the more skin color correction done. Its range is (0~1)*16
4	**VDS_SK_Y_EN**	**Skin color Y detect enable, active high** When this bit is 1, take the Y value as the condition of skin color correction, just when the Y value larger than y_low_th and less the y_high_th, the correction can be done.
5	**VDS_SK_BYPS**	**Skin color correction bypass control, active high** When this bit is 1, the skin color correction will be bypassed.
7-6	**RESERVED**	

VDS_PROC 48 REG S3_30, R/W

	7	6	5	4	3	2	1	0
比特	VDS_范围							

比特	名称	函数
7-0	VDS_范围	肤色校正范围控制位[7:0] 当数值abs(u-u_center)+abs(vv_ENTER)小于该可编程范围时，将执行肤色校正。

VDS_PROC 49 REG S3_31, R/W

	7	6	5	4	3	2	1	0
比特	保留的		VDS_SK_BYPS	VDS_SK_Y_EN	VDS_增益			

比特	名称	函数
3-0	VDS_增益	肤色校正增益控制位[3:0] 该寄存器定义肤色校正程度，数值越高，肤色校正越显著。其取值范围为(0~1)*16
4	VDS_SK_Y_EN	皮肤颜色Y检测启用，激活高 当该位为1时，以Y值作为肤色校正的条件，仅当Y值大于y_low_th且小于y_high_th时，方可进行校正。
5	VDS_SK_BYPS	皮肤颜色校正旁路控制，活动性高 当该位为1时，将跳过肤色校正。
7-6	保留的	

VDS_PROC 50 REG S3_32, R/W

	7	6	5	4	3	2	1	0
Bit	**VDS_SVM_SIGMOID_BYPS**	**VDS_SVM_VCLK_DELAY**			**VDS_SVM_2ND_BYPS**	**VDS_SVM_POL_FLIP**	**VDS_SVM_BPF_CNTRL**	

Bit	Name	Function
1-0	**VDS_SVM_BPF_CNTRL**	**SVM data generation select control [1:0]** **VDS_SVM_BPF_CNTRL [1:0]** / **SVM data** 0 0 a0-a4 0 1 a1-a4 1 0 a2-a4 1 1 a3-a4 A1 is one pipe delay of a0, a2 is one pipe delay of a1, a3 is one pipe delay of a2, a4 is one pipe delay of a3, here a* is the input data y for generate SVM signal.
2	**VDS_SVM_POL_FLIP**	**SVM polarity flip control bit** When this bit is 1, the SVM signal's polarity will be flipped, otherwise, SVM remains the original phase.
3	**VDS_SVM_2ND_BYPS**	**2nd order SVM signal generation bypass, active high** When this bit is 1, SVM signal is 1st order, otherwise, it is 2nd order derivative signal.
6-4	**VDS_SVM_VCLK_DELAY**	**To match YUV pipe, SVM data delay by VCLK control bit [2:0]** This field define the SVM compensation delay from 1 to 8 VCLKs
7	**VDS_SVM_SIGMOID_BYPS**	**SVM bypass the sigmoid function, active high** When this bit is 1, SVM signal bypass a sigmoid function. This function can make the SVM signal sharper.

VDS_PROC 51 REG S3_33, R/W

	7	6	5	4	3	2	1	0
Bit	**VDS_SVM_GAIN**							

Bit	Name	Function
7-0	**VDS_SVM_GAIN**	**SVM gain control bit[7:0]** This field contains the gain value of SVM data., its range is (0~16)*16

VDS_PROC 52 REG S3_34, R/W

	7	6	5	4	3	2	1	0
Bit	**VDS_SVM_OFFSET**							

Bit	Name	Function
7-0	**VDS_SVM_OFFSET**	**SVM offset control bit [7:0]** This field contains the offset value of SVM data, its range is 0~255.

VDS_PROC 50 REG S3_32, R/W

比特	7	6	5	4	3	2	1	0
	VDS_SVM_SIGM OID_BYPS	VDS_SVM_V时钟延迟			VDS_SVM_2ND_BYPS	VDS_SVM_POL 翻转	VDS_SVM_BPF_CNTRL	

比特	名称	函数
1-0	VDS_SVM_BPF_CNTRL	**SVM 数据生成选择控制[1:0]** VDS_SVM_BPF_CNTRL [1:0] / SVM 数据 0 0 a0-a4 0 1 a1-a4 1 0 a2-a4 1 1 a3-a4 A1是a0的一个管道延迟，a2是a1的一个管道延迟，a3是a2的一个管道延迟，a4是a3的一个管道延迟，此处a*表示生成 SVM 信号的输入数据y。
2	VDS_SVM多向翻转	**SVM 极性控制位** 当该位为1时， SVM 信号的极性将被反转；否则， SVM 将保持原始相位。
3	VDS_SVM_2ND_BYPS	**2级 SVM 信号生成旁路，高电平有效** 当该位为1时， SVM 信号为1阶导数信号；否则，为2阶导数信号。
6-4	VDS_SVM_VCLK_DELAY	**为匹配 YUV 管道， SVM 数据延迟由 VCLK 控制位[2:0]决定** 该字段定义 SVM 补偿延迟，范围为1至8个VCLK。
7	VDS_SVM信号模块ID YPS	**SVM 绕过乙状结肠功能，活动性高** 当该位为1时， SVM 信号会绕过S型函数。该函数可使 SVM 信号更锐利。

VDS_PROC 51 REG S3_33, R/W

比特	7	6	5	4	3	2	1	0
	VDS_SVM增益							

比特	名称	函数
7-0	VDS_SVM增益	**SVM 控制位[7:0]** 该字段包含 SVM 数据的增益值，其取值范围为(0~16)*16

VDS_PROC 52 REG S3_34, R/W

比特	7	6	5	4	3	2	1	0
	VDS_SVM偏移量							

比特	名称	函数
7-0	VDS_SVM偏移量	**SVM 偏移控制位[7:0]** 该字段存储 SVM 数据的偏移值，取值范围为0到255。

VDS_PROC 53 REG S3_35, R/W

	7	6	5	4	3	2	1	0
Bit	**VDS_Y_GAIN [7:0]**							

Bit	Name	Function
7-0	**VDS_Y_GAIN [7:0]**	**Y dynamic range expansion gain control bit [7:0]** This field contains the Y gain value in dynamic range expansion process, its range is (0 ~ 2)*128.

VDS_PROC 54 REG S3_36, R/W

	7	6	5	4	3	2	1	0
Bit	**VDS_UCOS_GAIN**							

Bit	Name	Function
7-0	**VDS_UCOS_GAIN**	**U dynamic range expansion cos gain control bit [7:0]** This field contains the U gain value in dynamic range expansion process, its range is (-4 ~ 4)*32.

VDS_PROC 55 REG S3_37, R/W

	7	6	5	4	3	2	1	0
Bit	**VDS_VCOS_GAIN**							

Bit	Name	Function
7-0	**VDS_VCOS_GAIN**	**V dynamic range expansion gain control bit [7:0]** This field contains the V gain value in dynamic range expansion process, its range is (-4 ~ 4)*32.

VDS_PROC 56 REG S3_38, R/W

	7	6	5	4	3	2	1	0
Bit	**VDS_USIN_GAIN**							

Bit	Name	Function
7-0	**VDS_USIN_GAIN**	**U dynamic range expansion sin gain control bit [7:0]** This field contains the U sin gain value in dynamic range expansion process, its range is (-4 ~ 4)*32.

VDS_PROC 53 REG S3_35, R/W

	7	6	5	4	3	2	1	0
比特	VDS_Y增益[7:0]							

比特	名称	函数
7-0	VDS_Y增益[7:0]	动态范围扩展增益控制位[7:0] 该字段包含动态范围扩展过程中的Y增益值，其取值范围为(0~2)*128。

VDS_PROC 54 REG S3_36, R/W

	7	6	5	4	3	2	1	0
比特	VDS UCOS增益							

比特	名称	函数
7-0	VDS UCOS增益	动态范围扩展增益控制位[7:0] 该字段包含动态范围扩展过程中的U增益值，其范围为(-4~4)*32。

VDS_PROC 55 REG S3_37, R/W

	7	6	5	4	3	2	1	0
比特	血管窦扩张综合征							

比特	名称	函数
7-0	血管窦扩张综合征	动态范围扩展增益控制位[7:0] 该字段包含动态范围扩展过程中的V增益值，其范围为(-4~4)*32。

VDS_PROC 56 REG S3_38, R/W

	7	6	5	4	3	2	1	0
比特	VDS_美国增益							

比特	名称	函数
7-0	VDS_美国增益	动态范围扩展正弦增益控制位[7:0] 该字段包含动态范围扩展过程中的U sin增益值，其范围为(-4 ~ 4)*32。

VDS_PROC 57 REG S3_39, R/W

	7	6	5	4	3	2	1	0
Bit	**VDS_VSIN_GAIN**							

Bit	Name	Function
7-0	**VDS_VSIN_GAIN**	**V dynamic range expansion sin gain control bit [7:0]** This field contains the V sin gain value in dynamic range expansion process, its range is (-4 ~ 4)*32.

VDS_PROC 58 REG S3_3A, R/W

	7	6	5	4	3	2	1	0
Bit	**VDS_Y_OFST**							

Bit	Name	Function
7-0	**VDS_Y_OFST**	**Y dynamic range expansion offset control bit [7:0]** This field contains the Y offset value in dynamic range expansion process, its range is –128 ~ 127.

VDS_PROC 59 REG S3_3B, R/W

	7	6	5	4	3	2	1	0
Bit	**VDS_U_OFST**							

Bit	Name	Function
7-0	**VDS_U_OFST**	**U dynamic range expansion offset control bit [7:0]** This field contains the U offset value in dynamic range expansion process, its range is –128 ~ 127.

VDS_PROC 60 REG S3_3C, R/W

	7	6	5	4	3	2	1	0
Bit	**VDS_V_OFST**							

Bit	Name	Function
7-0	**VDS_V_OFST**	**V dynamic range expansion offset control bit [7:0]** This field contains the V offset value in dynamic range expansion process., its range is –128 ~ 127.

VDS_PROC 57 REG S3_39, R/W

	7	6	5	4	3	2	1	0
比特	VDS_VSIN增益							

比特	名称	函数
7-0	VDS_VSIN增益	动态范围扩展正弦增益控制位[7:0] 该字段包含动态范围扩展过程中的V sin增益值，其范围为(-4～4)*32。

VDS_PROC 58 REG S3_3A，R/W

	7	6	5	4	3	2	1	0
比特	VDS_Y_OFST							

比特	名称	函数
7-0	VDS_Y_OFST	动态范围扩展偏移控制位[7:0] 该字段包含动态范围扩展过程中的Y偏移值，其范围为-128至127。

VDS_PROC 59 REG S3_3B, R/W

	7	6	5	4	3	2	1	0
比特	VDS_U_OFST							

比特	名称	函数
7-0	VDS_U_OFST	动态范围扩展偏移控制位[7:0] 该字段包含动态范围扩展过程中的U偏移值，其范围为-128至127。

VDS_PROC 60 REG S3_3C, R/W

	7	6	5	4	3	2	1	0
比特	VDS_V_OFST							

比特	名称	函数
7-0	VDS_V_OFST	动态范围扩展偏移控制位[7:0] 该字段包含动态范围扩展过程中的V偏移值，其取值范围为-128至127。

VDS_PROC 61 REG S3_3D, R/W

	7	6	5	4	3	2	1	0
Bit	**VDS_SYNC_LEV [7:0]**							

Bit	Name	Function
7-0	**VDS_SYNC_LEV [7:0]**	**Sync level bit [7:0]** This field contains the composite sync level value, this value will add on Y, outside the composite sync interval. If the Y out is 1V, sync is 0.3V, then this value is (0.3/1)*1024=307, and the output sync's max voltage is 0.5V.

VDS_PROC 62 REG S3_3E, R/W

	7	6	5	4	3	2	1	0
Bit	**VDS_BLK_BF_EN**	**RESERVED**		**VDS_DYN_BYPS**	**VDS_CONVT_BYPS**	**RESERVED**		**VDS_SYNC_LEV [8]**

Bit	Name	Function
0	**VDS_SYNC_LEV [8]**	**Sync level bit [8]** This field contains the composite sync level value, this value will add on Y, outside the composite sync interval. If the Y out is 1V, sync is 0.3V, then this value is (0.3/1)*1024=307, and the output sync's max voltage is 0.5V.
2-1	**RESERVED**	
3	**VDS_CONVT_BYPS**	**YUV to RGB color space conversion bypass control, active high** When this bit is 1, YUV data will bypass the YUV to RGB conversion, the output will still be YUV data. When this bit is 0, YUV data will do YUV to RGB conversion, the output will be RGB data.
4	**VDS_DYN_BYPS**	**Dynamic range expansion bypass control, active high** When this bit is 1, data will bypass the dynamic range expansion process.
6-5	**RESERVED**	
7	**VDS_BLK_BF_EN**	**Blanking set up enable, active high** When this bit is 1, final composite blank (dis_hb|dis_vb) will cut the garbage data in blanking interval.

VDS_PROC 63 REG S3_3F, R/W

	7	6	5	4	3	2	1	0
Bit	**VDS_UV_BLK_VAL**							

Bit	Name	Function
7-0	**VDS_UV_BLK_VAL**	**UV blanking amplitude value control bit[7:0]** This filed indicates the amplitude value of UV in blanking interval, the highest bit of this programmable register is sign bit.

VDS_PROC 61 REG S3_3D, R/W

	7	6	5	4	3	2	1	0
比特	VDS同步LEV [7:0]							

比特	名称	函数
7-0	VDS同步LEV [7:0]	同步位[7:0] 该字段包含复合同步电平值，该值将叠加于复合同步间隔之外的Y端。若Y输出为1V，同步为0.3V，则该值为(0.3/1)*1024=307，且输出同步的最大电压为0.5V。

VDS_PROC 62 REG S3_3E, R/W

	7	6	5	4	3	2	1	0
比特	VDS_BLK_BF恩	保留的		动态VDS附言	VDS_CONVT_BYPS	保留的		VDS同步LEV [8]

比特	名称	函数
0	VDS同步左眼[8]	同步电平位[8] 该字段包含复合同步电平值，该值将叠加于复合同步间隔之外的Y端。若Y输出为1V，同步为0.3V，则该值为(0.3/1)*1024=307，且输出同步的最大电压为0.5V。
2-1	保留的	
3	VDS_CONVT_BYPS	YUV 转RGB颜色空间转换旁路控制，高电平有效 当该位为1时， YUV 数据将跳过 YUV 到RGB的转换，输出仍为 YUV 数据。 当该位为0时， YUV 数据将执行 YUV 转换，输出结果为RGB数据。
4	VDS_DYN_BYPS	动态范围扩展旁路控制，主动高 当该位为1时，数据将绕过动态范围扩展过程。
6-5	保留的	
7	VDS_BLK_BF_EN	消隐设置启用，高电平有效 当该位为1时，最终复合消隐（dis_hb|dis_vb）将在消隐间隔内切除垃圾数据。

VDS_PROC 63 REG S3_3F, R/W

	7	6	5	4	3	2	1	0
比特	VDS_UV_BLK_VAL							

比特	名称	函数
7-0	VDS_UV_BLK_VAL	紫外消隐幅度值控制位[7:0] 该字段表示消隐间隔内UV的幅度值，该可编程寄存器的最高位为符号位。

VDS_PROC 64 REG S3_40, R/W

	7	6	5	4	3	2	1	0
Bit	**RESERVED**		**VDS_SVM_V4CLK_DELAY**		**RESERVED**	**VDS_IN_DREG_BYPS**	**VDS_2ND_INT_BYPS**	**VDS_1ST_INT_BYPS**

Bit	Name	Function
0	**VDS_1ST_INT_BYPS**	**The 1st stage interpolation bypass control, active high** When this bit is 1, the 1st stage interpolation (in YUV domain) will be bypassed, Y use tap19, and UV use tap7.
1	**VDS_2ND_INT_BYPS**	**The 2nd stage interpolation bypass control, active high** When this bit is 1, the 2nd stage interpolation (in RGB domain) will be bypassed, all RGB use tap11.
2	**VDS_IN_DREG_BYPS**	**Input data bypass the negedge trigger control, active high** When this bit is 0, input data will triggered by falling edge clock, When this bit is 1, the input data will bypass this falling edge clock delay.
3	**RESERVED**	
5-4	**VDS_SVM_V4CLK_DELAY**	**SVM delay be V2CLK control bit [1:0]** This field define the SVM delay from 1 to 4 V2CLKs

VDS_SVM_V4CLK_DELAY		SVM delay
0	0	1
0	1	2
1	0	3
1	1	4

Bit	Name	Function
7-6	**RESERVED**	

VDS_PROC 65 REG S3_41, R/W

	7	6	5	4	3	2	1	0
Bit	**VDS_PK_LINE_BUF_SP [7:0]**							

Bit	Name	Function
7-0	**VDS_PK_LINE_BUF_SP [7:0]**	**Line buffer for 2D peaking write reset position control bit [7:0]** This field contains the write reset position of the line buffer, this position is also the write start position of the buffer.

VDS_PROC 64 REG S3_40, R/W

	7	6	5	4	3	2	1	0
比特	保留的		VDS_SVM_V4CLK_DELAY		保留的	VDS_IN_DREG_BYPS	VDS_2ND_INT_BYPS	VDS_1ST_INT_BYPS

比特	名称	函数
0	VDS_1ST_INT_BYPS	**1级旁路控制，高电平有效** 当该位为1时， YUV 域的1 st级插值将被跳过，Y使用tap19，UV使用tap7。
1	VDS_2ND_INT_BYPS	**第2阶段插值旁路控制，高电平有效** 当该位为1时，将跳过RGB域的第二阶段插值，所有RGB通道均使用tap11。
2	VDS_IN_DREG_BYPS	**输入数据绕过负边沿触发控制，高电平有效** 当该位为0时，输入数据将由时钟信号的下降沿触发。 当该位为1时，输入数据将绕过此下降沿时钟延迟。
3	保留的	
5-4	VDS_SVM_V4CLK_DELAY	**SVM 延迟为V2CLK控制位[1:0]** 该字段定义 SVM 延迟，范围为1至4个V2CLK周期
7-6	保留的	

VDS_SVM_V4CLK_DELAY		SVM 延迟
0	0	1
0	1	2
1	0	3
1	1	4

VDS_PROC 65 REG S3_41, R/W

	7	6	5	4	3	2	1	0
比特	VDS_PK_LINE_BUF_SP [7:0]							

比特	名称	函数
7-0	VDS_PK_LINE_BUF_SP[7:0]	**二维峰值写入复位位置控制位的行缓冲器[7:0]** 该字段包含行缓冲区的写入复位位置，该位置同时也是缓冲区的写入起始位置。

VDS_PROC 66 REG S3_42, R/W

	7	6	5	4	3	2	1	0
Bit	RESERVED	VDS_PK_RAM_BYPS	RESERVED				VDS_PK_LINE_BUF_SP [9:8]	

Bit	Name	Function
1-0	VDS_PK_LINE_BUF_SP [9:8]	**Line buffer for 2D peaking write reset position control bit [9:8]** This field contains the write reset position of the line buffer, this position is also the write start position of the buffer.
5-2	RESERVED	
6	VDS_PK_RAM_BYPS	**Line buffer for 2D peaking one line delay data bypass, active high** When this bit is 1, data will bypass the line buffer.
7	RESERVED	

VDS_PROC 67 REG S3_43, R/W

	7	6	5	4	3	2	1	0
Bit	RESERVED				VDS_PK_VH_HH_SEL	VDS_PK_VH_HL_SEL	VDS_PK_VL_HH_SEL	VDS_PK_VL_HL_SEL

Bit	Name	Function
0	VDS_PK_VL_HL_SEL	**2D peaking vertical low-pass signal select the horizontal split filter control** low-pass filter select, 1 for tap3 and 0 for tap5
1	VDS_PK_VL_HH_SEL	**2D peaking vertical low-pass signal select the horizontal split filter control** for high-pass filter select, 1 for tap3 and 0 for tap5
2	VDS_PK_VH_HL_SEL	**2D peaking vertical high-pass signal select the horizontal split filter control** high-pass filter select, 1 for tap3 and 0 for tap5.
3	VDS_PK_VH_HH_SEL	**2D peaking vertical high-pass signal select the horizontal split filter control** low-pass filter select, 1 for tap3 and 0 for tap5
7-4	RESERVED	

VDS_PROC 66 REG S3_42, R/W

	7	6	5	4	3	2	1	0
比特	保留的	VDS_PK_RAM_B YPS	保留的				VDS_PK_LINE_BUF_SP [9:8]	

比特	名称	函数
1-0	VDS_PK_LINE_BUF_SP [9:8]	二维峰值写入复位位置控制位的行缓冲器[9:8] 该字段包含行缓冲区的写入复位位置，该位置同时也是缓冲区的写入起始位置。
5-2	保留的	
6	VDS PK RAM BY PS	2D峰值单行延迟数据旁路活动高电平线路缓冲器 当该位为1时，数据将绕过线路缓冲器。
7	保留的	

VDS_PROC 67 REG S3_43, R/W

	7	6	5	4	3	2	1	0
比特	保留的				VDS_PK_VH_HH_SEL	VDS_PK_VH_HL_SEL	VDS_PK_VL_HH_SEL	VDS_PK_VL_HL_SEL

比特	名称	函数
0	VDS_PK_VL_HL_SEL	二维峰值垂直低通信号选择水平分割滤波器控制 低通滤波器选择，抽头3设为1，抽头5设为0
1	VDS_PK_VL_HH_SEL	二维峰值垂直低通信号选择水平分割滤波器控制 高通滤波器选择时，抽头3设为1，抽头5设为0
2	VDS_PK_VH_HL_SEL	二维峰值垂直高通信号选择水平分频滤波器控制 高通滤波器选择，tap3为1，tap5为0。
3	VDS_PK_VH_HH_SEL	二维峰值垂直高通信号选择水平分频滤波器控制 低通滤波器选择，抽头3设为1，抽头5设为0
7-4	保留的	

VDS_PROC 68 REG S3_44, R/W

	7	6	5	4	3	2	1	0
Bit	**VDS_PK_LB_CMP**					**VDS_PK_LB_CORE**		

Bit	Name	Function
2-0	**VDS_PK_LB_CORE**	**2D peaking vertical low-pass horizontal band-pass signal coring level** Vertical low-pass and horizontal band-pass signal larger than this coring level will remain unchanged, otherwise it will be cut to 0.
7-3	**VDS_PK_LB_CMP**	**2D peaking vertical low-pass horizontal band-pass signal threshold level** Vertical low-pass and horizontal band-pass signal larger than this coring level will remain unchanged, otherwise the gain will added on it.

VDS_PROC 69 REG S3_45, R/W

	7	6	5	4	3	2	1	0
Bit	**RESERVED**		**VDS_PK_LB_GAIN**					

Bit	Name	Function
5-0	**VDS_PK_LB_GAIN**	**2D peaking vertical low-pass horizontal band-pass signal gain control** Vertical low-pass horizontal band-pass signal gain, its range is (0~4)*16.
7-6	**RESERVED**	

VDS_PROC 70 REG S3_46, R/W

	7	6	5	4	3	2	1	0
Bit	**VDS_PK_LH_CMP**					**VDS_PK_LH_CORE**		

Bit	Name	Function
2-0	**VDS_PK_LH_CORE**	**2D peaking vertical low-pass horizontal high-pass signal coring level** Vertical low-pass and horizontal high-pass signal larger than this coring level will remain unchanged, otherwise it will be cut to 0.
7-3	**VDS_PK_LH_CMP**	**2D peaking vertical low-pass horizontal high-pass signal threshold level** Vertical low-pass and horizontal high-pass signal larger than this coring level will remain unchanged, otherwise the gain will added on it.

VDS_PROC 68 REG S3_44, R/W

	7	6	5	4	3	2	1	0
比特	VDS_PK_LB_CMP					VDS PK LB核心		

比特	名称	函数
2-0	VDS PK LB核心	二维峰值垂直低通水平带通信号校核水平 垂直低通和水平带通信号若超过该采样水平则保持不变，否则将被截断至0。
7-3	VDS_PK_LB_CMP	二维峰值垂直低通水平带通信号阈值电平 垂直低通和水平带通信号若大于该采样水平则保持不变，否则将对其增益。

VDS_PROC 69 REG S3_45, R/W

	7	6	5	4	3	2	1	0
比特	保留的		VDS PK LB增益					

比特	名称	函数
5-0	VDS PK LB增益	二维峰值垂直低通水平带通信号增益控制 垂直低通水平带通信号增益，其范围为(0~4)*16。
7-6	保留的	

VDS_PROC 70 REG S3_46, R/W

	7	6	5	4	3	2	1	0
比特	VDS_PK_LH_CMP					VDS PK LH核心		

比特	名称	函数
2-0	VDS PK LH核心	二维峰值垂直低通水平高通信号校核水平 垂直低通和水平高通信号若超过该取芯水平则保持不变，否则将被截断至0。
7-3	VDS_PK_LH_CMP	二维峰值垂直低通水平高通信号阈值水平 垂直低通和水平高通信号若大于该取芯水平则保持不变，否则将对其增益。

VDS_PROC 71 REG S3_47, R/W

	7	6	5	4	3	2	1	0
Bit	RESERVED		VDS_PK_LH_GAIN					

Bit	Name	Function
5-0	VDS_PK_LH_GAIN	**2D peaking vertical low-pass horizontal high-pass signal gain control** Vertical low-pass horizontal high-pass signal gain, its range is (0~4)*16.
7-6	RESERVED	

VDS_PROC 72 REG S3_48, R/W

	7	6	5	4	3	2	1	0
Bit	VDS_PK_HL_CMP					VDS_PK_HL_CORE		

Bit	Name	Function
2-0	VDS_PK_HL_CORE	**2D peaking vertical high-pass horizontal low-pass signal coring level** Vertical high-pass and horizontal low-pass signal larger than this coring level will remain unchanged, otherwise it will be cut to 0.
7-3	VDS_PK_HL_CMP	**2D peaking vertical high-pass horizontal low-pass signal threshold level** Vertical high-pass and horizontal low-pass signal larger than this coring level will remain unchanged, otherwise the gain will added on it.

VDS_PROC 73 REG S3_49, R/W

	7	6	5	4	3	2	1	0
Bit	RESERVED		VDS_PK_HL_GAIN					

Bit	Name	Function
5-0	VDS_PK_HL_GAIN	**2D peaking vertical high-pass horizontal low-pass signal gain control** Vertical high-pass horizontal low-pass signal gain, its range is (0~4)*16.
7-6	RESERVED	

VDS_PROC 71 REG S3_47, R/W

比特	7	6	5	4	3	2	1	0
	保留的		VDS PK LH增益					

比特	名称	函数
5-0	VDS PK LH增益	二维峰值垂直低通水平高通信号增益控制 垂直低通、水平高通信号增益，其范围为(0~4)*16。
7-6	保留的	

VDS_PROC 72 REG S3_48, R/W

比特	7	6	5	4	3	2	1	0
	VDS_PK_HL_CMP					VDS_PK_HL核心		

比特	名称	函数
2-0	VDS_PK_HL核心	二维峰值垂直高通水平低通信号校核水平 垂直高通和水平低通信号若超过该取芯水平则保持不变，否则将被截断至0。
7-3	VDS_PK_HL_CMP	二维峰值垂直高通水平低通信号阈值水平 垂直高通和水平低通信号若大于该取芯水平则保持不变，否则将对其增益。

VDS_PROC 73 REG S3_49, R/W

比特	7	6	5	4	3	2	1	0
	保留的		VDS PK HL增益					

比特	名称	函数
5-0	VDS PK HL增益	二维峰值垂直高通水平低通信号增益控制 垂直高通水平低通信号增益，其范围为(0~4)*16。
7-6	保留的	

VDS_PROC 74 REG S3_4A, R/W

	7	6	5	4	3	2	1	0
Bit	VDS_PK_HB_CMP					VDS_PK_HB_CORE		

Bit	Name	Function
2-0	VDS_PK_HB_CORE	**2D peaking vertical high-pass horizontal band-pass signal coring level** Vertical high-pass and horizontal band-pass signal larger than this coring level will remain unchanged, otherwise it will be cut to 0.
7-3	VDS_PK_HB_CMP	**2D peaking vertical high-pass horizontal band-pass signal threshold level** Vertical high-pass and horizontal band-pass signal larger than this coring level will remain unchanged, otherwise the gain will added on it.

VDS_PROC 75 REG S3_4B, R/W

	7	6	5	4	3	2	1	0
Bit	RESERVED		VDS_PK_HB_GAIN					

Bit	Name	Function
5-0	VDS_PK_HB_GAIN	**2D peaking vertical high-pass horizontal band-pass signal gain control** Vertical high-pass horizontal band-pass signal gain, its range is (0~4)*16.
7-6	RESERVED	

VDS_PROC 76 REG S3_4C, R/W

	7	6	5	4	3	2	1	0
Bit	VDS_PK_HH_CMP					VDS_PK_HH_CORE		

Bit	Name	Function
2-0	VDS_PK_HH_CORE	**2D peaking vertical high-pass horizontal high-pass signal coring level** Vertical high-pass and horizontal high-pass signal larger than this coring level will remain unchanged, otherwise it will be cut to 0.
7-3	VDS_PK_HH_CMP	**2D peaking vertical high-pass horizontal high-pass signal threshold level** Vertical high-pass and horizontal high-pass signal larger than this coring level will remain unchanged, otherwise the gain will added on it.

VDS_PROC 74 REG S3_4A，R/W

	7	6	5	4	3	2	1	0
比特	VDS_PK_HB_CMP					VDS_PK_HB核心		

比特	名称	函数
2-0	VDS_PK_HB核心	二维峰值垂直高通水平带通信号校核水平 垂直高通和水平带通信号若超过该取芯水平将保持不变，否则将被截断至0。
7-3	VDS_PK_HB_CMP	二维峰值垂直高通水平带通信号阈值水平 垂直高通和水平带通信号若大于该取芯水平则保持不变，否则将对其增益。

VDS_PROC 75 REG S3_4B, R/W

	7	6	5	4	3	2	1	0
比特	保留的		VDS_PK_HB增益					

比特	名称	函数
5-0	VDS_PK_HB增益	二维峰值垂直高通水平带通信号增益控制 垂直高通水平带通信号增益，其范围为(0~4)*16。
7-6	保留的	

VDS_PROC 76 REG S3_4C, R/W

	7	6	5	4	3	2	1	0
比特	VDS_PK_HH_CMP					VDS_PK_HH核心		

比特	名称	函数
2-0	VDS_PK_HH核心	二维峰值垂直高通水平高通信号取芯水平 垂直高通和水平高通信号若超过该取芯水平则保持不变，否则将被截断至0。
7-3	VDS_PK_HH_CMP	二维峰值垂直高通水平高通信号阈值水平 垂直高通和水平高通信号若大于该取芯水平则保持不变，否则将对其增益。

VDS_PROC 77 REG S3_4D, R/W

	7	6	5	4	3	2	1	0
Bit	RESERVED		VDS_PK_HH_GAIN					

Bit	Name	Function
5-0	VDS_PK_HH_GAIN	**2D peaking vertical high-pass horizontal high-pass signal gain control** Vertical high-pass horizontal high-pass signal gain, its range is (0~4)*16.
7-6	RESERVED	

VDS_PROC 78 REG S3_4E, R/W

	7	6	5	4	3	2	1	0
Bit	RESERVED	VDS_C_VPK_CORE			VDS_C_VPK_BYPS	RESERVED	VDS_PK_Y_V_BYPS	VDS_PK_Y_H_BYPS

Bit	Name	Function
0	VDS_PK_Y_H_BYPS	**Y horizontal peaking bypass control, active high** When this bit is 1, Y horizontal peaking will be bypassed.
1	VDS_PK_Y_V_BYPS	**Y vertical peaking bypass control, active high** When this bit is 1, Y vertical peaking will be bypassed.
2	RESERVED	
3	VDS_C_VPK_BYPS	**UV vertical peaking bypass control, active high** When this bit is 1, UV vertical peaking will be bypassed.
6-4	VDS_C_VPK_CORE	**UV vertical peaking coring level** UV vertical high-pass signal larger than this coring level will remain unchanged, otherwise it will be cut to 0.
7	RESERVED	

VDS_PROC 77 REG S3_4D, R/W

	7	6	5	4	3	2	1	0
比特	保留的		VDS PK_HH增益					

比特	名称	函数
5-0	VDS PK_HH增益	二维峰值垂直高通水平高通信号增益控制 垂直高通、水平高通信号增益，其范围为(0~4)*16。
7-6	保留的	

VDS_PROC 78 REG S3_4E, R/W

	7	6	5	4	3	2	1	0
比特	保留的	VDS_C_VPK核心			VDS_C_VPK_BYPS	保留的	VDS_PK_Y_V通过PS	VDS_PK_Y_H通过PS

比特	名称	函数
0	VDS_PK_Y_H_BYPS	Y型水平峰值旁路控制，主动高 当该位为1时，Y水平峰值将被跳过。
1	VDS_PK_Y_V_BYPS	垂直峰值旁路控制，主动高 当该位为1时，Y轴垂直峰值将被跳过。
2	保留的	
3	VDS_C_VPK_BYPS	紫外线垂直峰值旁路控制，主动式高 当该位为1时，将跳过UV垂直峰值。
6-4	VDS_C_VPK核心	紫外垂直峰度取芯水平 紫外垂直高通信号若大于该取芯水平则保持不变，否则将被截断至0。
7	保留的	

VDS_PROC 79 REG S3_4F, R/W

	7	6	5	4	3	2	1	0
Bit	RESERVED		VDS_C_VPK_GAIN					

Bit	Name	Function
5-0	VDS_C_VPK_GAIN	**UV vertical peaking gain control bit [5:0]** UV vertical high-pass signal gain control, its range is (0~4)*16.
7-6	RESERVED	

VDS_PROC 80 REG S3_50, R/W

	7	6	5	4	3	2	1	0
Bit	VDS_DO_16B_EN	VDS_DO_UVSEL_FLIP	VDS_DO_UV_DEC_BYPS	VDS_TEST_EN	VDS_TEST_BUS_SEL			

Bit	Name	Function
3-0	VDS_TEST_BUS_SEL	**Test out select control bit [3:0]** This register is used to select internal status bus to test bus.
4	VDS_TEST_EN	**Test enable, active high** This bit is the test bus out enable bit, when this bit is 1, the test bus can output the internal status, and otherwise, the test bus is 0Xaaaa.
5	VDS_DO_UV_DEC_BYPS	**16-bit digital out UV decimation filter bypass control, active high** When this bit is 1, 16-bit 422 YUV digital out UV decimation will be bypassed.
6	VDS_DO_UVSEL_FLIP	**16-bit digital out UV flip control** When this bit is 1, 16-bit 422 YUV digital out UV position will be flipped.
7	VDS_DO_16B_EN	**16-bit digital out (422 format yuv) enable** When this bit is 1, digital out is 16-bit 422 YUV format; When it is 0, digital out is 24-bit.

VDS_PROC 81 REG S3_51, R/W

	7	6	5	4	3	2	1	0
Bit	VDS_GLB_NOISE [7:0]							

Bit	Name	Function
7-0	VDS_GLB_NOISE [7:0]	**Global still detection threshold value control bit [7:0]** This field contains the global noise threshold value. If the total difference of two frame less than this programmable value, the picture is taken as still, otherwise, the picture is taken as moving picture.

VDS_PROC 79 REG S3_4F, R/W

比特	7	6	5	4	3	2	1	0
	保留的		VDS_C_VPK增益					

比特	名称	函数
5-0	VDS_C_VPK增益	紫外垂直峰值增益控制位[5:0] 紫外垂直高通信号增益控制，其范围为(0~4)*16。
7-6	保留的	

VDS_PROC 80 REG S3_50, R/W

比特	7	6	5	4	3	2	1	0
	VDS_DO_16B恩	VDS DO UVSEL反转	VDS_DO_UV_按字节分类	VDS测试EN	VDS测试总线选择			

比特	名称	函数
3-0	VDS测试总线选择	测试选择控制位[3:0] 该寄存器用于选择内部状态总线与测试总线。
4	VDS测试EN	测试启用，高电平有效 该位为测试总线输出使能位，当该位为1时，测试总线可输出内部状态；否则，测试总线为0Xaaaa。
5	VDS_DO_UV_DEC_BYPS	16位数字输出紫外线衰减滤波器旁路控制，高电平有效 当该位为1时，16位422 YUV 数字输出的紫外线衰减功能将被跳过。
6	VDS_DO_UVSEL_FLIP	16位数字输出紫外光控制 当该位为1时，16位422 YUV 数字输出的紫外线位置将被翻转。
7	VDS_DO_16B_EN	16位数字输出（422格式YUV）使能 当该位为1时，数字输出采用16位422 YUV 格式； 当该值为0时，数字输出为24位。

VDS_PROC 81 REG S3_51, R/W

比特	7	6	5	4	3	2	1	0
	VDS_GLB噪声[7:0]							

比特	名称	函数
7-0	VDS_GLB噪声[7:0]	全局静止检测阈值控制位[7:0] 该字段包含全局噪声阈值，若两帧总差值小于该可编程值，则图像被视为静止图像；否则，图像被视为运动图像。

VDS_PROC 82 REG S3_52, R/W

	7	6	5	4	3	2	1	0
Bit	**VDS_NR_MI_TH_EN**	**VDS_NR_DIF_LPF5_BYPS**	**VDS_NR_C_BYPASS**	**VDS_NR_Y_BYPASS**	**RESERVED**	**VDS_GLB_NOISE [10:8]**		

Bit	Name	Function
2-0	**VDS_GLB_NOISE [10:8]**	**Global still detection threshold value control bit [10:8]** This field contains the global noise threshold value. If the total difference of two frame less than this programmable value, the picture is taken as still, otherwise, the picture is taken as moving picture.
3	**RESERVED**	
4	**VDS_NR_Y_BYPASS**	**Y bypass the noise reduction process control** When this bit is 1, Y data will bypass the noise reduction process.
5	**VDS_NR_C_BYPASS**	**UV bypass the noise reduction process control** When this bit is 1, UV data will bypass the noise reduction process.
6	**VDS_NR_DIF_LPF5_BYPS**	**Bypass control of the tap5 low-pass filter used for Y difference between two frames.** When this bit is 1, Y difference data will bypass the tap5 low-pass filter
7	**VDS_NR_MI_TH_EN**	**Noise reduction threshold control enable** This bit will enable the threshold control, active high.

VDS_PROC 83 REG S3_53, R/W

	7	6	5	4	3	2	1	0
Bit	**VDS_NR_MIG_USER_EN**	**VDS_NR_MI_OFFSET**						

Bit	Name	Function
6-0	**VDS_NR_MI_OFFSET**	**Motion index offset control bit [6:0]** The offset control for motion index generation. When ds_mig_en is 1, ds_mig_offset[3:0] is user-defined motion index.
7	**VDS_NR_MIG_USER_EN**	**Motion index generation user mode enable** When this bit is 1, the motion index generation will use nr_mig_offt[3:0] as Motion index.

VDS_PROC 82 REG S3_52, R/W

比特	7	6	5	4	3	2	1	0
	VDS_NR_MI_TH_EN	VDS_NR_DIF_LPF5_BYPS	VDS_NR_C_BYPASS	VDS_NR_Y_BYPASS	保留的	VDS_GLB噪声[10:8]		

比特	名称	函数
2-0	VDS_GLB噪声[10:8]	全局静止检测阈值控制位[10:8] 该字段包含全局噪声阈值，若两帧总差值小于该可编程值，则图像被视为静止图像；否则，图像被视为运动图像。
3	保留的	
4	VDS NR Y旁路	Y绕过降噪过程控制 当该位为1时，Y数据将跳过降噪处理流程。
5	VDS NR C旁路	紫外线旁路降噪过程控制 当该位为1时，UV数据将绕过降噪处理流程。
6	VDS_NR_DIF_LPF5_BYPS	用于两帧间Y差分的tap5低通滤波器旁路控制。 当该位为1时，Y差分数据将绕过tap5低通滤波器
7	VDS_NR_MI_TH_EN	降噪阈值控制启用 该位将启用阈值控制，高电平有效。

VDS_PROC 83 REG S3_53, R/W

比特	7	6	5	4	3	2	1	0
	VDS_NR_MIG用户启用	VDS NR MI偏移量						

比特	名称	函数
6-0	VDS NR MI偏移量	运动指标偏移控制位[6:0] 运动指数生成的偏移控制。 当ds_mig_en为1时，ds_mig_offset[3:0]为用户自定义运动索引。
7	VDS NR MIG用户启用	运动指数生成用户模式启用 当该位为1时，运动索引生成将使用nr_mig_offt[3:0]作为运动索引。

VDS_PROC 84 REG S3_54, R/W

	7	6	5	4	3	2	1	0
Bit	VDS_NR_STILL_GAIN				VDS_NR_MI_GAIN			

Bit	Name	Function
3-0	VDS_NR_MI_GAIN	**Motion index generation gain control bit [3:0]** Motion index generation gain control, its range is (0~8)*2.
7-4	VDS_NR_STILL_GAIN	**Motion index generation gain control bit [3:0] for still picture** When picture is still, this field contains the motion index generation gain, its range is (0~8)*2.

VDS_PROC 85 REG S3_55, R/W

	7	6	5	4	3	2	1	0
Bit	VDS_NR_GLB_STILL_MENU	VDS_NR_EN_GLB_STILL	RESERVED	VDS_NR_EN_H_NOISY	VDS_NR_MI_THRESH			

Bit	Name	Function
3-0	VDS_NR_MI_THRESH	**Noise reduction threshold value bit [3:0]** Noise-reduction threshold value. When MI is smaller than the threshold value, the noise reduction is enabled. Otherwise it is not.
4	VDS_NR_EN_H_NOISY	**High noisy picture index enable, active high** Enable high noisy index from de-interlacer, it means the picture's noise is very large.
5	RESERVED	
6	VDS_NR_EN_GLB_STILL	**Global still index enable, active high** This bit enables the global still signal.
7	VDS_NR_GLB_STILL_MENU	**Menu mode control for global still index (used for debug)** This bit is the user defined menu mode for global still signal, when it is 1, the global still signal is 1, the following is the detail.

VDS_NR_GLB_STILL_MENU	VDS_NR_EN_GLB_STILL	Sub-block still index
0	0	0
0	1	glb_still
1	x	1

VDS_PROC 84 REG S3_54, R/W

	7	6	5	4	3	2	1	0
比特	VDS NR静止增益				VDS NR MI增益			

比特	名称	函数
3-0	VDS NR MI增益	运动指标生成增益控制位[3:0] 运动指标生成增益控制，其范围为(0~8)*2。
7-4	VDS NR静止增益	静止图像运动指标生成增益控制位[3:0] 当画面静止时，该字段包含运动索引生成增益，其取值范围为(0~8)*2。

VDS_PROC 85 REG S3_55, R/W

	7	6	5	4	3	2	1	0
比特	VDS_NR_GLB_STIL L菜单	VDS_NR_EN_GL B_静止	保留的	VDS_NR_EN_无噪声	VDS NR MI THS			

比特	名称	函数
3-0	VDS NR MI THS	降噪阈值位[3:0] 降噪阈值。当MI小于该阈值时，启用降噪功能；否则不启用。
4	VDS NR EN H NO ISY	高噪图象索引启用，高激活 启用去隔行扫描后的高噪声索引，意味着图像噪声较大。
5	保留的	
6	VDS NR EN GLB STILL	全球同步索引已启用，处于高活跃状态 该位可启用全局静止信号。
7	VDS_NR_GLB_STILL_ME 现在	全局静止索引菜单模式控制（用于调试） 该位为全局静止信号的用户自定义菜单模式，当其值为1时，全局静止信号为1，具体如下。

VDS_NR_GLB_静态菜单	VDS NR EN GLB STILL	子块 静态索引
0	0	0
0	1	全局静态
1	x	1

VDS_PROC 86 REG S3_56, R/W

	7	6	5	4	3	2	1	0
Bit	VDS_W_LEV_BYPS	VDS_NR_NOISY_OFFSET						

Bit	Name	Function
6-0	VDS_NR_NOISY_OFFSET	**Motion index generation offset control bit [6:0] for high noisy picture** When the picture is high noisy picture, this field contains the offset control for motion index generation.
7	VDS_W_LEV_BYPS	**White level expansion bypass control, active high** When this bit is 1, Y don't do white level expansion.

VDS_PROC 87 REG S3_57, R/W

	7	6	5	4	3	2	1	0
Bit	VDS_W_LEV							

Bit	Name	Function
7-0	VDS_W_LEV	**White level expansion level control bit[7:0]** This field defines the white level expansion threshold level value; data less than this level will have no white level expansion process.

VDS_PROC 88 REG S3_58, R/W

	7	6	5	4	3	2	1	0
Bit	VDS_WLEV_GAIN							

Bit	Name	Function
7-0	VDS_WLEV_GAIN	**White level expansion gain control bit[7:0]** This field defines the white level expansion threshold level value; data less than this level will have no white level expansion process.

VDS_PROC 89 REG S3_59, R/W

	7	6	5	4	3	2	1	0
Bit	VDS_NS_U_CENTER							

Bit	Name	Function
7-0	VDS_NS_U_CENTER	**Non-linear saturation center position U value control bit [7:0]** This field contains the non-linear saturation center position U value, the value is 2's.

VDS_PROC 86 REG S3_56, R/W

比特	7	6	5	4	3	2	1	0
	VDS_W_LEV_BYPS	VDS NR NO ISY偏移量						

比特	名称	函数
6-0	VDS NR NO ISY偏移量	高噪声图像运动量生成偏移控制位[6:0] 当图像为高噪声图像时，该字段包含用于生成运动索引的偏移控制。
7	VDS_W_LEV_BYPS	白色电平扩展旁路控制，高电平有效 当该位为1时，Y不执行白电平扩展。

VDS_PROC 87 REG S3_57, R/W

比特	7	6	5	4	3	2	1	0
	VDS_W_LEV							

比特	名称	函数
7-0	VDS_W_LEV	白电平扩展电平控制位[7:0] 该字段定义白度扩展阈值水平；低于该阈值的数据将不进行白度扩展处理。

VDS_PROC 88 REG S3_58, R/W

比特	7	6	5	4	3	2	1	0
	VDS_波浪增益							

比特	名称	函数
7-0	VDS_波浪增益	白电平扩展增益控制位[7:0] 该字段定义白度扩展阈值水平；低于该阈值的数据将不进行白度扩展处理。

VDS_PROC 89 REG S3_59, R/W

比特	7	6	5	4	3	2	1	0
	VDS_NS_U中心							

比特	名称	函数
7-0	VDS_NS_U中心	非线性饱和中心位置U值控制位[7:0] 该字段包含非线性饱和中心位置U值，该值为2的幂次方。

VDS_PROC 90 REG S3_5A, R/W

	7	6	5	4	3	2	1	0
Bit	**VDS_NS_V_CENTER**							

Bit	Name	Function
7-0	**VDS_NS_V_CENTER**	**Non-linear saturation center position V value control bit [7:0]** This field contains the non-linear saturation center position V value, the value is 2's.

VDS_PROC 91 REG S3_5B, R/W

	7	6	5	4	3	2	1	0
Bit	**VDS_NS_SQUARE_RAD [0]**	**VDS_NS_U_GAIN**						

Bit	Name	Function
6-0	**VDS_NS_U_GAIN**	**Non-linear saturation U gain control bit [6:0]** This field contains the U gain control for U component in the area which should do non-linear saturation, its range is (0~1)*128.
7	**VDS_NS_SQUARE_RAD [0]**	**Non-linear saturation range control bit [0]** Non-linear saturation only did When (u-u_center)^2 + (v-v_center)^2 less than this programmable range value.

VDS_PROC 92 REG S3_5C, R/W

	7	6	5	4	3	2	1	0
Bit	**VDS_NS_SQUARE_RAD [8:1]**							

Bit	Name	Function
7-0	**VDS_NS_SQUARE_RAD [8:1]**	**Non-linear saturation range control bit [8:1]** Non-linear saturation only did When (u-u_center)^2 + (v-v_center)^2 less than this programmable range value.

VDS_PROC 90 REG S3_5A，R/W

	7	6	5	4	3	2	1	0
比特	VDS_NS_V中心							

比特	名称	函数
7-0	VDS_NS_V中心	非线性饱和中心位置V值控制位[7:0] 该字段包含非线性饱和中心位置的V值，该值为2的。

VDS_PROC 91 REG S3_5B, R/W

	7	6	5	4	3	2	1	0
比特	VDS_NS_SQUARE RAD [0]	VDS_NS_U增益						

比特	名称	函数
6-0	VDS_NS_U增益	非线性饱和U增益控制位[6:0] 该字段包含U组件在非线性饱和区域的U增益控制，其取值范围为(0~1)*128。
7	VDS_NS_SQUARE_RAD[0]	非线性饱和范围控制位[0] 仅当(u-u_center)^2 + (v-v_center)^2小于该可编程范围值时，才会发生非线性饱和。

VDS_PROC 92 REG S3_5C, R/W

	7	6	5	4	3	2	1	0
比特	VDS_NS_SQUARE_RAD [8:1]							

比特	名称	函数
7-0	VDS_NS_SQUARE_RAD[8:1]	非线性饱和范围控制位[8:1] 仅当(u-u_center)^2 + (v-v_center)^2小于该可编程范围值时，才会发生非线性饱和。

VDS_PROC 93 REG S3_5D, R/W

	7	6	5	4	3	2	1	0
Bit	VDS_NS_Y_HIGH_TH [1:0]		VDS_NS_SQUARE_RAD [14:9]					

Bit	Name	Function
5-0	VDS_NS_SQUARE_RAD [14:9]	**Non-linear saturation range control bit [14:9]** Non-linear saturation only did When (u-u_center)^2 + (v-v_center)^2 less than this programmable range value.
7-6	VDS_NS_Y_HIGH_TH [1:0]	**Non-linear saturation Y high threshold control bit [1:0]** This filed defines the Y high threshold value for non-linear saturation, when y detect enable (60[3]=1), if y larger than this programmable value, no non-linear did.

VDS_PROC 94 REG S3_5E, R/W

	7	6	5	4	3	2	1	0
Bit	VDS_NS_V_GAIN [1:0]		VDS_NS_Y_HIGH_TH [7:2]					

Bit	Name	Function
5-0	VDS_NS_Y_HIGH_TH [7:2]	**Non-linear saturation Y high threshold control bit [7:2]** This filed defines the Y high threshold value for non-linear saturation, when y detect enable (60[3]=1), if y larger than this programmable value, no non-linear did.
7-6	VDS_NS_V_GAIN [1:0]	**Non-linear saturation V gain control bit [1:0]** This field contains the V gain control for V component in the area which should do non-linear saturation, its range is (0~1)*128.

VDS_PROC 95 REG S3_5F, R/W

	7	6	5	4	3	2	1	0
Bit	VDS_NS_Y_LOW_TH [2:0]			VDS_NS_V_GAIN [6:2]				

Bit	Name	Function
4-0	VDS_NS_V_GAIN [6:2]	**Non-linear saturation V gain control bit [6:2]** This field contains the V gain control for V component in the area which should do non-linear saturation, its range is (0~1)*128.
7-5	VDS_NS_Y_LOW_TH [2:0]	**Non-linear saturation Y low threshold control bit [2:0]** This filed defines the Y low threshold value for non-linear saturation, when y detect enable (60[3]=1), if y less than this programmable value, no non-linear did.

VDS_PROC 93 REG S3_5D, R/W

	7	6	5	4	3	2	1	0
比特	VDS_NS_Y_HIGH_TH [1:0]		VDS_NS_SQUARE_RAD [14:9]					

比特	名称	函数
5-0	VDS_NS_SQUARE_RAD[14:9]	非线性饱和范围控制位[14:9] 仅当(u-u_center)^2 + (v-v_center)^2小于该可编程范围值时，才会发生非线性饱和。
7-6	VDS_NS_Y_HIGH_TH [1:0]	非线性饱和Y高阈值控制位[1:0] 该字段定义了非线性饱和的Y高阈值，当y检测启用（60[3]=1）时，若y大于此可编程值，则不进行非线性处理。

VDS_PROC 94 REG S3_5E, R/W

	7	6	5	4	3	2	1	0
比特	VDS_NS_V_GAIN [1:0]		VDS_NS_Y_HIGH_TH [7:2]					

比特	名称	函数
5-0	VDS_NS_Y_HIGH_TH [7:2]	非线性饱和Y高阈值控制位[7:2] 该字段定义了非线性饱和的Y高阈值，当y检测启用（60[3]=1）时，若y大于此可编程值，则不进行非线性处理。
7-6	VDS_NS_V_GAIN [1:0]	非线性饱和V增益控制位[1:0] 该字段包含应进行非线性饱和处理的区域中V分量的V增益控制，其取值范围为(0~1)*128。

VDS_PROC 95 REG S3_5F, R/W

	7	6	5	4	3	2	1	0
比特	VDS_NS_Y_LOW_TH [2:0]			VDS_NS_V_GAIN [6:2]				

比特	名称	函数
4-0	VDS_NS_V_GAIN [6:2]	非线性饱和V增益控制位[6:2] 该字段包含应进行非线性饱和处理的区域中V分量的V增益控制，其取值范围为(0~1)*128。
7-5	VDS_NS_Y_LOW_TH [2:0]	非线性饱和Y低阈值控制位[2:0] 该字段定义了非线性饱和的Y低阈值，当y检测启用（60[3]=1）时，若y低于此可编程值，则不发生非线性饱和。

VDS_PROC 96 REG S3_60, R/W

	7	6	5	4	3	2	1	0
Bit	VDS_C1_TAG_LOW_SLOPE [3:0]				VDS_NS_Y_ACTIVE_EN	VDS_NS_BYPS	VDS_NS_Y_LOW_TH [4:3]	

Bit	Name	Function
1-0	VDS_NS_Y_LOW_TH [4:3]	**Non-linear saturation Y low threshold control bit [4:3]** This filed defines the Y low threshold value for non-linear saturation, when y detect enable (60[3]=1), if y less than this programmable value, no non-linear did.
2	VDS_NS_BYPS	**Non-linear saturation bypass control, active high** When this bit is 1, the process non-linear saturation will be bypassed.
3	VDS_NS_Y_ACTIVE_EN	**Non-linear saturation Y detect enable, active high** When this bit is 1, the process non-linear saturation only done when the Y larger than the value ns_y_low_th and less than the value ns_y_high_th.
7-4	VDS_C1_TAG_LOW_SLOPE [3:0]	**Red enhance angle tan value low threshold value control bit [3:0]** This filed contains the low threshold value for red enhance angle tan value, when the input UV angle tan value less than this programmable value, no enhancement did.

VDS_PROC 97 REG S3_61, R/W

	7	6	5	4	3	2	1	0
Bit	VDS_C1_TAG_HIGH_SLOPE [1:0]		VDS_C1_TAG_LOW_SLOPE [9:4]					

Bit	Name	Function
5-0	VDS_C1_TAG_LOW_SLOPE [9:4]	**Red enhance angle tan value low threshold value control bit [9:4]** This filed contains the low threshold value for red enhance angle tan value, when the input UV angle tan value less than this programmable value, no enhancement did.
7-6	VDS_C1_TAG_HIGH_SLOPE [1:0]	**Red enhance angle tan value high threshold value control bit [1:0]** This filed contains the high threshold value for red enhance angle tan value, when the input UV angle tan value larger than this programmable value, no enhancement did.

VDS_PROC 96 REG S3_60, R/W

	7	6	5	4	3	2	1	0
比特	VDS_C1_TAG_LOW_SLOPE [3:0]				VDS NS Y A CTIVE_EN	VDS_NS_BYPS	VDS_NS_Y_LOW_TH [4:3]	

比特	名称	函数
1-0	VDS_NS_Y_LOW_TH [4:3]	非线性饱和Y低阈值控制位[4:3] 该字段定义了非线性饱和的Y低阈值，当y检测启用（60[3]=1）时，若y低于此可编程值，则不发生非线性饱和。
2	VDS_NS_BYPS	非线性饱和旁路控制，主动高 当该位为1时，将绕过过程非线性饱和。
3	VDS_NS_Y active EN	非线性饱和Y检测启用，高电平有效 当该位为1时，仅当Y值大于ns_y_low_th且小于ns_y_high_th时，才进行过程非线性饱和。
7-4	VDS_C1_TAG_LOW_SLOPE [3:0]	红色增强角度正切值低阈值控制位[3:0] 该文件包含红色增强角度正切值的低阈值，当输入的UV角度正切值小于该可编程值时，不进行增强处理。

VDS_PROC 97 REG S3_61, R/W

	7	6	5	4	3	2	1	0
比特	VDS_C1_TAG_HIGH_SLOPE [1:0]		VDS_C1_TAG_LOW_SLOPE [9:4]					

比特	名称	函数
5-0	VDS_C1_TAG_LOW_SLOPE [9:4]	红色增强角度正切值低阈值控制位[9:4] 该文件包含红色增强角度正切值的低阈值，当输入的UV角度正切值小于该可编程值时，不进行增强处理。
7-6	VDS_C1_TAG_HIGH_SLOPE [1:0]	红色增强角度正切值高阈值控制位[1:0] 该文件包含红色增强角度正切值的高阈值，当输入的UV角度正切值大于该可编程值时，不进行增强处理。

VDS_PROC 98 REG S3_62, R/W

	7	6	5	4	3	2	1	0
Bit	**VDS_C1_TAG_HIGH_SLOPE [9:2]**							

Bit	Name	Function
7-0	**VDS_C1_TAG_HIGH_SLOPE [9:2]**	**Red enhance angle tan value high threshold value control bit [9:2]** This filed contains the high threshold value for red enhance angle tan value, when the input UV angle tan value larger than this programmable value, no enhancement did.

VDS_PROC 99 REG S3_63, R/W

	7	6	5	4	3	2	1	0
Bit	**VDS_C1_U_LOW [3:0]**				**VDS_C1_GAIN**			

Bit	Name	Function
3-0	**VDS_C1_GAIN**	**Red enhance gain control bit [3:0]** This field contains the gain control for red enhance, its range is (0~1)*16
7-4	**VDS_C1_U_LOW [3:0]**	**Red enhance U low threshold value control bit [3:0]** This field contains the low threshold value for U component, if input U less then this programmable value, no enhancement did.

VDS_PROC 100 REG S3_64, R/W

	7	6	5	4	3	2	1	0
Bit	**VDS_C1_U_HIGH [3:0]**				**VDS_C1_U_LOW [7:4]**			

Bit	Name	Function
3-0	**VDS_C1_U_LOW [7:4]**	**Red enhance U low threshold value control bit [7:4]** This field contains the low threshold value for U component, if input U less then this programmable value, no enhancement did.
7-4	**VDS_C1_U_HIGH [3:0]**	**Red enhance U high threshold value control bit [3:0]** This field contains the high threshold value for U component, if input U larger then this programmable value, no enhancement did.

VDS_PROC 98 REG S3_62, R/W

比特	7	6	5	4	3	2	1	0
	VDS_C1_TAG_HIGH_SLOPE [9:2]							

比特	名称	函数
7-0	VDS_C1_TAG_HIGH_SLOPE [9:2]	红色增强角度正切值高阈值控制位[9:2] 该文件包含红色增强角度正切值的高阈值，当输入的UV角度正切值大于该可编程值时，不进行增强处理。

VDS_PROC 99 REG S3_63, R/W

比特	7	6	5	4	3	2	1	0
	VDS_C1_U_LOW [3:0]				VDS_C1_GAIN			

比特	名称	函数
3-0	VDS_C1_GAIN	红色增益增强控制位[3:0] 该字段包含红色增强的增益控制，其范围为(0~1)*16
7-4	VDS_C1_U_LOW [3:0]	红色增强U低阈值控制位[3:0] 该字段包含U分量的低阈值，若输入U小于该可编程值，则未进行增强处理。

VDS_PROC 100 REG S3_64, R/W

比特	7	6	5	4	3	2	1	0
	VDS_C1_U_HIGH [3:0]				VDS_C1_U_LOW [7:4]			

比特	名称	函数
3-0	VDS_C1_U_LOW [7:4]	红色增强U低阈值控制位[7:4] 该字段包含U分量的低阈值，若输入U小于该可编程值，则未进行增强处理。
7-4	VDS_C1_U_HIGH [3:0]	红色增强U高阈值控制位[3:0] 该字段包含U分量的高阈值，若输入U值大于此可编程值，则未进行增强处理。

VDS_PROC 101 REG S3_65, R/W

	7	6	5	4	3	2	1	0
Bit	VDS_C1_Y_THRESH [2:0]			VDS_C1_BYPS	VDS_C1_U_HIGH [7:4]			

Bit	Name	Function
3-0	VDS_C1_U_HIGH [7:4]	**Red enhance U high threshold value control bit [7:4]** This field contains the high threshold value for U component, if input U larger then this programmable value, no enhancement did.
4	VDS_C1_BYPS	**Red enhance bypass control, active high** When this bit is 1, red enhancement will be bypassed.
7-5	VDS_C1_Y_THRESH [2:0]	**Red enhance Y threshold value control bit [2:0]** This field contains the Y threshold for red enhancement, when input Y larger than this programmable value, no enhancement did.

VDS_PROC 102 REG S3_66, R/W

	7	6	5	4	3	2	1	0
Bit	VDS_C2_TAG_LOW_SLOPE [2:0]			VDS_C1_Y_THRESH [7:3]				

Bit	Name	Function
4-0	VDS_C1_Y_THRESH [7:3]	**red enhance Y threshold value control bit [7:3]** This field contains the Y threshold for red enhancement, when input Y larger than this programmable value, no enhancement did.
7-5	VDS_C2_TAG_LOW_SLOPE [2:0]	**Green enhance angle tan value low threshold value control bit [2:0]** This filed contains the low threshold value for green enhance angle tan value, when the input UV angle tan value less than this programmable value, no enhancement did.

VDS_PROC 103 REG S3_67, R/W

	7	6	5	4	3	2	1	0
Bit	VDS_C2_TAG_HIGH_SLOPE [0]	VDS_C2_TAG_LOW_SLOPE [9:3]						

Bit	Name	Function
6-0	VDS_C2_TAG_LOW_SLOPE [9:3]	**Green enhance angle tan value low threshold value control bit [9:3]** This filed contains the low threshold value for green enhance angle tan value, when the input UV angle tan value less than this programmable value, no enhancement did.
7	VDS_C2_TAG_HIGH_SLOPE [0]	**Green enhance angle tan value high threshold value control bit [0]** This filed contains the high threshold value for green enhance angle tan value, when the input UV angle tan value larger than this programmable value, no enhancement did.

VDS_PROC 101 REG S3_65, R/W

比特	7	6	5	4	3	2	1	0
	VDS_C1_Y_THRESH [2:0]			VDS_C1_BYPS	VDS_C1_U_HIGH [7:4]			

比特	名称	函数
3-0	VDS_C1_U_HIGH [7:4]	红色增强U高阈值控制位[7:4] 该字段包含U分量的高阈值，若输入U值大于此可编程值，则未进行增强处理。
4	VDS_C1_BYPS	红色增强旁路控制，高电平有效 当该位为1时，红色增强将被绕过。
7-5	VDS_C1_Y_THRESH [2:0]	红色增强Y阈值控制位[2:0] 该字段包含用于红色增强的Y阈值，当输入Y值大于此可编程值时，不进行增强处理。

VDS_PROC 102 REG S3_66, R/W

比特	7	6	5	4	3	2	1	0
	VDS_C2_TAG_LOW_SLOPE [2:0]			VDS_C1_Y_THRESH [7:3]				

比特	名称	函数
4-0	VDS_C1_Y_THRESH [7:3]	红色增强Y阈值控制位[7:3] 该字段包含用于红色增强的Y阈值，当输入Y值大于此可编程值时，不进行增强处理。
7-5	VDS_C2_TAG_LOW_SLOPE [2:0]	绿色增强角度正切值低阈值控制位[2:0] 该文件包含绿色增强角度正切值的低阈值，当输入的UV角度正切值小于该可编程值时，不进行增强处理。

VDS_PROC 103 REG S3_67, R/W

比特	7	6	5	4	3	2	1	0
	VDS_C2_TAG_HIGH_SLOPE [0]	VDS_C2_TAG_LOW_SLOPE [9:3]						

比特	名称	函数
6-0	VDS_C2_TAG_LOW_SLOPE [9:3]	绿色增强角正切值低阈值控制位[9:3] 该文件包含绿色增强角度正切值的低阈值，当输入的UV角度正切值小于该可编程值时，不进行增强处理。
7	VDS_C2_TAG_HIGH_SLOPE [0]	绿色增强角度正切值高阈值控制位[0] 该文件包含绿色增强角度正切值的高阈值，当输入的UV角度正切值大于该可编程值时，不进行增强处理。

VDS_PROC 104 REG S3_68, R/W

	7	6	5	4	3	2	1	0
Bit	**VDS_C2_TAG_HIGH_SLOPE [8:1]**							

Bit	Name	Function
7-0	**VDS_C2_TAG_HIGH_SLOPE [8:1]**	**Green enhance angle tan value high threshold value control bit [8:1]** This filed contains the high threshold value for green enhance angle tan value, when the input UV angle tan value larger than this programmable value, no enhancement did.

VDS_PROC 105 REG S3_69, R/W

	7	6	5	4	3	2	1	0
Bit	**VDS_C2_U_LOW [2:0]**			**VDS_C2_GAIN**				**VDS_C2_TAG_HIGH_SLOPE [9]**

Bit	Name	Function
0	**VDS_C2_TAG_HIGH_SLOPE [9]**	**Green enhance angle tan value high threshold value control bit [9]** This filed contains the high threshold value for green enhance angle tan value, when the input UV angle tan value larger than this programmable value, no enhancement did.
4-1	**VDS_C2_GAIN**	**Color enhance gain control bit [3:0]** This field contains the gain control for green enhance, its range is (0~1)*16
7-5	**VDS_C2_U_LOW [2:0]**	**Green enhance U low threshold value control bit [2:0]** This field contains the low threshold value for U component, if input U less then this programmable value, no enhancement did.

VDS_PROC 106 REG S3_6A, R/W

	7	6	5	4	3	2	1	0
Bit	**VDS_C2_U_HIGH [2:0]**			**VDS_C2_U_LOW [7:3]**				

Bit	Name	Function
4-0	**VDS_C2_U_LOW [7:3]**	**Green enhance U low threshold value control bit [7:3]** This field contains the low threshold value for U component, if input U less then this programmable value, no enhancement did.
7-5	**VDS_C2_U_HIGH [2:0]**	**Green enhance U high threshold value control bit [2:0]** This field contains the high threshold value for U component, if input U larger then this programmable value, no enhancement did.

VDS_PROC 104 REG S3_68, R/W

比特	7	6	5	4	3	2	1	0
	VDS_C2_TAG_HIGH_SLOPE [8:1]							

比特	名称	函数
7-0	VDS_C2_TAG_HIGH_SLOPE [8:1]	绿色增强角正切值高阈值控制位[8:1] 该文件包含绿色增强角度正切值的高阈值，当输入的UV角度正切值大于该可编程值时，不进行增强处理。

VDS_PROC 105 REG S3_69, R/W

比特	7	6	5	4	3	2	1	0
	VDS_C2_U_LOW [2:0]			VDS_C2_GAIN				VDS_C2_TAG 高斜率 [9]

比特	名称	函数
0	VDS_C2_TAG_HIGH_SLO PE [9]	绿色增强角正切值高阈值控制位[9] 该文件包含绿色增强角度正切值的高阈值，当输入的UV角度正切值大于该可编程值时，不进行增强处理。
4-1	VDS_C2_GAIN	色增强增益控制位[3:0] 该字段包含绿色增强的增益控制，其范围为(0~1)*16
7-5	VDS_C2_U_LOW [2:0]	绿色增强U低阈值控制位[2:0] 该字段包含U分量的低阈值，若输入U小于该可编程值，则未进行增强处理。

VDS_PROC 106 **REG S3_6A，R/W**

比特	7	6	5	4	3	2	1	0
	VDS_C2_U_HIGH [2:0]			VDS_C2_U_LOW [7:3]				

比特	名称	函数
4-0	VDS_C2_U_LOW [7:3]	绿色增强U低阈值控制位[7:3] 该字段包含U分量的低阈值，若输入U小于该可编程值，则未进行增强处理。
7-5	VDS_C2_U_HIGH [2:0]	绿色增强U高阈值控制位[2:0] 该字段包含U分量的高阈值，若输入U值大于此可编程值，则未进行增强处理。

VDS_PROC 107 REG S3_6B, R/W

	7	6	5	4	3	2	1	0
Bit	VDS_C2_Y_THRESH [1:0]		VDS_C2_BYPS	VDS_C2_U_HIGH [7:3]				

Bit	Name	Function
4-0	VDS_C2_U_HIGH [7:3]	**Green enhance U high threshold value control bit [7:3]** This field contains the high threshold value for U component, if input U larger then this programmable value, no enhancement did.
5	VDS_C2_BYPS	**Green enhance bypass control** When this bit is 1, color enhancement will be bypassed.
7-6	VDS_C2_Y_THRESH [1:0]	**Green enhance Y threshold value control bit [1:0]** This field contains the Y threshold for green enhancement, when input Y larger than this programmable value, no enhancement did.

VDS_PROC 108 REG S3_6C, R/W

	7	6	5	4	3	2	1	0
Bit	RESERVED		VDS_C2_Y_THRESH [7:2]					

Bit	Name	Function
5-0	VDS_C2_Y_THRESH [7:2]	**Green enhance Y threshold value control bit [7:2]** This field contains the Y threshold for green enhancement, when input Y larger than this programmable value, no enhancement did.
7-6	RESERVED	

VDS_PROC 109 REG S3_6D, R/W

	7	6	5	4	3	2	1	0
Bit	VDS_EXT_HB_ST [7:0]							

Bit	Name	Function
7-0	VDS_EXT_HB_ST [7:0]	**External used horizontal blanking start position control bit [7:0]** This field is used to program horizontal blanking start position, this blanking is for external used.

VDS_PROC 107 REG S3_6B, R/W

比特	7	6	5	4	3	2	1	0
	VDS_C2_Y_THRESH [1:0]		VDS_C2_BYPS	VDS_C2_U_HIGH [7:3]				

比特	名称	函数
4-0	VDS_C2_U_HIGH [7:3]	绿色增强U高阈值控制位[7:3] 该字段包含U分量的高阈值，若输入U值大于此可编程值，则未进行增强处理。
5	VDS_C2_BYPS	绿色旁路控制 当该位为1时，颜色增强功能将被跳过。
7-6	VDS_C2_Y_THRESH [1:0]	绿色增强Y阈值控制位[1:0] 该字段包含用于绿色增强的Y阈值，当输入的Y值大于此可编程值时，不进行增强处理。

VDS_PROC 108 REG S3_6C, R/W

比特	7	6	5	4	3	2	1	0
	保留的		VDS_C2_Y_THRESH [7:2]					

比特	名称	函数
5-0	VDS_C2_Y_THRESH [7:2]	绿色增强Y阈值控制位[7:2] 该字段包含用于绿色增强的Y阈值，当输入的Y值大于此可编程值时，不进行增强处理。
7-6	保留的	

VDS_PROC 109 REG S3_6D, R/W

比特	7	6	5	4	3	2	1	0
	VDS_EXT_HB_ST [7:0]							

比特	名称	函数
7-0	VDS_EXT_HB_ST [7:0]	外部水平消隐起始位置控制位[7:0] 该字段用于设定水平消隐的起始位置，该消隐功能为外部使用。

VDS_PROC 110 REG S3_6E, R/W

	7	6	5	4	3	2	1	0
Bit	**VDS_EXT_HB_SP [3:0]**				**VDS_EXT_HB_ST [11:8]**			

Bit	Name	Function
3-0	**VDS_EXT_HB_ST [11:8]**	**External used horizontal blanking start position control bit [11:8]** This field is used to program horizontal blanking start position, this blanking is for external used.
7-4	**VDS_EXT_HB_SP [3:0]**	**External used horizontal blanking stop position control bit [3:0]** This field is used to program horizontal blanking stop position, this blanking is for external used.

VDS_PROC 111 REG S3_6F, R/W

	7	6	5	4	3	2	1	0
Bit	**VDS_EXT_HB_SP [11:4]**							

Bit	Name	Function
7-0	**VDS_EXT_HB_SP [11:4]**	**External used horizontal blanking stop position control bit [11:4]** This field is used to program horizontal blanking stop position, this blanking is for external used.

VDS_PROC 112 REG S3_70, R/W

	7	6	5	4	3	2	1	0
Bit	**VDS_EXT_VB_ST [7:0]**							

Bit	Name	Function
7-0	**VDS_EXT_VB_ST [7:0]**	**External used vertical blanking start position control bit [7:0]** This field is used to program vertical blanking start position, this blanking is for external used.

VDS_PROC 110 REG S3_6E, R/W

	7	6	5	4	3	2	1	0
比特	VDS_EXT_HB_SP [3:0]				VDS_EXT_HB_ST [11:8]			

比特	名称	函数
3-0	VDS_EXT_HB_ST [11:8]	外部水平消隐起始位置控制位[11:8] 该字段用于设定水平消隐的起始位置，该消隐功能为外部使用。
7-4	VDS_EXT_HB_SP [3:0]	外部水平消隐停止位置控制位[3:0] 该字段用于设定水平消隐停止位置，该消隐功能为外部使用。

VDS_PROC 111 REG S3_6F, R/W

	7	6	5	4	3	2	1	0
比特	VDS_EXT_HB_SP [11:4]							

比特	名称	函数
7-0	VDS_EXT_HB_SP [11:4]	外部水平消隐停止位置控制位[11:4] 该字段用于设定水平消隐停止位置，该消隐功能为外部使用。

VDS_PROC 112 REG S3_70, R/W

	7	6	5	4	3	2	1	0
比特	VDS_EXT_VB_ST [7:0]							

比特	名称	函数
7-0	VDS_EXT_VB_ST [7:0]	外部垂直消隐起始位置控制位[7:0] 该字段用于设定垂直消隐的起始位置，该消隐功能为外部使用。

VDS_PROC 113 REG S3_71, R/W

Bit	7	6	5	4	3	2	1	0
	VDS_EXT_VB_SP [3:0]				RESERVED	VDS_EXT_VB_ST [10:8]		

Bit	Name	Function
2-0	VDS_EXT_VB_ST [10:8]	**External used vertical blanking start position control bit [10:8]** This field is used to program vertical blanking start position, this blanking is for external used.
3	RESERVED	
7-4	VDS_EXT_VB_SP [3:0]	**External used vertical blanking stop position control bit [3:0]** This field is used to program vertical blanking stop position, this blanking is for external used.

VDS_PROC 114 REG S3_72, R/W

Bit	7	6	5	4	3	2	1	0
	VDS_SYNC_IN_SEL	VDS_EXT_VB_SP [10:4]						

Bit	Name	Function
6-0	VDS_EXT_VB_SP [10:4]	**External used vertical blanking stop position control bit [10:4]** This field is used to program vertical blanking stop position, this blanking is for external used.
7	VDS_SYNC_IN_SEL	**VDS module input sync selection control** When this bit is 1, the sync to VDS module is from external (out of the CHIP); When this bit is 0, the sync to VDS module is from IF module.

VDS_PROC 113 REG S3_71, R/W

	7	6	5	4	3	2	1	0
比特	VDS_EXT_VB_SP [3:0]				保留的	VDS_EXT_VB_ST [10:8]		

比特	名称	函数
2-0	VDS_EXT_VB_ST [10:8]	外部垂直消隐起始位置控制位[10:8] 该字段用于设定垂直消隐的起始位置，该消隐功能为外部使用。
3	保留的	
7-4	VDS_EXT_VB_SP [3:0]	外部垂直消隐停止位置控制位[3:0] 该字段用于设定垂直消隐停止位置，此消隐功能为外部使用。

VDS_PROC 114 REG S3_72, R/W

	7	6	5	4	3	2	1	0
比特	VDS同步IN_SEL	VDS_EXT_VB_SP [10:4]						

比特	名称	函数
6-0	VDS_EXT_VB_SP [10:4]	外部垂直消隐停止位置控制位[10:4] 该字段用于设定垂直消隐停止位置，此消隐功能为外部使用。
7	VDS同步输入选择	VDS 模块输入同步选择控制 当该位为1时， VDS 同步模块的信号来自外部（芯片外部）； 当该位为0时， VDS 同步模块的信号来自IF模块。

VDS_PROC 115 REG S3_73, R/W

	7	6	5	4	3	2	1	0
Bit	**VDS_BLUE_UGAIN**				**VDS_BLUE_BYPS**	**VDS_BLUE_RANGE**		

Bit	Name	Function
2-0	**VDS_BLUE_RANGE**	**Blue extend range control bit [2:0]** This field defines the range for blue extend.

VDS_BLUE_RANGE [2:0]			Real range
0	0	0	1
0	0	1	2
0	1	0	4
0	1	1	8
1	0	0	16
1	0	1	32
1	1	0	64
1	1	1	128

Bit	Name	Function
3	**VDS_BLUE_BYPS**	**Blue extend bypass control, active high** When this bit is 1, the blue extend process will be bypassed
7-4	**VDS_BLUE_UGAIN**	**Blue extend U gain control bit [3:0]** This field defines the U gain for U component in the area which should do blue extend, its range is (0~1)*16.

VDS_PROC 116 REG S3_74, R/W

	7	6	5	4	3	2	1	0
Bit	**VDS_BLUE_Y_LEV**				**VDS_BLUE_VGAIN**			

Bit	Name	Function
3-0	**VDS_BLUE_VGAIN**	**Blue extend V gain control bit [3:0]** This field defines the V gain for V component in the area which should do blue extend, its range is (0~1)*16.
7-4	**VDS_BLUE_Y_LEV**	**Blue extend Y level threshold control bit [3:0]** This field defines the Y threshold value of blue extend, the real level in the circuit is 16*blue_y_th + 15, the blue extend process done only when Y value larger than this level (real level).

VDS_PROC 115 REG S3_73, R/W

	7	6	5	4	3	2	1	0
比特	VDS蓝色_UGAIN				VDS_蓝B 加拿大	VDS_蓝色范围		

比特	名称	函数
2-0	VDS_蓝色范围	**蓝色延伸范围控制位[2:0]** 该字段定义蓝色延伸的范围。

VDS蓝色范围[2:0]			实际范围
0	0	0	1
0	0	1	2
0	1	0	4
0	1	1	8
1	0	0	16
1	0	1	32
1	1	0	64
1	1	1	128

比特	名称	函数
3	VDS蓝色由PS生成	**蓝色旁路控制，高电平有效** 当该位为1时，蓝色延伸过程将被跳过
7-4	VDS蓝色_UGAIN	**蓝色延伸U增益控制位[3:0]** 该字段定义了需要进行蓝色扩展的区域中U分量的U增益，其取值范围为(0~1)*16。

VDS_PROC 116 REG S3_74, R/W

	7	6	5	4	3	2	1	0
比特	VDS蓝色Y型LEV				VDS蓝色增益			

比特	名称	函数
3-0	VDS蓝色增益	**蓝色扩展V增益控制位[3:0]** 该字段定义了应进行蓝色扩展区域中V分量的V增益，其取值范围为(0~1)*16。
7-4	VDS蓝色Y型LEV	**蓝色延展Y电平阈值控制位[3:0]** 该字段定义蓝色延伸的Y阈值，电路中的实际电平为16*blue_y_th + 15，仅当Y值大于该实际电平时，蓝色延伸过程才会执行。

PIP 00 REG S3_80, R/W

	7	6	5	4	3	2	1	0
Bit	**PIP_DYN_BYPS**	**PIP_SUB_16B_SEL**	**PIP_Y_DELAY**		**PIP_TAP3_BYPS**	**PIP_V_DELAY**	**PIP_U_DELAY**	**PIP_UV_FLIP**

Bit	Name	Function
0	**PIP_UV_FLIP**	**422 to 444 conversion UV flip control** This bit is used to flip UV, when this bit is 1, UV position will be flipped.
1	**PIP_U_DELAY**	**UV 422 to 444 conversion U delay** When this bit is 1, U will delay 1 clock, otherwise, no delay for internal pipe.
2	**PIP_V_DELAY**	**UV 422 to 444 conversion V delay** When this bit is 1, V will delay 1 clock, otherwise, no delay for internal pipe.
3	**PIP_TAP3_BYPS**	**Tap3 filter in 422 to 444 conversion bypass control, active high** This bit is the UV interpolation filter enable control; when this bit is 1, UV bypass the filter
5-4	**PIP_Y_DELAY**	**Y compensation delay control bit [1:0] in 422 to 444 conversion** To compensation the pipe of UV, program this field can delay Y from 1 to 4 clocks.

PIP_Y_DELAY [1:0]		Y delay
0	0	1
0	1	2
1	0	3
1	1	4

6	**PIP_SUB_16B_SEL**	**PIP 16-bit sub-picture select, active high** When this bit is 1, select 16-bit sub-picture; When it is 0, select 24-bit sub-picture.
7	**PIP_DYN_BYPS**	**Dynamic range expansion bypass control, active high** When this bit is 1, data will bypass the dynamic range expansion process.

PIP 00 REG S3_80, R/W

	7	6	5	4	3	2	1	0
比特	PIP_DYN_BYPS	PIP_SUB_16B_SEL	PIP_Y延迟		PIP_TAP3_BY 附言	PIP_V延迟	PIP_U延迟	PIP_紫外线反转

比特	名称	函数
0	PIP_紫外线反转	**422至444转换紫外翻转控制** 该位用于翻转UV，当该位为1时，UV位置将被翻转。
1	PIP_U延迟	**UV 422至444转换U延迟** 当该位为1时，U将延迟1个时钟周期；否则，内部管道无延迟。
2	PIP_V延迟	**紫外422至444伏延迟转换** 当该位为1时，V将延迟1个时钟周期；否则，内部管道无延迟。
3	PIP_TAP3_BYPS	**422至444转换旁路控制中的Tap3滤波器，高电平有效** 该位为UV插值滤波器启用控制位；当该位为1时，UV绕过滤波器
5-4	PIP_Y延迟	**422到444转换中的Y补偿延迟控制位[1:0]** 为补偿UV的管路，该程序可将Y延迟1至4个时钟周期。

PIP_Y延迟[1:0]		Y延迟
0	0	1
0	1	2
1	0	3
1	1	4

6	PIP_SUB_16B_SEL	**16位子画面选择，高电平有效** 当该位为1时，选择16位子画面； 当数值为0时，选择24位子画面。
7	PIP_DYN_BYPS	**动态范围扩展旁路控制，主动高** 当该位为1时，数据将绕过动态范围扩展过程。

PIP 01 REG S3_81, R/W

	7	6	5	4	3	2	1	0
Bit	PIP_EN	RESERVED			PIP_DREG_BYPS	RESERVED		PIP_CONVT_BYPS

Bit	Name	Function
0	PIP_CONVT_BYPS	**YUV to RGB color space conversion bypass control, active high** When this bit is 1, YUV data will bypass the YUV to RGB conversion, the output will still be YUV data. When this bit is 0, YUV data will do YUV to RGB conversion, the output will be RGB data.
2-1	RESERVED	
3	PIP_DREG_BYPS	**Input data bypass the negedge trigger control, active high** When this bit is 0, input data will triggered by falling edge clock, When this bit is 1, the input data will bypass this falling edge clock delay.
6-4	RESERVED	
7	PIP_EN	**PIP enable, active high** When this bit is 1, PIP insertion is enabled, otherwise, no PIP

PIP 02 REG S3_82, R/W

	7	6	5	4	3	2	1	0
Bit	PIP_Y_GAIN							

Bit	Name	Function
0	PIP_Y_GAIN	**Y dynamic range expansion gain control bit [7:0]** This field contains the Y gain value in dynamic range expansion process, its range is (0 ~ 2)*128.

PIP 03 REG S3_83, R/W

	7	6	5	4	3	2	1	0
Bit	PIP_U_GAIN							

Bit	Name	Function
0	PIP_U_GAIN	**U dynamic range expansion gain control bit [7:0]** This field contains the U gain value in dynamic range expansion process, its range is (0 ~ 4)*64.

PIP 01 REG S3_81, R/W

比特	7	6	5	4	3	2	1	0
	PIP_EN	保留的			PIP_DREG_B 加拿大	保留的		PIP_CONVT_BYPS

比特	名称	函数
0	PIP_CONVT_BYPS	**YUV 转RGB颜色空间转换旁路控制，高电平有效** 当该位为1时， YUV 数据将跳过 YUV 到RGB的转换，输出仍为 YUV 数据。 当该位为0时， YUV 数据将执行 YUV 转换，输出结果为RGB数据。
2-1	保留的	
3	PIP_DREG_BYPS	**输入数据绕过负边沿触发控制，高电平有效** 当该位为0时，输入数据将由时钟信号的下降沿触发。 当该位为1时，输入数据将绕过此下降沿时钟延迟。
6-4	保留的	
7	PIP_EN	**PIP启用，高电平有效** 当该位为1时，启用PIP插入功能；否则，不启用PIP。

PIP 02 REG S3_82, R/W

比特	7	6	5	4	3	2	1	0
	PIP_Y增益							

比特	名称	函数
0	PIP_Y增益	**动态范围扩展增益控制位[7:0]** 该字段包含动态范围扩展过程中的Y增益值，其取值范围为(0~2)*128。

PIP 03 REG S3_83, R/W

比特	7	6	5	4	3	2	1	0
	PIP_U增益							

比特	名称	函数
0	PIP_U增益	**动态范围扩展增益控制位[7:0]** 该字段包含动态范围扩展过程中的U增益值，其取值范围为(0~4)*64。

PIP 04 REG S3_84, R/W

	7	6	5	4	3	2	1	0
Bit	**PIP_V_GAIN**							

Bit	Name	Function
0	**PIP_V_GAIN**	**V dynamic range expansion gain control bit [7:0]** This field contains the V gain value in dynamic range expansion process, its range is (0 ~ 4)*64.

PIP 05 REG S3_85, R/W

	7	6	5	4	3	2	1	0
Bit	**PIP_Y_OFST**							

Bit	Name	Function
0	**PIP_Y_OFST**	**Y dynamic range expansion offset control bit [7:0]** This field contains the Y offset value in dynamic range expansion process, its range is –128 ~ 127.

PIP 06 REG S3_86, R/W

	7	6	5	4	3	2	1	0
Bit	**PIP_U_OFST**							

Bit	Name	Function
0	**PIP_U_OFST**	**U dynamic range expansion offset control bit [7:0]** This field contains the U offset value in dynamic range expansion process, its range is –128 ~ 127.

PIP 07 REG S3_87, R/W

	7	6	5	4	3	2	1	0
Bit	**PIP_V_OFST**							

Bit	Name	Function
7-0	**PIP_V_OFST**	**V dynamic range expansion offset control bit [7:0]** This field contains the V offset value in dynamic range expansion process, its range is –128 ~ 127.

PIP 04 REG S3_84, R/W

	7	6	5	4	3	2	1	0
比特	PIP_V增益							

比特	名称	函数
0	PIP_V增益	动态范围扩展增益控制位[7:0] 该字段包含动态范围扩展过程中的V增益值，其取值范围为(0~4)*64。

PIP 05 REG S3_85, R/W

	7	6	5	4	3	2	1	0
比特	PIP_Y_OFST							

比特	名称	函数
0	PIP_Y_OFST	动态范围扩展偏移控制位[7:0] 该字段包含动态范围扩展过程中的Y偏移值，其范围为-128至127。

PIP 06 REG S3_86, R/W

	7	6	5	4	3	2	1	0
比特	PIP_U_OFST							

比特	名称	函数
0	PIP_U_OFST	动态范围扩展偏移控制位[7:0] 该字段包含动态范围扩展过程中的U偏移值，其范围为-128至127。

PIP 07 REG S3_87, R/W

	7	6	5	4	3	2	1	0
比特	PIP_V_OFST							

比特	名称	函数
7-0	PIP_V_OFST	动态范围扩展偏移控制位[7:0] 该字段包含动态范围扩展过程中的V偏移值，其范围为-128至127。

PIP 08 REG S3_88, R/W

	7	6	5	4	3	2	1	0
Bit	PIP_H_ST [7:0]							

Bit	Name	Function
0	PIP_H_ST [7:0]	**PIP window horizontal start position control bit [7:0]** This field contains the horizontal start position of PIP window.

PIP 09 REG S3_89, R/W

	7	6	5	4	3	2	1	0
Bit	RESERVED				PIP_H_ST [11:8]			

Bit	Name	Function
3-0	PIP_H_ST [11:8]	**PIP window horizontal start position control bit [11:8]** This field contains the horizontal start position of PIP window.
7-4	RESERVED	

PIP 10 REG S3_8A, R/W

	7	6	5	4	3	2	1	0
Bit	PIP_H_SP [7:0]							

Bit	Name	Function
0	PIP_H_SP [7:0]	**PIP window horizontal stop position control bit [7:0]** This field contains the horizontal stop position of PIP window.

PIP 11 REG S3_8B, R/W

	7	6	5	4	3	2	1	0
Bit	RESERVED				PIP_H_SP [11:8]			

Bit	Name	Function
3-0	PIP_H_SP [11:8]	**PIP window horizontal stop position control bit [11:8]** This field contains the horizontal stop position of PIP window.
7-4	RESERVED	

PIP 08 REG S3_88, R/W

	7	6	5	4	3	2	1	0
比特	PIP_H_ST [7:0]							

比特	名称	函数
0	PIP_H_ST [7:0]	**PIP窗口水平起始位置控制位[7:0]** 该字段包含PIP窗口的水平起始位置。

PIP 09 REG S3_89, R/W

	7	6	5	4	3	2	1	0
比特	保留的				PIP_H_ST [11:8]			

比特	名称	函数
3-0	PIP_H_ST [11:8]	**PIP窗口水平起始位置控制位[11:8]** 该字段包含PIP窗口的水平起始位置。
7-4	保留的	

PIP 10 REG S3_8A，R/W

	7	6	5	4	3	2	1	0
比特	PIP_H_SP [7:0]							

比特	名称	函数
0	PIP_H_SP [7:0]	**PIP窗口水平停止位置控制位[7:0]** 该字段包含PIP窗口的水平停止位置。

PIP 11 REG S3_8B, R/W

	7	6	5	4	3	2	1	0
比特	保留的				PIP_H_SP [11:8]			

比特	名称	函数
3-0	PIP_H_SP [11:8]	**PIP窗口水平停止位置控制位[11:8]** 该字段包含PIP窗口的水平停止位置。
7-4	保留的	

PIP 12 REG S3_8C, R/W

	7	6	5	4	3	2	1	0
Bit	**PIP_V_ST [7:0]**							

Bit	Name	Function
0	**PIP_V_ST [7:0]**	**PIP window vertical start position control bit [7:0]** This field contains the vertical start position of PIP window.

PIP 13 REG S3_8D, R/W

	7	6	5	4	3	2	1	0
Bit	**RESERVED**					**PIP_H_ST [10:8]**		

Bit	Name	Function
2-0	**PIP_V_ST [10:8]**	**PIP window vertical start position control bit [10:8]** This field contains the vertical start position of PIP window.
7-3	**RESERVED**	

PIP 14 REG S3_8E, R/W

	7	6	5	4	3	2	1	0
Bit	**PIP_V_SP [7:0]**							

Bit	Name	Function
0	**PIP_V_SP [7:0]**	**PIP window vertical stop position control bit [7:0]** This field contains the vertical stop position of PIP window.

PIP 15 REG S3_8F, R/W

	7	6	5	4	3	2	1	0
Bit	**RESERVED**					**PIP_H_SP [10:8]**		

Bit	Name	Function
2-0	**PIP_V_SP [10:8]**	**PIP window vertical stop position control bit [10:8]** This field contains the vertical stop position of PIP window.
7-3	**RESERVED**	

PIP 12 REG S3_8C, R/W

	7	6	5	4	3	2	1	0
比特	PIP_V_ST [7:0]							

比特	名称	函数
0	PIP_V_ST [7:0]	**PIP窗口垂直起始位置控制位[7:0]** 该字段包含PIP窗口的垂直起始位置。

PIP 13 REG S3_8D, R/W

	7	6	5	4	3	2	1	0
比特	保留的					PIP_H_ST [10:8]		

比特	名称	函数
2-0	PIP_V_ST [10:8]	**PIP窗口垂直起始位置控制位[10:8]** 该字段包含PIP窗口的垂直起始位置。
7-3	保留的	

PIP 14 REG S3_8E, R/W

	7	6	5	4	3	2	1	0
比特	PIP_V_SP [7:0]							

比特	名称	函数
0	PIP_V_SP [7:0]	**PIP窗口垂直停止位置控制位[7:0]** 该字段包含PIP窗口的垂直停止位置。

PIP 15 REG S3_8F, R/W

	7	6	5	4	3	2	1	0
比特	保留的					PIP_H_SP [10:8]		

比特	名称	函数
2-0	PIP_V_SP [10:8]	**PIP窗口垂直停止位置控制位[10:8]** 该字段包含PIP窗口的垂直停止位置。
7-3	保留的	

Chapter 09. OSD REGISTERS

OSD_TOP_00 REG S0_90, R/W

	7	6	5	4	3	2	1	0
Bit	**OSD_MENU_EN**	**OSD_DISP_EN**	**OSD_VERTICAL_ZOOM**		**OSD_HORIZONTAL_ZOOM**			**OSD_SW_RESET**

Bit	Name	Function
0	**OSD_SW_RESET**	**Software reset for module , active high** When this bit is 1, it reset osd_top module
3-1	**OSD_HORIZONTAL_ZOOM**	**Osd horizontal zoom select**

OSD_HORIZONTAL_ZOOM [2:0]			SIZE
0	0	0	Orignal size
0	0	1	2
0	1	0	3
0	1	1	4
1	0	0	5
1	0	1	6
1	1	0	7
1	1	1	8

Bit	Name	Function
5-4	**OSD_VERTICAL_ZOOM**	**Osd vertical zoom select**

OSD_VERTICAL_ZOOM [1:0]		SIZE
0	0	1
0	1	2
1	0	3
1	1	4

Bit	Name	Function
6	**OSD_DISP_EN**	**Osd display enable, active high** When this bit is 1, osd can display on screen.
7	**OSD_MENU_EN**	**Osd menu display enable, active high** When this bit is 1, osd state will jump to menu display state.

第九章. OSD R寄存器

OSD_TOP_00 REG S0_90, R/W

	7	6	5	4	3	2	1	0
比特	OSD菜单EN	OSD_DISP_EN	垂直缩放		水平缩放 OSD			OSD_SW_RE 设置

比特	名称	函数
0	OSD软件复位	模块软件复位，高电平有效 当该位为1时，将重置osd_top模块
3-1	水平缩放 OSD	水平缩放选择

OSD水平缩放 [2:0]			尺寸
0	0	0	原始尺寸
0	0	1	2
0	1	0	3
0	1	1	4
1	0	0	5
1	0	1	6
1	1	0	7
1	1	1	8

5-4	垂直缩放	垂直缩放选择

OSD垂直缩放 [1:0]		尺寸
0	0	1
0	1	2
1	0	3
1	1	4

6	OSD_DISP_EN	OSD显示启用，高电平有效 当该位为1时，osd可显示于屏幕上。
7	OSD菜单英文版	OSD菜单显示启用，高电平有效 当该位为1时，osd状态将跳转至菜单显示状态。

OSD_TOP_01 REG S0_91, R/W

	7	6	5	4	3	2	1	0
Bit	**OSD_MENU_MOD_SEL**				**OSD_MENU_ICON_SEL**			

Bit	Name	Function
3-0	**OSD_MENU_ICON_SEL**	**Osd menu icons select**

OSD_MENU_ICON_SEL [3:0]				Select icon
0	0	0	1	Brightness icon
0	0	1	0	Contrast icon
0	0	1	1	Hue icon
0	1	0	0	Sound icon
1	0	0	0	Up/down moving icon
1	0	0	1	Left/right moving icon
1	0	1	0	Vertical size icon
1	0	1	1	Horizontal size icon
others				Reserved , if SEL[3:0] = 4'h0, Nothing is selected

Bit	Name	Function
7-4	**OSD_MENU_MOD_SEL**	**Osd icons modification select**

OSD_MENU_MOD_SEL [3:0]				Select icon
0	0	0	1	Brightness icon
0	0	1	0	Contrast icon
0	0	1	1	Hue icon
0	1	0	0	Sound icon
1	0	0	0	Up/down moving icon
1	0	0	1	Left/right moving icon
1	0	1	0	Vertical size icon
1	0	1	1	Horizontal size icon
others				Reserved , if MOD[3:0] = 4'h0, Nothing is selected

OSD_TOP_01 REG S0_91, R/W

	7	6	5	4	3	2	1	0
比特	OSD菜单选择				OSD菜单图标选择			

比特	名称	函数
3-0	OSD菜单图标选择	OSD菜单图标选择
7-4	OSD菜单选择	OSD图标修改选择

OSD菜单图标选择

OSD菜单图标选择[3:0]				选择图标
0	0	0	1	亮度图标
0	0	1	0	对比图标
0	0	1	1	色调图标
0	1	0	0	声音图标
1	0	0	0	上下移动图标
1	0	0	1	左右移动图标
1	0	1	0	垂直尺寸图标
1	0	1	1	水平大小图标
别的				保留，若SEL[3:0] = 4 ′h0，则未选择任何内容

OSD图标修改选择

OSD菜单选择模块[3:0]				选择图标
0	0	0	1	亮度图标
0	0	1	0	对比图标
0	0	1	1	色调图标
0	1	0	0	声音图标
1	0	0	0	上下移动图标
1	0	0	1	左右移动图标
1	0	1	0	垂直尺寸图标
1	0	1	1	水平大小图标
别的				保留，若MOD[3:0] = 4 ′h0，则未选择任何内容

OSD_TOP_02 REG S0_92, R/W

	7	6	5	4	3	2	1	0
Bit	OSD_MENU_BAR_BORD_COR [1:0]		OSD_MENU_BAR_FONT_BGCOR			OSD_MENU_BAR_FONT_FORCOR		

Bit	Name	Function
2-0	OSD_MENU_BAR_FONT_FORCOR	**Menu font or bar foreground color.** For bar and menu will not display on screen at the same time, so they are shared.
5-3	OSD_MENU_BAR_FONT_BGCOR	**Menu font or bar background color.** For bar and menu will not display on screen at the same time, so they are shared.
7-6	OSD_MENU_BAR_BORD_COR [1:0]	**Menu or bar border color.** It is the low 2 bits of menu or bar border color, for bar and menu will not display on screen at the same time, so they are shared.

OSD_REG_03 REG S0_93, R/W

	7	6	5	4	3	2	1	0
Bit	OSD_COMMAND_FINISH	OSD_MENU_SEL_BGCOR			OSD_MENU_SEL_FORCOR			OSD_MENU_BAR_BORD_COR [2]

Bit	Name	Function
0	OSD_MENU_BAR_BORD_COR [2]	**Menu or bar border color.** It is the bit 2 of menu or bar border color.
3-1	OSD_MENU_SEL_FORCOR	**Selected icon or bar's icon foreground color.**
6-4	OSD_MENU_SEL_BGCOR	**Selected icon or bar's icon background color.**
7	OSD_COMMAND_FINISH	**Command finished status** WHEN THIS BIT IS 1, IT MEANS CPU HAS FINISHED COMMAND AND HARDWARE CAN EXECUTE THE COMMAND, ELSE HARDWARE WILL DO LAST OPERATION. IN ORDER TO AVOID TEARING, WHEN YOU WANT TO ACCESS OSD, PULL THIS BIT DOWN FIRST AND PULL UP THIS BIT WHEN YOU FINISH PROGRAMMING OSD RESPONDING REGISTERS.

OSD_TOP_02 REG S0_92, R/W

	7	6	5	4	3	2	1	0
比特	OSD菜单栏板条 R [1:0]		OSD菜单栏字体背景色			OSD菜单栏字体（用于COR）		

比特	名称	函数
2-0	OSD Menu Bar Font FORCOR	菜单字体或栏前景颜色。 由于菜单栏和菜单不会同时显示在屏幕上，因此它们是共享的。
5-3	OSD Menu Bar Font BGCOR	菜单字体或栏背景颜色。 由于菜单栏和菜单不会同时显示在屏幕上，因此它们是共享的。
7-6	OSD菜单栏_板_校准[1:0]	菜单或栏边框颜色。 这是菜单或栏边框颜色的低2位，由于栏和菜单不会同时显示在屏幕上，因此它们是共享的。

OSD_REG_03 REG S0_93, R/W

	7	6	5	4	3	2	1	0
比特	OSD_逗号结束	OSD菜单选择BGCOR			OSD菜单选择功能			OSD菜单BAR_板_盖 R [2]

比特	名称	函数
0	OSD菜单栏_板_ COR [2]	菜单或栏边框颜色。 该位为菜单或栏边框颜色的第2位。
3-1	OSD菜单选择功能	选定图标或栏的图标前景颜色。
6-4	OSD菜单选择BGCOR	所选图标或栏的图标背景颜色。
7	OSD命令结束	命令完成状态 当此位为 1，时，表示CPU已完成指令且硬件可执行该指令；否则，硬件将执行最后操作。 为避免撕裂，访问OSD时需先下拉该位，完成OSD响应寄存器编程后上拉该位。

OSD_REG_04 REG S0_94, R/W

	7	6	5	4	3	2	1	0
Bit	OSD_TEST_SEL				OSD_INT_NG_LAT	OSD_YCBCR_RGB_FORMATE	RESERVED	OSD_MENU_DISP_STYLE

Bit	Name	Function
0	OSD_MENU_DISP_STYLE	**Menu display in row or column mode.** When 1, osd menu displays in row style, else in column style.
2	OSD_YCBCR_RGB_FORMATE	**YCbCr or RGB output.** Osd display in YCbCr or RGB format, when set to 1, display in YCbCr mode
3	OSD_INT_NG_LAT	**V2clk latch osd data with negative enable.** When set to 1, V2CLK clock can latch osd data with negative edge
7-4	OSD_TEST_SEL	**Test logic output select.** TEST_SEL[0], test logic output enable, when set to 1, test logic can output. TEST_SEL[3:1] select 8 test logics to test bus.

OSD_REG_05 REG S0_95, R/W

	7	6	5	4	3	2	1	0
Bit	OSD_MENU_HORI_START							

Bit	Name	Function
7-0	OSD_MENU_HORI_START	**Menu or bar horizontal start address** The real address is { MENU_BAR_HORZ_START [7:0], 3'h0}.

OSD_REG_06 REG S0_96, R/W

	7	6	5	4	3	2	1	0
Bit	OSD_MENU_VER_START							

Bit	Name	Function
7-0	OSD_MENU_VER_START	**Menu or bar vertical start address** The real address is { MENU_BAR_VIRT_START [7:0], 3'h0}.

OSD_REG_04 REG S0_94, R/W

比特	7	6	5	4	3	2	1	0
	OSD测试选择				OSD INT NG L AT	OSD_黄带鲤_RGB表单 TE	保留的	OSD菜单_显示样式

比特	名称	函数
0	OSD菜单显示样式	菜单显示为行或列模式。 当1时，osd菜单以行样式显示，否则以列样式显示。
2	OSD_YCBCR_RGB_FORMATE	YCbCr或RGB输出。 Osd以YCbCr或RGB格式显示，当设置为1时，以YCbCr模式显示
3	OSD_INT_NG_LAT	V2clk锁存OSD数据时采用负使能方式。 当设置为1时，V2CLK时钟可锁存具有负边沿的OSD数据
7-4	OSD测试选择	测试逻辑输出选择。 TEST_SEL[0]为测试逻辑输出使能，当设置为1时，测试逻辑可输出。TEST_SEL[3:1]选择8个测试逻辑进行测试总线。

OSD_REG_05 REG S0_95, R/W

比特	7	6	5	4	3	2	1	0
	OSD菜单水平起始							

比特	名称	函数
7-0	OSD菜单水平起始	菜单或栏的水平起始地址 实际地址为{MENU_BAR_HORZ_START [7:0]，3 ′h0}。

OSD_REG_06 REG S0_96, R/W

比特	7	6	5	4	3	2	1	0
	OSD菜单启动							

比特	名称	函数
7-0	OSD菜单启动	菜单或栏垂直起始地址 实际地址为{MENU_BAR_VIRT_START [7:0]，3 ′h0}。

OSD_REG_07 REG S0_97, R/W

	7	6	5	4	3	2	1	0
Bit	**OSD_BAR_LENGTH**							

Bit	Name	Function
7-0	**OSD_BAR_LENGTH**	**BAR DISPLAY TOTAL LENGTH** Bar display on screen's total length, when horizontal zoom is 0.

OSD_REG_08 REG S0_98, R/W

	7	6	5	4	3	2	1	0
Bit	**OSD_BAR_FOREGROUND_VALUE**							

Bit	Name	Function
7-0	**OSD_BAR_FOREGROUND_VALUE**	**Bar foreground color value.** The value of this register indicates the real value of icon, such as brightness's value is 8'hf0, then this register is also programmed to 8'hf0.

OSD_REG_07 REG S0_97, R/W

	7	6	5	4	3	2	1	0
比特	OSD栏长度							

比特	名称	函数
7-0	OSD栏长度	条形图显示总长度 当水平缩放为0时，屏幕总长度的条形显示。

OSD_REG_08 REG S0_98, R/W

	7	6	5	4	3	2	1	0
比特	前景值的 OSD 栏							

比特	名称	函数
7-0	前景OSD栏值	背景前景颜色值 该寄存器的值表示图标的真实值，例如亮度值为8 ′hf0时，该寄存器也被编程为8′ hf0。

Chapter 10. MODE_DETECT REGISTERS

MODE_DET 00 REG S1_60, R/W

	7	6	5	4	3	2	1	0
Bit	MD_HPERIOD_UNLOCK_VALUE			MD_HPERIOD_LOCK_VALUE				

Bit	Name	Function
4-0	MD_HPERIOD_LOCK_VALUE	**Mode Detect Horizontal Period Lock Value** If the continuous stabled line number is equal to the defined value, the horizontal stable indicator will be high
7-5	MD_HPERIOD_UNLOCK_VALUE	**Mode Detect Horizontal Period Unlock Value** If the continuous unstable line number is equal to the defined value, the horizontal stable indicator will be low

MODE_DET 01 REG S1_61, R/W

	7	6	5	4	3	2	1	0
Bit	MD_VPERIOD_UNLOCK_VALUE			MD_VPERIOD_LOCK_VALUE				

Bit	Name	Function
4-0	MD_VPERIOD_LOCK_VALUE	**Mode Detect Vertical Period Lock Value** If the continuous stabled frame number is equal to the defined value, the vertical stable indicator will be high
7-5	MD_VPERIOD_UNLOCK_VALUE	**Mode Detect Vertical Period Unlock Value** If the continuous unstable frame number is equal to the defined value, the vertical stable indicator will be low

第10章 . MODE_DETECTR 记录器

MODE_DET 00 REG S1_60, R/W

	7	6	5	4	3	2	1	0
比特	MD_超周期解锁值				MD_超周期锁定值			

比特	名称	函数
4-0	MD_超期锁定值U E	模式检测水平周期锁定值 若连续稳定线编号等于设定值，则水平稳定指示器将显示为高电平
7-5	MD_超周期解锁VA值	模式检测水平周期解锁值 若连续不稳定线数等于设定值，则水平稳定指示器将显示低电平

MODE_DET 01 REG S1_61, R/W

	7	6	5	4	3	2	1	0
比特	MD_周期解锁值				MD_周期锁定值			

比特	名称	函数
4-0	MD_周期锁定值U E	模式检测垂直周期锁定值 若连续稳定帧数等于设定值，则垂直稳定指示器将处于高电平
7-5	MD_周期解锁VA值	模式检测垂直周期解锁值 若连续不稳定帧数等于设定值，则垂直稳定指示灯将显示为低

MODE_DET 02 REG S1_62, R/W

	7	6	5	4	3	2	1	0
Bit	**MD_WEN_CNTRL**		**MD_NTSC_INT_CNTRL**					

Bit	Name	Function
5-0	**MD_NTSC_INT_CNTRL**	**NTSC Interlace Mode Detect Value** If the vertical period number is equal to the defined value, This mode is NTSC Interlace mode
7-6	**MD_WEN_CNTRL**	**Horizontal Stable Estimation Error Range Control** The continuous line is stable in the defined error range. Range Table:

MD_WEN_CNTRL [1:0]		Error Range
0	0	1
0	1	2
1	0	3
1	1	4

MODE_DET 03 REG S1_63, R/W

	7	6	5	4	3	2	1	0
Bit	**MD_VS_FLIP**	**MD_HS_FLIP**	**MD_PAL_INT_CNTRL**					

Bit	Name	Function
5-0	**MD_PAL_INT_CNTRL**	**PAL Interlace Mode Detect Value** If the vertical period number is equal to the defined value, This mode is PAL interlace mode
6	**MD_HS_FLIP**	**Input Horizontal sync polarity Control** When set it to 1, the input horizontal sync will be inverted.
7	**MD_VS_FLIP**	**Input Vertical sync polarity Control** When set it to 1, the input vertical sync will be inverted.

MODE_DET 02 REG S1_62, R/W

	7	6	5	4	3	2	1	0
比特	MD_WEN_CNTRL		MD_NTSC INT_CNTRL					

比特	名称	函数
5-0	MD_NTSC INT_CNTRL	NTSC隔行扫描模式检测值 若垂直周期数等于设定值，则该模式为NTSC隔行扫描模式
7-6	MD_WEN_CNTRL	水平稳定估计误差范围控制 在定义的误差范围内，连续线保持稳定。 范围表

MD_WEN_CNTRL [1:0]		误差范围
0	0	1
0	1	2
1	0	3
1	1	4

MODE_DET 03 REG S1_63, R/W

	7	6	5	4	3	2	1	0
比特	MD_VS_翻转	MD_手部翻转	MD_PAL INT CNTRL					

比特	名称	函数
5-0	MD_PAL INT CNTRL	PAL隔行扫描模式检测值 若垂直周期数等于设定值，则该模式为PAL隔行扫描模式
6	MD_手部翻转	输入水平同步控制 当设置为1时，输入的水平同步信号将被反转。
7	MD_VS_翻转	输入垂直同步极性控制 当设置为1时，输入的垂直同步信号将被反转。

MODE_DET 04 REG S1_64, R/W

	7	6	5	4	3	2	1	0
Bit	**RESERVED**	**MD_NTSC_PRG_CNTRL**						

Bit	Name	Function
6-0	**MD_NTSC_PRG_CNTRL**	**NTSC Progressive Mode Detect Value** If the vertical period number is equal to the defined value, This mode is NTSC progressive mode or VGA 60HZ mode
7	**RESERVED**	

MODE_DET 05 REG S1_65, R/W

	7	6	5	4	3	2	1	0
Bit	**MD_SEL_VGA 60**	**MD_VGA_CNTRL**						

Bit	Name	Function
6-0	**MD_VGA_CNTRL**	**VGA Mode Vertical Detect Value** If the vertical period number is equal to the defined value, this mode is VGA mode, except VGA 60HZ mode.
7	**MD_SEL_VGA60**	**Select VGA 60HZ mode** Program this bit to distinguish between VGA 60Hz mode and NTSC progressive mode; When set to 1, select VGA 60Hz mode When set to 0, select NTSC progressive mode

MODE_DET 06 REG S1_66, R/W

	7	6	5	4	3	2	1	0
Bit	**MD_VGA_75HZ_CNTRL**							

Bit	Name	Function
7-0	**MD_VGA_75HZ_CNTRL**	**VGA 75Hz Horizontal Detect Value** If the horizontal period number is equal to the defined value, in VGA mode, this mode Is VGA 75Hz mode.

MODE_DET 04 REG S1_64, R/W

	7	6	5	4	3	2	1	0
比特	保留的	MD_NTSC_PRG_CNTRL						

比特	名称	函数
6-0	MD_NTSC_PRG_CNTRL	NTSC逐行模式检测值 若垂直周期数等于设定值，则该模式为NTSC逐行扫描模式或VGA 60Hz模式
7	保留的	

MODE_DET 05 REG S1_65, R/W

	7	6	5	4	3	2	1	0
比特	MD_SEL_VGA60	MD_VGA_CNTRL						

比特	名称	函数
6-0	MD_VGA_CNTRL	VGA模式垂直检测值 若垂直周期数等于设定值，则该模式为VGA模式，但VGA 60Hz模式除外。
7	MD_SEL_VGA60	选择VGA 60Hz模式 通过编程该位可区分VGA 60Hz模式与NTSC逐行扫描模式； 当设置为1时，选择VGA 60Hz模式 当设置为0时，选择NTSC逐行扫描模式

MODE_DET 06 REG S1_66, R/W

	7	6	5	4	3	2	1	0
比特	MD_VGA_75HZ_CNTRL							

比特	名称	函数
7-0	MD_VGA_75HZ_CNTRL	VGA 75Hz水平检测值 若水平周期数等于设定值，则在VGA模式下，该模式即为VGA 75Hz模式。

MODE_DET 07 REG S1_67, R/W

	7	6	5	4	3	2	1	0
Bit	**MD_VGA_85HZ_CNTRL**							

Bit	Name	Function
7-0	**MD_VGA_85HZ_CNTRL**	**VGA 85Hz Horizontal Detect Value** If the horizontal period number is equal to the defined value, in VGA mode, this mode Is VGA 85Hz mode.

MODE_DET 08 REG S1_68, R/W

	7	6	5	4	3	2	1	0
Bit	**RESERVED**	**MD_V1250_VCNTRL**						

Bit	Name	Function
6-0	**MD_V1250_VCNTRL**	**Vertical 1250 Line Mode Vertical Detect Value** All vertical 1250 lines mode vertical detect value
7	**RESERVED**	

MODE_DET 09 REG S1_69, R/W

	7	6	5	4	3	2	1	0
Bit	**MD_V1250_HCNTRL**							

Bit	Name	Function
7-0	**MD_V1250_HCNTRL**	**Vertical 1250 Line Mode Horizontal Detect Value** Vertical 1250 lines, horizontal 866 pixels mode detect value

MODE_DET 10 REG S1_6A, R/W

	7	6	5	4	3	2	1	0
Bit	**MD_SVGA_60HZ_CNTRL**							

Bit	Name	Function
7-0	**MD_SVGA_60HZ_CNTRL**	**SVGA 60HZ Mode Horizontal Detect Value** If the horizontal period number is equal to the defined value, in SVGA mode, it's SVGA 60Hz mode.

MODE_DET 07 REG S1_67, R/W

	7	6	5	4	3	2	1	0
比特	MD_VGA_85HZ_CNTRL							

比特	名称	函数
7-0	MD_VGA_85HZ_CNTRL	VGA 85Hz水平检测值 若水平周期数等于设定值，则在VGA模式下，该模式即为VGA 85Hz模式。

MODE_DET 08 REG S1_68, R/W

	7	6	5	4	3	2	1	0
比特	保留的	MD_V1250_VCNTRL						

比特	名称	函数
6-0	MD_V1250_VCNTRL	垂直1250线模式垂直检测值 所有垂直1250行模式垂直检测值
7	保留的	

MODE_DET 09 REG S1_69, R/W

	7	6	5	4	3	2	1	0
比特	MD_V1250_HCNTRL							

比特	名称	函数
7-0	MD_V1250_HCNTRL	垂直1250线模式水平检测值 垂直1250行，水平866像素模式检测值

MODE_DET 10 **REG S1_6A，R/W**

	7	6	5	4	3	2	1	0
比特	MD_SVGA_60HZ_CNTRL							

比特	名称	函数
7-0	MD_SVGA_60HZ_CNTRL	SVGA 60Hz模式水平检测值 若水平周期数等于设定值，则在SVGA模式下即为SVGA 60Hz模式。

MODE_DET 11 REG S1_6B, R/W

	7	6	5	4	3	2	1	0
Bit	**MD_SVGA_75HZ_CNTRL**							

Bit	Name	Function
7-0	**MD_SVGA_75HZ_CNTRL**	**SVGA 75HZ Mode Horizontal Detect Value** If the horizontal period number is equal to the defined value, in SVGA mode, it's SVGA 75Hz mode.

MODE_DET 12 REG S1_6C, R/W

	7	6	5	4	3	2	1	0
Bit	**MD_SVGA_85HZ_CNTRL**							

Bit	Name	Function
7-0	**MD_SVGA_85HZ_CNTRL**	**SVGA 85HZ Mode Horizontal Detect Value** If the horizontal period number is equal to the defined value, in SVGA mode, it's SVGA 85Hz mode.

MODE_DET 13 REG S1_6D, R/W

	7	6	5	4	3	2	1	0
Bit	**RESERVED**	**MD_XGA_CNTRL**						

Bit	Name	Function
6-0	**MD_XGA_CNTRL**	**XGA Mode Vertical Detect Value** If the vertical period number is equal to the defined value, it's XGA mode.
7	**RESERVED**	

MODE_DET 14 REG S1_6E, R/W

	7	6	5	4	3	2	1	0
Bit	**MD_XGA_60HZ_CNTRL**							

Bit	Name	Function
7-0	**MD_XGA_60HZ_CNTRL**	**XGA 60Hz Mode Horizontal Detect Value** If the horizontal period number is equal to the defined value, in XGA modes, It's XGA 60Hz mode.

MODE_DET 11 REG S1_6B, R/W

	7	6	5	4	3	2	1	0
比特	MD_SVGA_75HZ_CNTRL							

比特	名称	函数
7-0	MD_SVGA_75HZ_CNTRL	SVGA 75HZ模式水平检测值 若水平周期数等于设定值，则在SVGA模式下即为SVGA 75Hz模式。

MODE_DET 12 REG S1_6C, R/W

	7	6	5	4	3	2	1	0
比特	MD_SVGA_85HZ_CNTRL							

比特	名称	函数
7-0	MD_SVGA_85HZ_CNTRL	SVGA 85HZ模式水平检测值 若水平周期数等于设定值，则在SVGA模式下即为SVGA 85Hz模式。

MODE_DET 13 REG S1_6D, R/W

	7	6	5	4	3	2	1	0
比特	保留的	MD_XGA_CNTRL						

比特	名称	函数
6-0	MD_XGA_CNTRL	XGA 模式垂直检测值 若垂直周期数等于设定值，则为 XGA 模式。
7	保留的	

MODE_DET 14 REG S1_6E, R/W

	7	6	5	4	3	2	1	0
比特	MD_XGA_60HZ_CNTRL							

比特	名称	函数
7-0	MD_XGA_60HZ_CNTRL	XGA 60Hz模式水平检测值 若水平周期数等于设定值，则在 XGA 模式下，即为 XGA 60Hz模式。

MODE_DET 15 REG S1_6F, R/W

	7	6	5	4	3	2	1	0
Bit	RESERVED	MD_XGA_70HZ_CNTRL						

Bit	Name	Function
6-0	MD_XGA_70HZ_CNTRL	**XGA 70Hz Mode Horizontal Detect Value** If the horizontal period number is equal to the defined value, in XGA modes, It's XGA 70Hz mode.
7	RESERVED	

MODE_DET 16 REG S1_70, R/W

	7	6	5	4	3	2	1	0
Bit	RESERVED	MD_XGA_75HZ_CNTRL						

Bit	Name	Function
6-0	MD_XGA_75HZ_CNTRL	**XGA 75Hz Mode Horizontal Detect Value** If the horizontal period number is equal to the defined value, in XGA modes, It's XGA 75Hz mode.
7	RESERVED	

MODE_DET 17 REG S1_71, R/W

	7	6	5	4	3	2	1	0
Bit	RESERVED	MD_XGA_85HZ_CNTRL						

Bit	Name	Function
6-0	MD_XGA_85HZ_CNTRL	**XGA 85Hz Mode Horizontal Detect Value** If the horizontal period number is equal to the defined value, in XGA modes, It's XGA 85Hz mode.
7	RESERVED	

MODE_DET 15 REG S1_6F, R/W

	7	6	5	4	3	2	1	0
比特	保留的	MD_XGA_70HZ_CNTRL						

比特	名称	函数
6-0	MD_XGA_70HZ_CNTRL	XGA 70Hz模式水平检测值 若水平周期数等于设定值，则在 XGA 模式下，即为 XGA 70Hz模式。
7	保留的	

MODE_DET 16 REG S1_70, R/W

	7	6	5	4	3	2	1	0
比特	保留的	MD_XGA_75HZ_CNTRL						

比特	名称	函数
6-0	MD_XGA_75HZ_CNTRL	XGA 75Hz模式水平检测值 若水平周期数等于设定值，则在 XGA 模式下，即为 XGA 75Hz模式。
7	保留的	

MODE_DET 17 REG S1_71, R/W

	7	6	5	4	3	2	1	0
比特	保留的	MD_XGA_85HZ_CNTRL						

比特	名称	函数
6-0	MD_XGA_85HZ_CNTRL	XGA 85Hz模式水平检测值 若水平周期数等于设定值，则在 XGA 模式下，即为 XGA 85Hz模式。
7	保留的	

MODE_DET 18 REG S1_72, R/W

	7	6	5	4	3	2	1	0
Bit	**MD_SXGA_CNTRL**							

Bit	Name	Function
7-0	**MD_SXGA_CNTRL**	**SXGA Mode Vertical Detect Value** If the vertical period number is equal to the defined value, It's SXGA mode.

MODE_DET 19 REG S1_73, R/W

	7	6	5	4	3	2	1	0
Bit	**RESERVED**	**MD_SXGA_60HZ_CNTRL**						

Bit	Name	Function
6-0	**MD_SXGA_60HZ_CNTRL**	**SXGA 60Hz Mode Horizontal Detect Value** If the horizontal period number is equal to the defined value, in SXGA modes, It's SXGA 60Hz mode.
7	**RESERVED**	

MODE_DET 20 REG S1_74, R/W

	7	6	5	4	3	2	1	0
Bit	**RESERVED**	**MD_SXGA_75HZ_CNTRL**						

Bit	Name	Function
6-0	**MD_SXGA_75HZ_CNTRL**	**SXGA 75Hz Mode Horizontal Detect Value** If the horizontal period number is equal to the defined value, in SXGA modes, It's SXGA 75Hz mode.
7	**RESERVED**	

MODE_DET 18 REG S1_72, R/W

	7	6	5	4	3	2	1	0
比特	MD_SXGA_CNTRL							

比特	名称	函数
7-0	MD_SXGA_CNTRL	SXGA 模式垂直检测值 若垂直周期数等于设定值，则为 SXGA 模式。

MODE_DET 19 REG S1_73, R/W

	7	6	5	4	3	2	1	0
比特	保留的	MD_SXGA_60HZ_CNTRL						

比特	名称	函数
6-0	MD_SXGA_60HZ_CNTRL	SXGA 60Hz模式水平检测值 若水平周期数等于设定值，则在 SXGA 模式下，即为 SXGA 60Hz模式。
7	保留的	

MODE_DET 20 REG S1_74, R/W

	7	6	5	4	3	2	1	0
比特	保留的	MD_SXGA_75HZ_CNTRL						

比特	名称	函数
6-0	MD_SXGA_75HZ_CNTRL	SXGA 75Hz模式水平检测值 若水平周期数等于设定值，则在 SXGA 模式下，即为 SXGA 75Hz模式。
7	保留的	

MODE_DET 21 REG S1_75, R/W

	7	6	5	4	3	2	1	0
Bit	**RESERVED**	**MD_SXGA_85HZ_CNTRL**						

Bit	Name	Function
6-0	**MD_SXGA_85HZ_CNTRL**	**SXGA 85Hz Mode Horizontal Detect Value** If the horizontal period number is equal to the defined value, in SXGA modes, It's SXGA 85Hz mode.
7	**RESERVED**	

MODE_DET 22 REG S1_76, R/W

	7	6	5	4	3	2	1	0
Bit	**RESERVED**	**MD_HD720P_CNTRL**						

Bit	Name	Function
6-0	**MD_HD720P_CNTRL**	**HD720P Vertical Detect Value** If the vertical period number is equal to the defined value, It's HD720P mode.
7	**RESERVED**	

MODE_DET 23 REG S1_77, R/W

	7	6	5	4	3	2	1	0
Bit	**MD_HD720P_60HZ_CNTRL**							

Bit	Name	Function
7-0	**MD_HD720P_60HZ_CNTRL**	**HD720P 60Hz Mode Horizontal Detect Value** If the horizontal period number is equal to the defined value, in HD720P mode. It is HD720P 60Hz mode.

MODE_DET 21 REG S1_75, R/W

	7	6	5	4	3	2	1	0
比特	保留的	MD_SXGA_85HZ_CNTRL						

比特	名称	函数
6-0	MD_SXGA_85HZ_CNTRL	SXGA 85Hz模式水平检测值 若水平周期数等于设定值，则在 SXGA 模式下，即为 SXGA 85Hz模式。
7	保留的	

MODE_DET 22 REG S1_76, R/W

	7	6	5	4	3	2	1	0
比特	保留的	MD_HD720P_CNTRL						

比特	名称	函数
6-0	MD_HD720P_CNTRL	HD720P垂直检测值 若垂直周期数等于设定值，则为HD720P模式。
7	保留的	

MODE_DET 23 REG S1_77, R/W

	7	6	5	4	3	2	1	0
比特	MD_HD720P_60HZ_CNTRL							

比特	名称	函数
7-0	MD_HD720P_60HZ_CNTRL	HD720P 60Hz模式水平检测值 若水平周期数等于设定值，则为HD720P模式，即HD720P 60Hz模式。

MODE_DET 24 REG S1_78, R/W

	7	6	5	4	3	2	1	0
Bit	**MD_HD720P_50HZ_CNTRL**							

Bit	Name	Function
7-0	**MD_HD720P_50HZ_CNTRL**	**HD720P 50Hz Mode Horizontal Detect Value** If the horizontal period number is equal to the defined value, in HD720P mode. It is HD720P 50Hz mode.

MODE_DET 25 REG S1_79, R/W

	7	6	5	4	3	2	1	0
Bit	**RESERVED**	**MD_HD1125I_CNTRL**						

Bit	Name	Function
6-0	**MD_HD1125I_CNTRL**	**1080I Mode 1125 Line Vertical Detect Value** If the vertical period number is equal to the defined value, It's 1125I mode.
7	**RESERVED**	

MODE_DET 26 REG S1_7A, R/W

	7	6	5	4	3	2	1	0
Bit	**MD_HD2200_1125I_CNTRL**							

Bit	Name	Function
7-0	**MD_HD2200_1125I_CNTRL**	**1080I Mode 2200x1125I Horizontal Detect Value** If the horizontal period number is equal to the defined value, in 1080I mode. It is HD2200x1125I mode.

MODE_DET 27 REG S1_7B, R/W

	7	6	5	4	3	2	1	0
Bit	**MD_HD2640_1125I_CNTRL**							

Bit	Name	Function
7-0	**MD_HD2640_1125I_CNTRL**	**1080I Mode 2640x1125I Horizontal Detect Value** If the horizontal period number is equal to the defined value, in 1080I mode. It is HD2640x1125I mode.

MODE_DET 24 REG S1_78, R/W

	7	6	5	4	3	2	1	0
比特	MD_HD720P_50HZ_CNTRL							

比特	名称	函数
7-0	MD_HD720P_50HZ_CNTRL	HD720P 50Hz模式水平检测值 若水平周期数等于设定值，则为HD720P模式，即HD720P 50Hz模式。

MODE_DET 25 REG S1_79, R/W

	7	6	5	4	3	2	1	0
比特	保留的	MD_HD1125I_CNTRL						

比特	名称	函数
6-0	MD_HD1125I_CNTRL	1080I模式1125行垂直检测值 若垂直周期数等于设定值，则为1125I模式。
7	保留的	

MODE_DET 26 REG S1_7A，R/W

	7	6	5	4	3	2	1	0
比特	MD_HD2200_1125I_CNTRL							

比特	名称	函数
7-0	MD_HD2200_1125I_CNTRL	1080I模式2200x1125I水平检测值 当水平周期数等于设定值时，系统将切换至1080I模式；若数值为HD2200x 1125I模式，则维持该模式。

MODE_DET 27 REG S1_7B, R/W

	7	6	5	4	3	2	1	0
比特	MD_HD2640_1125I_CNTRL							

比特	名称	函数
7-0	MD_HD2640_1125I_CNTRL	1080I模式2640x1125I水平检测值 当水平周期数等于设定值时，系统将切换至1080I模式；若数值为HD2640x 1125I模式，则维持该模式。

MODE_DET 28 REG S1_7C, R/W

	7	6	5	4	3	2	1	0
Bit	**MD_HD1125P_CNTRL**							

Bit	Name	Function
7-0	**MD_HD1125P_CNTRL**	**1080P Mode 1125 Line Vertical Detect Value** If the vertical period number is equal to the defined value, It is HD1125P mode.

MODE_DET 29 REG S1_7D, R/W

	7	6	5	4	3	2	1	0
Bit	**RESERVED**	**MD_HD2200_1125P_CNTRL**						

Bit	Name	Function
6-0	**MD_HD2200_1125P_CNTRL**	**1080P Mode 2200x1125P Horizontal Detect Value** If the horizontal period number is equal to the defined value, in 1080P mode, It is HD2200x1125P mode
7	**RESERVED**	

MODE_DET 30 REG S1_7E, R/W

	7	6	5	4	3	2	1	0
Bit	**RESERVED**	**MD_HD2640_1125P_CNTRL**						

Bit	Name	Function
6-0	**MD_HD2640_1125P_CNTRL**	**1080P Mode 2640x1125P Horizontal Detect Value** If the horizontal period number is equal to the defined value, in 1080P mode, It is HD2640x1125P mode
7	**RESERVED**	

MODE_DET 31 REG S1_7F, R/W

	7	6	5	4	3	2	1	0
Bit	**MD_HD1250P_CNTRL**							

Bit	Name	Function
7-0	**MD_HD1250P_CNTRL**	**1080P Mode 2376x1250P Vertical Detect Value** If the vertical period number is equal to the defined value, It is HD2376x1250P mode

MODE_DET 28 REG S1_7C, R/W

	7	6	5	4	3	2	1	0
比特	MD_HD1125P_CNTRL							

比特	名称	函数
7-0	MD_HD1125P_CNTRL	1080P模式1125行垂直检测值 若垂直周期数等于设定值，则为HD1125P模式。

MODE_DET 29 REG S1_7D, R/W

	7	6	5	4	3	2	1	0
比特	保留的	MD_HD2200_1125P_CNTRL						

比特	名称	函数
6-0	MD_HD2200_1125P_CNTRL	1080P模式2200x1125P水平检测值 若水平周期数等于设定值，则在1080P模式下，该模式为HD2200x1125P模式
7	保留的	

MODE_DET 30 REG S1_7E, R/W

	7	6	5	4	3	2	1	0
比特	保留的	MD_HD2640_1125P_CNTRL						

比特	名称	函数
6-0	MD_HD2640_1125P_CNTRL	1080P模式2640x1125P水平检测值 若水平周期数等于设定值，则在1080P模式下，该模式为HD2640x1125P模式
7	保留的	

MODE_DET 31 REG S1_7F, R/W

	7	6	5	4	3	2	1	0
比特	MD_HD1250P_CNTRL							

比特	名称	函数
7-0	MD_HD1250P_CNTRL	1080P模式2376x1250P垂直检测值 若垂直周期数等于设定值，则为HD2376x1250P模式

MODE_DET 32 REG S1_80, R/W

	7	6	5	4	3	2	1	0
Bit	**MD_USER_DEF_VCNTRL**							

Bit	Name	Function
7-0	**MD_USER_DEF_VCNTRL**	**User Defined Mode Vertical Detect Value** If the vertical period number is equal to the defined value, It is user-defined mode.

MODE_DET 33 REG S1_81, R/W

	7	6	5	4	3	2	1	0
Bit	**MD_USER_DEF_HCNTRL**							

Bit	Name	Function
7-0	**MD_USER_DEF_HCNTRL**	**User Defined Mode Horizontal Detect Value** If the horizontal period number is equal to the defined value, It is user-defined mode.

MODE_DET 32 REG S1_80, R/W

	7	6	5	4	3	2	1	0
比特	MD用户定义VCNTRL							

比特	名称	函数
7-0	MD用户定义VCNTRL	用户定义模式垂直检测值 若垂直周期数等于设定值，则为用户自定义模式。

MODE_DET 33 REG S1_81, R/W

	7	6	5	4	3	2	1	0
比特	MD用户定义_控制台							

比特	名称	函数
7-0	MD用户定义_控制台	用户定义模式水平检测值 若水平周期数等于设定值，则为用户自定义模式。

MODE_DET 34 REG S1_82, R/W

	7	6	5	4	3	2	1	0
Bit	**MD_H_USER_ID**	**MD_DET_BYPS_H**	**MD_TIMER_DET_EN_V**	**MD_TIMER_DET_EN_H**	**MD_SW_USER_ID**	**MD_SW_DET_EN**	**MD_NOSYNC_USER_ID**	**MD_NOSYNC_DET_EN**

Bit	Name	Function
0	**MD_NOSYNC_DET_EN**	**Sync Connection Detect Enable** Detect the horizontal sync signal if connect or not. 0: user mode 1: auto detect
1	**MD_NOSYNC_USER_ID**	**Sync Connection Detect User Defined ID** User defined indicator in user mode. 0: sync connected. 1: no sync connected.
2	**MD_SW_DET_EN**	**Mode Switch Detect Enable** Enable bit of auto detect if the mode changed or not. 0: user mode 1: auto detect
3	**MD_SW_USER_ID**	**Mode Switch Detect User Defined ID** User defined indicator in user mode. 0->1: mode changed. 1->0: mode changed.
4	**MD_TIMER_DET_EN_H**	**Horizontal Unstable Estimation Timer Detect Enable** Enable the timer detect result in horizontal unstable estimation. 0: use the hstable indicator in hperiod detect. 1: use the timer detected unstable indicator.
5	**MD_TIMER_DET_EN_V**	**Vertical Unstable Estimation Timer Detect Enable** Enable the timer detect result in vertical unstable estimation. 0: use the vstable indicator in vperiod detect. 1: use the timer detected unstable indicator.
6	**MD_DET_BYPS_H**	**Horizontal Unstable Estimation Bypass Control** Bypass the horizontal unstable estimation 0: auto mode 1: user mode
7	**MD_H_USER_ID**	**Horizontal Unstable Estimation User Defined ID** User defined indicator in user mode. 0: stable 1: unstable

MODE_DET 34 REG S1_82, R/W

	7	6	5	4	3	2	1	0
比特	MD_用户_身份证	MD_DET_BYPS_H	MD_时间_记录器_DET_恩维	MD_时间_记录器_DET_EN_H	MD_软件使用R识别码	MD_SW_DET_恩	MD_无同步用户ID	MD_无同步_DET_EN

比特	名称	函数
0	MD_NOSYNC_DET_EN	启用同步连接检测 检测连接时的水平同步信号。 0：用户模式 1：自动检测
1	MD_用户同步ID	同步连接检测用户定义ID 用户模式下的自定义指示器。 0：已连接同步。 1：未连接同步。
2	MD_SW_DET_EN	模式切换检测启用 启用模式变更时的自动检测功能。 0：用户模式 1：自动检测
3	MD软件用户ID	模式切换检测用户定义ID 用户模式下的自定义指示器。 0->1：模式已更改。 1->0：模式已更改。
4	MD时间检测异常_EN_H	水平不稳定估计定时器检测启用 在水平不稳定估计中启用计时器检测结果。 0：在hperiod检测中使用hstable指示器。 1：使用定时器检测不稳定指示器。
5	MD检测器ENV	垂直不稳定估计定时器检测启用 在垂直不稳定估计中启用计时器检测结果。 0：使用vperiod检测中的vstable指示器。 1：使用定时器检测不稳定指示器。
6	MD_DET_BYPS_H	水平不稳定估计旁路控制 绕过水平不稳定估计 0：自动模式 1：用户模式
7	MD_用户ID	水平不稳定估计用户定义ID 用户模式下的自定义指示器。 0：稳定 1：不稳定

MODE_DET 35 REG S1_83, R/W

	7	6	5	4	3	2	1	0
Bit	**RESERVED**		**MD_UNSTABLE_LOCK_VALUE**				**MD_V_USER_ID**	**MD_DET_BYPS_V**

Bit	Name	Function
0	**MD_DET_BYPS_V**	**Vertical Unstable Estimation Bypass Control** Bypass the vertical unstable estimation auto detect 0: auto mode 1: user mode
1	**MD_V_USER_ID**	**Vertical Unstable Estimation User Defined ID** User defined indicator in user mode. 0: stable 1: unstable
5-2	**MD_UNSTABLE_LOCK_VALUE**	**Unstable Estimation Lock Value** If the internal counter equals the defined value, the unstable indicator will be high. Horizontal and vertical estimation shared this value.
7-6	**RESERVED**	

MODE_DET 35 REG S1_83, R/W

	7	6	5	4	3	2	1	0
比特	保留的		MD_不稳定锁值				MD_用户_身份证	MD_DET_BYPS_V

比特	名称	函数
0	MD_DET_BYPS_V	垂直不稳定估计旁路控制 跳过垂直不稳定估计自动检测 0：自动模式 1：用户模式
1	MD_V用户ID	垂直不稳定估计用户定义ID 用户模式下的自定义指示器。 0：稳定 1：不稳定
5-2	MD_UNSTABLE_LOCK_VALUE	不稳定估计锁值 当内部计数器达到设定值时，不稳定指示灯将亮起。水平与垂直估计值共享该数值。
7-6	保留的	

Chapter 11. ADC REGISTERS

ADC CLK CONTROL 00 — REG S5_00, R/W

	7	6	5	4	3	2	1	0
Bit	RESERVED			ADC_CLK_ICLK1X	ADC_CLK_ICLK2X	ADC_CLK_PLLAD	ADC_CLK_PA	

Bit	Name	Function
1-0	ADC_CLK_PA	**Clock selection for PA_ADC** When = 00, PA_ADC input clock is from PLLAD's CLKO2 When = 01, PA_ADC input clock is from PCLKIN When = 10, PA_ADC input clock is from V4CLK When = 11, reserved
2	ADC_CLK_PLLAD	**Clock selection for PLLAD** When = 0, PLLAD input clock is from sync processor When = 1, PLLAD input clock is from OSC
3	ADC_CLK_ICLK2X	**ICLK2X control** When = 0, ICLK2X = ADC output clock When = 1, ICLK2X = ADC output clock / 2
4	ADC_CLK_ICLK1X	**ICLK1X control** When = 0, ICLK1X = ICLK2X When = 1, ICLK1X = ICLK2X /2
7-5	RESERVED	**Reserved**

ADC CONTROL 00 — REG S5_02, R/W

	7	6	5	4	3	2	1	0
Bit	ADC_INPUT_SEL		ADC_SOGCTRL					ADC_SOGEN

Bit	Name	Function
0	ADC_SOGEN	**ADC SOG enable** When = 0, ADC disable SOG mode When = 1, ADC enable SOG mode
5-1	ADC_SOGCTRL	**SOG control signal**
7-6	ADC_INPUT_SEL	**ADC input selection** When = 00, R0/G0/B0/SOG0 as input When = 01, R1/G1/B1/SOG1 as input When = 10, R2/G2/B2 as input When = 11, reserved

第11章. ADC R寄存器

模数转换控制器 00 REG S5_00, R/W

	7	6	5	4	3	2	1	0
比特	保留的			ADC时钟/ICLK1X	ADC时钟/ICLK2X	ADC时钟PLLAD	ADC clock PA	

比特	名称	函数
1-0	ADC clock PA	**PA ADC的时钟选择** 当=00时，PA_ADC输入时钟信号来自 PLLAD 的CLKO2 当=01时，PA_ADC输入时钟信号来自 PCLKIN 当=10时，PA_ADC输入时钟来自V4CLK 当=11时，保留
2	模数转换器时钟频率调整器	**PLLAD 的时钟选择** 当=0时， PLLAD 输入时钟来自同步处理器 当=1时， PLLAD 输入时钟来自OSC
3	ADC_CLK_ICLK2X	**ILCK2X控制** 当=0时，ICLK2X=ADC输出时钟 当=1时，ICLK2X=ADC输出时钟/2
4	ADC_CLK_ICLK1X	**ILCK1X控制** 当=0时，ICLK1X=ICLK2X 当=1时，ICLK1X=ICLK2X/2
7-5	保留的	保留

模数转换控制器 00 REG S5_02, R/W

	7	6	5	4	3	2	1	0
比特	ADC输入选择		模数转换器软件控制					ADC_源生成

比特	名称	函数
0	ADC_源生成	**ADC SOG使能** 当=0时，ADC禁用SOG模式 当=1时，ADC启用SOG模式
5-1	模数转换器软件控制	**SOG控制信号**
7-6	ADC输入选择	**ADC输入选择** 当=00时，以R0/G0/B0/SOG0作为输入 当=01时，以R1/G1/B1/SOG1作为输入 当=10时，R2/G2/B2作为输入 当=11时，保留

ADC CONTROL 01 REG S5_03, R/W

	7	6	5	4	3	2	1	0
Bit	**RESERVED**		**ADC_FLTR**		**ADC_RYSEL_B**	**ADC_RYSEL_G**	**ADC_RYSEL_R**	**ADC_POWDZ**

Bit	Name	Function
0	**ADC_POWDZ**	**ADC power down control** When = 0, ADC in power down mode When = 1, ADC work normally
1	**ADC_RYSEL_R**	**Clamp to ground or midscale for R ADC** When = 0, clamp to GND When = 1, clamp to midscale
2	**ADC_RYSEL_G**	**Clamp to ground or midscale for G ADC** When = 0, clamp to GND When = 1, clamp to midscale
3	**ADC_RYSEL_B**	**Clamp to ground or midscale for B ADC** When = 0, clamp to GND When = 1, clamp to midscale
5-4	**ADC_FLTR**	**ADC internal filter control** When = 00, 150MHz When = 01, 110MHz When = 10, 70MHz When = 11, 40MHz
7-6	**RESERVED**	**Reserved**

ADC CONTROL 02 REG S5_04, R/W

	7	6	5	4	3	2	1	0
Bit	**RESERVED**			**ADC_TR_ISEL**			**ADC_TR_RSEL**	

Bit	Name	Function
1-0	**ADC_TR_RSEL**	**REF test resistor selection**
4-2	**ADC_TR_ISEL**	**REF test currents selection**
7-5	**RESERVED**	

模数转换控制器 01

REG S5_03, R/W

	7	6	5	4	3	2	1	0
比特	保留的		ADC转换滤波器		ADC-RYSEL_B	ADC_RYSEL_G	ADC_RYSEL_R	ADC_POWDZ

比特	名称	函数
0	ADC_POWDZ	模数转换器电源下控制 当=0时，ADC处于断电模式 当=1时，ADC正常工作
1	ADC_RYSEL_R	将R ADC接地或连接至中量程 当=0时，钳夹至 GND 当=1时，钳制至中等刻度
2	ADC_RYSEL_G	将G ADC接地或连接至中量程 当=0时，钳夹至 GND 当=1时，钳制至中等刻度
3	ADC_RYSEL_B	将B ADC接地或连接至中频 当=0时，钳夹至 GND 当=1时，钳制至中等刻度
5-4	ADC转换滤波器	模数转换器内部滤波器控制 当=00时，150MHz 当=01时，110MHz 当=10,70MHz时 当=11时，40MHz
7-6	保留的	保留

模数转换控制器 02

REG S5_04, R/W

	7	6	5	4	3	2	1	0
比特	保留的				ADC真值选择器		ADC真值复位信号	

比特	名称	函数
1-0	ADC真值复位信号	参考电位测试电阻选择
4-2	ADC真值选择器	参考电测试选
7-5	保留的	

ADC CONTROL 03 REG S5_05, R/W

	7	6	5	4	3	2	1	0
Bit	RESERVED			ADC_TA_CTRL				ADC_TA_EN

Bit	Name	Function
0	ADC_TA_EN	**ADC test enable** When = 0, ADC work normally When = 1, ADC is in test mode
4-1	ADC_TA_CTRL	**ADC test bus control bit**
7-5	RESERVED	**Reserved**

ADC CONTROL 04 REG S5_06, R/W

	7	6	5	4	3	2	1	0
Bit	RESERVED	ADC_ROFCTRL						

Bit	Name	Function
6-0	ADC_ROFCTRL	**Offset control for R channel of ADC**
7	RESERVED	**Reserved**

ADC CONTROL 05 REG S5_07, R/W

	7	6	5	4	3	2	1	0
Bit	RESERVED	ADC_GOFCTRL						

Bit	Name	Function
6-0	ADC_GOFCTRL	**Offset control for G channel of ADC**
7	RESERVED	**Reserved**

模数转换控制器 03

REG S5_05, R/W

	7	6	5	4	3	2	1	0
比特	保留的			ADC控制单元				ADC采集器启用

比特	名称	函数
0	ADC采集器启用	ADC测试启用 当=0时，ADC正常工作 当=1时，ADC处于测试模式
4-1	ADC控制单元	模数转换器测试总线控制位
7-5	保留的	保留

模数转换控制器 04

REG S5_06, R/W

	7	6	5	4	3	2	1	0
比特	保留的	ADC运行时间控制						

比特	名称	函数
6-0	ADC运行时间控制	ADC R通道的偏移控制
7	保留的	保留

模数转换控制器 05

REG S5_07, R/W

	7	6	5	4	3	2	1	0
比特	保留的	模数转换器高阶控制						

比特	名称	函数
6-0	模数转换器高阶控制	ADC的G通道偏移控制
7	保留的	保留

ADC CONTROL 06 REG S5_08, R/W

	7	6	5	4	3	2	1	0
Bit	RESERVED	ADC_BOFCTRL						

Bit	Name	Function
6-0	ADC_BOFCTRL	Offset control for B channel of ADC
7	RESERVED	Reserved

ADC CONTROL 07 REG S5_09, R/W

	7	6	5	4	3	2	1	0
Bit	ADC_RGCTRL							

Bit	Name	Function
7-0	ADC_RGCTRL	Gain control for R channel of ADC

ADC CONTROL 08 REG S5_0A, R/W

	7	6	5	4	3	2	1	0
Bit	ADC_GGCTRL							

Bit	Name	Function
7-0	ADC_GGCTRL	Gain control for G channel of ADC

ADC CONTROL 09 REG S5_0B, R/W

	7	6	5	4	3	2	1	0
Bit	ADC_BGCTRL							

Bit	Name	Function
7-0	ADC_BGCTRL	Gain control for B channel of ADC

模数转换控制器 06

REG S5_08, R/W

	7	6	5	4	3	2	1	0
比特	保留的	模数转换器缓冲区控制寄存器						

比特	名称	函数
6-0	模数转换器缓冲区控制寄存器	B通道ADC的偏移控制
7	保留的	保留

模数转换控制器 07

REG S5_09, R/W

	7	6	5	4	3	2	1	0
比特	ADC控制寄存器							

比特	名称	函数
7-0	ADC控制寄存器	ADC的R通道增益控制

模数转换控制器 08

REG S5_0A，R/W

	7	6	5	4	3	2	1	0
比特	模数转换器通用控制寄存器							

比特	名称	函数
7-0	模数转换器通用控制寄存器	ADC的G通道增益控制

模数转换控制器 09

REG S5_0B, R/W

	7	6	5	4	3	2	1	0
比特	ADC背景控制							

比特	名称	函数
7-0	ADC背景控制	ADC B通道增益控制

ADC CONTROL 10 — REG S5_0C, R/W

Bit	7	6	5	4	3	2	1	0
	RESERVED			ADC_TEST				ADC_CKBS

Bit	Name	Function
0	ADC_CKBS	**ADC output clock invert control** When = 0, default When = 1, ADC output clock will be invert
4-1	ADC_TEST	**For ADC test reserved**
7-5	RESERVED	**Reserved**

ADC AUTO_OFST 00 — REG S5_0E, R/W

Bit	7	6	5	4	3	2	1	0
	ADC_AUTO_OFST_TEST	RESERVED	ADC_AUTO_OFST_STEP		ADC_AUTO_OFST_DELAY		ADC_AUTO_OFST_PRD	ADC_AUTO_OFST_EN

Bit	Name	Function
0	ADC_AUTO_OFST_EN	**Auto offset adjustment enable** When = 0, auto offset adjustment disable When = 1, auto offset adjustment enable
1	ADC_AUTO_OFST_PRD	**Offset adjustment by frame** When = 0, offset adjustment by frame When = 1, offset adjustment by line
3-2	ADC_AUTO_OFST_DELAY	**Horizontal sample delay control** When = 00, offset adjustment horizontal sample delay 1 pipe When = 01, offset adjustment horizontal sample delay 2 pipe When = 10, offset adjustment horizontal sample delay 3 pipe When = 11, offset adjustment horizontal sample delay 4 pipe
5-4	ADC_AUTO_OFST_STEP	**Offset adjustment step control** When = 00, offset adjustment by absolute difference. When = 01, offset adjustment by 1 When = 10, offset adjustment by 2 When = 11, offset adjustment by 3
6	RESERVED	**Reserved**
7	ADC_AUTO_OFST_TEST	**Auto offset adjustment test control**

模数转换控制器 10 REG S5_0C, R/W

	7	6	5	4	3	2	1	0
比特	保留的			ADC测试				模数转换器校准基带信号

比特	名称	函数
0	模数转换器校准基带信号	模数转换输出时钟反向控制 当 = 0 时，为默认值 当=1时，ADC输出时钟将被反转
4-1	ADC测试	保留用于ADC测试
7-5	保留的	保留

ADC 自动定位 00 REG S5_0E, R/W

	7	6	5	4	3	2	1	0
比特	ADC自动操作 FST试验	保留的	ADC自动选择工作步骤		ADC自动选择工作状态延迟		ADC自动操作 FST_PRD	ADC自动操作 FST_EN

比特	名称	函数
0	ADC自动选择工作状态	自动偏移调整启用 当=0时，自动偏移调整功能禁用 当=1时，启用自动偏移调整
1	ADC自动选择目标PRD	帧间偏移调整 当=0时，按帧进行偏移调整 当=1时，按行进行偏移调整
3-2	ADC自动选择工作状态延迟	水平采样延迟控制 当=00时，偏移调整水平采样延迟1管 当=01时，偏移调整水平采样延迟2管 当=10时，偏移调整水平采样延迟3管 当=11时，偏移调整水平采样延迟4管
5-4	ADC自动选择工作步骤	偏移调整步进控制 当=00时，通过绝对差值进行偏移调整。 当=01时，偏移量调整1 当=10时，偏移量调整为2 当=11时，偏移量调整为3
6	保留的	保留
7	ADC自动选择测试	自动偏移调节试验控制

ADC AUTO_OFST 01 — REG S5_0F, R/W

	7	6	5	4	3	2	1	0
Bit	**ADC_AUTO_OFST_V_RANGE**				**ADC_AUTO_OFST_U_RANGE**			

Bit	Name	Function
3-0	**ADC_AUTO_OFST_U_RANGE**	**U channel offset detection range** Define U channel offset detection range 0~15
7-4	**ADC_AUTO_OFST_V_RANGE**	**V channel offset detection range** Define V channel offset detection range 0~15

PLLAD CONTROL 00 — REG S5_11, R/W

	7	6	5	4	3	2	1	0
Bit	**PLLAD_LAT**	**PLLAD_BPS**	**PLLAD_FS**	**PLLAD_PDZ**	**PLLAD_TS**	**PLLAD_TEST**	**PLLAD_LEN**	**PLLAD_VCORST**

Bit	Name	Function
0	**PLLAD_VCORST**	**VCORST** Initial VCO control voltage
1	**PLLAD_LEN**	**LEN** Enable signal for clock
2	**PLLAD_TEST**	**TEST** Test clock selection
3	**PLLAD_TS**	**TS** Test clock selection and HSL clock selection
4	**PLLAD_PDZ**	**PDZ** When = 0, PLLAD is power down mode When = 1, PLLAD work normally
5	**PLLAD_FS**	**FS, VCO gain selection** When = 0, default When = 1, high gain selected
6	**PLLAD_BPS**	**BPS** When = 0, default When = 1, bypass input clock to CKO1 and CKO2
7	**PLLAD_LAT**	**Latch control for PLLAD control** This bit's rising edge is used to trigger PLLAD control bit: ND, MD, KS, CKOS, ICP

ADC 自动定位 01 REG S5_0F, R/W

	7	6	5	4	3	2	1	0
比特	ADC自动选择工作范围				ADC自动选择工作范围			

位名		函数
3 - 0 ADC _ 自动选择范围 7 - 4 ADC _ 自		**U信道偏移检测范围**
		U通道偏移检测范围0~15
动选择值范围		**V通道偏移检测范围**
		定义V通道偏移检测范围0~15

PLLAD 控制 00 REG S5_11, R/W

	7	6	5	4	3	2	1	0
比特	相位锁定环延迟	相位锁定放大器	PLAD数据流	PLAD PDZ	PLAD数据传输	PLLAD测试	PLAD长度	相位锁定环电压 ST

比特	名称	函数
0	锁相环电压控制	**VCORST**
		初始 VCO 控制电压
1	PLAD长度	**LEN**
		启用时钟信号
2	PLLAD测试	**测试**
		测试时钟选择
3	PLAD数据传输	**TS**
		测试时钟选择与 HSL 时钟选择
4	PLAD PDZ	**降落卡投落点**
		当=0时， PLLAD 为关机模式 当=1时， PLLAD 正常工作
5	PLAD数据流	**FS，VCO 增益选择**
		当 = 0 时，为默认值 当=1时，选择高增益
6	相位锁定放大器	**BPS**
		当 = 0 时，为默认值 当=1时，绕过输入时钟至CKO1和CKO2
7	相位锁定环延迟	**锁存器控制的 PLLAD 控制**
		该位的上升沿用于触发 PLLAD 控制位：ND、MD、KS、 CKOS 、ICP

PLLAD CONTROL 01 — REG S5_12, R/W

	7	6	5	4	3	2	1	0
Bit	**PLLAD_MD [7:0]**							

Bit	Name	Function
7-0	**PLLAD_MD [7:0]**	**MD[7:0]** PLLAD feedback divider control

PLLAD CONTROL 02 — REG S5_13, R/W

	7	6	5	4	3	2	1	0
Bit	**RESERVED**				**PLLAD_MD [11:8]**			

Bit	Name	Function
3-0	**PLLAD_MD [11:8]**	**MD[11:8]** PLLAD feedback divider control
7-4	**RESERVED**	**Reserved**

PLLAD CONTROL 03 — REG S5_14, R/W

	7	6	5	4	3	2	1	0
Bit	**PLLAD_ND [7:0]**							

Bit	Name	Function
7-0	**PLLAD_ND [7:0]**	**ND[7:0]** PLLAD input divider control

PLLAD CONTROL 04 — REG S5_15, R/W

	7	6	5	4	3	2	1	0
Bit	**RESERVED**				**PLLAD_ND [11:8]**			

Bit	Name	Function
3-0	**PLLAD_ND [11:8]**	**ND[11:8]** PLLAD input divider control
7-4	**RESERVED**	**Reserved**

PLLAD 控制 01 REG S5_12, R/W

	7	6	5	4	3	2	1	0
比特	多巴胺能神经元[7:0]							

比特	名称	函数
7-0	多巴胺能神经元[7:0]	MD[7:0] PLLAD 反馈分频控制器

PLLAD 控制 02 REG S5_13, R/W

	7	6	5	4	3	2	1	0
比特	保留的				PLAD_MD[11:8]			

比特	名称	函数
3-0	PLAD_MD[11:8]	MD[11:8] PLLAD 反馈分频控制器
7-4	保留的	保留

PLLAD 控制 03 REG S5_14, R/W

	7	6	5	4	3	2	1	0
比特	PLAD_ND[7:0]							

比特	名称	函数
7-0	PLAD_ND[7:0]	ND[7:0] PLLAD 输入分路控制器

PLLAD 控制 04 REG S5_15, R/W

	7	6	5	4	3	2	1	0
比特	保留的				PLLAD_ND [11:8]			

比特	名称	函数
3-0	PLLAD_ND [11:8]	ND[11:8] PLLAD 输入分路控制器
7-4	保留的	保留

PLLAD CONTROL 05 REG S5_16, R/W

	7	6	5	4	3	2	1	0
Bit	**PLLAD_CKOS**		**PLLAD_KS**		**PLLAD_S**		**PLLAD_R**	

Bit	Name	Function
1-0	**PLLAD_R**	**R** Skew control for testing
3-2	**PLLAD_S**	**S** Skew control for testing
5-4	**PLLAD_KS**	**KS** VCO post divider control, it is determined by CKO frequency When = 00, divide by 1 (162MHz~80MHz) When = 01, divide by 2 (80MHz~40MHz) When = 10, divide by 4 (40MHz~20MHz) When = 11, divide by 8 (20MHz~min MHz)
7-6	**PLLAD_CKOS**	**CKOS** PLLAD CKO2 output clock selection

PLLAD_KS	PLLAD_CKOS	CKO2 freq / CKO1 freq
00	00	1
	01	1/2
	10	1/4
	11	1/8
01	00	2
	01	1
	10	1/2
	11	1/4
10	00	4
	01	2
	10	1
	11	1/2
11	00	8
	01	4
	10	2
	11	1

PLLAD 控制 05 REG S5_16, R/W

	7	6	5	4	3	2	1	0
比特	PLAD_CKOS		PLAD_KS		PLAD_S		PLAD_R	

比特	名称	函数
1-0	**PLAD_R**	**R** 倾斜控制测试
3-2	**PLAD_S**	**S** 倾斜控制测试
5-4	**PLAD_KS**	**KS** VCO 分割器控制后，其由CKO频率决定 当=00时，除以1（162MHz~80MHz） 当=01时，除以2（80MHz~40MHz） 当=10时，除以4（40MHz~20MHz） 当=11时，除以8（20MHz~min MHz）
7-6	**PLAD_CKOS**	**CKOS** PLLAD CKO2 输出时钟选择

PLAD_KS	PLAD_CKOS	CKO2 freq / CKO1 freq
00	00	1
	01	1/2
	10	1/4
	11	1/8
01	00	2
	01	1
	10	1/2
	11	1/4
10	00	4
	01	2
	10	1
	11	1/2
11	00	8
	01	4
	10	2
	11	1

PLLAD CONTROL 06 — REG S5_17, R/W

	7	6	5	4	3	2	1	0
Bit	**RESERVED**					**PLLAD_ICP**		

Bit	Name	Function
2-0	**PLLAD_ICP**	**ICP** Charge pump current selection When = 000, Icp = 50uA When = 001, Icp = 100uA When = 010, Icp = 150uA When = 011, Icp = 250uA When = 100, Icp = 350uA When = 101, Icp = 500uA When = 110, Icp = 750uA When = 111, Icp = 1mA
7-3	**RESERVED**	**Reserved**

PA_ADC CONTROL 00 — REG S5_18, R/W

	7	6	5	4	3	2	1	0
Bit	**PA_ADC_LAT**	**PA_ADC_LOCKOFF**	**PA_ADC_S**					**PA_ADC_BYPSZ**

Bit	Name	Function
0	**PA_ADC_BYPSZ**	**BYPSZ, PA for ADC bypass control** When = 0, PA_ADC is bypass When = 1, PA_ADC work normally
5-1	**PA_ADC_S**	**PA_ADC phase control**
6	**PA_ADC_LOCKOFF**	**LOCKOFF** When = 0, default When = 1, PA_ADC lock circuit disable
7	**PA_ADC_LAT**	**PA_ADC latch signal** This bit's rising edge is used to trigger PA_ADC_CNTRL_[5:1]

PLLAD 控制 06 REG S5_17, R/W

	7	6	5	4	3	2	1	0
比特	保留的					相位锁定环集成电路		

比特	名称	函数
2-0	相位锁定环集成电路	**ICP** 电荷泵电流选择 当=000时，Icp=50微安 当=001时，Icp=100微安 当=010时，Icp=150微安 当=011时，Icp=250微安 当=100时，Icp=350微安 当=101时，Icp=500微安 当=110时，Icp=750微安 当=111时，Icp=1mA
7-3	保留的	保留

PA ADC 控制 00 REG S5_18, R/W

	7	6	5	4	3	2	1	0
比特	PA ADC 应答	PA ADC定位 KOFF	PA ADC_S					PA ADC BYP SZ

比特	名称	函数
0	PA ADC由PSZ控制	**BYPSZ，用于ADC旁路控制的PA** 当=0时，PA_ADC为旁路 当=1时，PA_ADC正常工作
5-1	PA ADC_S	**PA ADC相位控制**
6	PA电源锁定关闭	**LOCKOFF** 当＝0时，为默认值 当=1时，PA_ADC锁定电路禁用
7	PA ADC 应答	**PA-A C锁存信号** 该位的上升沿用于触发PA_ADC_CNTRL_[5:1]

PA_SYNC PROC CONTROL 00 REG S5_19, R/W

	7	6	5	4	3	2	1	0
Bit	**PA_SP_LAT**	**PA_SP_LOCKOFF**	**PA_SP_S**					**PA_SP_BYPSZ**

Bit	Name	Function
0	**PA_SP_BYPSZ**	**BYPSZ, PA for PLLAD bypass control** When = 0, PA_PLLAD is bypass When = 1, PA_PLLAD work normally
5-1	**PA_SP_S**	**PA_PLLAD phase control**
6	**PA_SP_LOCKOFF**	**LOCKOFF** When = 0, default When = 1, PA_PLLAD lock circuit disable
7	**PA_SP_LAT**	**PA_PLLAD latch signal** This bit's rising edge is used to trigger PA_PLLAD_CNTRL_[5:1]

DEC_REG_00 REG S5_1E, R/W

	7	6	5	4	3	2	1	0
Bit	**DEC_WEN_MODE**	**RESERVED**						

Bit	Name	Function
6-0	**RESERVED**	
7	**DEC_WEN_MODE**	**Write enable mode enable.** When this bit is 1, then decimator will drop data by write enable signal generated by horizontal sync, else write enable is not used.

PA同步过程控制 00 REG S5_19, R/W

	7	6	5	4	3	2	1	0
比特	PA_SP_LAT	PA_锁定从...落下	PA_SP_S					PA_SP_BYPSZ

比特	名称	函数
0	PA_SP_BYPSZ	**BYPSZ，PA用于 PLLAD 旁路控制** 当=0时，PA_PLLAD被旁路 当=1时，PA_PLLAD正常工作
5-1	PA_SP_S	**PA PLLAD相位控制**
6	PA_SP_LOCKOFF	**LOCKOFF** 当 = 0 时，为默认值 当=1时，PA_PLLAD锁定电路禁用
7	PA_SP_LAT	**PA PLLAD锁存信号** 该位的上升沿用于触发PA_PLLAD_CNTRL_[5:1]

DEC_REG_00 REG S5_1E, R/W

	7	6	5	4	3	2	1	0
比特	十二文模E	保留的						

比特	名称	函数
6-0	保留的	
7	十二进制文氏模式	写入启用模式。 当该位为1时，抽取器将通过水平同步信号生成的写使能信号进行数据下采样；否则，不使用写使能信号。

DEC_REG_01 REG S5_1F, R/W

Bit	7	6	5	4	3	2	1	0
	DEC_IDREG_EN	DEC_TEST_SEL				DEC_MATRIX_BYPS	DEC2_BYPS	DEC1_BYPS

Bit	Name	Function
0	DEC1_BYPS	**The 4x to 2x decimator bypass enable** When 1, the 4x to 2x decimator bypass.
1	DEC2_BYPS	**The 2x to 1x decimator bypass enable** When 1, the 2x to 1x decimator hypass.
2	DEC_MATRIX_BYPS	**Color space convert bypass enable** When set to 1, color space convert module bypass.
6-3	DEC_TEST_SEL	**Test logic output select.** DEC_TEST_SEL[0], test logic output enable, when set to 1, test logic can output. DEC_TEST_SEL[3:1] select 8 test logics to test bus.
7	DEC_IDREG_EN	**Negative clock edge latch input hsync and vsync enable** When set to 1, decimator 4x clock will latch HSYNC and VSYNC with falling edge.

DEC_REG_01 REG S5_1F, R/W

	7	6	5	4	3	2	1	0
比特	DEC_IDREG_恩	检测选择				十二元矩阵通过PS	DEC2_BYPS	DEC1_BYPS

比特	名称	函数
0	DEC1_BYPS	**4x至2x抽取器旁路使能** 当1时，4x至2x抽取器旁路。
1	DEC2_BYPS	**2倍至1倍降频器旁路使能** 当1时，2x到1x的抽取器超频。
2	按PS分类的DEC矩阵	**色空间转换旁路启用** 当设置为1时，颜色空间转换模块绕过。
6-3	检测选择	**测试逻辑输出选择。** DEC_TEST_SEL[0]，测试逻辑输出使能，当设置为1时，测试逻辑可输出。 DEC_TEST_SEL[3:1]选择8个测试逻辑以测试总线。
7	DEC身份注册编码	**负时钟边沿锁存器输入 hsync 和 vsync 启用** 当设置为1时，4倍降频器的时钟信号将通过下降沿锁存 HSYNC 和 VSYNC 。

Chapter 12. SYNC_PROC REGISTERS

SYNC_PROC 00 REG S5_20, R/W

	7	6	5	4	3	2	1	0
Bit	RESERVED			SP_JITTER_SYNC	SP_EXT_SYNC_SEL	SP_SOG_P_INV	SP_SOG_P_ATO	SP_SOG_SRC_SEL

Bit	Name	Function
0	SP_SOG_SRC_SEL	**sog_src_sel** Sog signal source select. 0: from ADC. 1: select hs as sog source.
1	SP_SOG_P_ATO	**sog_p_ato** sog auto correct polarity
2	SP_SOG_P_INV	**Sog invert** Invert sog.
3	SP_EXT_SYNC_SEL	**ext_sync_sel** Ext 2 set Hs_Hs select
4	SP_JITTER_SYNC	**Sync using both rising and falling trigger** Use falling and rising edge to sync input Hsync
7-5	RSERVED	

SYNC_PROC 01 REG S5_21, R/W

	7	6	5	4	3	2	1	0
Bit	SP_SYNC_TGL_THD							

Bit	Name	Function
7-0	SP_SYNC_TGL_THD	**h active detect control** Sync toggle times threshold

第12章 . SYNC_PROC R 注册器

SYNC进程 00 REG S5_20, R/W

	7	6	5	4	3	2	1	0
比特	保留的			SP抖动信号YNC	SP_EXT_SYNC_SEL	SP_SOG_P_INV	SP_SOG_P_ATO	SP_SOG_SRC选择

比特	名称	函数
0	SP_SOG_SRC_SEL	**sog_src_sel** Sog信号源选择。 0：来自ADC。 1：选择hs作为sog源。
1	SP_SOG_P_ATO	**sog_p_ato** 索格自动校正极性
2	SP_SOG_P_INV	索氏反转 反转
3	SP扩展选择	外接选择 外周神经2组Hs_Hs选择
4	SP抖动同步	同步采用上升沿与下降沿触发 利用下降沿和上升沿同步输入Hsync
7-5	RSERVED	

SYNC进程 01 REG S5_21, R/W

	7	6	5	4	3	2	1	0
比特	SP同步TGLTHD							

位名		函数
7 - 0 SP	_ 同步TGL_THD	主动检测控制 同步切换时间阈值

SYNC_PROC 02 REG S5_22, R/W

	7	6	5	4	3	2	1	0
Bit	**SP_L_DLT_REG**							

Bit	Name	Function
7-0	**SP_L_DLT_REG**	**h active detect control** Sync pulse width different threshold (little than this as equal).

SYNC_PROC 03 REG S5_23, R/W

	7	6	5	4	3	2	1	0
Bit	**RESERVED**							

Bit	Name	Function
7-0	**RESERVED**	

SYNC_PROC 04 REG S5_24, R/W

	7	6	5	4	3	2	1	0
Bit	**SP_T_DLT_REG [7:0]**							

Bit	Name	Function
7-0	**SP_T_DLT_REG [7:0]**	**H active detect control** H total width different threshold

SYNC_PROC 05 REG S5_25, R/W

	7	6	5	4	3	2	1	0
Bit	**RESERVED**				**SP_T_DLT_REG [11:8]**			

Bit	Name	Function
3-0	**SP_T_DLT_REG [11:8]**	**H active detect control** H total width different threshold
7-4	**RESERVED**	

SYNC进程 02 REG S5_22, R/W

	7	6	5	4	3	2	1	0
比特	SP_L_DLT_REG							

比特	名称	函数
7-0	SP_L_DLT_REG	主动检测控制 同步脉冲宽度不同阈值（小于此值视为相等）。

SYNC进程 03 REG S5_23, R/W

	7	6	5	4	3	2	1	0
比特	保留的							

比特	名称	函数
7-0	保留的	

SYNC进程 04 REG S5_24, R/W

	7	6	5	4	3	2	1	0
比特	SP_T_DLT_REG [7:0]							

比特	名称	函数
7-0	SP_T_DLT_REG [7:0]	H主动检测控制 H总宽度不同阈值

SYNC进程 05 REG S5_25, R/W

	7	6	5	4	3	2	1	0
比特	保留的				SP_T_DLT_REG [11:8]			

比特	名称	函数
3-0	SP_T_DLT_REG [11:8]	H主动检测控制 H总宽度不同阈值
7-4	保留的	

SYNC_PROC 06 — REG S5_26, R/W

	7	6	5	4	3	2	1	0
Bit	**SP_SYNC_PD_THD [7:0]**							

Bit	Name	Function
7-0	**SP_SYNC_PD_THD [7:0]**	**H active detect control** H sync pulse width threshold

SYNC_PROC 07 — REG S5_27, R/W

	7	6	5	4	3	2	1	0
Bit	**RESERVED**				**SP_SYNC_PD_THD [11:8]**			

Bit	Name	Function
3-0	**SP_SYNC_PD_THD [11:8]**	**H active detect control** H sync pulse width threshold
7-4	**RESERVED**	

SYNC_PROC 08 — REG S5_2A, R/W

	7	6	5	4	3	2	1	0
Bit	**SP_PRD_EQ_THD**							

Bit	Name	Function
7-0	**SP_PRD_EQ_THD**	**H active detect control** How many continue legal line as valid

SYNC_PROC 09 — REG S5_2D, R/W

	7	6	5	4	3	2	1	0
Bit	**SP_VSYNC_TGL_THD**							

Bit	Name	Function
7-0	**SP_VSYNC_TGL_THD**	**V active detect control** V sync toggle times threshold

SYNC进程 06 REG S5_26, R/W

	7	6	5	4	3	2	1	0
比特	SP同步PDTHD [7:0]							

比特	名称	函数
7-0	SP同步PDTHD [7:0]	H主动检测控制 H同步脉冲宽度阈值

SYNC进程 07 REG S5_27, R/W

	7	6	5	4	3	2	1	0
比特	保留的				SP同步PDTHD [11:8]			

比特	名称	函数
3-0	SP同步PDTHD [11:8]	H主动检测控制 H同步脉冲宽度阈值
7-4	保留的	

SYNC进程 08 REG S5_2A，R/W

	7	6	5	4	3	2	1	0
比特	SP_PRD_EQ_THD							

比特	名称	函数
7-0	SP_PRD_EQ_THD	H主动检测控制 有多少人继续认为法律有效

SYNC进程 09 REG S5_2D, R/W

	7	6	5	4	3	2	1	0
比特	SP_VSYNC_TGL_硬盘							

比特	名称	函数
7-0	SP_VSYNC_TGL_硬盘	主动检测控制 V同步切换时间阈值

SYNC_PROC 10 — REG S5_2E, R/W

	7	6	5	4	3	2	1	0
Bit	**SP_SYNC_WIDTH_DTHD**							

Bit	Name	Function
7-0	**SP_SYNC_WIDTH_DTHD**	**V active detect control** V sync pulse width threshod

SYNC_PROC 11 — REG S5_2F, R/W

	7	6	5	4	3	2	1	0
Bit	**SP_V_PRD_EQ_THD**							

Bit	Name	Function
7-0	**SP_V_PRD_EQ_THD**	**V active detect control** How many continue legal v sync as valid

SYNC_PROC 12 — REG S5_31, R/W

	7	6	5	4	3	2	1	0
Bit	**SP_VT_DLT_REG**							

Bit	Name	Function
7-0	**SP_VT_DLT_REG**	**v active detect control** V total different threshold

SYNC_PROC 13 — REG S5_32, R/W

	7	6	5	4	3	2	1	0
Bit	**RESERVED**							**SP_VSIN_INV_REG**

Bit	Name	Function
0	**SP_VSIN_INV_REG**	**V active detect control** Input v sync invert to v active detect
7-1	**RESERVED**	

SYNC进程 10 REG S5_2E, R/W

	7	6	5	4	3	2	1	0
比特	SP同步宽度DTHD							

比特	名称	函数
7-0	SP同步宽度DTHD	主动检测控制 同步脉冲宽度阈值

SYNC进程 11 REG S5_2F, R/W

	7	6	5	4	3	2	1	0
比特	SP_V_PRD_EQ_THD							

比特	名称	函数
7-0	SP_V_PRD_EQ_THD	主动检测控制 有多少人继续将法律同步视为有效

SYNC进程 12 REG S5_31, R/W

	7	6	5	4	3	2	1	0
比特	SP_VT_DLT_REG							

比特	名称	函数
7-0	SP_VT_DLT_REG	主动检测控制 V总差异阈值

SYNC进程 13 REG S5_32, R/W

	7	6	5	4	3	2	1	0
比特	保留的							SP_VSIN_INV 注册

比特	名称	函数
0	SP_VSIN_INV_REG	主动检测控制 输入v同步反相至v活动检测
7-1	保留的	

SYNC_PROC 14 — REG S5_33, R/W

	7	6	5	4	3	2	1	0
Bit	**SP_H_TIMER_VAL**							

Bit	Name	Function
7-0	**SP_H_TIMER_VAL**	**Timer value control** H timer value for h detect

SYNC_PROC 15 — REG S5_34, R/W

	7	6	5	4	3	2	1	0
Bit	**SP_V_TIMER_VAL**							

Bit	Name	Function
7-0	**SP_V_TIMER_VAL**	**Timer value control** V timer for V detect

SYNC_PROC 16 — REG S5_35, R/W

	7	6	5	4	3	2	1	0
Bit	**SP_DLT_REG [7:0]**							

Bit	Name	Function
7-0	**SP_DLT_REG [7:0]**	**Sync separation control** Sync pulse width difference threshold

SYNC_PROC 17 — REG S5_36, R/W

	7	6	5	4	3	2	1	0
Bit	**RESERVED**				**SP_DLT_REG [11:8]**			

Bit	Name	Function
3-0	**SP_DLT_REG [11:8]**	**Sync separate control** MSB for sync pulse width difference compare value
7-4	**RESERVED**	

SYNC进程 14 REG S5_33, R/W

	7	6	5	4	3	2	1	0
比特	SP_H时间值							

比特	名称	函数
7-0	SP_H时间值	定时器值控制 h检测器定时器值

SYNC进程 15 REG S5_34, R/W

	7	6	5	4	3	2	1	0
比特	SP_V时间值							

比特	名称	函数
7-0	SP_V时间值	定时器值控制 V检测用V计时器

SYNC进程 16 REG S5_35, R/W

	7	6	5	4	3	2	1	0
比特	SP_DLT_REG [7:0]							

比特	名称	函数
7-0	SP_DLT_REG [7:0]	同步分离控制 同步脉冲宽度差阈值

SYNC进程 17 REG S5_36, R/W

	7	6	5	4	3	2	1	0
比特	保留的				SP_DLT_REG [11:8]			

比特	名称	函数
3-0	SP_DLT_REG [11:8]	同步独立控制 同步脉冲宽度差比较值 MSB
7-4	保留的	

SYNC_PROC 18 REG S5_37, R/W

	7	6	5	4	3	2	1	0
Bit	**SP_H_PULSE_IGNOR**							

Bit	Name	Function
7-0	**SP_H_PULSE_IGNOR**	**Sync separation control** H pulse less than this value will be ignore this counter is start when sync large different

SYNC_PROC 19 REG S5_38, R/W

	7	6	5	4	3	2	1	0
Bit	**SP_PRE_COAST**							

Bit	Name	Function
7-0	**SP_PRE_COAST**	**Sync separation control** Set the coast will valid before vertical sync (line number)

SYNC_PROC 20 REG S5_39, R/W

	7	6	5	4	3	2	1	0
Bit	**SP_POST_COAST**							

Bit	Name	Function
7-0	**SP_POST_COAST**	**Sync separation control** When line cnt reach this value coast goes down

SYNC_PROC 21 REG S5_3A, R/W

	7	6	5	4	3	2	1	0
Bit	**SP_H_TOTAL_EQ_THD**							

Bit	Name	Function
7-0	**SP_H_TOTAL_EQ_THD**	**Sync separation control** How many regular line regard it as legal

SYNC进程 18 REG S5_37, R/W

	7	6	5	4	3	2	1	0
比特	SP_H_PULSE_忽略							

比特	名称	函数
7-0	SP_H_PULSE_忽略	同步分离控制 当H脉冲小于该阈值时，将忽略计数器启动同步大差异的触发。

SYNC进程 19 REG S5_38, R/W

	7	6	5	4	3	2	1	0
比特	SP预海岸							

比特	名称	函数
7-0	SP预海岸	同步分离控制 设置海岸线将在垂直同步前生效（行号）

SYNC进程 20 REG S5_39, R/W

	7	6	5	4	3	2	1	0
比特	SP POST COAST							

比特	名称	函数
7-0	SP POST COAST	同步分离控制 当线性计数器（line cnt）达到该数值时，海岸线开始下降

SYNC进程 21 REG S5_3A，R/W

	7	6	5	4	3	2	1	0
比特	SP_H总等效THD							

比特	名称	函数
7-0	SP_H总等效THD	同步分离控制 多少条普通线路认为合法

SYNC_PROC 22 REG S5_3B, R/W

	7	6	5	4	3	2	1	0
Bit	**RESERVED**	**SP_SDCS_VSSP_REG_H**			**RESERVED**	**SP_SDCS_VSST_REG_H**		

Bit	Name	Function
2-0	**SP_SDCS_VSST_REG_H**	**Sync separation control** High bit of SD vs. start position
3	**RESERVED**	
6-4	**SP_SDCS_VSSP_REG_H**	**Sync separation control** High bit of SD vs. stop position
7	**RESERVED**	

SYNC_PROC 23 REG S5_3E, R/W

	7	6	5	4	3	2	1	0
Bit	**RESERVED**		**SP_DIS_SUB_COAST**	**SP_H_PROTECT**	**SP_CS_INV_REG**	**SP_H_COAST**	**SP_HD_MODE**	**SP_CS_P_SWAP**

Bit	Name	Function
0	**SP_CS_P_SWAP**	**Sync separation control** cs_p_swap cs edge reference select default rising edge
1	**SP_HD_MODE**	hd_mode 1: HD mode 0: SD mode
2	**SP_H_COAST**	h_coast 1: with sub coast out
3	**SP_CS_INV_REG**	cs_inv_reg cs input invert
4	**SP_H_PROTECT**	H count overflow protect
5	**SP_DIS_SUB_COAST**	Disable sub coast
7-6	**RESERVED**	

SYNC进程 22 REG S5_3B, R/W

	7	6	5	4	3	2	1	0
比特	保留的	SP_SDCS_VSSP_REG_H			保留的	SP_SDCS_VSST_REG_H		

比特	名称	函数
2-0	SP_SDCS_VSST_REG_H	同步分离控制 SD高位与起始位置对比
3	保留的	
6-4	SP_SDCS_VSSP_REG_H	同步分离控制 SD高位对比停止位置
7	保留的	

SYNC进程 23 REG S5_3E, R/W

	7	6	5	4	3	2	1	0
比特	保留的		SP_分项_海岸	SP_高蛋白CT	SP_CS_INV_REG	SP_H_海岸	SP_HD模式	SP_CS_P_SWAP

比特	名称	函数
0	SP_CS_P_交换	同步分离控制 cs边沿参考选择默认上升沿
1	SP_HD模式	hd模式 1：高清模式 0：标清模式
2	SP_H_海岸	h_海岸1：带次海岸外
3	SP_CS_INV_REG	cs_reg_reg 个输入寄存器的输入反相
4	SP_保护程序	H计数溢出保护
5	SP_分海岸	停用子海岸
7-6	保留的	

SYNC_PROC 24 — REG S5_3F, R/W

	7	6	5	4	3	2	1	0
Bit	**SP_SDCS_VSST_REG_L**							

Bit	Name	Function
7-0	**SP_SDCS_VSST_REG_L**	**Sync separation control** SD vs. start position

SYNC_PROC 25 — REG S5_40, R/W

	7	6	5	4	3	2	1	0
Bit	**SP_SDCS_VSSP_REG_L**							

Bit	Name	Function
7-0	**SP_SDCS_VSSP_REG_L**	**Sync separation control** SD vs. stop position

SYNC_PROC 26 — REG S5_41, R/W

	7	6	5	4	3	2	1	0
Bit	**SP_CS_CLP_ST [7:0]**							

Bit	Name	Function
7-0	**SP_CS_CLP_ST [7:0]**	**Sync separation control** SOG clamp start position

SYNC_PROC 27 — REG S5_42, R/W

	7	6	5	4	3	2	1	0
Bit	**RESERVED**				**SP_CS_CLP_ST [11:8]**			

Bit	Name	Function
3-0	**SP_CS_CLP_ST [11:8]**	**Sync separation control** SOG clamp start position MSB
7-4	**RESERVED**	

SYNC进程 24 REG S5_3F, R/W

比特	7	6	5	4	3	2	1	0
	SP_SDCS_VSST_REG_L							

比特	名称	函数
7-0	SP_SDCS_VSST_REG_L	同步分离控制 SD与起始位置

SYNC进程 25 REG S5_40, R/W

比特	7	6	5	4	3	2	1	0
	SP_SDCS_VSSP_REG_L							

比特	名称	函数
7-0	SP_SDCS_VSSP_REG_L	同步分离控制 SD与停止位置对比

SYNC进程 26 REG S5_41, R/W

比特	7	6	5	4	3	2	1	0
	SP_CS_CLP_ST [7:0]							

比特	名称	函数
7-0	SP_CS_CLP_ST [7:0]	同步分离控制 SOG夹钳起始位置

SYNC进程 27 REG S5_42, R/W

比特	7	6	5	4	3	2	1	0
	保留的				SP_CS_CLP_ST [11:8]			

比特	名称	函数
3-0	SP_CS_CLP_ST [11:8]	同步分离控制 SOG夹具起始位置 MSB
7-4	保留的	

SYNC_PROC 28 — REG S5_43, R/W

	7	6	5	4	3	2	1	0
Bit	**SP_CS_CLP_SP [7:0]**							

Bit	Name	Function
7-0	**SP_CS_CLP_SP [7:0]**	**Sync separation control** SOG clamp stop position

SYNC_PROC 29 — REG S5_44, R/W

	7	6	5	4	3	2	1	0
Bit	**RESERVED**				**SP_CS_CLP_SP [11:8]**			

Bit	Name	Function
3-0	**SP_CS_CLP_SP [11:8]**	**Sync separation control** SOG clamp stop position MSB
7-4	**RESERVED**	

SYNC_PROC 30 — REG S5_45, R/W

	7	6	5	4	3	2	1	0
Bit	**SP_CS_HS_ST [7:0]**							

Bit	Name	Function
7-0	**SP_CS_HS_ST [7:0]**	**Sync separation control** If the horizontal period number is equal to the defined value, in XGA modes, It's XGA 75Hz mode.

SYNC_PROC 31 — REG S5_46, R/W

	7	6	5	4	3	2	1	0
Bit	**RESERVED**				**SP_CS_HS_ST [11:8]**			

Bit	Name	Function
3-0	**SP_CS_HS_ST [11:8]**	**Sync separation control** SOG HS start position MSB
7-4	**RESERVED**	

SYNC进程 28 REG S5_43, R/W

	7	6	5	4	3	2	1	0
比特	SP_CS_CLP_SP [7:0]							

比特	名称	函数
7-0	SP_CS_CLP_SP [7:0]	同步分离控制 SOG钳闭止动位置

SYNC进程 29 REG S5_44, R/W

	7	6	5	4	3	2	1	0
比特	保留的				SP_CS_CLP_SP [11:8]			

比特	名称	函数
3-0	SP_CS_CLP_SP [11:8]	同步分离控制 SOG夹闭止动位置 MSB
7-4	保留的	

SYNC进程 30 REG S5_45, R/W

	7	6	5	4	3	2	1	0
比特	SP_CS_HS_ST [7:0]							

比特	名称	函数
7-0	SP_CS_HS_ST [7:0]	同步分离控制 若水平周期数等于设定值，则在 XGA 模式下，即为 XGA 75Hz模式。

SYNC进程 31 REG S5_46, R/W

	7	6	5	4	3	2	1	0
比特	保留的				SP_CS_HS_ST [11:8]			

比特	名称	函数
3-0	SP_CS_HS_ST [11:8]	同步分离控制 SOG HS起始位置 MSB
7-4	保留的	

SYNC_PROC 32 REG S5_47, R/W

	7	6	5	4	3	2	1	0
Bit	**SP_CS_HS_SP [7:0]**							

Bit	Name	Function
7-0	**SP_CS_HS_SP [7:0]**	**Sync separation control** SOG hs stop position

SYNC_PROC 34 REG S5_48, R/W

	7	6	5	4	3	2	1	0
Bit	**RESERVED**				**SP_CS_HS_SP [11:8]**			

Bit	Name	Function
3-0	**SP_CS_HS_SP [11:8]**	**Sync separation control** SOG hs stop position MSB
7-4	**RESERVED**	

SYNC_PROC 35 REG S5_49, R/W

	7	6	5	4	3	2	1	0
Bit	**SP_RT_HS_ST [7:0]**							

Bit	Name	Function
7-0	**SP_RT_HS_ST [7:0]**	**Retiming control** Retiming hs start position

SYNC_PROC 36 REG S5_4A, R/W

	7	6	5	4	3	2	1	0
Bit	**RESERVED**				**SP_RT_HS_ST [11:8]**			

Bit	Name	Function
3-0	**SP_RT_HS_ST [11:8]**	**Retiming control** Retiming hs start position MSB
7-4	**RESERVED**	

SYNC进程 32 REG S5_47, R/W

	7	6	5	4	3	2	1	0
比特	SP_CS_HS_SP [7:0]							

比特	名称	函数
7-0	SP_CS_HS_SP [7:0]	同步分离控制 SOG 高速停止位置

SYNC进程 34 REG S5_48, R/W

	7	6	5	4	3	2	1	0
比特	保留的				SP_CS_HS_SP [11:8]			

比特	名称	函数
3-0	SP_CS_HS_SP [11:8]	同步分离控制 SOG高阻位点 MSB
7-4	保留的	

SYNC进程 35 REG S5_49, R/W

	7	6	5	4	3	2	1	0
比特	SP_RT_HS_ST [7:0]							

比特	名称	函数
7-0	SP_RT_HS_ST [7:0]	再定时控制 重新定时hs起始位置

SYNC进程 36 REG S5_4A，R/W

	7	6	5	4	3	2	1	0
比特	保留的				SP_RT_HS_ST [11:8]			

比特	名称	函数
3-0	SP_RT_HS_ST [11:8]	再定时控制 重新设定HS起始位置 MSB
7-4	保留的	

SYNC_PROC 37 REG S5_4B, R/W

	7	6	5	4	3	2	1	0
Bit	**SP_RT_HS_SP [7:0]**							

Bit	Name	Function
7-0	**SP_RT_HS_SP [7:0]**	**Retiming control** Retiming hs stop postion

SYNC_PROC 38 REG S5_4C, R/W

	7	6	5	4	3	2	1	0
Bit	**RESERVED**				**SP_RT_HS_SP [11:8]**			

Bit	Name	Function
3-0	**SP_RT_HS_SP [11:8]**	**Retiming control** Retiming hs stop position MSB.
7-4	**RESERVED**	

SYNC_PROC 39 REG S5_4D, R/W

	7	6	5	4	3	2	1	0
Bit	**SP_H_CST_ST [7:0]**							

Bit	Name	Function
7-0	**SP_H_CST_ST [7:0]**	**Retiming control** H coast start position (total-this value)

SYNC_PROC 40 REG S5_4E, R/W

	7	6	5	4	3	2	1	0
Bit	**RESERVED**				**SP_H_CST_ST [11:8]**			

Bit	Name	Function
3-0	**SP_H_CST_ST [11:8]**	**Retiming control** H coast start position (total-this value)
7-4	**RESERVED**	

SYNC进程 37 REG S5_4B, R/W

	7	6	5	4	3	2	1	0
比特	SP_RT_HS_SP [7:0]							

比特	名称	函数
7-0	SP_RT_HS_SP [7:0]	再定时控制 重新定时hs停止位置

SYNC进程 38 REG S5_4C, R/W

	7	6	5	4	3	2	1	0
比特	保留的				SP_RT_HS_SP [11:8]			

比特	名称	函数
3-0	SP_RT_HS_SP [11:8]	再定时控制 重新设定HS停止位置 MSB 。
7-4	保留的	

SYNC进程 39 REG S5_4D, R/W

	7	6	5	4	3	2	1	0
比特	SP_H_CST_ST [7:0]							

比特	名称	函数
7-0	SP_H_CST_ST [7:0]	再定时控制 H海岸起始位置（总值-该值）

SYNC进程 40 REG S5_4E, R/W

	7	6	5	4	3	2	1	0
比特	保留的				SP_H_CST_ST [11:8]			

比特	名称	函数
3-0	SP_H_CST_ST [11:8]	再定时控制 H海岸起始位置（总值-该值）
7-4	保留的	

SYNC_PROC 41 REG S5_4F, R/W

	7	6	5	4	3	2	1	0
Bit	**SP_H_CST_SP [7:0]**							

Bit	Name	Function
7-0	**SP_H_CST_SP [7:0]**	**Retiming control** H coast stop position

SYNC_PROC 42 REG S5_50, R/W

	7	6	5	4	3	2	1	0
Bit	**RESERVED**				**SP_H_CST_SP [3:0]**			

Bit	Name	Function
3-0	**SP_H_CST_SP [11:8]**	**Retiming control** H coast stop position MSB
7-4	**RESERVED**	

SYNC_PROC 43 REG S5_51, R/W

	7	6	5	4	3	2	1	0
Bit	**SP_RT_VS_ST [7:0]**							

Bit	Name	Function
7-0	**SP_RT_VS_ST [7:0]**	**Retiming control** Retiming vs start position

SYNC_PROC 44 REG S5_52, R/W

	7	6	5	4	3	2	1	0
Bit	**RESERVED**				**SP_RT_VS_ST [11:8]**			

Bit	Name	Function
3-0	**SP_RT_VS_ST [11:8]**	**Retiming control** Retiming vs start position MSB
7-4	**RESERVED**	

SYNC进程 41 REG S5_4F, R/W

	7	6	5	4	3	2	1	0
比特	SP_H_CST_SP [7:0]							

比特	名称	函数
7-0	SP_H_CST_SP [7:0]	再定时控制 海岸停泊位置

SYNC进程 42 REG S5_50, R/W

	7	6	5	4	3	2	1	0
比特	保留的				SP_H_CST_SP [3:0]			

比特	名称	函数
3-0	SP_H_CST_SP [11:8]	再定时控制 海岸停泊位置 MSB
7-4	保留的	

SYNC进程 43 REG S5_51, R/W

	7	6	5	4	3	2	1	0
比特	SP_RT_VS_ST [7:0]							

比特	名称	函数
7-0	SP_RT_VS_ST [7:0]	再定时控制 重新计时与起始位置

SYNC进程 44 REG S5_52, R/W

	7	6	5	4	3	2	1	0
比特	保留的				SP_RT_VS_ST [11:8]			

比特	名称	函数
3-0	SP_RT_VS_ST [11:8]	再定时控制 重新计时与起始位置 MSB
7-4	保留的	

SYNC_PROC 45 REG S5_53, R/W

	7	6	5	4	3	2	1	0
Bit	**SP_RT_VS_SP [7:0]**							

Bit	Name	Function
7-0	**SP_RT_VS_SP [7:0]**	**Retiming control** Retiming vs stop position

SYNC_PROC 46 REG S5_54, R/W

	7	6	5	4	3	2	1	0
Bit	**RESERVED**				**SP_RT_VS_SP [11:8]**			

Bit	Name	Function
2-0	**SP_RT_VS_SP [11:8]**	**Retiming control** Retiming vs stop position MSB
7-3	**RESERVED**	

SYNC_PROC 47 REG S5_55, R/W

	7	6	5	4	3	2	1	0
Bit	**SP_HCST_AUTO_EN**	**SP_VS_POL_ATO**	**SP_VS_INV_REG**	**SP_HS_POL_ATO**	**SP_HS_INV_REG**	**SP_HS_EP_DLY_SEL**		

Bit	Name	Function
2-0	**SP_HS_EP_DLY_SEL**	**Retiming control** Hs pulse delay sel for (sync with vs)
3	**SP_HS_INV_REG**	**Retiming control** hs_inv_reg inver hs to retimming module
4	**SP_HS_POL_ATO**	**Retiming control** hs auto correct in retiming module.
5	**SP_VS_INV_REG**	**Retiming control** vs inv_reg invert hs to retiming module
6	**SP_VS_POL_ATO**	**Retiming control** vs auto correct in retiming module
7	**SP_HCST_AUTO_EN**	**Retiming control** If enable h coast will start at (V total - hcst_st)

SYNC进程 45 REG S5_53, R/W

	7	6	5	4	3	2	1	0
比特	SP_RT_VS_SP [7:0]							

比特	名称	函数
7-0	SP_RT_VS_SP [7:0]	再定时控制 重新计时与停止位置

SYNC进程 46 REG S5_54, R/W

	7	6	5	4	3	2	1	0
比特	保留的				SP_RT_VS_SP [11:8]			

比特	名称	函数
2-0	SP_RT_VS_SP [11:8]	再定时控制 重新计时与停止位置 MSB
7-3	保留的	

SYNC进程 47 REG S5_55, R/W

	7	6	5	4	3	2	1	0
比特	SP_HCST_AU 东欧语	SP_VS_POL_ 原子转移氧化	SP_VS_反向_R EG	SP_HS_POL_ 原子转移氧化	SP_HS_INV_R EG	SP_HS_EP_DLY_SEL		

比特	名称	函数
2-0	SP_HS_EP_DLY_SEL	再定时控制 同步脉冲延迟选择器
3	SP_HS_INV_REG	再定时控制 高速逆变器重定时模块
4	SP_HS_POL_ATO	再定时控制 HS自动校正功能在重定时模块中实现。
5	SP_VS_注册表	再定时控制 vs reg invert 高电平到复定时序模块
6	SP_VS_POL_ATO	再定时控制 重定时模块中的自动校正
7	SP HCST自动启用	再定时控制 若启用，海岸线将从(V total - hcst_st)处开始

SYNC_PROC 48 REG S5_56, R/W

Bit	7	6	5	4	3	2	1	0
	SP_CLAMP_INV_REG	SP_VS_PROC_INV_REG	SP_HS_PROC_INV_REG	SP_SYNC_BYPS	SP_CLP_SRC_SEL	SP_CLAMP_MANUAL	SP_HS2PLL_INV_REG	SP_SOG_MODE

Bit	Name	Function
0	SP_SOG_MODE	**Out control** 1: SOG mode; 0: normal mode
1	SP_HS2PLL_INV_REG	**Out control** When =1, HS to PLL invert
2	SP_CLAMP_MANUAL	**Out control** 1: clamp turn on off by control by software (default) 0: for test
3	SP_CLP_SRC_SEL	**Out control** Clamp source select 1: pixel clock generate 0: 27Mhz clock generate
4	SP_SYNC_BYPS	**Out control** External sync bypass to decimator
5	SP_HS_PROC_INV_REG	**Out control** HS to decimator invert
6	SP_VS_PROC_INV_REG	**Out control** VS to decimator invert
7	SP_CLAMP_INV_REG	**Out control** Clamp to ADC invert

SYNC进程 48 REG S5_56, R/W

	7	6	5	4	3	2	1	0
比特	SP封闭INV_REG	SP_VS_过程_INV_REG	SP_手术_INV_REG	SP同步由附言	SP_CLP_SRC选择	SP遮蔽_值ANUAL	SP_HS2PLL_INV_REG	SP_SOG_MODE

比特	名称	函数
0	SP_SOG模式	失控 1：SOG模式；0：正常模式
1	SP_HS2PLL_INV_REG	失控 当=1时，HS与 PLL 反转
2	SP 手动连接	失控 1: 通过软件控制夹具开关（默认设置） 0：用于测试
3	SP_CLP_SRC_SEL	失控 钳源选择 1：像素时钟发生器 0：27MHz时钟发生器
4	同步同步	失控 外部同步旁路至抽取器
5	SP_手术_确认_注册	失控 HS到倒数器反相器
6	SP_VS进程注册	失控 VS到倒数器反相器
7	SP浸润性关节炎	失控 将ADC反相器夹紧

SYNC_PROC 49 REG S5_57, R/W

	7	6	5	4	3	2	1	0
Bit	**SP_HS_REG**	**SP_HS_LOOP_SEL**	**RESERVED**		**SP_COAST_VALUE_REG**	**SP_NO_COAST_REG**	**SP_COAST_INV_REG**	**SP_NO_CLAMP_REG**

Bit	Name	Function
0	**SP_NO_CLAMP_REG**	**Out control** Clamp always be 0
1	**SP_COAST_INV_REG**	**Out control** Coast invert
2	**SP_NO_COAST_REG**	**Out control** Coast always be REG S5_57[3]
3	**SP_COAST_VALUE_REG**	**Out control** Coast use 1x clk generate
5-4	**RESERVED**	**Out control**
6	**SP_HS_LOOP_SEL**	**Out control** Bypass PLL HS to 57 core
7	**SP_HS_REG**	**Out control** When sub_coast enable will select this value

SYNC_PROC 50 REG S5_58, R/W

	7	6	5	4	3	2	1	0
Bit	**SP_HT_DIFF_REG [7:0]**							

Bit	Name	Function
7-0	**SP_HT_DIFF_REG [7:0]**	**Auto clamp control** H total difference less this value as valid for auto clamp enable control

SYNC_PROC 51 REG S5_59, R/W

	7	6	5	4	3	2	1	0
Bit	**RESVERD**				**SP_HT_DIFF_REG [11:8]**			

Bit	Name	Function
3-0	**SP_HT_DIFF_REG [11:8]**	**Auto clamp control** H total difference less this value as valid for auto clamp enable control
7-4	**RESERVED**	

SYNC进程 49 REG S5_57, R/W

比特	7	6	5	4	3	2	1	0
	SP_HS_REG	SP_循环选择	保留的		SP海岸VALUE_REG	SP无COAST_REG	SP海岸INV_REG	SP_无索赔P_REG

比特	名称	函数
0	SP_无夹紧调节	失控 钳夹始终为0
1	SP海岸线注册	失控 海岸倒置
2	海岸注册号无效	失控 海岸线始终为REG S5_57 [3]
3	SP海岸值记录	失控 海岸使用1次生成时钟
5-4	保留的	失控
6	SP_手部选择	失控 旁路 PLL HS至57号核心
7	SP_HS_REG	失控 当启用sub_coast时将选择此值

SYNC进程 50 REG S5_58, R/W

比特	7	6	5	4	3	2	1	0
	SP HT差值[7:0]							

比特	名称	函数
7-0	SP HT差值[7:0]	自动夹持控制 总差值减去该值后作为自动夹持启用控制的有效值

SYNC进程 51 REG S5_59, R/W

比特	7	6	5	4	3	2	1	0
	RESVERD				SP HT差值[11:8]			

比特	名称	函数
3-0	SP HT差值[11:8]	自动夹持控制 总差值减去该值后作为自动夹持启用控制的有效值
7-4	保留的	

SYNC_PROC 52 REG S5_5A, R/W

	7	6	5	4	3	2	1	0
Bit	**SP_VT_DIFF_REG [7:0]**							

Bit	Name	Function
7-0	**SP_VT_DIFF_REG [7:0]**	**Auto clamp control** V total difference less this value as valid for auto clamp enable control

SYNC_PROC 53 REG S5_5B, R/W

	7	6	5	4	3	2	1	0
Bit	**RESVERD**				**SP_VT_DIFF_REG [10:8]**			

Bit	Name	Function
2-0	**SP_VT_DIFF_REG [10:8]**	**Auto clamp control** V total difference less this value as valid for auto clamp enable control
7-4	**RESERVED**	

SYNC_PROC 54 REG S5_5C, R/W

	7	6	5	4	3	2	1	0
Bit	**SP_STBLE_CNT_REG**							

Bit	Name	Function
7-0	**SP_STBLE_CNT_REG**	**Auto clamp control** Stable indicate frame threshold for auto clamp enable control

SYNC进程 52 **REG S5_5A，R/W**

	7	6	5	4	3	2	1	0
比特	SP_VTDIFF_REG [7:0]							

比特	名称	函数
7-0	SP_VTDIFF_REG [7:0]	自动夹持控制 总差值减去该值后，该值即为自动夹持启用控制的有效值

SYNC进程 53 REG S5_5B, R/W

	7	6	5	4	3	2	1	0
比特	RESVERD				SP_VTDIFF_REG [10:8]			

比特	名称	函数
2-0	SP_VTDIFF_REG [10:8]	自动夹持控制 总差值减去该值后，该值即为自动夹持启用控制的有效值
7-4	保留的	

SYNC进程 54 REG S5_5C, R/W

	7	6	5	4	3	2	1	0
比特	SP_STBLE_CNT_REG							

比特	名称	函数
7-0	SP_STBLE_CNT_REG	自动夹持控制 稳定指示框架阈值用于自动夹持启用控制