Lab 03

105060016 謝承儒

一.Lab03-1 : Frequency Divider(原本的 $\frac{1}{2^{27}}$ 倍)

1. Design Specification:

A. Input:f_crystal //輸入的頻率(100MHz)

Rst //當=1 時,使板子暫停運作

B. Output: f_out //頻率為 f_crystal 的 1/2²⁷倍(接近 1Hz)

C. Wire: [26:0] cnt

[26:0] cnt_tmp //作為一個 27-bits 的 counter




圖 1 Lab03-1 的區塊圖

2. Design Implementation:

A. Logic function:

cnt tmp = cnt + 1

f_out = cnt [27]

B. Logic diagram:




圖 2 Lab03-1 的邏輯圖

C. Pin assignment:

- a. Input:
 - 1) f_crystal = W5
 - 2) rst = U16
- b. Output:
 - 1) f_out = V17

3. Discussion:

A. 思考過程:

這題是要將輸入的頻率(f_crystal)降為原先的 $\frac{1}{2^{27}}$ 倍再將其輸出 (f out)。

我選擇使用一個 27-bit 的 counter(cnt), 只要每次 f_crystal 從 0 變為 1

就使 cnt 加 1,而 cnt 的最高位(cnt[27])在 f_crystal 變化 2^{26} 次便會變化,在下一個 2^{26} 次後又回變回來,如此 cnt[27]的變化頻率即

 f_{crystal} 的 $\frac{1}{2^{27}}$ 倍。因此,cnt[27]便是我們所求的 f_{out} 。

B. 過程中的 Bug:

起初並不曉得板子上 clk 的接腳是 W5,而隨便接上一個 Switche, 導致程式無法編譯。之後回頭看了講義就解決了。

二.Lab03-2: Frequency Divider(輸出為 1Hz)

1. Design Specification:

A. Input:f_crystal //輸入的頻率(100MHz)

rst //當=1 時,使板子暫停運作

B. Output:f_out //輸出的頻率(1Hz)

C. Wire: [26:0] cnt //27-bit 的 counter 裡的值




圖 3 Lab03-2 的區塊圖

2. Design Implementation:

A. Logic diagram:




圖 4 Lab03-2 的邏輯圖

B. Pin assignment:

a. Input:

1) f_crystal: W5

2) rst: U16

b. Output:

1) f_out: V17

3. Discussion:

A. 思考過程:

這次要輸出的頻率(f_out)為 1Hz,因為 100M 沒辦用 2 的次方達成,沒辦法使用上一個實驗的方法。

因此,改為利用 27-bit 的 counter(cnt),每個 f_crystal 的週期都使 cnt 加 1。當 cnt 數到 50M 時,便讓 f_out = $^{\text{fout}}$ 且 cnt 歸零,如此 f_crystal 跑完 100M 個週期後,f_out 也跑出 1 個週期,達到 1Hz 的效果。

B. 過程中的 Bug:

本來將除頻器和 counter 兩者的 always 區塊分開來寫,不過卻編譯錯誤,同學說 code 裡的變數盡量不要在兩個不同的 always 裡存值,之後就把兩個 always 合成一個來寫。雖然之後可以編譯,不過 code 整體變得十分難看懂。

三.Lab03-3:1Hz的BCD Counter

1. Design Specification:

A. Input:clk_crystal //板子輸入的頻率(100MHz)

rst //讓板子暫停運作

B. Output : [7:0] display //七段顯示器的顯示碼

C. Wire: clk_out //用除頻器得到的 1Hz clk

[26:0] cnt //27-bit 的 counter 裡的值




圖 5 Lab03-3 的區塊圖

2. Design Implementation:

A. Logic function:

a. Output:

- 1) display[0] = 1
- 2) display[1] = $q_3'q_2'q_1' + q_3'q_2q_1q_0'$
- 3) display[2] = $q_3'q_2'q_0 + q_3'q_2'q_1 + q_3'q_1q_0$
- 4) display[3] = $q_3q_2q_1' + q_3'q_0$
- 5) display[4] = $q_3q_2 + q_3q_1 + q_2'q_1'q_0 + q_2q_1'q_0' + q_2q_1q_0$
- 6) display[5] = $q_3q_2 + q_3q_0 + q_2'q_1q_0'$
- 7) display[6] = $q_3q_2 + q_3q_1 + q_3q_0 + q_2q_1'q_0 + q_2q_1q_0'$
- 8) display[7] = $q_3'q_2'q_1'q_0 + q_3'q_2q_1'q_0'$

B. Logic diagram:




圖 6 除頻器的邏輯圖




圖 7 BCD Counter 的邏輯圖

C. Pin assignment:

- b. Input:
 - 1) clk_crystal = W5
 - 2) rst = V17
- c. Output:
 - 1) display[0] = V7
 - 2) display[1] = U7
 - 3) display[2] = V5
 - 4) display[3] = U5
 - 5) display[4] = V8
 - 6) display[5] = U8
 - 7) display[6] = W6
 - 8) display[7] = W7

3. Discussion:

A. 思考過程:

這次要做的是頻率為 1Hz 的 BCD counter。因此,我們需要三個東西。

a. 1Hz的clk

這可以藉由 Lab03-2 的實驗結果來達成。用輸入的 clk(clk_crystal)來驅動 27-bit 的 Counter(其值為[26:0]cnt)。在 cnt=50M 時,讓 clk_out = ~clk_out 且 cnt 歸零,達到 1Hz 的效果。

b. BCD counter

將剛剛 1Hz 的 clk_out 輸入,來讓 BCD Counter(其值為[3:0]q)運轉。當 q=9 時便將其歸零,反之則加 1,這效果可以利用多工器來達到,code 裡則直接使用 if 即可。

c. 七段顯示器的 Decoder

把 q 輸入進來,經過 Decoder 解碼成 8-bit 的顯示碼 ([7:0]display),可以利用畫 truth table、K-MAP 來取得其 function,在 code 裡可以使用 case 來達到同樣的效果。

B. 遇到的 Bug:

起初打開 rst 時,產生的效果並不是歸零,而是暫停。檢查 code 後發現當 rst 打開時,只有停止除頻器運作,也就是暫停 clk_out。除此之外應該還要將 q 也設為 0,在 BCD Counter 那裏的 code 改完後便能正常運作了。

四.Conclusion:

這次實驗結合前兩次實驗的結果,不過還是遇到很多小 bug,耗了很多時間。但看到自己做出來的結果越來越複雜也很有成就感。

\mathcal{H} . Reference:

- 老師給的實驗講義
 讓我知道 code 怎麼打和辨別不同元件的接腳。
- 上學期的邏輯設計講義 讓我知道 Counter 和除頻器的原理。