

主講人：

騰旭投資 投資長 程正樺

記錄者：

永豐投顧 王彥鈞

*免責聲明：本人已克盡職業道德操守，在能力範圍內盡力完整記錄此次論壇內容，惟仍難保證過程中受限於本人知識量、覆蓋產業範圍有限、腦容量及軟硬體限制而難以 100%還原現場實況，敬請見諒。

1. Agentic AI 推升 CPU 需求：

- a 傳統 AI 訓練/推論以 GPU 為主，但 Agentic AI 帶動 CPU 用量增加。以 GW 來看，每個 GPU 於本需要 4GW 的功耗，對應需要 1GW 的 CPU，之後轉變成 1:1，亦即 CPU 用量大幅增加，其耗電量可能和 GPU 相當。
- b 艦長以 AMD 先前做的投影片說明 Agentic AI 的運作流程：任務啟動→輸入指令→做排程→找工具→RIG(尋找內外部資料)→分析等。除 GPU Server 與 ICMS(KV cache)以外，各環節高度依賴 Web Gateway、通用伺服器與 always on storage 進行運算。
- c 因此過去單純跑 AI 推論只要經過特定節點，先在則需要串連多種通用伺服器反覆調用，雖然量化不易，但正在朝 1:1 的方向發展。

2. CPO/NPO & Supply chain impact：

- a 目前資料中心網路架構有三：
 - i Scale up-同一個 rack 內 GPU 連接
 - ii Scale out：跨機架(inter rack)之間的連接
 - iii Scale across：跨資料中心(cross data center)之間的連接。
- b 最近開始討論 **Scale in**，指的是晶片之間(die to die)的互聯，開始走向光通訊。
 - i 光引擎放在載板上=CPO
 - ii 光引擎放在主機板上=NPO
 - iii 光引擎放在中介層上=OIO，做晶片之間的 optical I/O。
 - iv 討論 Scale in 是因為晶片四周的空間有限，能拉出的電氣走線密度受到物理限制，且走銅線容易遇到**頻寬瓶頸與訊號衰減**，而改走光通道可利用 WDM(分波多工)讓單一通道透過不同波長傳輸來拉高頻寬。因此**短距離走光不是為解決傳輸距離，而是未來解決頻寬密度的問題**。
 - v 目前 scale in 技術(無論用 Micro LED/Micro VCSEL)都還在早期開發階段。
- c Optical Scale Up→原本是在 Rack 內，但未來將跨越多個 Rack，中間透過 Switch Rack 進行連接。
 - i 以 Broadcom 在 OCP 展示的架構為例，中間有配置 4 個 Switch Rack(採用 TH7 晶片，每個 Rack 有 32 顆晶片，因此總共 $32*4=128$ 個 Switch，對應 1024 顆 XPU 組成超大 Pod。
 - ii Nvidia Roadmap：Rubin Ultra 提供 NVL72、NVL576 兩種架構
 - NVL 576 透過 8 個 rack 互聯，中間沒有 switch rack，而單一 rack 配置 72 顆 GPU 及 72 顆 switch 晶片，與 NVL 72 相比，GPU 數量不變，但是 switch 晶片倍增。
 - 每個 switch 搭載 4 顆 3.2T 的 OE (200G *16 條)，相當於每個 GPU 平均額外負擔 4 顆 3.2T OE 的頻寬(12.8T)。
 - 對比 BW 世代單一 GPU 對應 1 顆 800G transceiver，Rubin ultra 世代單顆 GPU 對應一顆 1.6T transceiver，但是 NVL 576 架構下，為了 switch 互聯，每顆 GPU 又額外增加了 4 顆 3.2T oE(相當於 12.8T 頻寬)，整體光模組頻寬需求提升了 8 倍。
- d CPO/NPO 路線爭議：有人認為使用 NPO 後 CPO 供應鏈就會受挫，其實不然。兩者 OE 完全相同，都是由台積電 COUPE 技術整合 PIC & EIC 而成。兩者差異僅在於載體與連接器設計：
 - i CPO 是 OE on substrate。若 FAU 損壞，必須更換可插拔的 dFAU；若 dFAU 良率不佳，整顆昂貴的 CPO 模組可能會報廢。

- ii NPO 是 OE on PCB，再透過 socket 連接到主機板。這樣 FAU 可以做成不可拆卸，光纖模組損壞時，直接更換整顆 socket，降低組裝維護門檻。
 - iii 目前 NPO 模組主要由光通訊模組廠如 Innolight、Coherent 等封裝，搭配嘉澤/FIT 等連接器廠商提供 socket。因此不管走向哪個技術，對台積電的 OE 技術、產能需求沒變。
 - iv 未來 roadmap：(1) 目前 4 顆 3.2T OE，搭配 switch chip。(2) 下世代 6 顆 6.4T OE，搭配 2 顆 switch chip 透過 cowos 整合。(3) 大立光佈局的 multi-row FAU 要到更之後(2028 年 Feynman)才會使用。
 - e CPO 封裝面對的技術挑戰：
 - i **COUPE 3D 堆疊**-目前台積電良率穩定，non-T 多採用 2.5D 平面封裝做 NPO。
 - ii **FAU 對準技術**
 - 分為主動對準(AA)與被動對準(PA)。AA 需要設備對光，製程繁瑣；康寧提倡的玻璃橋接結構則主打 PA，可以達到類似一般組裝廠直接插拔的便利性。
 - **光耦合方式-GC & EC**
 - 2.e.ii.1 GC：光由晶片垂直射出，為台積電主要方案，優點是可以在 Wafer level 直接進行光學測試；缺點是受限於光柵的繞射特性，難支援寬頻 WDM。
 - 2.e.ii.2 EC：光從晶片側面射出，易支援 WDM 與高頻寬，但缺點是晶片必須切割後才能測試，不利於前期找出 KGD。
 - 2.e.ii.3 Furukawa Snap Beam→類似康寧的解決方案。
 - 2.e.ii.4 目前 SENCO 有提出 MPC(Metallic PIC Coupler)，是讓 EC 透過反射鏡結構將側面光轉向垂直射出，做出很像 GC 的角度。
 - iii **KGOE test-**
 - Test flow for COUPE：目前 NVDA spectrum 6 有些定義，Ficontec 有整理。
 - Insertion 1：PIC & EIC 在晶圓階段各自 CP。
 - Insertion 1.5：Wafer level burn in，以後可能會是標配，因為 PIC 變複雜、良率不好、EIC KGD 貴，若貼合後不良導致報廢成本高。另外 Wafer level Burn in 也有考慮用在 customized HBM，測試下方 base die 的可靠度
 - Insertion 2：台積電透過 SOIC 將 EIC die on PIC wafer 後進行光電同測，主要供應商為 TER ATE + Ficontec 對位設備。由上到下分別是 probe card-wafer-thermal chuck-Bottom FAU interface。
 - Insertion 3：沒有 ATE 設備，是切割成 Die 並貼 receptacle/FAU 後的上光下電測試。由上到下分別是 Top OAH(optical head assembly)/FAU- thermal chuck-chip-bottom high speed socket interface-high speed probe card。
 - f CPO 對 PCB 供應鏈的影響：
 - i 目前主機板為了跑 224G SerDes 高頻訊號，必須使用 M8、M9 等級的超低損耗 CCL。但如果訊號在主晶片端直接轉換為光訊號送出，主機板上只剩下 PCIe Gen 5 (32Gbps) 等低速控制訊號，CCL 等級降至 M4 即可滿足需求。
 - ii 未來當 SerDes 推進至 448G 時，走銅線在 PCB 上傳輸距離可能連 5 到 10 公分都跑不到，勢必得全面改走光 (CPO/CPC)，隱含傳統靠主機板 CCL 規格升級帶動 ASP 的邏輯將面臨結構性改變。
3. 先進封裝與 ASIC 開發趨勢：
- a **晶片開發成本增加**：28nm 晶片開發成本約 1 億美元、1nm 晶片開發成本突破 10 億美元。→IC 設計不再是輕資產行業，只有大廠有資本持續投入。
 - b **光罩面積(reticle size)瓶頸**：目前 5.5x ret size CoWoS 技術成熟，但是台積電 2027 年推進至 9x ret size 遭遇嚴重 Warpage 問題。

- i Google Humufish/A5922 (designed by MTK) 是明年唯一做到 9x ret size 的晶片，目前採用 EMIB 封裝技術嘗試解決翹曲問題。
 - ii Nv 發現 9x ret size 難度高，因此 rubin ultra 維持 5.5x ret，採用 2 顆 GPU die 透過 SoIC 堆疊，避開良率問題同時維持運算單元總數。
 - c Google 的網路拓撲也預期從 3D Torus 升級到 6D Torus，亦即每個節點連接晶片的數量由 6 顆翻倍到 12 顆，推動 optical IO 對外頻寬大幅攀升到 3.2T。
 - d **ASIC 供應鏈分工**：Google 預期 2028 年推出 Hum fish & Trigger fish，兩者主要差別在 HBM，前者 8Hi 後者 12Hi，都是 MTK 拿下、都用 EMIB-T，都是 2nm c-die + 3nm io die、2029 年規劃 Merope & Icefish，前者主打性價比，由 AMD+BRCM 合作，要 soic+cwos；後者可能由 MTK+GUC 合作，可能用 soic+emib-t。
4. Glass substrate 發展：
- a TSMC/Ibiden/Innolux 合作中
 - b 5.5x soic warpage 也會很嚴重→solution 之一是玻璃基板，除 nv 以外 brcm 也很積極。另外兩個解決方案是 emib like 仍在 RD、陶瓷基板也很遙遠。
 - c 玻璃基本要做 TGV、填金屬、上下堆疊 ABF。
 - d 供應鏈：
 - i Broadcom：
 - Build-up：南亞、SEMCO、Toppan、Unimicron
 - Metallization：Innostar、SEMCO JV w/ DWFC、Toppan/Fozhixin(?)、DNP
 - TGV：Ingentec、JWMT JV w/ DWFC、Microtech/Toppan/Fozhixin(?)、DNP
 - ii Nvidia：
 - Build-up：Ibiden、Unimicron(?)
 - Metallization：Innolux、DNP
 - TGV：Innolux、DNP

QA

1. V10 BRCM/MTK 競爭狀況？google 兩顆產品不同定位，merope 3nm 低價、量大；icefish 有兩個解決方案 A14 or SS 2nm，製程都還沒決定，2029 年的東西目前不確定性都還很高。任何人說拿到都唬爛的因為連 google 都還不知道。
2. 明年算力營收如果沒有進一步突破，2028 進入去庫存階段？CSP 只 care GPU UTR 所以還好。Anthropic 如果沒有成長也不代表產業無法成長，只是因為無法漲價或是開源速度太快。接下來也可能因為沒有新的 killer app。
3. 算力價格不能跌？對，如果開始跌，那剛剛說的快速回收的邏輯就不存在了。
4. GPU 對應 OE 顆數之前說 1:6？原本美 QT 5 對 3OE，後來 SW rack 沒有但是 QT5 旁邊的增加，所以從 1:6 變成 1:4。2028 年 rubin ultra 10M 那就有 40M OE，這是只真對 QT 的部分，如果加上 SPECTRUM 32OE，一年 10-20 萬台，所以也是幾百萬科的 OE。這是針對 NV。Google 走 XPO、AMZN NPO 是另外的需求。
5. Chatgpt/tesla/ anthropic 聯合說要放緩？(1) 政治性因素大。希望自行監管不要設立反壟斷。(2) 期中選舉民主黨勝率高，民主黨反 AI，如果他們發現即將當選那現在開始表態會管好自己就是必要的，(3) anthropic 本來就有自行間款，馬斯克一直希望大家停下來等他沒問題，奧特曼可能是因為 gpt6 贏了就希望大家放慢。(4) 還要注意開源模型在後面追，如果沒有新模型後面價格下來機率高。如果放緩那三個月就有可能被追上。→應該沒有人敢真的放緩。