

20260909 深度解析報告：台積電 COUPE 技術演進與矽光子/CPO 擴展策略

主題：台積電 COUPE 技術演進與矽光子/CPO 擴展策略 研究員：資深證券分析師 日期：2026 年 9 月 9 日

一、經營績效與財務數據

1. NVIDIA Quantum-X Photonics 1.6T CPO 交換器 BOM 成本結構拆解

根據高盛（Goldman Sachs）研究報告與供應鏈訪查，以一台 NVIDIA Quantum-X Photonics CPO 交換器（總 BOM 成本約 7.58 萬美元，市場售價約 13 萬美元）為基準拆解：

零組件項目 (Component)	數量 (Qty)	單價 (ASP, USD)	總價值 (Value, USD)	BOM 成本佔比 (%)	供應鏈關鍵角色 / 備註
Switch ASIC (交換器主晶片)	4	\$3,000	\$12,000	16%	先進邏輯製程晶片
Optical Engines (1.6T 光學引擎)	72	\$450	\$32,400	43%	單一成本最高零組件 (採 TSMC COUPE)
ELS (外部雷射光源, CW Laser 300mW)	18	\$400	\$7,200	9%	遠端外置雷射光源
FAU (光纖陣列單元)	72	\$50	\$3,600	5%	光線精密對準連接器
Single-mode Fiber (單模光纖)	1,152	\$11	\$12,343	16%	高密度光傳輸線材
MPO Connectors / Cables (多芯光纖連接器)	144	\$40	\$5,760	8%	光學介面連接器
Shuffle Box (光纖整理盒)	1	\$2,500	\$2,500	3%	內部光纖布線整理
總計 (Total BOM)	-	-	\$75,803	100%	毛利率彈性極高之高階网通設備

2. 台積電 COUPE 光學引擎 (OE) 生產成本與毛利分析

拆解一顆 1.6T/3.2T COUPE 光學引擎 (Optical Engine, OE) 的晶圓級與封裝成本結構：

製程層級 / 零組件	晶粒尺寸 (Die Size)	每片晶圓切粒數 (Die/Wafer)	晶圓良率 (Yield)	良品晶粒數 (Good Die)	晶圓成本 (Wafer Cost)	單顆 Die/ 封裝成本
PIC (光學電路晶片)	7mm x 11mm	800 顆	95%	760 顆	\$8,000 (65nm SOI)	\$10.5 USD

製程層級 / 零組件	晶粒尺寸 (Die Size)	每片晶圓切粒數 (Die/Wafer)	晶圓良率 (Yield)	良品晶粒數 (Good Die)	晶圓成本 (Wafer Cost)	單顆 Die/ 封裝成本
EIC (電路控制晶片)	7mm x 7mm	1,300 顆	90%	1,170 顆	\$20,000 (N6/N7)	\$17.0 USD
SoIC 晶圓級堆疊 + FAU 組裝 + 測試	7mm x 11mm	760 顆	95%	720 顆	\$10,000 (SoIC加工)	\$14.0 USD
單顆 OE 總製造成本 (Cost)	-	-	-	-	-	~\$41.5 USD
最終成品模組成本 (Finished Module)	-	-	-	-	-	~\$100 USD
台積電/系統廠對外售價 (ASP)	-	-	-	-	-	\$450 USD
隱含毛利率 (Gross Margin)	-	-	-	-	-	高達 ~78%

3. 台積電先進封裝與 COUPE 技術規格演進對比

台積電透過 3D Fabric 平台推動 CPO 從 PCB 逐步走向 3D 晶粒堆疊：

封裝型態 (Packaging Type)	放置位置 (OE Position)	傳輸介面比重 (Cu vs. Optics)	頻寬密度 (Bandwidth Density)	能耗效率 (vs. 銅線)	延遲降低 (vs. 銅線)	量產預計時程 (Readiness)
Pluggable Optics (傳統可插拔)	PCB 邊緣插槽	100% 銅線 (PCB)	~800Gbps	1X	1X	已成熟量產
OBO (板上光學)	PCB 內部	80% 銅線 + 20% 光學	<1.6 Tbps	~2X (0.8x 能耗)	0.75X	已成熟量產
NPO (近封裝光學)	PCB 與 Substrate 邊界	50% 銅線 + 50% 光學	< 3.2 Tbps	~2.5X (0.6x 能耗)	0.50X	少量試產 (黃燈)
CPO on Substrate (COUPE 3.0)	ABF 載板 (Substrate)	20% 銅線 + 80% 光學	2 Tb/s/mm (<6.4T)	4X (0.25x 能耗)	<0.10X	2026 年小量產 (黃燈)
CPO on Interposer	CoWoS 中介層	10% 銅線 + 90% 光	10 Tb/s/mm (<12.8T)	10X (0.10x 能	<0.05X	預計 2030 年 (紅燈)

封裝型態 (Packaging Type)	放置位置 (OE Position)	傳輸介面 比重 (Cu vs. Optics)	頻寬密度 (Bandwidth Density)	能耗效率 (vs. 銅線)	延遲降低 (vs. 銅線)	量產預計時程 (Readiness)
(OMIB)		學		耗)		
3D CPO (COUPE on ASIC)	ASIC 上方垂直堆疊	100% 全光學介面	50 Tb/s/mm (>12.8T)	40X (0.025x 能耗)	<0.01X	預計 2033+ 年 (紅燈)

二、 未來展望與產業趨勢

1. AI 算力演進引爆「系統整合三層蛋糕」革命

台積電已由單純的邏輯晶片代工廠轉型為系統整合（System Integration）公司，核心發展戰略確立為「三層蛋糕」架構：

- **第一層（運算 Compute）**：持續推進摩爾定律（N5, N3, N2, A16, A14, GAA 到 CFET 架構），預計仍有 15-20 年生命週期。
- **第二層（異質整合 3D IC）**：以 CoWoS（CoWoS-S/L/R）與 SoIC 為核心，透過 Chiplet 拼接大面積算力與高頻寬記憶體（HBM）。
- **第三層（光子/光通訊 Silicon Photonics）**：以 COUPE 技術將光學引擎導入封裝內部，解決高頻傳輸瓶頸。三層缺一不可，共同建構 AI 時代的算力極限。

第 3 層：光子 / 光通訊 (COUPE / CPO)	－ 解決外部 I/O 頻寬與功耗瓶頸
第 2 層：異質整合 / 3D IC (CoWoS / SoIC)	－ 解決晶粒間算力與 HBM 傳輸
第 1 層：邏輯運算 (Compute Node/GAA/CFET)	－ 提供高密度晶體管算力

2. SerDes 突破 200Gbps 瓶頸，CPO 成為剛性需求

- **傳輸瓶頸**：當單通道傳輸速率升至 200Gbps (PAM4/SerDes) 以上時，高頻電訊號在 PCB 銅箔與 ABF 載板上的衰減（Loss）呈指數級惡化。在 212Gbps 速率下，信號強度衰減至原來的 0.01（僅剩 1%），眼圖閉合無法辨識。
- **解法**：必須將電訊號傳輸距離縮至最短，在離開晶粒後立場透過 COUPE 轉為光訊號傳輸。

3. 台積電 COUPE 技術藍圖與頻寬擴充三大維度

台積電 COUPE 單模組頻寬規劃為：2026 年 3.2 Tb/s → 2027 年 6.4 Tb/s → 2027+ 年突破 12.8 Tb/s / 25.6 Tb/s / 51.2 Tb/s。擴充頻寬係透過三維度擴展方程式：

COUPE 總頻寬 = Lane Speed (單道速率) × Number of Lanes (通道數量) × WDM (波分複用數)

1. **Lane Speed**：由 200G → 400G → Beyond 400G。

2. **Number of Lanes**：從 16X → 32X → 64X → 128X。透過將 COUPE 從 ABF 載板（線寬/線距 5μm/5μm）移入 Interposer（線寬/線距 0.8μm/0.8μm），布線密度提升 25 倍；未來 3D 垂直堆疊（pitch ~9μm）密度更可提升 100 倍。
3. **WDM (波分複用)**：從單波長（1λ）→ CWDM（4λ）→ DWDM（8λ / 16λ，波長間距 2.3nm）。

【COUPE 頻寬 scaling 軸向】

Lane Speed (200G → 400G)

↑ / Number of Lanes (16X → 128X)



4. 先進封裝平台與基板演進 (Organic → Glass Substrate)

- **光罩尺寸 (Reticle) 縮放**：CoWoS-L 面積從 3.3x Reticle（8x HBM3）演進至 5.5x、9.5x（20x HBM5），並於 2029 年走向 SoW-X (System-on-Wafer) 平台（>40x Reticle、64x HBM）。
- **玻璃基板導入門檻**：台積電明確指引，只有面積大於 9.5 倍 Reticle（>8,075 mm²）的超大型晶片才真正需要 Glass Substrates（玻璃基板）。在 9.5x 以下，有機載板（Organic Substrate）與中介層即能完全滿足需求，打破市場對玻璃基板短期將全面取代有機載板的過度預期。

三、法人 Q&A 詳盡全紀錄（分類整理）

類別一：測試流程、設備瓶頸與 HBM 報廢風險

- **問**：目前 COUPE / CPO 在量產上的核心瓶頸為何？若測試流程不夠嚴謹，對整體 CoWoS 封裝會造成何種財務與良率衝擊？
- **答**：
 1. **測試與對準為最大瓶頸**：目前量產卡點主要在於 Die Level 與 Package Level 的光學對準（Alignment）與測試，尤其是將光纖陣列（FAU）貼合至 PIC 上時，精密校正極耗時間。加上目前業界缺乏統一的介面標準、測試標準與標準化機台，生產步調遠慢於傳統半導體。
 2. **測試漏抓與高額報廢風險**：當前供應鏈因機台不足且測試極慢，部分業者試圖跳過部分晶粒級光學測試（Die Level CP），直接將 OE 進行 CoWoS 封裝。然而，若未及時剔除瑕疵光學晶粒（Bad Die），該瑕疵品一旦與價值高達 2,000 多美元的 HBM 記憶體及高價主晶片一同封裝進 CoWoS，整顆價值數千至上萬美元的高階晶片將直接報廢，對良率與成本帶來極大破壞。
 3. **設備供應鏈受惠期**：完整測試需經歷 4 道 Insertion 關卡（EWAT/OWAT → Hybrid Bonding CP → OE Dicing/FAU Attach → CoWoS Module CP/FT/SLT）。台積電正攜手 FormFactor、Advantest、ficonTEC、Teradyne、致茂（2360）、鴻勁（7769）與穎崴（6515）等設備與測試座大廠建置量產機台，預計整體生態系需 2 年時間（至 2028 年）才趨於成熟大爆發。

類別二：玻璃基板 (Glass Substrate) 導入時程與適用規格

- **問**：市場極度關注玻璃基板（Glass Substrate）的開發進度，請提及台積電在玻璃基板的導入時間點與規格切換臨界點？
- **答**：

1. **規格臨界點 (9.5x Reticle)**：台積電在研討會中明確指出，只有中介層尺寸超過 9.5 倍 Reticle (光罩尺寸，即 $>8,075 \text{ mm}^2$) 的產品，才有必要採用玻璃基板。
 2. **量產時程 (2029 年)**：在 9.5x Reticle 以下，現有的有機基板 (Organic Substrate) 搭配 CoWoS 結構即可穩定運作。台積電規劃將玻璃基板應用於 SoW-X (System-on-Wafer) 與 SoP-X (尺寸達 $310\text{mm} \times 310\text{mm}$ 、整合 $>40\text{x}$ Reticle 及 64 顆 HBM) 平台，預計量產時間落於 2029 年。因此近 3 年內 (2026–2028 年)，有機載板仍為市場絕對主流。
-

類別三：COUPE 光學耦合技術演進 (GC vs. EC)

- **問：COUPE 在光學耦合架構上由 Grating Coupler (GC) 演進至 Edge Coupler (EC) 的優缺點與材料挑戰為何？**
 - **答：**
 1. **COUPE-GC (垂直耦合，現行量產)**：光訊號由晶片上方垂直打入，透過微透鏡 (Si uLens) 與背後銅反射鏡 (Cu BMR) 進行折射。製造製程簡單、相容於現有晶圓級封裝，為台積電 2025/2026 年首波小量產採用的方案，但光學損耗 (Loss) 相對較高。
 2. **COUPE-EC (側邊耦合，未來主流)**：光訊號由晶片側邊打入，耦合損耗極低、傳輸效率高，但晶片切割與側邊光學膠黏合封裝難度極高，預計 2–3 年後才技術成熟。
 3. **12 吋 SiC 晶圓熱散熱方案**：為解決雷射與高功率晶片產生的發熱問題，業界正嘗試導入 12 吋 SiC (碳化矽) 晶圓作為基板。但由於 SiC 與 Silicon 的折射率 (Refractive Index) 不同，會導致垂直 GC 耦合光路偏折失效，因此導入 SiC 基板時必須搭配 Edge Coupling (EC) 結構。
-

類別四：產業競爭態勢與標準制定主導權

- **問：目前 CPO 領域包含 Broadcom、Marvell 等大廠均有自研方案，台積電如何看待競爭與產業標準的建立？**
 - **答：**
 1. **無標準化的混亂黃金期**：當前矽光子與 CPO 領域處於「尚無統一國際標準 (Standard)」的混亂階段，每家 IC 設計與網通大廠架構各有不同，但也正是爆發力最強的時期。
 2. **勝負關鍵在於大批量產 (Mass Production)**：決定 CPO 標準的不是單一技術指標，而是「誰能率先帶領供應鏈實現大批量產」。目前全球由 NVIDIA + TSMC 強勢主導，透過台積電 COUPE 平臺整合台系封測 (日月光、京元電) 與設備/測試陣營，先建立大規模量產生態系的聯盟，將直接定錨全球 CPO 的事實標準 (De Facto Standard)。
-

四、關鍵亮點與風險提示

1. 核心關鍵 Takeaways

1. **COUPE 為台積電第三層蛋糕核心，毛利高達 ~78%**：一顆 COUPE 光學引擎製造成本僅約 \$41.5 美元，模組售價高達 \$450 美元，為台積電極具高附加價值的先進封裝延伸戰略。
2. **CPO 量產爆發點落於 2028 年**：2026 年僅為 COUPE 3.0 小量試產期 (每月約 4,000–5,000 片 SoIC 產能分配給 COUPE)，隨設備廠對準與測試機台補齊，生態系將在 2 年內成熟，2028 年迎來大批量產。
3. **測試與對準設備廠為最大隱藏受惠者**：CPO 測試複雜度倍增，未能精準測試將面臨報廢高達 \$2,000 美元 HBM 的巨大風險；設備與測試介面夥伴 (ficonTEC、Teradyne、致茂、鴻勁、穎威、Advantest) 獲得長線剛性需求。

4. **玻璃基板破除過度熱炒迷思**：台積電明確界定 >9.5x Reticle（2029 年 SoW-X 平台）才需導入玻璃基板，未來 3 年有機載板地位穩固。

2. 管理階層與專家提示之潛在風險因素

1. **測試瓶頸致使良率滑坡風險**：若封測端光學對準（Alignment）效率無法突破，或因趕工跳過 Die Level CP 測試，可能因瑕疵 OE 導致整體高價 CoWoS 模組（含 HBM）報廢，推升生產成本。
2. **熱漂移（Thermal Drift）與波長失效**：光學元件對溫度極度敏感，外置/內置雷射光源發熱若未妥善散熱，將導致光波長漂移與相差，影響 0 與 1 訊號判讀。
3. **標準分裂風險**：若 Marvell、Broadcom 等競爭陣營另立標準且獲得部分雲端大廠（CSP）採用，可能分散市場規模，延緩台積電 COUPE 生態系的收斂速度。

五、今日問答對話與延伸專題全紀錄

專題（一）：CPO 四大測試插入點（4 Insertion Stages）與測試設備鏈完整拆解

1. CPO 四大測試插入點（4 Insertion Stages）流程

1. Insertion 1: Wafer Level Test (晶圓級測試)

- 測試標的與項目：電路晶片（EIC 晶圓）的 EWAT（Wafer Acceptance Test）與光學電路晶片（PIC 晶圓）的 OWAT（Optical Wafer Acceptance Test）。
- 測試架構：EIC 進行純電學高頻測試；PIC 則由晶圓正面或背面進行初步光電特性掃描。
- 關鍵設備夥伴：台積電（TSMC）主導，搭配 FormFactor（晶圓級探針卡 / Probe Head）與 Advantest（愛德萬）（自動化測試機台 ATE，採購需求量達 58 台）。

2. Insertion 2: Die Level Test / KGOE CP (晶粒級 KGOE 測試)

- 測試標的與項目：EIC 與 PIC 經由 SoIC-X 晶圓級混合鍵合（Hybrid Bonding）後的雙層堆疊晶圓，進行 KGOE CP (Known Good Optical Engine Chip Probing)。
- 測試架構：採「雙面同測（Double-Sided Probing）」架構。頂面透過光纖 / FAU 對準 Grating Coupler 進行光學信號量測，底面透過 C4 Bumps / Spring Probes 進行高頻電學信號驅動。
- 關鍵設備夥伴：ficonTEC（微米級光學對準/對焦）+ Teradyne（泰瑞達）（高頻電測試機）。

3. Insertion 3: Package Level Test (封裝級模組測試)

- 測試標的與項目：光學引擎切割（OE Dicing）並貼合光纖陣列單元（FAU / Optical Receptacle Attach）後的 OE 模組。
- 測試架構：進行精密動態與靜態光學對準（Active / Passive Alignment），並透過專用光電測試座（Optical & Electrical Test Socket）驗證 OE 模組在裝入 CoWoS 前的光電轉換效率。
- 關鍵設備夥伴：ficonTEC（當前單機產能約 4x 500 顆/天）+ 致茂 (Chroma)（光電測試儀器與電源系統）。

4. Insertion 4: Module / System Level Test (系統級模組測試)

- 測試標的與項目：完成 CoWoS 最終封裝（結合主晶片 ASIC、HBM 與 COUPE OE）後的 Module CP、BIT (Burn-In Test)、FT (Final Test) 及 SLT (System Level Test)。
- 測試架構：高功率運作下的老化測試（Burn-In）與系統級功能驗證，需高度精密之溫控與多通道測試座。

- 關鍵設備夥伴：鴻勁精密 (Hon Precision) (高階分選機 Handler 與溫控設備) + 致茂 (Chroma) (SLT / FT 系統級測試設備)。

2. 測試設備與介面台廠/外商供應鏈分工表

測試階段 (Insertion)	測試層級 (Level)	關鍵測試項目 (Items)	關鍵機台設備商 (Equipment Vendors)	測試介面與探針卡夥伴 (Test Interfaces)
Insertion 1	Wafer Level	EIC/PIC 晶圓級電學 EWAT 與光學 OWAT 測試	Advantest (58台)	FormFactor (晶圓探針卡)
Insertion 2	Die Level (KGOE)	SolC 鍵合後 KGOE CP 雙面光電同測	ficonTEC + Teradyne	穎崴 (WinWay) (WLCSP 探針頭/雙面測試座)
Insertion 3	Package Level	OE 切割與 FAU 貼合 後之光學對準與功能 測試	ficonTEC + 致茂 (Chroma)	穎崴 (WinWay) (OE 光電專用 Socket)
Insertion 4	Module Level	CoWoS 模組之 Module CP, BIT, FT 與 SLT 測試	鴻勁精密 + 致茂 (Chroma)	穎崴 (WinWay) (高功率 SLT 測試座)

3. CPO 測試環節的三大核心痛點與戰略影響

1. 雙面光電同測 (Double-Sided Probing) 技術門檻極高：傳統半導體測試僅需單面 (Top 或 Bottom) 進行點針電測。CPO / COUPE 架構需同時從晶片頂面連接光學光纖 (FAU/Grating Coupler) 進行光學信號量測，並從底面透過彈簧針 (Spring Probes/Bumps) 輸入高頻電學信號。此類「上光下電」的精密對準與機械固定結構極具挑戰性。
2. 光學對準耗時造成產能嚴重卡點：光學對準 (Optical Alignment) 必須精準控制在微米 (μm) 甚至亞微米等級，FAU 對準與貼合過程耗時甚巨。現階段如 ficonTEC 單機產能僅約每日 2,000 顆 (4x 500/day)，相對台積電 CoWoS 龐大的月產能而言，測試設備產能為當前 CPO 量產的最主要瓶頸之一。
3. 漏測將面臨報廢高價 HBM 的巨額財務風險：若因測試產能不足或設備過慢而跳過 Die-Level (Insertion 2) 或 Package-Level (Insertion 3) 的 KGOE CP 測試，將瑕疵的 OE 晶粒直接裝入 CoWoS。瑕疵 OE 一旦與價值高達 2,000 美元以上的 HBM 記憶體及高價邏輯主晶片完成封裝，整顆價值數萬美元的晶片組將面臨直接報廢的巨大風險。因此，嚴格執行前段 KGOE 測試具有極高的財務保險戰略意義。

專題 (二)：ficonTEC 光學對準 (Optical Alignment) 與封裝機台技術細節

1. ficonTEC 在 CPO 測試程序中的核心位置

- Insertion 2: Die Level KGOE CP (雙面光電同測)：與 Teradyne (泰瑞達) 共同建置測試機台。實現「雙面同測 (Double Sides Probing)」機制。ficonTEC 負責頂面 (TOP) 光學探針與光纖陣列 (FAU) 對準 PIC 頂部的 Grating Coupler，底部 (BTM) 則透過測試座輸入高頻電學訊號，實現光電同步調變與晶粒級品質驗證。
- Insertion 3: Package Level (光學引擎組裝與模組測試)：與 致茂 (Chroma) 合作。光學引擎 (OE) 切割後，進行光纖陣列單元 (FAU / Optical Receptacle) 的精密對準、貼合 (Attach) 與光電模組功能測試。

2. ficonTEC 關鍵對準技術機制

- 主動與被動對準 (Active & Passive Alignment)：
 - 主動對準 (Active Alignment)：在光學元件通光/發光狀態下，實時監測光學功率強度 (Peak Power)，以亞微米級 (Sub-micron) 精度進行多軸 (XYZ 軸與 Pitch/Yaw/Roll 角度) 微調，確保光學耦合損耗 (Insertion Loss) 降至最低。
 - 被動對準 (Passive Alignment)：結合高解析度機器視覺，針對晶片上的 Align Mark 進行快速幾何定位。
 - 直連 FAU 貼合對準 (Direct with FAU Attach)：精確將多芯單模光纖陣列 (FAU) 與 PIC 晶片的 Grating Coupler (垂直耦合) 或 Edge Coupler (側邊耦合) 進行角度與位置校準，並施加微量光學膠進行固定。
 - 幾何包裝與精密夾持 (Package Alignment & Pick & Place)：自動化機械臂進行光學引擎的抓取與定位 (Package Pick & Place)，並控制下壓壓頭壓力 (Plunger Pressing)，配合光電專用測試座 (Optical and Electrical Test Socket) 完成穩定接觸測試。
-

專題 (三)：穎崴 (WinWay) 光電 Socket 與雙面測試介面詳細規格

1. Wafer Level 晶圓級測試架構 (EIC / PIC 晶圓驗收)

- 測試架構需求：採用「頂面電測、底面光測 (Electrical at TOP / Optical at BTM)」架構。
- 測試介面硬體：
- 頂面 (Top)：配置穎崴 WLCSP Fine Pitch Probe Head (微針探針頭) 進行 Electrical Probing，負責輸入/接收 EIC 高頻電學訊號。
- 底面 (Bottom)：配置 Optical Probing 機構，對 PIC 晶圓底部進行光學訊號掃描。
- 雙向訊號路徑：
- 電學訊號：電測儀器 (DC / RF / BERT) → 頂面 WLCSP Probe Head → EIC 晶圓。
- 光學訊號：光學測試儀器 (Laser / OSA / Power Meter) → 底面 Optical Probe → PIC 晶圓。

2. Die Level 晶粒級測試架構 (KGOE / SoIC-X 堆疊晶粒測試)

- 測試架構需求：轉換為「頂面光測、底面電測 (Optical at TOP / Electrical at BTM)」反向對測架構。
- 測試介面硬體：
- 頂面 (Top)：結合光纖陣列單元 (FAU / Optical Probe)，精準對準 PIC 頂面的 Grating Coupler (光柵耦合器)。
- 底面 (Bottom)：下層採用 WLCSP Fine Pitch Probe Head 搭配高密度 Spring Probes (彈簧針)，點測 PIC 底部的 C4 Bumps。
- 完整光電迴路傳輸路徑：
- 1. 電學觸發：Load Board → Spring Probes → PIC C4 Bumps → TSV (矽貫通孔) → SoIC-X 銅銅鍵合點 (Cu-Cu) → 驅動上層 EIC 電路。
- 2. 光學調變與耦合：光纖 (Fiber) 將光打入 PIC 頂面 Grating Coupler → 進行 90° 垂直耦合進入 PIC 光波導 → 由 EIC 完成光訊號調變 → 再經由 Grating Coupler 導出至接收端光纖。

3. Package Level 封裝級測試架構 (OE / CPO 光電 Socket 與雙面系統)

- Optical and Electrical Test Socket (OE 專用光電測試座)：專為光學引擎模組設計，底部整合電學負載板 (Load Board)，頂部結合光纖 FAU 接口，可承受高功率傳輸測試。
- Double Sided Probing System (雙面點針與對準系統)：
- Plunger (精密下壓機構)：配備自動化下壓壓頭，精確控制對 OE 模組與 Socket 接觸時的物理壓力，防止微結構受損。
- Heating 溫控模組：測試頭 (Testor Head) 整合加熱元件 (Heating Component)，可對封裝模組進行精準溫控，以解決光學元件容易產生的熱漂移問題。
- 三軸自動化 (XYZ Alignment & Pick & Place)：支援 Package Alignment (XYZ 軸微米級對準) 與 Package Pick & Place (自動化取放與定位)。
- 對準與訊號介面規格：
- 對準模式支援：支援主動對準 (Active Alignment)、被動對準 (Passive Alignment) 以及直連 FAU (Direct with FAU)。
- 封裝腳距 (Pitch) 支援：CPC / CPO Substrate Bumps 支援 0.15mm 至 0.17mm 之微細 Bumps 腳距；LGA Side Contact 支援 1.0mm 腳距之側邊連接。

專題（四）：致茂（Chroma）與鴻勁（Hon Precision）之訂單受惠比重與機台分工

1. 致茂與鴻勁之測試關卡與機台分工對比

供應商 (Vendor)	主要切入關卡 (Insertion Stage)	關鍵機台與設備功能 (Equipment & Role)	搭配合作夥伴 (Partners)	測試涵蓋範疇 (Test Scope)
致茂 (Chroma)	Insertion 3 + Insertion 4 (雙關卡受惠)	光學測試儀器、電源系 統、FT / SLT 系統級測試 機台	Insertion 3 搭 配 ficonTEC Insertion 4 搭 配 鴻勁精密	OE 模組光電轉換量測、 電源驅動、CoWoS 最終 系統級測試 (SLT)
鴻勁精密 (Hon Precision)	Insertion 4 (聚焦最終模組 測試)	高階 IC 分選機 (Handler)、Burn-In (BIT) 老化測試溫控載台	搭配 致茂 (Chroma)	CoWoS 最終模組之 BIT (Burn-In Test)、FT (Final Test) 與 SLT 溫控分選

2. 受惠比重與戰略定位詳細分析

- 致茂 (Chroma 6223)：測試涵蓋面最廣（雙關卡跨足受惠）。致茂是供應鏈中少數同時跨足 Insertion 3 與 Insertion 4 的測試設備大廠。在 Insertion 3 配合 ficonTEC 提供光電特性與電源控制量測設備；在 Insertion 4 提供 FT (Final Test) 與 SLT (System Level Test) 系統級測試機台。貫穿模組級 (Package Level) 至系統級 (Module Level) 兩大關卡，在光電量測與系統測試機台上的受惠廣度最高。
- 鴻勁精密 (Hon Precision 7769)：最終模組 Handler 與溫控龍頭。切入 Insertion 4 (Module Level / CoWoS 系統測試)。CPO 模組封裝完成後（整合 ASIC 主晶片、HBM 與 COUPE OE），發熱量極高。進行 BIT (老化測試) 與 SLT 時，極度依賴鴻勁的高階自動化分選機 (Handler) 與高精度主動式溫控 (ATC) 設備。在 Insertion 4 的高階 Handler 與高功耗溫控載台領域佔據核心地位，隨著 CoWoS 與 CPO 產能放量，分選與溫控設備之受惠純度極高。