

### 6.4.4 实验步骤

1. 创建一个新工程或在上一个综合实验工程上改造。在工程中新增加一个 8 位七段数码管扫描显示模块 Display.v。参考【例 6.1】～【例 6.3】，按实验要求编写该模块代码。
2. 参考【例 6.4】，编写顶层模块，实现实验要求中所述的开关控制数码管显示。
3. 参考【例 6.5】对本实验设计进行仿真测试。
4. 参考【例 6.6】修改管脚约束文件。可以将 SW[1:0]配置到任意的两个拨码开关，clk 须配置到 HDU-XL-01 板卡的时钟源 H4 上。
5. 综合、实现后生成\*.bit 文件，下载到实验设备的 FPGA 芯片中。
6. 板级实验：在板卡上拨动 SW[1:0]对应的开关，观察数码管变化是否符合预期？

### 6.4.5 思考与探索

1. 实验中，某同学看到数码管显示的数字在闪烁，请分析是什么原因？应该如何解决？
2. 实验中，某同学看到数码管显示的数字半明半暗，请分析是什么原因？应该如何解决？
3. 实验中，某同学看到只有一片数码管点亮，另外的 7 片数码管未被点亮，请分析是什么原因？应该如何解决？
4. 如果保留高 4 片数码管不用，仅使用低 4 片数码管，该怎样修改显示模块 Display.v？顶层模块又该如何修改？
5. Nexys4 实验板卡上，没有设置如图 6.10 (c) 所示的 3:8 译码器，请问应该如何完成数码管的动态扫描？
6. 在实验中，你还碰到了哪些问题，是如何解决的？

## 6.5 实验 14 数字钟设计

### 6.5.1 实验目的

1. 进一步学习数码管的动态扫描方法，锻炼编程设计数字系统的能力；
2. 掌握灵活运用 Verilog HDL 语言进行各种描述与建模的技巧和方法。

### 6.5.2 实验内容与原理

本实验要求设计一个数字时钟，模拟电子表功能，设计如下：

- (1) 基本功能 1：计时时、分、秒，并用 8 位数码管显示。
- (2) 基本功能 2：能设置时、分、秒。

(3) 附加控制功能：通过切换模式，实现以下至少一个功能。

- 日期功能：显示日期和设置日期；
- 闹钟功能：设置闹钟时间并通过 LED 灯指示时间到；
- 秒表功能：启动和停止秒表计时；
- 计时功能：预先设置计时时间，启动倒计时，计时时间到，通过 LED 灯指示；
- 自行设计的其他功能。

注意，本实验可以调用实验 13 中的数码管基本显示模块，来显示时间数字；时间基准可以采用系统时钟源：HDU-XL-01 实验板卡为 20MHz，从 FPGA 的 H4 引脚接入；Nexys4 板卡是 100MHz，从 FPGA 的 E3 引脚接入。

### 6.5.3 实验要求

1. 编程实现基本功能的数字钟模块，能设置时、分、秒，并执行准确计时。
2. 选择或者自行设计其他功能，编程实现。
3. 配置 FPGA 管脚，完成板级验证，测试数字钟的功能。
4. 撰写实验报告，重点说明你设计的数字时钟的功能、实验设计方案、逻辑程序、板级验证方案及对板级实验结果进行分析，得到有效结论；并力所能及回答或实践本实验的“思考与探索”部分。

### 6.5.4 实验步骤

1. 在 Vivado 中创建一个新工程，编写一个分频器模块，准确产生 1Hz 时钟信号，作为 1 秒计时的时基。
2. 构建秒、分、时的计数与设置模块，时钟输入以 1S 为计时基准。
  - (1) 时、分、秒可以按照二进制数计数，注意时、分、秒之间的进位（60 进制）；然后设计一个二进制转 BCD 码的模块，将二进制的时、分、秒转换成 BCD 码，送到数码管上去显示。
  - (2) 时、分、秒的设置，可以使用开关直接一次性置入，也可以使用两个按键，实现+1、-1。
3. 在附加功能中，选择一个编程实现，可以通过设置模式位，来切换不同的功能。
4. 构造顶层模块，调用并连接以上各个模块，以及实验 13 的数码管扫描模块，用于显示数字钟。
5. 对顶层模块，新建管脚约束文件，建议如下配置：
  - (1) rst：用于初始化数字钟的初态，可配置到按键或者开关上。
  - (2) clk：配置到板卡的时钟源上，HDU-XL-01 为 H4 引脚，Nexys4 板卡是 E3 引脚。
  - (3) 设置的时间和日期数据：可以配置到开关上，也可以通过按键进行自增和自减。
  - (4) 确认设置：可以使用按键，按一下完成设置。
  - (5) 模式选择：可以配置到开关上。
6. 综合、实现后生成\*.bit 文件，下载到实验设备的 FPGA 芯片中。



7. 板级实验：按照你的设计，验证数字钟功能是否正确。可以按如下过程进行验证操作：
  - (1) 按 rst 键初始化数字钟；
  - (2) 切换到设置时间模式，设置时、分、秒。
  - (3) 切换到计时模式，时、分、秒开始计时，注意观察秒到分、分到时的进位跳变是否正确。
  - (4) 切换到其他附加功能模式，进行相应的测试。

### 6.5.5 思考与探索

1. 详细描述你的数字钟的功能，谈谈你在实验中碰到了哪些问题，又是如何解决的？
2. 试着设计一个定时器，输入定时时间（譬如 3 分 10 秒），然后启动定时后，到时间则通过 LED 灯指示定时时间到。
3. 如果需要显示星期几和设置星期几，考虑如何实现？
4. 查阅资料，了解计算机的实时钟是如何实现的，思考：能否用 FPGA 实现？

## 6.6 实验 15 出租车计费器设计

### 6.6.1 实验目的

1. 学习数码管动态扫描方法，进一步熟悉模块调用的方法，锻炼编程设计数字系统的能力；
2. 掌握灵活运用 Verilog HDL 语言进行各种描述与建模的技巧和方法。

### 6.6.2 实验内容与原理

本实验要求设计一个能根据里程计费的出租车计费器。具体规则是：

- (1) 按下起动键 start，汽车起动，显示起步价 6.0 元，行驶里程 0 公里；
- (2) 汽车行驶过程中，计费标准是：起步并行驶 3 公里后，按 1.2 元/公里计费。当车费达到 20 以上时，每公里加收 50% 车费，即按 1.8 元/公里计费。当汽车启动后遇红灯停车等待 wating 时，每 10 秒收取 0.5 元。
- (3) 汽车共有 4 个档位 speedup[1:0]，行驶过程中，根据档位和时间来计算行驶里程。为方便实验调试，可以设第 1 档速度为 0.1 公里/秒；第 2 档速度为 0.2 公里/秒；第 3 档速度为 0.4 公里/秒；第 4 档速度为 0.6 公里/秒。
- (4) 汽车停车时，车费和行驶里程清零；
- (5) 此外为观察实验结果，需要一个暂停键 pause 来暂停汽车行为，以便观察行驶里程和对应的车费；